KR100826499B1 - 차지펌프를 구비하는 반도체 메모리 장치 및 상기 차지펌프제어방법 - Google Patents

차지펌프를 구비하는 반도체 메모리 장치 및 상기 차지펌프제어방법 Download PDF

Info

Publication number
KR100826499B1
KR100826499B1 KR1020060097194A KR20060097194A KR100826499B1 KR 100826499 B1 KR100826499 B1 KR 100826499B1 KR 1020060097194 A KR1020060097194 A KR 1020060097194A KR 20060097194 A KR20060097194 A KR 20060097194A KR 100826499 B1 KR100826499 B1 KR 100826499B1
Authority
KR
South Korea
Prior art keywords
command
signal
continuous operation
flag signal
generating
Prior art date
Application number
KR1020060097194A
Other languages
English (en)
Other versions
KR20080031074A (ko
Inventor
정용택
강상철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060097194A priority Critical patent/KR100826499B1/ko
Priority to US11/565,016 priority patent/US7508730B2/en
Priority to CN2007100040579A priority patent/CN101159168B/zh
Publication of KR20080031074A publication Critical patent/KR20080031074A/ko
Application granted granted Critical
Publication of KR100826499B1 publication Critical patent/KR100826499B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

차지펌프를 구비하는 반도체 메모리 장치 및 상기 차지펌프 제어방법이 개시된다. 상기 반도체 메모리 장치는 메모리 셀 어레이, 외부로부터 입력되는 명령을 수신하고 수신된 명령을 해석하여 상기 명령에 상응하는 명령신호 및 상기 명령이 연속동작 명령인지 여부에 따라 연속동작 구간을 나타내는 적어도 하나의 플래그 신호를 출력하는 명령 인터페이스, 상기 명령 인터페이스로부터 출력되는 상기 명령신호 및 상기 플래그 신호를 수신하고 상기 명령신호 및 상기 플래그 신호에 기초하여 펌프 제어신호를 발생하는 제어 유닛, 및 상기 펌프 제어신호에 응답하여 상기 메모리 셀 어레이로부터 데이터를 읽거나 상기 메모리 셀 어레이에 데이터를 쓰거나 지울 때 필요한 전압을 생성하는 차지 펌프를 구비한다.

Description

차지펌프를 구비하는 반도체 메모리 장치 및 상기 차지펌프 제어방법{Semi-conductor memory device comprising charge-pump and control method of the charge-pump}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 반도체 메모리 장치의 차지펌프 구동방식을 설명하기 위한 타이밍도이다.
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치의 블록도를 나타낸다.
도 3은 본 발명의 실시예에 따른 플래그 신호 생성부의 블록도를 나타낸다.
도 4는 본 발명의 실시예에 따른 플래그 신호에 기초한 차지펌프 구동방식을 설명하기 위한 타이밍도이다.
도 5는 본 발명의 실시예에 따른 연속동작 명령을 수행하는 과정을 설명하기 위한 플로우 챠트이다.
본 발명은 반도체 메모리장치에 관한 것으로, 보다 상세하게는 비휘발성 반 도체 메모리장치에 연속동작명령을 수행하는 경우의 차지펌프를 효율적으로 구동하는 비휘발성 반도체 메모리 장치 및 그 방법에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치(volatile semiconductor memory device)와 불 휘발성 반도체 메모리 장치(non-volatile semiconductor memory device)로 나뉘어진다. 휘발성 반도체 메모리 장치는 다시 다이내믹 랜덤 액세스 메모리(dynamic random access memory)와 스태틱 랜덤 액세스 메모리(static random access memory)로 나눌 수 있다. 휘발성 반도체 메모리 장치는 읽고 쓰는 속도가 빠르지만 외부 전원 공급이 끊기면 저장된 내용이 사라져 버리는 단점이 있다. 불 휘발성 반도체 메모리 장치는 마스크 롬(mask read-only memory, MROM), 프로그램 가능한 롬(programmable read-only memory, PROM), 소거 및 프로그램 가능한 롬(erasable programable read-only memory, EPROM), 전기적으로 소거 및 프로그램 가능한 롬(electrically erasable programmable read-only memory, EEPROM) 등으로 나뉘어 진다. 불 휘발성 반도체 메모리 장치는 외부 전원 공급이 중단되더라도 그 내용을 보존한다. 그러므로, 불 휘발성 반도체 메모리 장치는 전원이 공급되었는지의 여부에 관계없이 보존되어야 할 내용을 기억시키는 데 쓰인다.
하지만, MROM, PROM 및 EPROM은 시스템 자체적으로 소거 및 쓰기가 자유롭지 않아서 일반 사용자들이 기억 내용을 새롭게 하기가 용이하지 않다. 이에 반해 EEPROM은 전기적으로 소거 및 쓰기가 가능하므로 계속적인 갱신이 필요한 시스템 프로그래밍(system programming)이나 보조 기억 장치로의 응용이 확대되고 있다. 특히 플래시(flash) EEPROM(이하, 플래쉬 메모리 장치)은 기존의 EEPROM에 비해 집적도가 높아 대용량 보조 기억 장치로의 응용에 매우 유리하다. 플래시 메모리 장치 중에서도 낸드형(NAND-type) 플래시 메모리 장치는 다른 NOR 또는 AND형의 플래시 메모리 장치에 비해 집적도가 매우 높다.
이와 같은 플래쉬 메모리 장치는 F-N 터널링(Fowler-Nordheim tunneling) 메커니즘을 이용하여 셀 트랜지스터에 데이터를 프로그램하거나 소거하는데, 이 때에는 전원 전압보다 높은 고전압(예컨대, 20V)이 필요하다. 또한, 읽기 동작을 수행할 때에도 상기의 고전압(예컨대, 20V)보다는 낮지만 어느 정도의 전압(약, 5V~8V)이 필요하다.
이와 같은 고전압 또는 읽기 동작시의 필요한 전압을 얻기 위해 플래쉬 메모리 장치는 내부적으로 고전압 발생 회로를 구비한다. 고전압 발생 회로는 통상적으로 차지펌프(Charge pump)를 사용하여 구현된다.
도 1은 종래의 반도체 메모리 장치의 차지펌프 구동방식을 설명하기 위한 타이밍도이다.
도 1을 참조하면, 플래쉬 메모리 장치는 각각의 동작구간(tc1~tcn)마다 필요한 전압을 얻기 위해 차지펌프를 펌핑하는 펌핑구간(thven.1~thven.n), 상기 펌핑구간(thven.1~thven.n) 동안 펌핑하여 얻은 전압을 이용하여 실제 동작을 수행하는 구간, 및 차지펌프를 리커버리(recovery)하는 리커버리 구간(trcv.1~trcv.n)을 포함한다.
하지만, 도 1과 같은 종래의 차지펌프 구동방식은 연속된 동작구간에서 연속 된 동작을 수행하게 되는 경우에는 매우 비효율적이다. 예컨대, 구간1(tc1)과 구간2(tc2)가 프로그램 동작을 수행하는 구간이라면, 구간1(tc1)에서의 프로그램과정이 끝나고 차지펌프를 리커버리 한 후 다시 같은 전압으로 차지펌프를 펌핑하게 되므로 불필요한 리커버리 및 펌핑과정을 거치게 된다. 또한, 도 1에 도시된 바와 같이 차지펌프를 펌핑하거나 리커버리할 때에는 전류(Ipump) 소모가 있으므로 종래의 차지펌프 구동방식은 불필요한 전류소모가 있게 된다.
따라서 동일한 명령이 연속적으로 입력되는 경우에 차지펌프를 효율적으로 구동하여 불필요한 전류 소모를 방지하고, 불필요한 펌핑동작을 제거하여 바로 전 구간에서 펌핑된 전압을 사용함으로써 동작속도를 증가시킬 수 있는 반도체 메모리 장치 및 그 방법이 요구된다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 동일한 명령이 연속적으로 입력되는 경우에 차지펌프를 효율적으로 구동하여 불필요한 전류 소모를 방지하고, 불필요한 펌핑 동작을 제거하여 바로 전 구간에서 펌핑된 전압을 사용함으로써 동작속도를 증가시킬 수 있는 반도체 메모리 장치 및 그 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 반도체 메모리 장치는 메모리 셀 어레이, 외부로부터 입력되는 명령을 수신하고 수신된 명령을 해석하여 상기 명령에 상응하는 명령신호 및 상기 명령이 연속동작 명령인지 여부에 따라 연속동작 구간을 나타내는 적어도 하나의 플래그 신호를 출력하는 명령 인터페이스, 상기 명령 인터페이 스로부터 출력되는 상기 명령신호 및 상기 플래그 신호를 수신하고 상기 명령신호 및 상기 플래그 신호에 기초하여 펌프 제어신호를 발생하는 제어 유닛, 및 상기 펌프 제어신호에 응답하여 상기 메모리 셀 어레이로부터 데이터를 읽거나 상기 메모리 셀 어레이에 데이터를 쓰거나 지울 때 필요한 전압을 생성하는 차지 펌프를 구비한다.
상기 명령 인터페이스는 상기 명령을 수신하고 수신된 명령을 해석하여 상기 명령에 상응하는 명령신호를 상기 제어유닛으로 출력하는 명령 디코더, 및 상기 명령신호에 기초하여 상기 명령이 연속동작 명령인지 여부를 판단하고, 상기 판단 결과에 기초하여 연속동작 구간을 나타내는 적어도 하나의 플래그 신호를 상기 제어유닛으로 출력하는 플래그 신호 생성부를 구비할 수 있다.
상기 플래그 신호 생성부는 상기 연속동작 명령의 첫 동작구간을 시작할 때 제1로직 레벨을 가지는 제1플래그 신호를 생성할 수 있다.
상기 플래그 신호 생성부는 상기 연속동작 명령의 마지막 동작구간을 시작할 때 제1로직 레벨을 가지는 제2플래그 신호를 더 생성할 수 있다.
상기 제어 유닛은 상기 제2플래그 신호에 응답하여 상기 차지 펌프를 리커버리시키는 리커버리 신호를 상기 차지 펌프로 출력할 수 있다.
상기 연속동작 명령은 캐쉬 리드, 캐쉬 프로그램, 또는 버스트 모드 명령들 중 적어도 하나를 포함할 수 있다.
상기 반도체 메모리 장치는 플래쉬 메모리일 수 있다.
상기 기술적 과제를 달성하기 위한 차지펌프 제어 방법은 반도체 메모리 장 치 내부의 차지펌프를 제어하는 방법에 관한 것으로, 상기 반도체 메모리 장치가 외부로부터 입력되는 명령을 수신하는 단계, 수신된 명령을 해석하여 상기 명령에 상응하는 명령신호 및 상기 명령이 연속동작 명령인지 여부에 따라 연속동작 구간을 나타내는 적어도 하나의 플래그 신호를 생성하는 단계, 상기 명령신호 및 상기 플래그 신호를 수신하고 상기 명령신호 및 상기 플래그 신호에 기초하여 펌프 제어신호를 발생하는 단계, 및 상기 펌프 제어신호에 응답하여 상기 메모리 셀 어레이로부터 데이터를 읽거나 상기 메모리 셀 어레이에 데이터를 쓰거나 지울 때 필요한 전압을 생성하는 단계를 구비한다.
상기 적어도 하나의 플래그 신호를 생성하는 단계는 상기 연속동작 명령의 첫 동작구간을 시작할 때 제1로직 레벨을 가지는 제1플래그 생성하는 단계를 구비할 수 있다.
상기 적어도 하나의 플래그 신호를 생성하는 단계는 상기 연속동작 명령의 마지막 동작구간을 시작할 때 제1로직 레벨을 가지는 제2플래그 신호를 생성하는 단계를 더 구비할 수 있다.
상기 플래그 신호에 기초하여 펌프 제어신호를 발생하는 단계는 상기 제2플래그 신호가 생성된 경우 차지 펌프를 리커버리시키는 상기 펌프제어신호를 발생하는 단계를 구비할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 실시예에 따른 차지펌프를 구비하는 반도체 메모리 장치의 블록도를 나타낸다.
도 2를 참조하면, 본 발명에 따른 반도체 메모리 장치(1)는 명령 인터페이스(100), 제어 유닛(200), 차지펌프(300), 및 메모리 셀 어레이(400)를 구비한다.
상기 명령 인터페이스(100)는 외부(예컨대, 호스트)로부터 입력되는 명령을 수신하고 수신된 명령을 해석하여 상기 명령에 상응하는 명령신호 및 상기 명령이 연속동작 명령인지 여부에 따라 연속동작 구간을 나타내는 적어도 하나의 플래그 신호를 출력한다.
상기 명령 인터페이스(100)는 명령 디코더(110) 및 플래그 신호 생성부(120)를 구비할 수 있다.
상기 명령 디코더(110)는 상기 명령을 수신하고 수신된 명령을 해석하여 상기 명령에 상응하는 명령신호를 상기 제어유닛(200)으로 출력한다.
상기 플래그 신호 생성부(120)는 상기 명령신호를 수신하고, 상기 명령신호에 기초하여 상기 명령이 연속동작 명령인지 여부를 판단하고, 상기 판단 결과에 기초하여 연속동작 구간을 나타내는 적어도 하나의 플래그 신호를 상기 제어유닛(200)으로 출력한다.
즉, 상기 명령 디코더(110)는 외부(예컨대, 호스트)로부터 입력되는 명령(command)를 수신하고, 상기 명령에 상응하는 동작을 수행할 수 있도록 상기 제 어 유닛(200)으로 상기 명령에 상응하는 명령신호를 출력한다.
또한, 상기 플래그 신호 생성부(120)는 수신된 상기 명령이 연속동작 명령인지 여부를 판단하고, 연속동작 명령인 경우 상기 제어 유닛(200)으로 연속 동작 명령임을 나타내는 플래그 신호를 출력한다.
상기 연속동작 명령은 명령자체가 적어도 둘 이상의 연속된 동작구간에서 동일한 동작(예컨대, 읽기, 프로그램 또는 이레이즈)을 수행도록 지시하는 명령을 의미한다. 즉, 도 4에 도시된 바와 같이, 구간1에서의 동작이 만약 읽기(read) 동작이라면 구간2~구간n에서의 동작도 읽기(read) 동작임을 상기 연속동작 명령자체가 의미하고 있는 명령들을 말한다. 여기서 n은 2 이상의 정수(integer)이다.
예컨대, 캐쉬 리드(cache read), 캐쉬 프로그램(cache program)과 같은 명령들 또는 버스트(burst) 모드의 명령들은 상기 연속동작 명령에 해당한다.
상기 캐쉬 리드 명령 또는 캐쉬 프로그램과 같이 캐쉬 기능을 갖는 명령들은 상기 연속동작 명령에 해당하며, 상기 버스트 모드의 명령들(예컨대, 버스트 리드, 버스트 프로그램 등)은 버스트 중지신호가 입력되기 전까지는 같은 동작을 반복하여 수행하므로 상기 연속동작 명령에 해당하게 된다.
상기 캐쉬 기능을 갖는 명령들에 대해서는 대한민국특허공개번호 제2003-33679호에 "캐쉬 기능을 갖는 비휘발성 반도체 메모리 장치 및 그것의 프로그램, 읽기, 그리고 페이지 카피백 방법들"이라는 제목으로 자세히 개시되어 있으며 본 발명의 레퍼런스로 포함된다.
상술한 명령들은 일 예에 불과하며 반도체 메모리 장치의 종류 또는 반도체 메모리 장치의 공급자에 따라 상기 연속동작 명령에 해당하는 명령 셋(command set)들은 다양할 수 있음은 물론이다.
상기 플래그 신호 생성부(120)는 외부로부터 입력되는 명령이 연속동작 명령인 경우에 플래그 신호를 생성하여 상기 제어유닛(200)으로 출력하며, 상기 제어유닛(200)은 수신된 상기 플래그 신호에 기초하여 다음 동작구간에서 상기 차지펌프(300)를 리커버리할지 여부를 알 수 있게 된다.
즉, 제어유닛(200)은 상기 플래그 신호에 기초하여 다음 동작구간에서 수행할 동작(예컨대, 리드, 프로그램, 또는 이레이즈)이 지금 수행하는 동작과 동일한 동작인 경우 차지펌프를 리커버리하지 않도록 제어할 수 있다.
도 3은 본 발명의 실시예에 따른 플래그 신호 생성부의 블록도를 나타낸다.
도 2와 도 3을 참조하면, 상기 플래그 신호 생성부(120)는 명령 레지스터(121), 연속동작 명령 저장장치(123), 및 비교 유닛(125)을 구비할 수 있다.
상기 명령 레지스터(121)는 상기 명령 디코더로부터 출력된 명령신호를 수신하고 수신된 상기 명령 신호를 저장한다.
상기 연속동작 명령 저장장치(123)는 상기 반도체 메모리 장치(1)에서 수행하는 모든 연속동작 명령들에 대한 정보를 저장하고 있는 것이 바람직하다. 상기 연속동작 명령 저장장치(123)는 소정의 저장장치(예컨대, ROM, 플래쉬 메모리 등)로 구현될 수 있으며, 컴비네이셔널 로직(combinational logic)으로 구현될 수도 있다. 또한, 상기 연속동작 명령 저장장치(123)는 연속동작 명령들 각각에 대한 정보(예컨대, 명령코드 자체) 뿐만 아니라, 각각의 연속동작 명령의 성질(예컨대, 연속동작 명령의 시작명령에 해당하는 명령코드 또는 마지막 명령에 해당하는 명령코드인지 여부 등) 등도 같이 저장할 수 있다.
상기 연속동작 명령들에 해당하는 명령 셋(command set)들은 반도체 메모리 장치의 종류 또는 반도체 메모리 장치의 공급자에 따라 다양할 수 있음은 상술한 바이다.
상기 비교 유닛(125)는 상기 명령 레지스터(121)에 저장된 명령신호를 상기 연속동작 명령 저장장치(123)에 저장된 상기 연속동작 명령들에 대한 정보에서 검색하고 검색결과에 기초하여 상기 적어도 하나의 플래그 신호를 생성할 수 있다.
예컨대, 상기 명령신호가 캐쉬 리드에 해당하는 명령(예컨대, 000Eh)이면, 상기 명령 레지스터(121)에 상기 명령신호(000Eh)가 저장된다. 상기 비교 유닛(125)는 상기 명령 레지스터(121)에 저장된 상기 명령신호(000Eh)를 상기 연속동작 명령 저장장치(123)에 저장된 연속동작 명령들에 대한 정보에서 검색한다. 검색결과 상기 명령신호(000Eh)는 상기 연속동작 명령 저장장치에서 검색될 수 있고, 상기 명령신호(000Eh)는 마지막 연속동작 명령이 아니므로 상기 비교 유닛(125)는 제1플래그 신호를 생성할 수 있다.
또한, 상기 명령신호가 마지막 캐쉬 리드에 해당하는 명령(예컨대, 000Ch)이면, 상기 명령 레지스터(121)에 상기 명령신호(000Ch)가 저장된다. 상기 비교 유닛(125)은 상기 명령 레지스터(121)에 저장된 상기 명령신호(000Ch)를 상기 연속동작 명령 저장장치(123)에 저장된 연속동작 명령들에 대한 정보에서 검색한다. 검색결과 상기 명령신호(000Ch)는 연속동작 명령이고, 마지막 연속동작 명령임을 나타 내는 정보가 상기 연속동작 명령 저장장치(123)에 저장되어 있을 수 있으므로, 상기 비교 유닛(125)은 제2플래그 신호를 생성할 수 있다.
도 4는 본 발명의 실시예에 따른 플래그 신호에 기초한 차지펌프 구동방식을 설명하기 위한 타이밍도이다.
도 2와 도 4를 참조하면, 상기 플래그 신호 생성부(120)가 생성한 플래그 신호에 기초하여 연속동작 구간에서 불필요한 차지펌프의 리커버리 동작이 생략될 수 있음을 알 수 있다.
즉, 도 1과 도 4를 비교하면, 동작구간마다 리커버리 구간 및 펌핑구간(예컨대, trcv.1 및 thven.2, trcv.2)가 생략되므로, 이에 따른 전류(Ipump) 소모가 줄어들게 된다. 또한, 도 1의 구간2에서 필요한 시간(tc2)과 비교하면, 구간2에서의 펌핑구간 및 리커버리 구간이 필요 없어지므로 본 발명에서는 (tc2-thven.2- trcv.2)의 시간만에 구간2에서의 동작을 수행할 수 있으므로 명령 수행속도가 빨라지는 효과가 있다.
본 발명의 일 실시예에 따르면, 상기 플래그 신호 생성부(120)는 상기 연속동작 명령의 첫 동작구간을 시작할 때 제1 로직 레벨을 가지는 제1플래그 신호(flag1)를 생성할 수 있다.
상기 플래그 신호 생성부(120)는 상기 연속동작 명령(예컨대, 캐쉬리드)의 첫 동작구간(예컨대, 구간1)을 시작할 때 제1 로직 레벨(예컨대. '하이')을 가지는 제1플래그 신호(flag1)를 생성하고, 상기 제1플래그 신호(flag1)를 상기 제어유닛(200)으로 출력할 수 있다.
상기 제1플래그 신호(flag1)는 도 5에 도시된 바와 같이 연속동작 명령의 첫 동작구간의 시작시점에 제1로직 레벨로 천이되어 마지막 동작구간까지 유지되는 신호일 수 있다.
또한, 상기 플래그 신호 생성부(120)는 상기 연속동작 명령의 마지막 동작구간을 시작할 때 제1로직 레벨을 가지는 제2플래그 신호(flag2)를 더 생성할 수도 있다.
상기 제어유닛(200)은 상기 제1플래그 신호(flag1)가 제1로직 레벨(예컨대, '하이')인 경우에는 다음 동작구간에서 상기 차지펌프(300)를 리커버리 시키지 않는다.
상기 플래그 신호 생성부(120)는 마지막 구간(구간 n)이 수행되기 전 까지는 각 동작구간 마다 상기 연속동작 명령(예컨대, 캐쉬리드)과 동일한 명령신호를 상기 명령 디코더(110)로부터 수신하므로 더 이상 플래그 신호를 생성하지 않을 수도 있고, 상기 제1플래그 신호(flag1)와 동일한 제1로직 레벨을 가지는 신호를 반복하여 생성해서 상기 제어유닛(200)으로 출력할 수도 있다.
상기 플래그 신호 생성부(120)는 마지막 구간(구간 n)이 수행되는 경우 상기 연속동작 명령(예컨대, 캐쉬리드)의 마지막 구간임을 나타내는 명령신호를 수신하게 되고, 상기 명령신호를 수신하면 상기 플래그 신호 생성부(120)는 제2플래그 신호(flag2)를 생성하여 상기 제어유닛(200)으로 출력할 수 있다.
상기 제2플래그 신호(flag2)를 수신한 상기 제어유닛(200)은 수행하는 동작구간이 종료하면 상기 차지펌프(300)를 리커버리하기 위한 펌프 제어신호를 상기 차지펌프(300)로 출력할 수 있다.
다시 도 2를 참조하면, 상기 제어 유닛(200)은 상기 명령 인터페이스(100)로부터 출력되는 상기 명령신호 및 상기 플래그 신호를 수신하고 상기 명령신호 및 상기 플래그 신호에 기초하여 펌프 제어신호를 발생한다.
예컨대, 외부로부터 입력된 명령이 연속으로 프로그램 동작을 수행하는 명령이라면, 상기 제어유닛(200)은 상기 명령 인터페이스(100)로부터 한 동작구간에서 프로그램을 수행하도록 하는 명령신호 및 상기 명령이 연속동작 명령임을 나타내는 제1플래그 신호를 수신하게 된다.
또한, 상기 명령신호와 상기 제1플래그 신호에 기초하여 상기 제어유닛(100)은 프로그램 동작을 수행하기 위하여 필요한 전압만큼 상기 차지펌프(300)을 펌핑하도록 하는 펌프제어신호를 발생한다.
상기 차지펌프(300)는 상기 펌프 제어신호에 응답하여 상기 메모리 셀 어레이(400)로부터 데이터를 읽거나 상기 메모리 셀 어레이(400)에 데이터를 쓰거나 지울 때 필요한 전압을 생성하게 된다.
도 5는 본 발명의 실시예에 따른 연속동작 명령을 수행하는 과정을 설명하기 위한 플로우 챠트이다.
도 2와 도 5를 참조하면, 상기 명령 디코더(110)는 외부(예컨대, '호스트')로부터 명령을 수신한다(S100). 상기 명령 디코더(110)는 수신한 상기 명령을 해석(interpreting)하고 상기 명령에 상응하는 명령신호를 상기 제어유닛(200)으로 출력한다(S200).
상기 플래그 신호 생성부(120)는 상기 명령신호에 기초하여 상기 명령이 연속동작 명령인지 여부를 판단하고(S300), 연속동작 명령인 경우에는 제1플래그 신호를 생성하여 상기 제어유닛(200)으로 출력한다.
상기 제어유닛(200)은 상기 제1플래그 신호가 제1로직레벨(예컨대, '하이')인 동안은 각 구간동작을 종료하는 경우에도 상기 차지펌프(300)를 리커버리 하지 않고, 각각의 구간 동작을 수행한다(S400).
상기 제어유닛(200)은 제2플래그 신호가 수신될 때까지 각각의 구간동작을 수행하고, 상기 제2플래그 신호가 수신되는 경우 연속동작 구간의 마지막 구간으로 판단하고(S500), 수행하고 있는 동작이 완료되면 상기 차지펌프(300)를 리커버리 할 수 있다(S700).
상기 명령이 연속동작 명령이 아닌 경우 즉, 상기 플래그 신호 생성부(120)가 상기 제1플래그 신호를 상기 제어유닛(200)으로 출력하지 않는 경우에는, 통상의 방식으로 상기 차지펌프(300)가 구동된다(S600).
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 반도체 메모리 장치는 연속동작 명령이 입 력되는 경우에 차지펌프를 효율적으로 구동하여 불필요한 전류 소모를 방지하고, 불필요한 펌핑동작 및 리커버리 동작을 제거하여 바로 전 구간에서 펌핑된 전압을 사용함으로써 동작속도를 증가시킬 수 있는 효과가 있다.

Claims (13)

  1. 메모리 셀 어레이;
    외부로부터 입력되는 명령을 수신하고 수신된 명령을 해석하여 상기 명령에 상응하는 명령신호 및 상기 명령이 연속동작 명령인지 여부에 따라 연속동작 구간을 나타내는 적어도 하나의 플래그 신호를 출력하는 명령 인터페이스;
    상기 명령 인터페이스로부터 출력되는 상기 명령신호 및 상기 플래그 신호를 수신하고 상기 명령신호 및 상기 플래그 신호에 기초하여 펌프 제어신호를 발생하는 제어 유닛; 및
    상기 펌프 제어신호에 응답하여 상기 메모리 셀 어레이로부터 데이터를 읽거나 상기 메모리 셀 어레이에 데이터를 쓰거나 지울 때 필요한 전압을 생성하는 차지 펌프를 구비하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 명령 인터페이스는,
    상기 명령을 수신하고 수신된 명령을 해석하여 상기 명령에 상응하는 명령신호를 출력하는 명령 디코더; 및
    상기 명령신호에 기초하여 상기 명령이 연속동작 명령인지를 판단하고, 상기 판단 결과에 기초하여 상기 연속동작 구간을 나타내는 적어도 하나의 플래그 신호를 상기 제어유닛으로 출력하는 플래그 신호 생성부를 구비하는 반도체 메모리 장치.
  3. 제 2항에 있어서, 상기 플래그 신호 생성부는,
    상기 명령신호를 수신하고 수신된 상기 명령 신호를 저장하기 위한 명령 레지스터;
    연속동작 명령들에 대한 정보를 저장하기 위한 연속동작 명령 저장장치; 및
    상기 명령 레지스터에 저장된 명령신호를 상기 연속동작 명령 저장장치에 저장된 상기 연속동작 명령들에 대한 정보에서 검색하고, 검색결과에 기초하여 상기 적어도 하나의 플래그 신호를 생성하는 비교 유닛을 구비하는 반도체 메모리 장치.
  4. 제 2항에 있어서, 상기 플래그 신호 생성부는,
    상기 연속동작 명령의 첫 동작구간을 시작할 때 제1로직 레벨을 가지는 제1플래그 신호를 생성하는 반도체 메모리 장치.
  5. 제 4항에 있어서, 상기 플래그 신호 생성부는
    상기 연속동작 명령의 마지막 동작구간을 시작할 때 제1로직 레벨을 가지는 제2플래그 신호를 더 생성하는 반도체 메모리 장치.
  6. 제 5항에 있어서, 상기 제어 유닛은,
    상기 제2플래그 신호에 응답하여 상기 차지 펌프를 리커버리시키는 리커버리 신호를 상기 차지 펌프로 출력하는 반도체 메모리 장치.
  7. 제 1항에 있어서, 상기 연속동작 명령은,
    캐쉬 리드, 캐쉬 프로그램, 또는 버스트 모드 명령들 중 적어도 하나를 포함하는 반도체 메모리 장치.
  8. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    상기 반도체 메모리 장치는 플래쉬 메모리인 반도체 메모리 장치.
  9. 반도체 메모리 장치 내부의 차지펌프를 제어하는 방법에 있어서,
    상기 반도체 메모리 장치가 외부로부터 입력되는 명령을 수신하는 단계;
    수신된 명령을 해석하여 상기 명령에 상응하는 명령신호 및 상기 명령이 연속동작 명령인지 여부에 따라 연속동작 구간을 나타내는 적어도 하나의 플래그 신호를 생성하는 단계;
    상기 명령신호 및 상기 플래그 신호를 수신하고 상기 명령신호 및 상기 플래그 신호에 기초하여 펌프 제어신호를 발생하는 단계; 및
    상기 펌프 제어신호에 응답하여 상기 메모리 셀 어레이로부터 데이터를 읽거나 상기 메모리 셀 어레이에 데이터를 쓰거나 지울 때 필요한 전압을 생성하는 단계를 구비하는 차지펌프 제어방법.
  10. 제 9항에 있어서, 상기 적어도 하나의 플래그 신호를 생성하는 단계는,
    상기 명령신호를 연속동작 명령 저장장치에 저장된 연속동작 명령들에 대한 정보에서 검색하는 단계; 및
    검색결과에 기초하여 상기 적어도 하나의 플래그 신호를 생성하는 단계를 구비하는 차지펌프 제어방법.
  11. 제 9항에 있어서, 상기 적어도 하나의 플래그 신호를 생성하는 단계는,
    상기 연속동작 명령의 첫 동작구간을 시작할 때 제1 로직 레벨을 가지는 제1플래그 생성하는 단계를 구비하는 차지펌프 제어방법.
  12. 제 11항에 있어서, 상기 적어도 하나의 플래그 신호를 생성하는 단계는,
    상기 연속동작 명령의 마지막 동작구간을 시작할 때 제1 로직 레벨을 가지는 제2플래그 신호를 생성하는 단계를 더 구비하는 차지펌프 제어방법.
  13. 제 12항에 있어서, 상기 플래그 신호에 기초하여 펌프 제어신호를 발생하는 단계는,
    상기 제2플래그 신호가 생성된 경우 차지 펌프를 리커버리시키는 상기 펌프제어신호를 발생하는 단계를 구비하는 차지펌프 제어방법.
KR1020060097194A 2006-10-02 2006-10-02 차지펌프를 구비하는 반도체 메모리 장치 및 상기 차지펌프제어방법 KR100826499B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060097194A KR100826499B1 (ko) 2006-10-02 2006-10-02 차지펌프를 구비하는 반도체 메모리 장치 및 상기 차지펌프제어방법
US11/565,016 US7508730B2 (en) 2006-10-02 2006-11-30 Semiconductor memory devices having control circuitry to avoid recovering a charge pump when executing consecutive sections of a continuous operation command and methods of operating the same
CN2007100040579A CN101159168B (zh) 2006-10-02 2007-01-23 半导体存储器件及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060097194A KR100826499B1 (ko) 2006-10-02 2006-10-02 차지펌프를 구비하는 반도체 메모리 장치 및 상기 차지펌프제어방법

Publications (2)

Publication Number Publication Date
KR20080031074A KR20080031074A (ko) 2008-04-08
KR100826499B1 true KR100826499B1 (ko) 2008-05-02

Family

ID=39301599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060097194A KR100826499B1 (ko) 2006-10-02 2006-10-02 차지펌프를 구비하는 반도체 메모리 장치 및 상기 차지펌프제어방법

Country Status (3)

Country Link
US (1) US7508730B2 (ko)
KR (1) KR100826499B1 (ko)
CN (1) CN101159168B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9038745B2 (en) 2010-12-20 2015-05-26 Brigham Young University Hand power tool and drive train
KR102132394B1 (ko) * 2018-03-02 2020-07-10 고려대학교 산학협력단 메모리 장치 및 메모리 장치의 인코딩 방법
CN117133339B (zh) * 2023-10-19 2024-02-20 上海芯存天下电子科技有限公司 芯片的电压建立方法、命令执行方法、装置、芯片及设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010081243A (ko) * 2000-02-11 2001-08-29 윤종용 프로그램 시간을 단축시킬 수 있는 플래시 메모리 장치의프로그램 방법
KR20050110784A (ko) * 2004-05-19 2005-11-24 주식회사 하이닉스반도체 플래쉬 메모리 소자의 멀티 프로그램 회로
KR20060043897A (ko) * 2004-11-10 2006-05-16 삼성전자주식회사 불휘발성 반도체 메모리 장치의 펌핑전압 발생회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208558B1 (en) * 1999-04-16 2001-03-27 Advanced Micro Devices, Inc. Acceleration circuit for fast programming and fast chip erase of non-volatile memory
JP2002230985A (ja) 2001-02-06 2002-08-16 Sharp Corp 不揮発性半導体記憶装置及びその制御方法
KR100535131B1 (ko) * 2003-05-30 2005-12-07 주식회사 하이닉스반도체 페이지 모드에서의 메모리 소자 리드 방법 및 이를 이용한로우 디코더 제어회로
KR100554841B1 (ko) * 2003-12-05 2006-03-03 주식회사 하이닉스반도체 고전압 스위치 회로
JP2006185000A (ja) * 2004-12-27 2006-07-13 Hitachi Ltd ストレージ装置
KR100732628B1 (ko) * 2005-07-28 2007-06-27 삼성전자주식회사 멀티-비트 데이터 및 싱글-비트 데이터를 저장하는 플래시메모리 장치
KR100735024B1 (ko) * 2005-12-29 2007-07-03 삼성전자주식회사 반도체 장치의 어드레스 변환기 및 반도체 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010081243A (ko) * 2000-02-11 2001-08-29 윤종용 프로그램 시간을 단축시킬 수 있는 플래시 메모리 장치의프로그램 방법
KR20050110784A (ko) * 2004-05-19 2005-11-24 주식회사 하이닉스반도체 플래쉬 메모리 소자의 멀티 프로그램 회로
KR20060043897A (ko) * 2004-11-10 2006-05-16 삼성전자주식회사 불휘발성 반도체 메모리 장치의 펌핑전압 발생회로

Also Published As

Publication number Publication date
KR20080031074A (ko) 2008-04-08
US20080084779A1 (en) 2008-04-10
US7508730B2 (en) 2009-03-24
CN101159168A (zh) 2008-04-09
CN101159168B (zh) 2012-06-13

Similar Documents

Publication Publication Date Title
KR100830575B1 (ko) 플래시 메모리 장치 및 그것의 멀티-블록 소거 방법
JP3489708B2 (ja) 不揮発性半導体記憶装置
KR100889780B1 (ko) 패스 전압 윈도우를 향상시킬 수 있는 플래시 메모리 장치및 그것의 프로그램 방법
KR100895855B1 (ko) 메모리 셀들의 소거 속도 편차를 줄이는 플래시 메모리장치 및 그것의 소거 방법
JP2006031916A (ja) 不揮発性メモリ装置及びそれのプログラム方法
US20070113001A1 (en) Semiconductor processor and semiconductor integrated circuit
KR100845530B1 (ko) 플래시 메모리 장치 및 그것의 동작 방법
KR100590219B1 (ko) 프로그램 시간을 줄일 수 있는 불 휘발성 메모리 장치
KR100826499B1 (ko) 차지펌프를 구비하는 반도체 메모리 장치 및 상기 차지펌프제어방법
US7055083B2 (en) Method and apparatus for allocating CRC codes in a flash ROM
US20090027957A1 (en) Voltage supply circuit and flash memory device including the same, and method of supplying operating voltage
KR100953062B1 (ko) 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법
JP5258244B2 (ja) 半導体集積回路
CN108228095B (zh) 一种基于Flash进行实时信息记录的方法
KR20080024370A (ko) 낸드 플래시 메모리 장치 및 그 초기화 방법
JP5032137B2 (ja) 半導体記憶装置
KR100875012B1 (ko) 전압 제공 회로와 이를 구비하는 플래시 메모리 소자 및동작 전압 제공 방법
US6442058B2 (en) Control circuit and semiconductor device including same
JP2006185530A (ja) 不揮発性半導体メモリ装置
KR100632366B1 (ko) 불휘발성 반도체 메모리 장치의 워드라인 전압 발생회로및 발생방법
KR100628832B1 (ko) 불휘발성 반도체 메모리 장치의 펌핑전압 발생회로
JP2008276925A (ja) 向上した除去特性を有するフラッシュメモリ装置及びそれを含むメモリシステム
KR20080030213A (ko) 캐시 읽기 방법
KR100605107B1 (ko) 플래시 메모리 장치 및 그것의 읽기 방법
JP4170261B2 (ja) 不揮発性半導体記憶装置及びそのデータ書込み若しくは消去方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 12