KR20080030213A - 캐시 읽기 방법 - Google Patents
캐시 읽기 방법 Download PDFInfo
- Publication number
- KR20080030213A KR20080030213A KR1020060095982A KR20060095982A KR20080030213A KR 20080030213 A KR20080030213 A KR 20080030213A KR 1020060095982 A KR1020060095982 A KR 1020060095982A KR 20060095982 A KR20060095982 A KR 20060095982A KR 20080030213 A KR20080030213 A KR 20080030213A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- cache
- cache read
- read
- read operation
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
본 발명은 메모리 장치의 캐시 읽기 방법에 관한 것으로, 캐시 읽기를 시작할 어드레스 정보와 종료 어드레스를 입력받은 후, 상기 시작 어드레스를 어드레스 카운터에 입력하고, 종료 어드레스를 별도의 저장 장치에 저장하고, 상기 어드레스 카운터에 입력된 시작 어드레스로부터 캐시 읽기 동작을 수행한다. 그리고 상기 캐시 읽기 동작을 완료 후, 어드레스 카운터를 증가시키고, 상기 어드레스 카운터의 값과 상기 저장수단에 저장된 종료 어드레스와 비교하여, 상기 어드레스 카운터의 값이 상기 종료 어드레스와 일치하는 경우, 캐시 읽기 동작을 종료하도록 한다.
상기의 동작에 의해 사용자가 원하는 시점에서 정확히 캐시 읽기를 종료할 수 있다.
캐시, 읽기, 어드레스, 종료
Description
도 1은 종래의 캐시 읽기 방법의 동작 순서도이다.
도 2는 본 발명의 실시 예에 따른 캐시 읽기 방법의 동작 순서도이다.
도 3은 도 2의 상세 동작 순서도이다.
도 4는 본 발명의 실시 예에 따른 캐시 읽기 방법의 동작 타이밍도이다.
본 발명은 반도체 메모리의 캐시 읽기 방법에 관한 것으로, 특히 지정된 어드레스까지 캐시 읽기 동작을 수행하도록 하는 캐시 읽기 방법에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치(Volatile Semiconductor Memory device)와 비휘발성 반도체 메모리 장치(Non-volatile Semiconductor Memory device)로 나뉘어 진다. 휘발성 반도체 메모리 장치는 다시 다이내믹 랜덤 액세스 메모리(Dynamic random access memory)와 스태틱 랜덤 액세스 메모리(Static random access memory)로 나눌 수 있다. 휘발성 반도체 메모리 장치는 읽고 쓰는 속도가 빠르지만 외부 전원 공급이 끊기면 저장된 내용이 사라져 버리는 단점이 있다. 비휘발성 반도체 메모리 장치는 마스크 롬(Mask Read-Only Memory; MFROM), 프로그램 가능한 롬(Programmable Read-Only Memory; PROM), 소거 및 프로그램 가능한 롬(Erasable Programmable Read-Only Memory; EPROM), 전기적으로 소거 및 프로그램 가능한 롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 등으로 나뉘어 진다. 비휘발성 반도체 메모리 장치는 외부 전원 공급이 중단되더라도 그 내용을 보전한다. 그러므로 비휘발성 반도체 메모리 장치는 전원이 공급되었는지의 여부에 관계없이 보존되어야 할 내용을 기억시키는데 쓰인다.
하지만, FROM, PROM 및 EPROM은 시스템 자체적으로 소거 및 쓰기가 자유롭지 않아서 일반 사용자들이 기억 내용을 새롭게 하기고 용이하지 않다. 이에 반해 EEPROM은 전기적으로 소거 및 쓰기가 가능하므로 계속적인 갱신이 필요한 시스템 프로그래밍이나 보조 기억 장치로의 응용이 확대되고 있다. 특히 플래시 메모리 장치는 기존의 EEPROM에 비해 집적도가 높아 대용량 보조 기억 장치로의 응용에 매우 유리하다. 특히 낸드형(NAND-type) 플래시 메모리 장치는 NOR 플래시 메모리 장치에 비해 집적도가 높다.
높은 집적도를 갖는 낸드형 플래시 메모리 장치와 더불어 플래시 메모리를 제어하는 메모리 시스템의 요구가 모바일 시스템 및 각종 어플리케이션이 개발에 따라 증가되어 오고 있다. 앞서 설명된 바와 같이 플래시 메모리 장치는 대용량의 데이터 정보를 저장할 수 있는 능력을 갖는 반면에 데이터 읽기 쓰기 시간이 램에 비교해서 다소 길다는 단점을 갖는다. 그러한 플래시 메모리 장치를 포함한 시스템 의 성능은 플래시 메모리 장치의 읽기 동작 시간에 의해 제한된다. 이러한 플래시 메모리 장치에 의한 시스템 성능의 제한은 캐시 읽기 동작을 지원함으로써 해소할 수 있다.
캐시 읽기 동작은 한번의 랜덤 읽기 시간(Random Read Time) 이후 데이터 출력 사이클이 이어지는 페이지의 랜덤 읽기가 진행되어 대기시간(Latency Time)을 줄일 수 있는 정점이 있다. 상기 캐쉬 읽기 동작은 선택된 한 블록내에서 가능하다.
일반적인 캐시 읽기 동작은 다음과 같은 동작을 통해 수행된다.
도 1은 종래의 캐시 읽기 방법의 동작 순서도이다.
도 1을 참조하면, 종래의 캐시 읽기를 위해서는 사용자가 캐시 읽기를 시작할 어드레스와 캐시 읽기 명령어인 31H 명령어를 입력하여 마이크로프로세서가 동작을 시작하도록 한다. 상기 캐시 읽기를 시작할 어드레스는 5 사이클(cycle)로 입력되고, 메모리 셀의 블록 어드레스와, 페이지 어드레스를 포함한다.
상기 입력된 명령에 따라 마이크로프로세서는 캐시읽기를 위한 Cache_Loop_Int가 세팅이 되어있는지 여부를 판단한다. 상기 Cache_Loop_Int는 캐시 읽기 동작을 처음 시작하는지를 확인할 수 있도록 하는 것으로, 처음 캐시 읽기 동작을 시작하면 입력된 어드레스에 의해 페이지 버퍼와 비트라인을 선택하고, 이후에는 캐시 읽기 알고리즘에 의해 자동적으로 페이지 버퍼의 오른쪽과 왼쪽을 번갈아가며 동작하도록 한다.
따라서 처음 캐시 읽기 명령이 입력되면, Cache_Loop_Int의 상태에 따라서 상기 입력된 5사이클의 어드레스를 통해 결정되는 이븐(Even) 또는 오드(Odd)의 비트라인과 페이지 버퍼를 선택한다. 그리고 읽기 동작을 시작할 수 있도록 한다(S21, S22).
그리고 선택된 페이지 버퍼를 통해 연결된 이븐 또는 오드 비트라인의 데이터를 읽기 동작을 수행하여 읽는다(S30).
상기 읽기 동작은, 메모리 장치의 읽기 동작을 위한 전원공급, 비트라인과 워드라인 선택, 프리차지 및 읽기 동작과 디스차지 동작을 수행하여 셀에 저장되는 데이터를 읽기 한다.
상기한 캐시 읽기는 시작되는 어드레스로부터 하나의 블록이 끝날 때까지 자동적으로 다음 어드레스로 이동하여 계속된다. 또한 34H 명령어가 입력되어 강제적으로 종료되기도 한다.
캐시 읽기가 완료되면, 현재 캐시 읽기 모드로 동작 중인지 여부를 확인한다(S40). 상기 단계 S40의 캐시 읽기 모드 확인 절차는 처음 캐시 읽기 동작을 수행할 때 이미 캐시 읽기 모드로 동작되는 것을 프로세서가 알고 있으므로 생략이 가능하다.
처음 캐시 읽기 동작이 완료되면, 이후로는 이븐과 오드가 번갈아 가면서 자동적으로 변경되고(S50), 변경된 이븐 또는 오드의 비트라인 및 워드라인에 대한 캐시 읽기 동작이 반복적으로 수행된다(S30 내지 S50).
그리고 캐시 읽기가 중단되는 것은, 시작 어드레스로부터 하나의 블록의 끝까지 모두 캐시 읽기를 수행하였거나, 중간에 사용자로부터 중단 명령어에 속하는 34H 명령어를 입력받았을 경우에 가능하다(S60).
앞서 언급한 바와 같이, 종래의 캐시 읽기 방법은 블록 단위로 캐시 읽기를 수행한다고 가정할 때, 읽기를 시작하는 블록 어드레스와 페이지 어드레스를 사용자가 입력하고, 캐시 읽기 명령어를 입력하면 마이크로프로세서가 자동적으로 시작 어드레스로부터 순차적으로 해당 어드레스가 속해 있는 블록을 모두 읽을 때까지 계속하여 동작한다.
또한, 읽기 명령을 시작하면, 계속하여 해당 페이지 어드레스가 속해 있는 블록을 반복적으로 읽기 하는 경우도 있다.
상기한 종래의 캐시 읽기 방법은 사용자가 원하는 어드레스에서 읽기를 종료하도록 하기 위해서는 34H 명령어의 입력 타이밍을 잘 조절해야 하며, 실제적으로 이를 효과적으로 조절하여 종료 시킬 수 있는 방법이 없다.
따라서 본 발명이 이루고자 하는 기술적 과제는 메모리 장치의 캐시 읽기 동작을 수행할 때, 사용자가 원하는 어드레스만을 캐시읽기 할 수 있는 캐시 읽기 방법을 제공하는데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 캐시 읽기방법은,
캐시 읽기를 시작할 어드레스 정보와 종료 어드레스를 입력받는 단계: 상기 시작 어드레스를 어드레스 카운터에 입력하고, 종료 어드레스를 별도의 저장 장치 에 저장하는 단계: 상기 어드레스 카운터에 입력된 시작 어드레스로부터 캐시 읽기 동작을 수행하는 단계; 상기 캐시 읽기 동작을 완료 후, 어드레스 카운터를 증가시키고, 상기 어드레스 카운터의 값과 상기 저장수단에 저장된 종료 어드레스와 비교하는 단계; 및 상기 비교 결과, 상기 어드레스 카운터의 값이 상기 종료 어드레스와 일치하는 경우, 캐시 읽기 동작을 종료하는 단계를 포함한다.
상기 시작 어드레스는 메모리 장치의 블록 어드레스와, 페이지 어드레스를 포함하며, 5사이클로 구성되는 것을 특징으로 한다.
상기 종료 어드레스는 메모리 장치의 페이지 어드레스를 포함하며 3 사이클로 구성되는 것을 특징으로 한다.
상기 어드레스 카운터의 값과 저장수단에 저장된 종료 어드레스가 같지 않은 경우, 상기 어드레스 카운터에 해당하는 어드레스의 캐시 읽기를 수행하는 단계를 더 포함한다.
그리고 상기 캐시 읽기 동작을 하는 동안, 중단 명령어를 입력받아 캐시 읽기 동작을 종료할 수 있는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 실시 예에 따른 캐시 읽기 방법의 동작 순서도이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 메모리 장치의 캐시 읽기를 위해 사용자가 8 사이클의 어드레스 정보와 및 캐시 읽기 명령어를 입력하도록 한다(S101).
사용자가 입력하는 8사이클의 어드레스 중 상기 1 내지 5사이클은 캐시 읽기를 시작할 어드레스 정보로서, 메모리 블록의 주소와, 시작 페이지 어드레스가 포함되어 있다. 그리고 나머지 6내지 8사이클은 캐시 읽기 종료를 위한 어드레스 정보로서, 캐시 읽기를 종료할 마지막 페이지 어드레스 정보가 포함된다. 그리고 캐시 읽기 명령을 위하 31H 명령어가 입력되면, 마이크로프로세서가 캐시 읽기 동작을 시작한다.
상기의 단계 S101에서와 같이 캐시 읽기를 위한 시작 및 종료 어드레스와 명령어가 입력되면, 마이크로프로세서는 1 내지 5 사이클을 이용하여 캐시 읽기를 시작할 어드레스를 어드레스 카운터에 입력한다(S104, S105).
또한, 마이크로프로세서는 단계 S101에서 입력된 6 내지 8 사이클의 종료 어드레스 값을 별도의 레지스터에 래치하여 임시 저장한다(S102, S103).
그리고 현재 어드레스 카운터가 가리키는 내부 어드레스 값과 레지스터에 저장된 값을 비교한다(S106).
상기 비교결과, 내부 어드레스와 레지스터의 어드레스가 같은 값이 아니면, 종료 어드레스 플래그에 해당하는 파라미터 END_ADD를 '1'로 세팅하고(S107), 현재 내부 어드레스의 페이지의 캐시 읽기를 수행한다(S108).
상기 단계S108의 캐시 읽기를 수행한 이후에는 어드레스 카운터의 내부 어드 레스 값을 하나 증가시키고(S109), 단계S106부터 다시 수행한다.
상기 단계S106의 비교 결과, 내부 어드레스와 레지스터의 값이 같으면, 사용자가 입력한 종료 어드레스까지의 캐시 읽기 동작이 완료되었으므로, 상기 END_ADD를 '0'으로 리셋하고, 캐시 읽기를 종료한다(S110, S111).
상기의 캐시 리드 동작을 실제 메모리 장치에서의 내부 동작을 참고하여 자세히 설명하면 다음과 같다.
도 3은 도 2의 상세 동작 순서도이다.
도 3을 참조하면, 사용자가 8 사이클의 주소 정보와 31H의 명령어를 입력하여 캐시 읽기를 명령하면 마이크로프로세서가 동작을 시작한다.
마이크로프로세서는 Cache_Loop_Int가 세팅되어 있는지 여부를 확인하여 처음 캐시 읽기를 시작하는지를 판단하고(S201), 처음 캐시 읽기를 시작하는 경우는 상기 1 내지 5 사이클에 입력된 시작 어드레스에 의해 캐시 읽기를 시작할 페이지 버퍼를 선택한다(S202, S203). 즉, 처음 캐시 읽기를 시작할 때는 시작 어드레스에 의해 페이지 버퍼의 왼쪽 또는 오른쪽을 선택한다.
상기 페이지 버퍼를 선택한 이후에는, 캐시 읽기 동작을 수행한다(S204).
상기 단계 S204의 캐시 읽기 동작은 펌프(PUMP)가 동작하여 해당 어드레스의 비트라인과 워드라인에 전압을 공급하고 저장된 데이터를 페이지 버퍼의 래치에 읽어온 후, 외부로 읽어온 데이터를 출력하는 일련의 캐시 읽기 동작을 수행한다.
캐시 읽기가 끝나면 현재의 동작 모드가 캐시 읽기 모드인지 여부를 한 번 더 확인하고(S205), 다음의 캐시 읽기를 위해 읽기를 수행할 페이지의 이븐(Even) 또는 오드를 자동적으로 반복하여 선택하도록 한다(S206).
메모리 장치는 하나의 블록에 여러 개의 페이지에 해당하는 워드라인이 있으며, 각각이 워드라인에 수직하여 비트라인이 이븐, 오드로 구성된다.
이때 캐시 읽기 동작은 처음 시작 어드레스로부터 워드라인의 페이지 어드레스와, 이븐 또는 오드 비트라인을 선택하여 읽기 시작을 하고, 이후로는 자동적으로 다음의 어드레스를 선택하게 된다. 즉 이븐 비트라인을 캐시 읽기 수행한 후에는 자동적으로 오드 비트라인을 선택하며, 이븐과 오드가 모두 끝난 후에는 다음 페이지의 워드라인을 선택하고 다시 이븐, 오드 번갈아 가면서 캐시 읽기를 수행하도록 한다.
상기 단계S206에서 다음 수행할 이븐 또는 오브 비트라인(또는 다음 페이지의 어드레스)을 선택한 후에는, 상기 단계 S201 이전에 사용자가 입력한 5 내지 8 사이클의 종료 어드레스인지를 확인하여 마지막 어드레스임을 알리는 End Add 값을 '0'으로 변경한다.
End Add 값이 '0' 이면(S207), 캐시 읽기 동작을 중단하고 Cache_Loop_Int 값을 클리어한 후 마이크로프로세서의 동작이 중지된다.
상기 단계 S201 이전에 사용자로부터 입력되는 어드레스 사이클과 명령어에 대한 타이밍 도는 다음과 같이 나타난다.
도 4는 본 발명의 실시 예에 따른 캐시 읽기 동작 타이밍도이다.
도 4를 참조하면, 사용자는 IO_PAD를 통해 캐시 읽기 명령을 입력하는데 명령어 입력을 알리는 '00'을 입력한 후, 시작 어드레스를 5 개의 사이클에 입력하 고, 종료 어드레스를 3개의 사이클에 입력 하고, 캐시 읽기 시작을 명령하는 31H 명령을 입력하여 마이크로프로세서가 동작을 수행하도록 한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 캐시 읽기 동작은 사용자가 캐시 읽기를 명령할 때, 시작 어드레스뿐만 아니라 종료 어드레스를 입력할 수 있도록 하여 원하는 어드레스의 캐시만을 정확히 읽고 프로세서가 종료하도록 하여 불필요한 동작을 줄일 수 있다.
Claims (5)
- 캐시 읽기를 시작할 어드레스 정보와 종료 어드레스를 입력받는 단계:상기 시작 어드레스를 어드레스 카운터에 입력하고, 종료 어드레스를 별도의 저장 장치에 저장하는 단계:상기 어드레스 카운터에 입력된 시작 어드레스로부터 캐시 읽기 동작을 수행하는 단계;상기 캐시 읽기 동작을 완료 후, 어드레스 카운터를 증가시키고, 상기 어드레스 카운터의 값과 상기 저장수단에 저장된 종료 어드레스와 비교하는 단계; 및상기 비교 결과, 상기 어드레스 카운터의 값이 상기 종료 어드레스와 일치하는 경우, 캐시 읽기 동작을 종료하는 단계를 포함하는 캐시 읽기 방법.
- 제 1항에 있어서,상기 시작 어드레스는 메모리 장치의 블록 어드레스와, 페이지 어드레스를 포함하며, 5사이클로 구성되는 것을 특징으로 하는 캐시 읽기 방법.
- 제 1항에 있어서,상기 종료 어드레스는 메모리 장치의 페이지 어드레스를 포함하며 3 사이클로 구성되는 것을 특징으로 하는 캐시 읽기 방법.
- 제 1항에 있어서,상기 어드레스 카운터의 값과 저장수단에 저장된 종료 어드레스가 같지 않은 경우, 상기 어드레스 카운터에 해당하는 어드레스의 캐시 읽기를 수행하는 단계를 더 포함하는 캐시 읽기 방법.
- 제 1항에 있어서,상기 캐시 읽기 동작을 하는 동안, 중단 명령어를 입력받아 캐시 읽기 동작을 종료할 수 있는 것을 특징으로 하는 캐시 읽기 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060095982A KR20080030213A (ko) | 2006-09-29 | 2006-09-29 | 캐시 읽기 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060095982A KR20080030213A (ko) | 2006-09-29 | 2006-09-29 | 캐시 읽기 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080030213A true KR20080030213A (ko) | 2008-04-04 |
Family
ID=39532397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060095982A KR20080030213A (ko) | 2006-09-29 | 2006-09-29 | 캐시 읽기 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080030213A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10853254B2 (en) | 2018-01-24 | 2020-12-01 | SK Hynix Inc. | Memory system having a memory controller and a memory device having a page buffer |
| US11182297B1 (en) | 2020-09-22 | 2021-11-23 | Coupang Corp. | Electronic apparatus and information providing method using the same |
-
2006
- 2006-09-29 KR KR1020060095982A patent/KR20080030213A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10853254B2 (en) | 2018-01-24 | 2020-12-01 | SK Hynix Inc. | Memory system having a memory controller and a memory device having a page buffer |
| US11182297B1 (en) | 2020-09-22 | 2021-11-23 | Coupang Corp. | Electronic apparatus and information providing method using the same |
| US11544195B2 (en) | 2020-09-22 | 2023-01-03 | Coupang Corp. | Electronic apparatus and information providing method using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6522581B2 (en) | Semiconductor storage device | |
| US20020085419A1 (en) | Nonvolatile semiconductor memory device and data input/output control method thereof | |
| KR20080069389A (ko) | 플래시 메모리 장치 및 동작 방법 | |
| JPH11120781A (ja) | 半導体記憶装置 | |
| KR100914265B1 (ko) | 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및그것의 읽기 방법 | |
| US20040193864A1 (en) | System and method for actively booting a computer system | |
| US20190043586A1 (en) | Semiconductor memory device and control method therefor | |
| US7804722B2 (en) | Voltage supply circuit and flash memory device including the same, and method of supplying operating voltage | |
| JP2020086739A (ja) | メモリコントローラ及びこれを備えるフラッシュメモリシステム | |
| KR100758300B1 (ko) | 플래시 메모리 장치 및 그것의 프로그램 방법 | |
| KR100598907B1 (ko) | 연속적 읽기/쓰기가 가능한 플래쉬 메모리 | |
| US8275934B2 (en) | Nonvolatile memory device and cache read method using the same | |
| KR100953062B1 (ko) | 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법 | |
| KR100837273B1 (ko) | 플래시 메모리 장치 | |
| KR20080030213A (ko) | 캐시 읽기 방법 | |
| US6549482B2 (en) | Method and apparatus to provide real-time access to flash memory features | |
| KR100826499B1 (ko) | 차지펌프를 구비하는 반도체 메모리 장치 및 상기 차지펌프제어방법 | |
| KR100943116B1 (ko) | 불휘발성 메모리 소자의 동작 방법 | |
| US6898680B2 (en) | Minimization of overhead of non-volatile memory operation | |
| KR20080024370A (ko) | 낸드 플래시 메모리 장치 및 그 초기화 방법 | |
| KR20030038320A (ko) | 반도체 메모리 | |
| KR101038471B1 (ko) | 불휘발성 메모리 소자의 동작 방법 | |
| KR100650839B1 (ko) | 플래시 메모리 시스템 및 그 소거방법 | |
| JP6708762B1 (ja) | 半導体記憶装置 | |
| JP2011198409A (ja) | 不揮発性メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |