JP2002230985A

JP2002230985A - 不揮発性半導体記憶装置及びその制御方法

Info

Publication number: JP2002230985A
Application number: JP2001029765A
Authority: JP
Inventors: Toshihiro Akamatsu; 年浩赤松
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-02-06
Filing date: 2001-02-06
Publication date: 2002-08-16
Also published as: US20020105829A1; US6680868B2

Abstract

(57)【要約】【課題】連続した書き込み及び消去動作を行う際に、
内部昇圧回路の制御に関して発生する冗長な動作を削減
し、連続した書き込み及び消去時間の短縮を図る。【解決手段】不揮発性メモリセルアレイ１０ヘの書き
込みコマンドが書き込まれると（Ｓ１０）、内部昇圧回
路３０は直ちに昇圧を開始し（Ｓ１１）、昇圧完了（Ｓ
１２から１３）とともに不揮発性メモリセルアレイ１０
ヘの書き込みを行う（Ｓ１４）。書き込みが完了しても
内部昇圧回路３０を停止させずに次の書き込みコマンド
に備えることにより（Ｓ１５）、内部昇圧回路３０のオ
ン／オフを冗長に行っていた時間を削減する。連続した
書き込みが行われないと判断した場合は（Ｓ１９）、内
部昇圧回路３０を停止させる（Ｓ２０）。不揮発性メモ
リセルアレイ１０の書き換えを行うための他のコマンド
に対しても同様の制御を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、不揮発性半導体記
憶装置およびその制御方法に関し、特に、電気的な情報
の書き込み及び消去が可能な不揮発性半導体記憶装置お
よびその制御方法に関するものである。

【０００２】

【従来の技術】従来より、フラッシュメモリに代表され
る電気的に書き込み及び消去が可能な不揮発性半導体記
憶装置におけるアクセス方法では、データの読み出しに
関しては、揮発性メモリであるＤＲＡＭ（Ｄｙｎａｍｉ
ｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）やＳ
ＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭ
ｅｍｏｒｙ）、または不揮発性メモリである読み出し専
用のＲＯＭ（ＲｅａｄｏｎｌｙＭｅｍｏｒｙ）のよう
に、専用の制御端子を用いてデータの読み出しが行われ
る。一方、データのメモリセルヘの書き込みや消去に関
しては、通常の場合、専用の制御端子を有しておらず、
外部から書き込み動作や消去動作を指示するコマンドを
入力することによってデータの書き込みや消去が行われ
る。

【０００３】このような電気的に書き込み及び消去が可
能な不揮発性半導体記憶装置のコマンド制御方式による
消去法およびプログラミング（データ書き込み）法が、
例えば特公平６−３２２２６号公報に詳しく開示されて
いる。なお、特公平６−３２２２６号公報に開示されて
いるように、入力されるコマンドは、通常の場合、消去
セットアップ指令や消去指令のように、各々チップイネ
ーブル信号の活性化を伴う複数のサイクルから構成され
る。

【０００４】ここで、一般的な不揮発性半導体記憶装置
における回路ブロックを、図１を用いて説明する。ま
た、当該回路構成において、連続して書き込みを行った
場合の内部動作のフローチャートを図２に示す。なお、
図１に示す不揮発性半導体記憶装置は、後に詳述する本
発明の実施形態１に係る不揮発性半導体記憶装置と同じ
構成を有するものである。

【０００５】図２においては、データの書き込みについ
てのみ記述しているが、データの消去を行った場合の内
部動作も図２に示すものと同様であり、「書き込み」を
「消去」と読み替えたものに等しい。

【０００６】従来の不揮発性半導体記憶装置は、図１に
示すように、複数のメモリセルトランジスタ（図示せ
ず）から構成される不揮発性メモリセルアレイ１０と、
書き込み／消去制御回路２０と、内部昇圧回路３０と、
外部から入力されるコマンドを解釈するためのコマンド
ユーザインタフェース４０とから構成されている。

【０００７】内部昇圧回路３０は、外部より供給される
電圧を、不揮発性メモリセルアレイ１０内のメモリセル
トランジスタの閾値を変更（すなわち、データの書き込
み及び消去）が可能となるレベルまで昇圧するための回
路である。書き込み／消去制御回路２０は、コマンドユ
ーザインタフェース４０からの書き込み／消去コマンド
入力信号に基づき、書き込み／消去中ステータス信号を
アクティブにして書き込みまたは消去を開始した（実行
中）ことを示し、メモリセルヘの書き込み／消去を行う
（メモリセルトランジスタの閾値を変化させる）ために
必要な電圧を得るように、内部昇圧回路３０のオン信号
をアクティブにして内部昇圧回路３０の動作を起動する
ための回路である。

【０００８】書き込み／消去制御回路２０は、内部昇圧
回路３０からの昇圧完了信号により、昇圧された書き込
み／消去電圧を用い、不揮発性メモリセルアレイ１０ヘ
の書き込み／消去を行う。また、書き込み／消去の完了
時には、書き込み／消去制御回路２０から出力される内
部昇圧回路３０のオン信号を非アクティブにして内部昇
圧回路３０の動作を停止し、書き込み／消去中ステータ
ス信号を非アクティブにして書き込みまたは消去動作が
完了したことを示す。

【０００９】上述した回路構成を備えた不揮発性半導体
記憶装置では、図２に示すように、不揮発性半導体記憶
装置に一度書き込みコマンドが入力されると（Ｓ１）、
書き込み／消去制御回路２０が内部昇圧回路３０をオン
させる（Ｓ２）。続いて、内部昇圧回路３０が昇圧動作
を開始して、規定の電圧に達するまで待ち（Ｓ３）、規
定の電圧に達したら、昇圧完了信号を書き込み／消去制
御回路２０に返す（Ｓ４）。

【００１０】続いて、書き込み／消去制御回路２０はそ
の昇圧電圧を用いて、不揮発性メモリセルアレイ１０ヘ
のデータの書き込みを行う（Ｓ５）。そして、書き込み
動作が完了すると、内部昇圧回路３０をオフし（Ｓ
６）、昇圧していた電圧を降圧させて待機状態、すなわ
ち新たなコマンドの実行を受け付けられる状態とする
（Ｓ７）。また、連続して書き込みコマンドが入力され
た場合は、再度同じ動作を最初から繰り返す（Ｓ１〜Ｓ
７）。

【００１１】以上、データの書き込みにおける内部動作
の説明をしたが、データの消去を行った場合の内部動作
も、上述した手順と同様の手順により行われる。すなわ
ち、データの消去における内部動作は、図２において
「書き込み」を「消去」と読み替えたものに等しい。

【００１２】

【発明が解決しようとする課題】従来の不揮発性半導体
記憶装置は、上述した構成を備えているため、以下に説
明するような問題点を内包している。

【００１３】従来の不揮発性半導体記憶装置では、連続
して書き込みコマンドもしくは消去コマンドが入力され
た場合に、内部昇圧回路３０は、書き込みもしくは消去
コマンドを終了する毎に必ず昇圧オフ動作を行う。なぜ
ならば、従来の不揮発性半導体記憶装置では、次に入力
されるコマンドと現在実行中のコマンドとの関係を判別
するための手段を有しておらず、またコマンド毎に必要
な昇圧電圧が異なるために、次に異種のコマンドが入力
された場合に備えて、一旦昇圧回路を初期状態に戻す必
要があったからである。

【００１４】ところで、フラッシュメモリに代表される
不揮発性半導体記憶装置は、製品基板に実装後も、書き
換えが可能な読み出し専用メモリとして用いられること
が一般的であったため、従来ではこのような方式でも何
ら問題にならなかった。しかしながら、近年フラッシュ
メモリの大容量化や信頼性の向上、応用範囲の拡大等に
伴い、不揮発性半導体記憶装置が磁気記憶装置と同様な
ファイルシステムを有するデータ記録用途に用いられる
ようになってきたため、書き込みもしくは消去動作が頻
繁に発生する。また、不揮発性半導体記憶装置が扱うデ
ータも、音声データに代表されるように大規模化してき
たため、これらの動作が連続して実行されるようになっ
てきた。

【００１５】このため、続けて書き込みもしくは消去コ
マンドを入力した場合に、昇圧回路を一旦オフし、再び
昇圧開始を行うという冗長な動作を無視できなくなって
きた。すなわち、従来の不揮発性半導体記憶装置の制御
方法では、全体的な書き込みもしくは消去時間の増大
と、消費電力の増大を招いていた。そこで、連続して入
力されるコマンドの種別を判定する手段を与え、連続し
た書き込みもしくは消去コマンドが入力される際に冗長
となる内部動作を削除する方法を備えることにより、書
き込みもしくは消去時間の短縮と消費電力の削減を図る
ことが望まれている。

【００１６】本発明は、上述した事情に鑑みなされたも
のであり、連続して書き込みもしくは消去を行った場合
に要する時間を短縮することが可能な不揮発性半導体記
憶装置及びその制御方法を提供することを目的としてい
る。

【００１７】

【課題を解決するための手段】本発明の不揮発性半導体
記憶装置及びその制御方法は、上述した目的を達成する
ため、以下の特徴点を備えている。

【００１８】すなわち、本発明の不揮発性半導体記憶装
置は、複数の不揮発性のメモリセルにより構成されるメ
モリセルアレイと、前記メモリセルヘの書き込み及び消
去に要する電圧を生成するための昇圧回路と、外部から
入力されたコマンドを解釈し、該コマンドの実行を指示
する信号を生成するためのコマンドユーザインタフェー
ス部と、前記コマンドユーザインタフェース部からの信
号を受信して前記メモリセルアレイヘの書き込み及び消
去動作を構成する一連の内部動作を制御し、前記昇圧回
路で生成した電圧を前記メモリセルアレイに供給するた
めの書き込み及び消去制御回路とを備えた不揮発性半導
体記憶装置において、前記コマンドユーザインタフェー
ス部は、同種のコマンドが連続して入力されたことを検
出するためのコマンド連続入力検出手段を有し、前記書
き込み及び消去制御回路は、前記コマンド連続入力検出
手段が同種のコマンド入力を検出すると、入力された第
１のコマンド動作を構成する一連の内部動作を実行中
に、その内部動作の一部を実行することなく第２のコマ
ンドの実行を開始するよう内部動作を制御する機能を有
することを特徴とするものである。

【００１９】このような構成を備えることにより、連続
した書き込みのように同種のコマンドが連続して入力さ
れたことが判断可能となり、その判断結果に基づいて連
続動作時に発生する昇圧回路の停止、再開のような冗長
な内部動作を回避することが可能となる。

【００２０】また、前記不揮発性半導体記憶装置におい
て、前記コマンドユーザインタフェース部のコマンド連
続入力手段には、入力されたコマンドの種別を記憶する
ための記憶手段と、次に入力されたコマンドの種別と記
憶されたコマンドの種別とを比較するための比較手段
と、前記比較手段における比較結果を出力するための出
力手段とを有するように構成することが可能である。

【００２１】このような構成を備えることにより、第１
のコマンドと次に入力される第２のコマンドが同種か否
かを判別することが可能となる。

【００２２】また、前記不揮発性半導体記憶装置におい
て、前記外部から入力されるコマンドは、複数のサイク
ルから構成され、前記コマンドユーザインタフェース部
が前記第１及び第２のコマンドの種別を比較する場合
に、前記第２のコマンドの最初のサイクルにおいて判定
を行うように構成することが可能である。

【００２３】このような構成を備えることにより、次に
入力された第２のコマンドの種別を、コマンドの最初の
サイクルのみで判定することができ、判定に要する時間
が短縮され、連続動作時のトータル動作時間をさらに短
縮することが可能となる。

【００２４】また、本発明の不揮発性半導体記憶装置の
制御方法は、前記構成からなる不揮発性半導体記憶装置
において、前記昇圧回路を起動してその出力を予め定め
られた電圧にまで昇圧するための第１のステップと、前
記第１のステップにより生成された昇圧電圧を用いて前
記メモリセルのトランジスタの閾値電圧を予め定められ
たレベルに設定するための第２のステップと、前記昇圧
回路の動作を停止してその出力電圧を初期状態に戻すた
めの第３のステップとを含み、前記第１のコマンドの実
行中に入力された前記第２のコマンドが、前記第１のコ
マンドと同種である場合に、前記第１のコマンドに含ま
れる前記第２のステップの終了後に、前記第２のコマン
ドに含まれる前記第２のステップを引き続いて実行する
よう制御することを特徴とするものである。

【００２５】このような構成を備えることにより、連続
動作時において冗長となる昇圧回路の停止、再開動作を
なくすことが可能となり、連続動作時におけるトータル
動作時間を大幅に短縮することが可能となる。

【００２６】また、本発明の不揮発性半導体記憶装置
は、複数の不揮発性のメモリセルにより構成されるメモ
リセルアレイと、前記メモリセルヘの書き込み及び消去
に要する電圧を生成するための昇圧回路と、外部から入
力されたコマンドを解釈し、該コマンドの実行を指示す
る信号を生成するためのコマンドユーザインタフェース
部と、前記コマンドユーザインタフェース部からの信号
を受信して、前記メモリセルアレイヘの書き込み及び消
去動作を構成する一連の内部動作を制御し、前記昇圧回
路で生成した電圧を前記メモリセルアレイに供給する書
き込み及び消去制御回路を備えた不揮発性半導体記憶装
置において、前記外部から入力されるコマンドが同種で
あるとともに、連続して入力されていることを示す連続
動作制御信号を入力するための手段を備え、前記書き込
み及び消去制御回路は、連続動作制御信号を解釈し、こ
の信号が活性状態の場合には、外部から入力される第１
のコマンド動作を構成する一連の内部動作を実行中に、
その内部動作の一部を実行することなく、連続して入力
される第２以降のコマンドの実行を開始するよう内部動
作を制御する機能を有することを特徴とするものであ
る。

【００２７】このような構成を備えることにより、連続
した書き込みのように同種のコマンドが連続して入力さ
れる状態を容易に判断可能となり、その判断結果に基づ
いて連続動作時に発生する昇圧回路の停止、再開のよう
な冗長な内部動作を回避することが可能となる。

【００２８】また、前記不揮発性半導体記憶装置におい
て、前記連続動作制御信号は、前記不揮発性半導体記憶
装置に設けられた専用の外部端子から入力することが可
能である。

【００２９】このような構成を備えることにより、連続
動作制御信号を極めて容易に得ることができる。

【００３０】また、前記不揮発性半導体記憶装置におい
て、前記連続動作制御信号を、外部から入力されるチッ
プ選択信号から生成するための手段を有するように構成
することが可能である。

【００３１】このような構成を備えることにより、従来
の外部端子仕様を変更することなく連続動作制御信号を
得ることができる。

【００３２】また、本発明の不揮発性半導体記憶装置の
制御方法は、前記構成からなる不揮発性半導体記憶装置
において、前記昇圧回路を起動してその出力を予め定め
られた電圧まで昇圧するための第１のステップと、前記
第１のステップにより生成された昇圧電圧を用いて前記
メモリセルのトランジスタの閾値電圧を予め定められた
レベルに設定するための第２のステップと、前記昇圧回
路の動作を停止してその出力の電圧を初期状態に戻すた
めの第３のステップとを含み、前記連続動作制御信号が
活性状態である場合に、前記第１のコマンドに含まれる
前記第２のステップの終了後に、前記第２のコマンドに
含まれる前記第２のステップを引き続いて実行するよう
制御することを特徴とするものである。

【００３３】このような構成を備えることにより、連続
動作時に冗長となる昇圧回路の停止、再開動作をなくす
ことが可能となり、連続動作時のトータル動作時間を大
幅に短縮することが可能となる。

【００３４】また、本発明の不揮発性半導体記憶装置
は、複数の不揮発性のメモリセルにより構成されるメモ
リセルアレイと、前記メモリセルヘの書き込み及び消去
に要する電圧を生成するための昇圧回路と、外部から入
力されたコマンドを解釈し、該コマンドの実行を指示す
る信号を生成するためのコマンドユーザインタフェース
部と、前記コマンドユーザインタフェース部からの信号
を受信して前記メモリセルアレイヘの書き込み及び消去
動作を構成する一連の内部動作を制御し、前記昇圧回路
で生成した電圧を前記メモリセルアレイに供給するため
の書き込み及び消去制御回路とを備えた不揮発性半導体
記憶装置において、前記不揮発性半導体記憶装置は、タ
イマー回路を備え、前記書き込み及び消去制御回路は、
前記タイマー回路における計時時間を設定するとともに
計時開始動作を制御するための機能を有し、前記タイマ
ー回路は、前記昇圧回路の動作の起動及び停止を制御す
るための機能を有することを特徴とするものである。

【００３５】このような構成を備えることにより、ある
一定時間内に同種のコマンドが連続して入力された場合
には、容易に連続動作時に発生する昇圧回路の停止、再
開のような冗長な内部動作を回避することが可能とな
る。

【００３６】また、前記半導体記憶装置において、前記
タイマー回路は、外部から同種のコマンドが連続して入
力されるまでの期間を計時するように計時時間を任意に
設定可能とすることができる。

【００３７】このような構成を備えることにより、連続
して同種のコマンドを入力する間隔を任意に設定可能と
なる。

【００３８】また、本発明の不揮発性半導体記憶装置の
制御方法は、前記構成からなる半導体記憶装置におい
て、前記昇圧回路を起動してその出力を予め定められた
電圧まで昇圧するための第１のステップと、前記第１の
ステップにより生成された昇圧電圧を用いて前記メモリ
セルのトランジスタの閾値電圧を予め定められたレベル
に設定するための第２のステップと、前記昇圧回路の動
作を停止してその出力電圧を初期状態に戻すための第３
のステップを含み、前記第１のコマンドに含まれる前記
第２のステップの終了により計時が開始される前記タイ
マー回路が、予め定められた計時時間を計時中に前記第
２のコマンドが入力された場合に、前記第１のコマンド
に含まれる前記第２のステップの終了後に、前記第２の
コマンドに含まれる前記第２のステップを引き続いて実
行するよう制御することを特徴とするものである。

【００３９】このような構成を備えることにより、同種
のコマンドが連続して入力される間隔が予め決まってい
る場合に、連続動作時に冗長となる昇圧回路の停止、再
開動作をなくすことが容易となり、連続動作時における
トータル動作時間を大幅に短縮することが可能となる。

【００４０】

【発明の実施の形態】以下、図面に基づいて、本発明に
係る不揮発性半導体記憶装置及びその制御方法の実施形
態を説明する。

【００４１】＜実施形態１＞本発明の実施形態１に係る
不揮発性半導体記憶装置の回路構成は図１に示したもの
と同じである。また、図３は、図１中に示す不揮発性半
導体記憶装置の連続書き込み時における内部動作を示す
フローチャートである。

【００４２】本発明の実施形態１に係る不揮発性半導体
記憶装置は、図１に示すように、複数のメモリセルトラ
ンジスタ（図示せず）から構成される不揮発性メモリセ
ルアレイ１０と、書き込み／消去制御回路２０と、内部
昇圧回路３０と、外部から入力されるコマンドを解釈す
るためのコマンドユーザインタフェース４０とから構成
されている。なお、実施形態１に係る不揮発性半導体記
憶装置の回路構成は、先に説明した従来技術とほぼ同様
であるが、外部からの書き込みまたは消去コマンドが入
力された場合のコマンドユーザインタフェース４０及び
書き込み／消去制御回路２０の機能が異なっている。

【００４３】次に、実施形態１に係る不揮発性半導体記
憶装置において、データの連続書き込みを行う際の内部
動作について説明する。なお、以下の説明では、不揮発
性半導体記憶装置への書き込みコマンドが、２サイクル
のコマンドの場合を想定している。

【００４４】実施形態１に係る不揮発性半導体記憶装置
では、図３に示すように、不揮発性半導体記憶装置に第
１の２サイクルの書き込みコマンドが入力されると（Ｓ
１０）、コマンドユーザインタフェース部は、書き込み
動作に必要な信号を、書き込み／消去コマンド入力信号
として出力する。続いて、書き込み／消去制御回路２０
が書き込み／消去コマンド入力信号を受信すると、書き
込みを行うために必要な電圧を得るように内部昇圧回路
３０のオン信号をアクティブにし、内部昇圧回路３０を
動作させる（Ｓ１１）。

【００４５】この際、コマンドユーザインタフェース４
０は、入力された第1のコマンドの種別（ここでは書き
込み）を内部のラッチ回路に保持しておく。そして、内
部昇圧回路３０は昇圧を開始し、規定の電圧に達するま
で待ち（Ｓ１２）、規定の電圧に達すると、昇圧完了信
号を書き込み／消去制御回路２０へ出力する（Ｓ１
３）。続いて、書き込み／消去制御回路２０が昇圧完了
信号を受信すると、不揮発性メモリセルアレイ１０ヘの
書き込みを開始し、書き込み／消去制御回路２０は内部
昇圧回路３０で昇圧された書き込み/消去電圧を不揮発
性メモリセルアレイ１０に供給する（Ｓ１４）。

【００４６】続いて、書き込みが完了するまでに次の第
２のコマンドが入力されると、コマンドユーザインタフ
ェース部は第２のコマンドの１サイクル目によりその種
別を判定し、前述したラッチ回路に保持された種別（こ
こでは書き込み）と比較する（Ｓ１５）。ここで、両者
が同種のコマンドであれば（Ｓ１５においてＹｅｓ）、
書き込みコマンドが連続したことを示す信号を書き込み
／消去コマンド入力信号として出力する。そして、書き
込み／消去制御回路２０が、書き込み／消去コマンド入
力信号を受信すると、内部昇圧回路３０を停止させず
に、次の書き込みに対して備える。

【００４７】第２のコマンドが書き込みコマンドであっ
た場合には、外部のＣＰＵは、不揮発性半導体記憶装置
のステータス（書き込み／消去制御回路２０から出力さ
れる書き込み／消去中ステータス信号）を読み出し（Ｓ
１６）、書き込み可能（完了）かどうかを確認する（Ｓ
１７）。ここで、書き込み可能でない（書き込み／消去
中ステータス信号がアクティブである）場合には、外部
のＣＰＵは再び１サイクル目の書き込みコマンドを入力
して、書き込み可能となる（書き込み／消去中ステータ
ス信号が非アクティブとなる）まで、ステータスのチェ
ックを行う。

【００４８】そして、書き込み可能のステータスが読み
出された時点で、外部のＣＰＵが２サイクル目の書き込
みコマンドを入力すると（Ｓ１８）、コマンドユーザイ
ンタフェース４０は書き込み動作に必要な信号を書き込
み／消去コマンド入力信号として出力する。書き込み／
消去制御回路２０は、書き込み／消去コマンド入力信号
を受信すると、直ちに不揮発性メモリセルアレイ１０ヘ
の第２の書き込みを開始するように内部動作を制御す
る。以降、連続して書き込みを行う場合には、上述した
シーケンスを繰り返す。

【００４９】一方、現在の書き込み完了までに連続して
次の書き込みコマンドが入力されなかった場合には（Ｓ
１５においてＮｏ）、現在の書き込み動作終了まで待機
する（Ｓ１９）。そして、現在の書き込み動作が終了す
ると、書き込み／消去制御回路２０は内部昇圧回路３０
のオン信号を非アクティブにすることにより内部昇圧回
路３０を停止させ（S２０）、不揮発性半導体記憶装置
は待機状態となり（Ｓ２１）、一連の連続書き込み動作
を終了する。

【００５０】なお、コマンドユーザインタフェース４０
が入力されたコマンドの種別を判別する方法としては、
コマンドの１サイクル目のデータをビット列として見な
して、これを適切にデコードすることにより入力された
コマンドの種別を判別する方法を採用することができ
る。以上、２サイクルの書き込みコマンドを有する不揮
発性半導体記憶装置及びその制御方法について述べてき
たが、コマンドサイクルが３サイクル以上であっても、
最初のサイクルで第２のコマンドを判別することによ
り、本発明の目的を達成することができる。

【００５１】＜実施形態２＞次に、本発明の実施形態２
に係る不揮発性半導体記憶装置及びその制御方法につい
て説明する。図４は、本発明の実施形態２に係る不揮発
性半導体記憶装置の回路構成を示すブロック図である。
また、図５は、図４中に示す不揮発性半導体記憶装置の
連続書き込み時における内部動作を示すフローチャート
である。

【００５２】本発明の実施形態２に係る不揮発性半導体
記憶装置は、図４に示すように、上述した実施形態１に
係る不揮発性半導体記憶装置に対して、書き込み／消去
制御回路２０に連続動作制御信号が入力される点が異な
っており、その他の構成は実施形態１に係る不揮発性半
導体記憶装置とほぼ同様の構成となっている。したがっ
て、図４において、実施形態１に係る不揮発性半導体記
憶装置と同様の機能を有する回路には、同一の符号を付
して説明を省略する。書き込み／消去制御回路２０に入
力される連続動作制御信号は、内部昇圧回路３０の次の
動作を決定する役目を持っている。この連続動作制御信
号の生成方法は、後述する。

【００５３】次に、実施形態２に係る不揮発性半導体記
憶装置において、データの連続書き込みを行う際の内部
動作について説明する。

【００５４】実施形態２に係る不揮発性半導体記憶装置
では、図５に示すように、書き込みコマンドが不揮発性
半導体記憶装置に書き込まれると（Ｓ３０）、コマンド
ユーザインタフェース４０は、書き込み動作に必要な信
号を書き込み／消去コマンド入力信号として出力する。
続いて、書き込み／消去制御回路２０が書き込み／消去
コマンド入力信号を受信すると、内部昇圧回路３０のオ
ン信号をアクティブにすることにより内部昇圧回路３０
に昇圧開始の要求を行う（Ｓ３１）。

【００５５】続いて、内部昇圧回路３０は昇圧を開始
し、規定の電圧に達するまで待ち（Ｓ３２）、規定の電
圧に達すると、昇圧完了信号を書き込み／消去制御回路
２０へ出力する（Ｓ３３）。続いて、書き込み／消去制
御回路２０が昇圧完了信号を受信すると、不揮発性メモ
リセルアレイ１０ヘの書き込みを開始し、書き込み／消
去制御回路２０は内部昇圧回路３０で昇圧された書き込
み/消去電圧を不揮発性メモリセルアレイ１０に供給す
る（Ｓ３４）。

【００５６】続いて、不揮発性メモリセルアレイ１０ヘ
の書き込みが完了すると、書き込み／消去制御回路２０
は連続動作制御信号の状態を調べ（Ｓ３５）、連続動作
終了の状態になっていなければ内部昇圧回路３０を昇圧
状態のまま待機する（Ｓ３５、３６のループ）。一方、
連続動作終了の状態であれば、内部昇圧回路３０のオン
信号を非アクティブにすることにより内部昇圧回路３０
を停止させ（Ｓ３７）、不揮発性半導体記憶装置を待機
状態とする（Ｓ３８）。また、連続動作待機中に書き込
みコマンドが入力された場合には、すでに昇圧が完了し
ているので、書き込み／消去制御回路２０は、直ちに不
揮発性メモリセルアレイ１０ヘの書き込みを行うことが
できる（Ｓ３６からＳ３４へ戻るように制御する）。

【００５７】なお、連続動作制御信号は、不揮発性半導
体記憶装置に新しく制御端子を設けることにより受信す
ることが可能であるが、チップイネーブル信号等と共通
の端子を用いることにより、端子仕様を変更することな
く連続動作制御信号の受信を実現することも可能であ
る。チップイネーブル信号と共通の端子を用いて連続動
作制御信号を受信する場合には、連続して書き込みコマ
ンドを入力している期間、チップイネーブル信号をアク
ティブ状態に固定する必要があるが、チップイネーブル
信号をアクティブ状態に固定することは一般的によく行
われており、このために外部の制御回路が大幅に複雑化
することはない。

【００５８】＜実施形態３＞次に、本発明の実施形態３
に係る不揮発性半導体記憶装置及びその制御方法につい
て説明する。

【００５９】図６は、本発明の実施形態３に係る不揮発
性半導体記憶装置の回路構成を示すブロック図である。
また、図７は、図６中に示す不揮発性半導体記憶装置の
連続書き込み時における内部動作を示すフローチャート
である。なお、本実施形態３に係る不揮発性半導体記憶
装置は、実施形態１に係る不揮発性半導体記憶装置の回
路構成にタイマー回路５０を追加することにより、従来
と同一のアクセス方法を用いて本発明の目的を達成しよ
うとするものである。

【００６０】本発明の実施形態３に係る不揮発性半導体
記憶装置は、図６に示すように、上述した実施形態１に
係る不揮発性半導体記憶装置に対して、タイマー回路５
０を追加した点が異なっており、その他の構成は実施形
態１に係る不揮発性半導体記憶装置とほぼ同様の構成と
なっている。したがって、図６において、実施形態１に
係る不揮発性半導体記憶装置と同様の機能を有する回路
には、同一の符号を付して説明を省略する。

【００６１】実施形態３に係る不揮発性半導体記憶装置
において追加された回路及び信号の説明を行う。タイマ
ー回路５０は、予め定められた時間のカウントを行うた
めの回路であり、タイマーリセット／スタート信号によ
ってタイマーのカウンタをリセットし、タイマーをスタ
ートする。そして、予め定められた時間のカウント完了
後に、内部昇圧回路３０のオフ信号を出力する。また、
タイマー停止信号は、タイマーのカウントを停止し、タ
イマー回路５０から内部昇圧回路３０のオフ信号を出力
しないようにする。

【００６２】次に、実施形態３に係る不揮発性半導体記
憶装置において、データの連続書き込みを行う際の内部
動作について説明する。実施形態３に係る不揮発性半導
体記憶装置では、図７に示すように、書き込みコマンド
が不揮発性半導体記憶装置に書き込まれると（Ｓ４
０）、コマンドユーザインタフェース４０は、書き込み
動作に必要な信号を書き込み／消去コマンド入力信号と
して出力する。続いて、書き込み／消去制御回路２０が
書き込み／消去コマンド入力信号を受信すると、内部昇
圧回路３０のオン信号をアクティブにすることにより内
部昇圧回路３０に昇圧開始の要求を行う（Ｓ４１）。

【００６３】続いて、内部昇圧回路３０は昇圧を開始
し、規定の電圧に達するまで待ち（Ｓ４２）、規定の電
圧に達すると、昇圧完了信号を書き込み／消去制御回路
２０へ出力する（Ｓ４３）。続いて、書き込み／消去制
御回路２０が昇圧完了信号を受信すると、不揮発性メモ
リセルアレイ１０ヘの書き込みを開始し、書き込み／消
去制御回路２０は内部昇圧回路３０で昇圧された書き込
み/消去電圧を不揮発性メモリセルアレイ１０に供給す
る（Ｓ４４）。続いて、不揮発性メモリセルアレイ１０
ヘの書き込みが完了すると、書き込み／消去制御回路２
０はタイマー回路５０のカウンタ値をリセットし、カウ
ントを開始させる（Ｓ４５）。

【００６４】そして、予め規定された時間のカウントが
終了する以前に、再び書き込みコマンドが入力された場
合には（Ｓ４６、Ｓ４７）、書き込み／消去制御回路２
０はタイマー停止信号をアクティブにすることによりタ
イマーのカウントを停止し（Ｓ４８）、直ちに不揮発性
メモリセルアレイ１０ヘの書き込みを行い、書き込みが
完了したら再度タイマーのリセットとカウントをスター
トさせる。また、タイマーのカウントが完了した場合
は、書き込みコマンドが連続して入力されなかったと見
なして、タイマー回路５０は内部昇圧回路３０を停止さ
せ（Ｓ４９）、不揮発性半導体記憶装置を待機状態とす
る（Ｓ５０）。

【００６５】なお、タイマー回路５０に設定する時間
は、概略１回のコマンド書き込みに要する時間より少し
長めにすればよい。すなわち、タイマー回路５０に設定
する時間は、現在実行中の動作の終了を示すステータス
情報のポーリング（読み出し）時間と実際のコマンド書
き込み時間との和を目安として設定される。

【００６６】ここで、以上に述べた実施形態において、
データの連続書き込みを行った場合のタイミングチャー
トを図９に示し、従来技術を用いてデータの連続書き込
みを行った場合のタイミングチャートを図８に示す。

【００６７】図８、図９から明らかなように、本発明の
実施形態に係る不揮発性半導体記憶装置によれば、従来
技術を用いて連続書き込みを行った場合と比較して、図
８におけるｔ１とｔ２の部分、すなわち各々内部昇圧回
路３０を停止及び昇圧に要するための時間を削減するこ
とができる。

【００６８】例えば、ｔ１とｔ２の典型値は、ｔ１が約
３０ｎｓ、t２が約３．５μｓ程度であり、本発明の実
施形態に係る不揮発性半導体記憶装置によれば、３．５
３μｓ程度の時間削減となる。すなわち、従来１回の書
き込みに要する時間は約１８μｓであるが、本発明の実
施形態に係る不揮発性半導体記憶装置を用いることによ
り、連続書き込み時では１回の書き込みに付き約２０％
もの時間削減効果を奏することができる。

【００６９】なお、以上に述べた実施形態では、連続し
て書き込みコマンドが入力される場合を説明したが、連
続して消去コマンドが入力される場合も、消去に要する
昇圧電圧が書き込み時と異なる以外は、同様の実施形態
を取り得ることは言うまでもない。但し、１回の書き込
み動作に要する時間が１８μｓ程度であるのに対して、
１回の消去動作に要する時間は約１．５秒であり、書き
込み動作に要する時間よりも消去動作に要する時間が長
いため、連続書き込み動作に対して本発明を適用するこ
とにより、より顕著な時間短縮効果を得ることができ
る。

【００７０】

【発明の効果】本発明の不揮発性半導体記憶装置及びそ
の制御方法は、上述した構成を備えているため、連続し
て不揮発性メモリセルアレイに対してデータの書き込み
または消去を行う場合に、初期状態からの昇圧準備動作
に必要な時間と、初期状態への降圧動作に必要な時間を
削減することができる。このため、書き込みおよび消去
時間の短縮を行うことができ、連続して入力されるコマ
ンドの数が多くなる程、時間短縮効果が顕著に発揮され
ることになる。また、電源電圧が低くなる程、昇圧動作
に必要な時間は長くなるため、その効果は絶大である。
さらに、連続して不揮発性メモリセルアレイに対してデ
ータの書き込みまたは消去を行う場合に、初期状態から
の昇圧準備動作自体を削除することができる。このた
め、従来、昇圧準備動作中に容量素子等で無駄に消費さ
れていた電流を削減することができるので、消費電力の
削減が可能になるという大きな効果を奏することができ
る。

【図面の簡単な説明】

【図１】一般的な不揮発性半導体記憶装置の回路構成を
示すブロック図である。

【図２】従来技術における不揮発性半導体記憶装置の連
続書き込みのシーケンスを示すフローチャートである。

【図３】本発明の実施形態１に係る不揮発性半導体記憶
装置の連続書き込みのシーケンスを示すフローチャート
である。

【図４】本発明の実施形態２に係る不揮発性半導体記憶
装置の回路構成を示すブロック図である。

【図５】本発明の実施形態２に係る不揮発性半導体記憶
装置の連続書き込みのシーケンスを示すフローチャート
である。

【図６】本発明の実施形態３に係る不揮発性半導体記憶
装置の回路構成を示すブロック図である。

【図７】本発明の実施形態３に係る不揮発性半導体記憶
装置の連続書き込みのシーケンスを示すフローチャート
である。

【図８】従来技術において、不揮発性メモリアレイに対
してデータの連続書き込みを行った場合のタイミングチ
ャートである。

【図９】本発明の実施形態において、不揮発性メモリア
レイに対してデータの連続書き込みを行った場合のタイ
ミングチャートである。

【符号の説明】１０不揮発性メモリセルアレイ２０書き込み／消去制御回路３０内部昇圧回路４０コマンドユーザインタフェース５０タイマー回路

Claims

【特許請求の範囲】

【請求項１】複数の不揮発性のメモリセルにより構成
されるメモリセルアレイと、前記メモリセルヘの書き込み及び消去に要する電圧を生
成するための昇圧回路と、外部から入力されたコマンドを解釈し、該コマンドの実
行を指示する信号を生成するためのコマンドユーザイン
タフェース部と、前記コマンドユーザインタフェース部からの信号を受信
して前記メモリセルアレイヘの書き込み及び消去動作を
構成する一連の内部動作を制御し、前記昇圧回路で生成
した電圧を前記メモリセルアレイに供給するための書き
込み及び消去制御回路とを備えた不揮発性半導体記憶装
置において、前記コマンドユーザインタフェース部は、同種のコマン
ドが連続して入力されたことを検出するためのコマンド
連続入力検出手段を有し、前記書き込み及び消去制御回路は、前記コマンド連続入
力検出手段が同種のコマンド入力を検出すると、入力さ
れた第１のコマンド動作を構成する一連の内部動作を実
行中に、その内部動作の一部を実行することなく第２の
コマンドの実行を開始するよう内部動作を制御する機能
を有することを特徴とする不揮発性半導体記憶装置。
【請求項２】前記コマンドユーザインタフェース部の
コマンド連続入力手段には、入力されたコマンドの種別を記憶するための記憶手段
と、次に入力されたコマンドの種別と記憶されたコマンドの
種別とを比較するための比較手段と、前記比較手段における比較結果を出力するための出力手
段とを有することを特徴とする請求項１記載の不揮発性
半導体記憶装置。
【請求項３】前記外部から入力されるコマンドは、複
数のサイクルから構成され、前記コマンドユーザインタフェース部が前記第１及び第
２のコマンドの種別を比較する場合に、前記第２のコマ
ンドの最初のサイクルにおいて判定を行うことを特徴と
する請求項１または２記載の不揮発性半導体記憶装置。
【請求項４】複数の不揮発性のメモリセルにより構成
されるメモリセルアレイと、前記メモリセルヘの書き込
み及び消去に要する電圧を生成するための昇圧回路と、
外部から入力されたコマンドを解釈し、該コマンドの実
行を指示する信号を生成するためのコマンドユーザイン
タフェース部と、前記コマンドユーザインタフェース部
からの信号を受信して前記メモリセルアレイヘの書き込
み及び消去動作を構成する一連の内部動作を制御し、前
記昇圧回路で生成した電圧を前記メモリセルアレイに供
給するための書き込み及び消去制御回路とを備え、前記
コマンドユーザインタフェース部は、同種のコマンドが
連続して入力されたことを検出するためのコマンド連続
入力検出手段を有し、前記書き込み及び消去制御回路
は、前記コマンド連続入力検出手段が同種のコマンド入
力を検出すると、入力された第１のコマンド動作を構成
する一連の内部動作を実行中に、その内部動作の一部を
実行することなく第２のコマンドの実行を開始するよう
内部動作を制御する機能を有する不揮発性半導体記憶装
置の制御方法であって、前記昇圧回路を起動してその出力を予め定められた電圧
にまで昇圧するための第１のステップと、前記第１のステップにより生成された昇圧電圧を用いて
前記メモリセルのトランジスタの閾値電圧を予め定めら
れたレベルに設定するための第２のステップと、前記昇圧回路の動作を停止してその出力電圧を初期状態
に戻すための第３のステップとを含み、前記第１のコマンドの実行中に入力された前記第２のコ
マンドが、前記第１のコマンドと同種である場合に、前
記第１のコマンドに含まれる前記第２のステップの終了
後に、前記第２のコマンドに含まれる前記第２のステッ
プを引き続いて実行するよう制御することを特徴とする
不揮発性半導体記憶装置の制御方法。
【請求項５】複数の不揮発性のメモリセルにより構成
されるメモリセルアレイと、前記メモリセルヘの書き込み及び消去に要する電圧を生
成するための昇圧回路と、外部から入力されたコマンドを解釈し、該コマンドの実
行を指示する信号を生成するためのコマンドユーザイン
タフェース部と、前記コマンドユーザインタフェース部からの信号を受信
して、前記メモリセルアレイヘの書き込み及び消去動作
を構成する一連の内部動作を制御し、前記昇圧回路で生
成した電圧を前記メモリセルアレイに供給するための書
き込み及び消去制御回路を備えた不揮発性半導体記憶装
置において、前記外部から入力されるコマンドが同種であるととも
に、連続して入力されていることを示す連続動作制御信
号を入力するための手段を備え、前記書き込み及び消去制御回路は、前記連続動作制御信
号を解釈し、この信号が活性状態の場合には、外部から
入力される第１のコマンド動作を構成する一連の内部動
作を実行中に、その内部動作の一部を実行することな
く、連続して入力される第２以降のコマンドの実行を開
始するよう内部動作を制御する機能を有することを特徴
とする不揮発性半導体記憶装置。
【請求項６】前記連続動作制御信号は、前記不揮発性
半導体記憶装置に設けられた専用の外部端子から入力さ
れることを特徴とする請求項５記載の不揮発性半導体記
憶装置。
【請求項７】前記連続動作制御信号を、外部から入力
されるチップ選択信号から生成するための手段を有する
ことを特徴とする請求項５記載の不揮発性半導体記憶装
置。
【請求項８】複数の不揮発性のメモリセルにより構成
されるメモリセルアレイと、前記メモリセルヘの書き込
み及び消去に要する電圧を生成するための昇圧回路と、
外部から入力されたコマンドを解釈し、該コマンドの実
行を指示する信号を生成するためのコマンドユーザイン
タフェース部と、前記コマンドユーザインタフェース部
からの信号を受信して、前記メモリセルアレイヘの書き
込み及び消去動作を構成する一連の内部動作を制御し、
前記昇圧回路で生成した電圧を前記メモリセルアレイに
供給するための書き込み及び消去制御回路とを備え、前
記外部から入力されるコマンドが同種であるとともに、
連続して入力されていることを示す連続動作制御信号を
入力するための手段を備え、前記書き込み及び消去制御
回路は、連続動作制御信号を解釈し、この信号が活性状
態の場合には、外部から入力される第１のコマンド動作
を構成する一連の内部動作を実行中に、その内部動作の
一部を実行することなく、連続して入力される第２以降
のコマンドの実行を開始するよう内部動作を制御する機
能を有する不揮発性半導体記憶装置の制御方法であっ
て、前記昇圧回路を起動してその出力を予め定められた電圧
まで昇圧するための第１のステップと、前記第１のステップにより生成された昇圧電圧を用いて
前記メモリセルのトランジスタの閾値電圧を予め定めら
れたレベルに設定するための第２のステップと、前記昇圧回路の動作を停止してその出力電圧を初期状態
に戻すための第３のステップとを含み、前記連続動作制御信号が活性状態である場合に、前記第
１のコマンドに含まれる前記第２のステップの終了後
に、前記第２のコマンドに含まれる前記第２のステップ
を引き続いて実行するよう制御することを特徴とする不
揮発性半導体記憶装置の制御方法。
【請求項９】複数の不揮発性のメモリセルにより構成
されるメモリセルアレイと、前記メモリセルヘの書き込み及び消去に要する電圧を生
成するための昇圧回路と、外部から入力されたコマンドを解釈し、該コマンドの実
行を指示する信号を生成するためのコマンドユーザイン
タフェース部と、前記コマンドユーザインタフェース部からの信号を受信
して前記メモリセルアレイヘの書き込み及び消去動作を
構成する一連の内部動作を制御し、前記昇圧回路で生成
した電圧を前記メモリセルアレイに供給するための書き
込み及び消去制御回路とを備えた不揮発性半導体記憶装
置において、前記不揮発性半導体記憶装置は、タイマー回路を備え、前記書き込み及び消去制御回路は、前記タイマー回路に
おける計時時間を設定するとともに計時開始動作を制御
するための機能を有し、前記タイマー回路は、前記昇圧回路の動作の起動及び停
止を制御するための機能を有することを特徴とする不揮
発性半導体記憶装置。
【請求項１０】前記タイマー回路は、外部から同種の
コマンドが連続して入力されるまでの期間を計時するよ
うに計時時間を任意に設定可能なことを特徴とする請求
項９記載の不揮発性半導体記憶装置。
【請求項１１】複数の不揮発性のメモリセルにより構
成されるメモリセルアレイと、前記メモリセルヘの書き
込み及び消去に要する電圧を生成するための昇圧回路
と、外部から入力されたコマンドを解釈し、該コマンド
の実行を指示する信号を生成するためのコマンドユーザ
インタフェース部と、前記コマンドユーザインタフェー
ス部からの信号を受信して前記メモリセルアレイヘの書
き込み及び消去動作を構成する一連の内部動作を制御
し、前記昇圧回路で生成した電圧を前記メモリセルアレ
イに供給するための書き込み及び消去制御回路とを備
え、前記不揮発性半導体記憶装置は、タイマー回路を備
え、前記書き込み及び消去制御回路は、前記タイマー回
路における計時時間を設定するとともに計時開始動作を
制御するための機能を有し、前記タイマー回路は、前記
昇圧回路の動作の起動及び停止を制御するための機能を
有することを特徴とする不揮発性半導体記憶装置の制御
方法であって、前記昇圧回路を起動してその出力を予め定められた電圧
まで昇圧するための第１のステップと、前記第１のステップにより生成された昇圧電圧を用いて
前記メモリセルのトランジスタの閾値電圧を予め定めら
れたレベルに設定するための第２のステップと、前記昇圧回路の動作を停止してその出力電圧を初期状態
に戻すための第３のステップを含み、前記第１のコマンドに含まれる前記第２のステップの終
了により計時が開始される前記タイマー回路が、予め定
められた計時時間を計時中に前記第２のコマンドが入力
された場合に、前記第１のコマンドに含まれる前記第２
のステップの終了後に、前記第２のコマンドに含まれる
前記第２のステップを引き続いて実行するよう制御する
ことを特徴とする不揮発性半導体記憶装置の制御方法。