JPH1186580A - フラッシュメモリのライトステートマシンのハードウェアリセット - Google Patents

フラッシュメモリのライトステートマシンのハードウェアリセット

Info

Publication number
JPH1186580A
JPH1186580A JP24449097A JP24449097A JPH1186580A JP H1186580 A JPH1186580 A JP H1186580A JP 24449097 A JP24449097 A JP 24449097A JP 24449097 A JP24449097 A JP 24449097A JP H1186580 A JPH1186580 A JP H1186580A
Authority
JP
Japan
Prior art keywords
flash memory
write
sequence
memory array
write sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24449097A
Other languages
English (en)
Other versions
JP3463912B2 (ja
Inventor
Taaya Sanjei
ターヤ サンジェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP24449097A priority Critical patent/JP3463912B2/ja
Publication of JPH1186580A publication Critical patent/JPH1186580A/ja
Application granted granted Critical
Publication of JP3463912B2 publication Critical patent/JP3463912B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 【解決手段】 自動化されたプログラムシーケンスまた
は消去シーケンスを不揮発性メモリアレイ上で迅速にア
ボートする方法が提供される。ここで各シーケンスのそ
れぞれの動作は、書き込みステートマシーンによりおこ
なわれる。プログラムシーケンスまたは消去シーケンス
のそれぞれの動作中に、アボート信号の状態が検出され
ることによって、そのシーケンスがアボートされるべき
かどうかを判定する。もしアボート信号が第2の状態に
あれば、シーケンスは、次の動作に続く。もしアボート
信号が第1の状態にあれば、書き込みステートマシーン
は、シーケンスをアボートし、不揮発性メモリアレイ
は、読み出し専用モードに設定される。その後、ユーザ
は、この不揮発性メモリアレイに自由にアクセスでき
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、不揮発性メモリ装
置の分野に関する。具体的には、本発明は、不揮発性メ
モリアレイ上でおこなわれる自動的プログラムシーケン
スまたは消去シーケンスをアボートする方法に関する。
【0002】
【従来の技術】従来の不揮発性メモリとしては、例え
ば、フラッシュ電気的消去可能・プログラム可能読み出
し専用メモリ(フラッシュEEPROM、あるいは「フ
ラッシュメモリ」とも称される)がある。
【0003】フラッシュメモリは、従来の各種不揮発性
メモリの消去に関するいくつかの特徴を組み合わせてい
る。すなわち、従来の電気的に消去可能・プログラム可
能読み出し専用メモリ(EEPROM)と同様に、フラ
ッシュメモリは、コンピュータシステムから取り外さな
くても、電気的に消去可能である。また、フラッシュメ
モリは、消去可能・プログラム可能読み出し専用メモリ
(EPROM)にも類似している。なぜなら、フラッシ
ュメモリは、複数のブロックから構成されており、各ブ
ロックの全内容が一括消去されることを必要としている
からである。
【0004】カリフォルニア州、サンタクララのインテ
ル社により製造されたあるタイプのフラッシュメモリに
は、EPROMトンネル酸化(ETOX)技術が用いら
れている。ETOX技術は、1ビットのデータを保持す
るのに単一の「フローティングゲート」メモリトランジ
スタを用いる。このメモリトランジスタをプログラムす
ることにより、ビットの値は、論理「0」になる。プロ
グラミングは、大きな正の電圧をメモリトランジスタの
選択ゲートへと印加し、同様の電圧をそのドレインにも
印加し、かつそのソースを接地することによって、実現
される。選択ゲートは、ホットエレクトロンがフローテ
ィングゲートへと注入されるように、フローティングゲ
ートの上方に配置される。
【0005】このフラッシュメモリの消去をおこなう
と、ビットの値は、論理「1」になる。大きな正の電圧
をメモリトランジスタのソースに印加することによっ
て、電子はフローティングゲートからトンネルを抜けて
引き出される。複数のフラッシュメモリトランジスタ
が、それぞれが個別に消去可能な複数のブロックへとグ
ループ分けされうる。単一のフラッシュメモリアレイ
は、いくつかのブロックを有する。あるいは、単一のフ
ラッシュメモリアレイが、単一のブロックを有すること
もある。
【0006】フラッシュメモリアレイ消去プロセスは、
典型的には、いくつかのステップを伴う。インテル社の
フラッシュメモリの場合、前条件づけステップと後条件
付けステップとが用いられる。まず、消去すべきブロッ
クに含まれる複数のトランジスタが予め条件付けされる
ことにより、メモリトランジスタの閾値を高くする。こ
れらの前条件付けされたトランジスタは、その後、消去
され、その有効性が検査される。いくつかのトランジス
タは、過剰に消去された結果、負の閾値電圧を有する場
合がある。そのようなトランジスタは、改めて条件付け
されることにより、その閾値電圧をある最小レベルへと
戻す。プログラミングプロセスも、同様にいくつかのス
テップを含んでいる。そのようなステップの1つには、
プログラミングに必要な内部回路がリセットされる、プ
ログラムセットアップがある。その後、フラッシュメモ
リトランジスタは、プログラムされ、そのプログラミン
グが成功したかどうかを確認するために有効性が検査さ
れる。
【0007】インテル社によるあるタイプのフラッシュ
メモリには、デバイスの劣化や故障を招くまでに、最小
でも10万プログラミング・消去サイクルに耐えられる
との性能評価が与えられている。このサイクル寿命は、
フラッシュメモリ装置が、複数のフラッシュメモリブロ
ック間にデータを分散させる摩耗均等化アルゴリズムを
取り入れている場合には、さらに100万サイクルにま
で拡大される。
【0008】プログラム・消去シーケンスを制御するロ
ジックを備えていない従来のフラッシュメモリ装置は、
システムのマイクロプロセッサに対して、プログラムス
テップおよび消去ステップを通し一貫してフラッシュメ
モリをシーケンシングするタスクを背負わせる。インテ
ル社により製造されたごく最近のフラッシュメモリ装置
は、マイクロプロセッサにかかる重荷を軽減する一助に
なる書き込みステートマシーンを取り入れている。マイ
クロプロセッサからコマンドを受け取ると直ちに、書き
込みステートマシーンは、フラッシュメモリアレイのも
つ多数の消去またはプログラムステップのすべてを通し
て、フラッシュメモリアレイを自動的にサイクルさせ、
その後、すべてのステップが終了したら、その旨をマイ
クロプロセッサに報告する。
【0009】
【発明が解決しようとする課題】書き込みステートマシ
ーンを取り入れている現在のフラッシュメモリ装置で
は、消去シーケンスおよびプログラムシーケンスがおこ
なわれている間、マイクロプロセッサは、フラッシュメ
モリ装置から読み出しをおこなうことはできないし、フ
ラッシュメモリ装置へと書き込みをおこなうこともでき
ない。これらの消去シーケンスおよびプログラムシーケ
ンスは、(特にやり直ししなければならない成功しなか
った消去ステップまたはプログラムステップがあった場
合には)膨大な時間を要することがある。これにより、
書き込みステートマシーンがデバイスの制御権を握って
いる間に、マイクロプロセッサがフラッシュメモリアレ
イへのアクセスを望むことがあるといった問題が生じ
る。
【0010】インテル社がこの問題を解決した一方法と
して、書き込みステートマシーン内への消去サスペンド
機能の導入がある。マイクロプロセッサは、データバス
上で「消去サスペンド」コマンドをアサートすることに
よって、書き込みステートマシーンにその消去シーケン
スを一時中断させる。その後、マイクロプロセッサは、
フラッシュメモリアレイ内において、書き込みステート
マシーンによりアクセスされていないブロックからの読
み出しをおこなうことができる。このように書き込みス
テートマシーンをサスペンドする従来の方法に伴う問題
点としては、書き込みステートマシーンがリセットされ
ないことが挙げられる。つまり、いったんマイクロプロ
セッサが読み出しサイクルを終了すれば、割り込まれた
消去シーケンスを再開しなければならない。別の問題点
としては、マイクロプロセッサは、書き込みステートマ
シーンがサスペンドされている間、読み出しコマンドし
か発することができないことが挙げられる。このよう
に、消去サスペンド方法は、マイクロプロセッサが、別
のプログラム動作または消去動作をおこなうために書き
込みステートマシーンをアボートしたいと望む場合に
は、十分とはいえないものであった。
【0011】インテル社により製造された従来のフラッ
シュメモリ装置には、また、フラッシュメモリ装置を
「スリープモード」に設定することによって、マイクロ
プロセッサが、書き込みステートマシーンの動作をアボ
ートできるようにしているものもある。このスリープモ
ードには、フラッシュメモリ装置の/RPピン上でアク
ティブな信号がアサートされる時に入ることになる。ま
た、マイクロプロセッサがデータバスを介してフラッシ
ュメモリ装置へと「スリープ」コマンドを書き込む時に
も、このスリープモードに入ることになる。/RPピン
またはスリープコマンドのいずれかをアサートすること
によって、プログラムシーケンスまたは消去シーケンス
を完全にアボートし、書き込みステートマシーンをリセ
ットする。その後、フラッシュメモリ装置は、スリープ
モードに設定され、内部回路の大半がオフされる。フラ
ッシュメモリへの電力を落としてスリープモードに至ら
せ、その後、再び電力を上げて読み出しモードに戻すの
に要する時間の量は、膨大であることがある。このよう
に、書き込みステートマシーンの動作をアボートするス
リープモード法は、マイクロプロセッサがフラッシュメ
モリアレイへと迅速に再アクセスする必要がある時に
は、効率が悪い。また、書き込みステートマシーンがあ
るシーケンスの最中にある時にスリープモードに入るた
めには、高いプログラム電圧または消去電圧を、フラッ
シュメモリアレイのトランジスタから迅速に除去するこ
とが必要になる。よって、消去シーケンスまたはプログ
ラムシーケンス中に繰り返しスリープモードに入ると、
フラッシュメモリのトランジスタに過度のストレスを及
ぼすことになり、ひいてはデバイスの寿命を縮めること
にもなりかねない。
【0012】よって、消去サスペンドコマンドによって
も、あるいはスリープコマンドによっても、マイクロプ
ロセッサが、プログラムシーケンスまたは消去シーケン
スを完全にアボートし、フラッシュメモリ装置の制御権
を迅速に回復することを十分に可能とすることはできな
い。
【0013】
【課題を解決するための手段】よって、本発明の目的
は、書き込みステートマシーンのシーケンスへと割り込
み、マイクロプロセッサへと制御権を戻すのに必要な時
間を減らすことにある。
【0014】本発明の別の目的は、書き込みステートマ
シーンのシーケンスがアボートされた時に、メモリアレ
イのトランジスタに及ぼされるストレスを最小化するこ
とにある。
【0015】不揮発性メモリアレイにおいて自動化され
た書き込みシーケンスをアボートする方法を用いるメモ
リ装置が開示される。書き込みシーケンスは、不揮発性
メモリアレイ上において書き込みステートマシーンによ
り自動的におこなわれる多数の動作を含んでいる。書き
込みステートマシーンは、適切なコマンドを受け取ると
同時に、書き込みシーケンスを開始する。書き込みシー
ケンスのそれぞれの動作中に、書き込みステートマシー
ンは、アボート信号の状態を検出する。もしアボート信
号が第2の状態にあると検出されれば、書き込みステー
トマシーンは、シーケンスの次の動作を引き続きおこな
う。一方、もしアボート信号が第1の状態にあると検出
されれば、書き込みステートマシーンは、書き込みシー
ケンスを停止し、不揮発性メモリアレイは、読み出し専
用モードに設定される。
【0016】本発明のその他の特徴および利点は、添付
の図面および以下に述べる詳細な説明から明らかになる
であろう。
【0017】
【発明の実施の形態】フラッシュメモリの自動化された
プログラムまたは消去シーケンスをアボートする方法、
およびフラッシュメモリ装置の実施の形態について、以
下に説明する。この方法は、フラッシュメモリ装置のユ
ーザに対して、任意の時点でプログラムシーケンスまた
は消去シーケンスをアボートし、フラッシュメモリアレ
イの制御権を迅速に回復するオプションを与える。この
フラッシュメモリ装置は、プログラム動作および消去動
作を自動的にシーケンシングする書き込みステートマシ
ーンを備えている。
【0018】この方法は、以下に述べる2つの方法のい
ずれかにより実現されうる。すなわち、アボートコマン
ドをフラッシュメモリ装置に送ってもよいし、あるい
は、非同期アボート信号を、フラッシュメモリ装置に結
合されたピン上でアサートしてもよい。また、別の実施
の形態では、フラッシュメモリ装置は、アボートピンを
備えていないこともあるので、その場合には、アボート
コマンドのみが用いられることになる。さらに別の実施
の形態では、アボートピンのみが用いられることもある
ので、その場合には、ユーザがアボートコマンドをアサ
ートしうる手段はないことになる。
【0019】さて、以下に、メモリ装置およびフラッシ
ュメモリアレイの自動的プログラミングおよび消去をア
ボートする方法について、詳細に説明する。
【0020】
【実施例】図1は、フラッシュメモリ装置100に取り
入れられた本発明のある実施の形態を示すブロック図で
ある。フラッシュメモリ装置100は、単一の半導体基
板上に製造される。
【0021】マイクロプロセッサ110は、データバス
111上のコマンドおよびアドレスバス112上のアド
レスをアサートすることによって、フラッシュメモリア
レイ190にアクセスする。フラッシュメモリ装置10
0は、パーソナルコンピュータ、電子オーガナイザ、自
動車の制御システムおよびレーザプリンタのような多種
多様なシステムにおける使用に適している。よって、マ
イクロプロセッサ110は、別の実施の形態では、マイ
クロコントローラ、ステートマシーン、アプリケーショ
ン固有の集積回路(ASIC)、およびメモリ装置11
0を制御可能なその他のデバイスを備えている。
【0022】フラッシュメモリアレイ190は、それぞ
れが複数のフラッシュメモリセルから構成される多数の
ブロックを備えている。別の実施の形態では、メモリア
レイ190は、単一のブロックのみから構成されること
もある。メモリアレイへのアクセスがおこなわれる度
に、Xデコーダ180は、マイクロプロセッサ110か
らのアドレスをアドレスバス112上において受け取
り、フラッシュメモリアレイ190内の適切なロウを選
択する。同様に、Yデコーダ185も、アドレスを受け
取り、フラッシュメモリアレイ190内の適切なカラム
を選択する。
【0023】フラッシュメモリ装置100は、データバ
ス111、アドレスバス112およびフラッシュメモリ
装置100に結合されたその他のピンを介して、マイク
ロプロセッサ110と通信する。図1に図示されている
実施の形態では、ピンの名前の上に付けられているバー
(ここでは、/で代用する。例えば、/CEなど)は、
そのピンがLアクティブであることを示す。Lアクティ
ブピンは、論理0の信号がピンに結合されている時には
アクティブになり、論理1の信号がピンに結合されてい
る時には非アクティブになる。これに対して、バーの付
けられていないピンの名前(例えば、ABTなど)は、
そのピンがHアクティブであることを示す。
【0024】/CEピン113は、フラッシュメモリ装
置100の電力を制御するチップイネーブルピンであ
る。/CEピン113がアクティブである時、フラッシ
ュメモリ装置100の内部制御およびバッファ回路がオ
ンされる。/CEピン113が非アクティブである時、
フラッシュメモリ装置は、低電力スタンバイモードに設
定される。別の実施の形態では、フラッシュメモリ装置
100が、2本以上の/CEピンを有するようにし、す
べての/CEピンがアクティブである時のみ、デバイス
100が選択されるようにしてもよい。そのような実施
の形態は、いくつかのフラッシュメモリ装置を備えてい
る大型のアレイには特に有用である。
【0025】/OEピン115は、フラッシュメモリ装
置100のためのアウトプットイネーブルピンである。
/OEピン115および/CEピン113が共にアクテ
ィブである時、データバス111上の出力は、すべてマ
イクロプロセッサ100へとゲーティングされる。/W
Eピン114は、ライトイネーブルピンである。ライト
イネーブルピンは、コマンドユーザインタフェース15
0への書き込みを制御する。/CEピン113がアクテ
ィブである時、フラッシュメモリ装置100は、/WE
の立ち上がりエッジと同期して、アドレスおよびデータ
をラッチする。ここでは、標準的なマイクロプロセッサ
のタイミングが用いられる。
【0026】/RPピン116は、リセット/電力ダウ
ンピンである。/RPピン116がアクティブである
時、フラッシュメモリ装置100は、スタンバイモード
の時よりも消費電力が大幅に少ないスリープモードに設
定される。フラッシュメモリ装置100がスリープモー
ドにある時、フラッシュメモリアレイ190には、読み
出しも、プログラムも、消去もおこなうことができな
い。/RPピン116がアクティブにプルされると、書
き込みステートマシーン130がリセットされ、フラッ
シュメモリ装置はスリープモードに設定される。
【0027】フラッシュメモリアレイ190を消去する
には、高電圧をメモリトランジスタへと供給することが
必要になる。高電圧が存在しない場合には、フラッシュ
メモリアレイは、デフォールトとして「読み出し専用」
モードに入る。電圧制御回路170は、読み出し、プロ
グラムおよび消去動作時に、それぞれ要求された電圧レ
ベルをフラッシュメモリアレイ190へと供給するスイ
ッチを備えている。フラッシュメモリトランジスタのプ
ログラミングは、VPP(12ボルト)をメモリトラン
ジスタのゲートへと印加し、VPP/2(6ボルト)を
ドレインへと印加し、ソースを接地することによって実
現される。このプロセスでは、ホットエレクトロン注入
によって、電子をメモリトランジスタのフローティング
ゲートへと引き込む。フラッシュメモリトランジスタ
は、VPP(12ボルト)をメモリトランジスタのソー
スへと印加し、ゲートを接地し、ドレインを浮動させる
ことによって消去される。電子は、このようにして、フ
ローティングゲートからトンネルを抜けて引き出され
る。フラッシュメモリトランジスタの読み出しは、VC
C(5ボルトまたは3ボルト)をゲートへと印加し、ソ
ースを接地し、ドレインへと1ボルトを印加することに
よって、実現される。ドレイン−ソース間電流IDSの量
が、その後、検知されることによって、このトランジス
タはプログラムされているのか、あるいは消去状態にあ
るのかが判定される。ある実施の形態では、電圧制御回
路170もまた、外部供給レベルが必要な値を下回って
いる場合に、フラッシュメモリ装置100を動作させる
のに必要な電圧を供給する内部電源回路を備えているこ
とがある。
【0028】フラッシュメモリ装置100は、プログラ
ミングおよび消去のような「書き込み」シーケンスをフ
ラッシュメモリアレイ190上でおこなう書き込みステ
ートマシーン130を備えている。書き込みステートマ
シーン130は、電圧制御回路170を通してフラッシ
ュメモリアレイ190へと供給される電圧を制御するこ
とによって、プログラムシーケンスおよび消去シーケン
スをおこなう。ある実施の形態では、書き込みステート
マシーン130は、消去およびプログラミングについて
フラッシュメモリアレイ190のシーケンシングを制御
するマイクロコードを用いるマイクロコントローラを備
えている。別の実施の形態では、書き込みステートマシ
ーンは、プログラマブルロジックアレイ(「PLA」)
である。
【0029】コマンドユーザインタフェース150は、
マイクロプロセッサ110と、フラッシュメモリ装置の
内部動作との間をとりもつインタフェースである。コマ
ンドは、データバス111を介してマイクロプロセッサ
110からコマンドユーザインタフェース150へとラ
ッチされる。コマンドユーザインタフェース150は、
これらのコマンドを復号化し、フラッシュメモリ装置内
のその他の回路により用いられる信号を発生する。マイ
クロプロセッサ110が読み出しコマンドを発する時、
コマンドユーザインタフェース150は、その読み出し
をフラッシュメモリアレイ190またはステータスレジ
スタ160へと向ける。マイクロプロセッサ110がプ
ログラムコマンドまたは消去コマンドを発する時、コマ
ンドユーザインタフェース150は、書き込みステート
マシーン130に信号を送り、正しいステップシーケン
スを開始させる。
【0030】プログラミングステップまたは消去ステッ
プは、もし有効性検査ステップにおいて、ブロックの消
去またはプログラミングに成功してなかったことが示さ
れれば、何回か繰り返されてもよい。書き込みステート
マシーン130は、典型的には、消去ステップまたはプ
ログラムステップを、そのステップが成功するまで、あ
るいはステートマシーン130が「タイムアウト」にな
るまで、何回もやり直しし続ける。
【0031】マイクロプロセッサ110は、フラッシュ
メモリアレイ190の別のブロックを対象に読み出しま
たは書き込みをおこなうために、プログラムシーケンス
または消去シーケンスをアボートしたいと望むことがあ
る。そこで、マイクロプロセッサ110は、データバス
111を介して、「アボート」コマンドをフラッシュメ
モリ装置100へと発する。コマンドユーザインタフェ
ース150は、このアボートコマンドを受け取り、復号
化すると、CABORTライン119上の信号をアサー
トする。
【0032】このようにアボートコマンドを同期アサー
トする方法は、現在、実行されているシーケンスを直ち
にアボートしたいと望むマイクロプロセッサ110に
は、応答性が十分ではないこともある。よって、図1の
実施の形態では、シーケンスをアボートするための同期
的手段および非同期的手段の両方を取り入れている。
【0033】非同期アボート方法の場合、マイクロプロ
セッサ110は、ABTピン117上のアクティブな信
号をアサートする。これら2つのアボートライン、すな
わちABTピン117と、コマンドユーザインタフェー
ス150からのCABORTとは、アボート復号化回路
120へとフィードされる。ある実施の形態では、アボ
ート復号化回路120は、ライン117または119上
のアクティブな信号が、ライン121上にアクティブな
アボート信号を生成するように、OR関数として機能す
る。
【0034】ライン121上のアクティブなアボート信
号は、その後、書き込みステートマシーン130、コマ
ンドユーザインタフェース150および電圧制御回路1
70へとルーティングされる。アクティブなアボート信
号を受け取ると直ちに、書き込みステートマシーン13
0は、フラッシュメモリアレイ190上で現在おこなわ
れているステップに関わらず、現在のプログラムシーケ
ンスまたは消去シーケンスをアボートする。よって、消
去またはプログラムされていたフラッシュメモリアレイ
190のブロック内のデータは、無効になる。
【0035】電圧制御回路170は、アボート信号を受
け取ると、フラッシュメモリトランジスタに与えられる
ダメージを最小化できるように、フラッシュメモリアレ
イ190へと供給されている高電圧をオフする。電圧制
御回路170のこの動作が完了すると、フラッシュメモ
リアレイ190は読み出しモードになり、書き込みステ
ートマシーンはリセットされる。
【0036】ライン121上のアクティブなアボート信
号は、コマンドユーザインタフェース150にも供給さ
れる。ライン121上のアクティブなアボート信号を受
け取ると直ちに、コマンドユーザインタフェース150
はリセットされ、マイクロプロセッサ110からの次の
入力を待つ。その後、マイクロプロセッサ110は、望
ましい任意のコマンドをアサートすることができる。
【0037】ステータスレジスタ160は、すべての動
作を通し一貫して、書き込みステートマシーン130の
ステータスを反映する。ステータスレジスタ160は、
(1)書き込みステートマシーン130が別のコマンド
を受け取ることができるかどうか、(2)書き込みステ
ートマシーン130がその現在の動作を完了したかどう
か、および(3)現在の動作が成功したのか、それとも
失敗したのかをマイクロプロセッサ110に報告する。
ある実施の形態では、フラッシュメモリアレイ190
は、多数のブロックを備えることがあるので、ステータ
スレジスタ160もまた、それらのセパレートブロック
それぞれのステータスを反映するいくつかのセパレート
ブロックステータスレジスタを含むこともある。
【0038】アボートされなかったプログラムシーケン
スまたは消去シーケンスが正常に終了すると直ちに、コ
マンドユーザインタフェース150は、「読み出しステ
ータスレジスタ」モードにリセットされる。このモード
では、マイクロプロセッサ110は、まずステータスレ
ジスタ160を読み出すことによって、別のコマンドを
発する前にプログラムシーケンスまたは消去シーケンス
が成功したかどうかを判定することが要求される。
【0039】これに対して、プログラムシーケンスまた
は消去シーケンスがアボートされた場合には、コマンド
ユーザインタフェース150は、マイクロプロセッサ1
10が、どのようなコマンドでもリクエストできるよう
にする。アボートコマンドをアサートするマイクロプロ
セッサ110には、フラッシュメモリアレイ190を制
御する権利が与えられる。本発明によるある実施の形態
では、書き込みステートマシーン130および電圧制御
回路170が、プログラムシーケンスまたは消去シーケ
ンスのアボートを完了し、高電圧の降下を完了した時
に、ステータスレジスタ160内のあるフィールドが更
新される。よって、マイクロプロセッサ110は、ステ
ータスレジスタ160を読み出すことによって、フラッ
シュメモリアレイ190が次のアクセスに対する準備が
できているかを判定することができる(が、そのことが
要求されるわけではない)。別の実施の形態では、ステ
ータスレジスタ160のある特別のフィールドが、書き
込みステートマシーン130のアボート用に確保され
る。このフィールドは、書き込みステートマシーン13
0によりおこなわれた最近のシーケンスがアボートされ
たかどうかを示す。
【0040】図2は、アボートコマンドまたはABTピ
ン117を用いて、消去シーケンスまたはプログラムシ
ーケンスをアボートする方法のある実施の形態を図示し
ている。ステップ210において、マイクロプロセッサ
110は、コマンドユーザインタフェース150へのコ
マンドをアサートすることによって、プログラムシーケ
ンスまたは消去シーケンスを開始する。このコマンドが
復号化されると、書き込みステートマシーン130は、
ステップ220において、消去シーケンスまたはプログ
ラムシーケンスを開始する。その後、ステップ230に
おいて、マイクロプロセッサ110は、コマンドユーザ
インタフェース150へのアボートコマンドをアサート
することによって、あるいはABTピン117上のアク
ティブな信号をアサートすることによって、アボートを
信号で知らせる。その後、ステップ240において、ラ
イン121上のアボート信号が、書き込みステートマシ
ーン130および電圧制御回路170の両方により受け
取られ、フラッシュメモリ装置100は、読み出しモー
ドにリセットされる。ステップ240において、書き込
みステートマシーン130は、その初期状態にリセット
され、電圧制御回路170は、フラッシュメモリアレイ
190から高電圧を除去する。その後、マイクロプロセ
ッサ110は、フラッシュメモリ装置100の制御権を
握り、ステップ250において、新しいコマンドを開始
する。
【0041】図3は、ABTピン117を用いて書き込
みステートマシーン160をアボートする方法の別の実
施の形態を説明する図である。図3の方法では、フラッ
シュメモリアレイ190の書き込み禁止用にABTピン
117を併せて用いる。ステップ310において、マイ
クロプロセッサ110は、コマンドユーザインタフェー
ス150への適切なコマンドをアサートすることによっ
て、消去動作またはプログラム動作を開始する。ステッ
プ320は、ABTピン117の書き込み禁止機能を具
体的に表している。書き込みステートマシーン130
は、プログラムシーケンスまたは消去シーケンスを開始
する前に、ABTピン117のステータスをチェックす
る。もしABTピン117がアクティブであれば、書き
込みステートマシーン130はシーケンスを開始しな
い。よって、マイクロプロセッサ110は、フラッシュ
メモリアレイ190を不慮の書き込みから保護するため
に、ABTピン117上のアクティブな信号をアサート
することができる。一方、もしステップ320におい
て、ABTピン117が非アクティブであれば、ステッ
プ330において、消去シーケンスまたはプログラムシ
ーケンスが開始される。その後、マイクロプロセッサ1
10は、ステップ340において、ABTピン117上
のアクティブな信号をアサートする。書き込みステート
マシーン130は、ステップ350において、アクティ
ブなアボート信号121を検出し、リセットされる。ま
た、電圧制御回路170は、アボート信号121を受け
取り、フラッシュメモリアレイ190から高電圧を除去
し、フラッシュメモリアレイ190を読み出し専用モー
ドに設定する。ステップ350において、いったん電圧
制御回路170および書き込みステートマシーン130
がリセットプロセスを完了すると、マイクロプロセッサ
が、フラッシュメモリ装置100の制御権を握る。ステ
ップ360において、マイクロプロセッサは、コマンド
ユーザインタフェース150へのコマンドをアサートす
ることによって、新しい動作を開始する。
【0042】書き込みステートマシーン130のある実
施の形態における状態遷移図を、図4に示す。書き込み
ステートマシーン130は、「リセット」状態410か
らスタートし、コマンドユーザインタフェース150に
より警告されるのを待つ。いったん書き込みステートマ
シーン130が、消去リクエストまたはプログラムリク
エストについて警告されると、アボート信号121がア
クティブではない(/ABORT)場合には、「セット
アップ」状態420に進む。このセットアップ状態42
0は、フラッシュメモリ装置100の消去動作またはプ
ログラム動作への準備をする。次に、書き込みステート
マシーン130は、アボート信号121がアクティブで
はない場合には、次の状態430に進む。状態430に
おいて、フラッシュメモリアレイ190の適切なブロッ
クが消去されるか、またはプログラムされる。アボート
信号121がアクティブではない場合には、書き込みス
テートマシーン130は、「有効性検査」状態440に
進む。この状態では、消去またはプログラムが上首尾に
完了したかどうかを確かめるために、フラッシュメモリ
アレイ190のブロックが検査される。もしそのブロッ
クが上首尾に完了していなかったのなら、従来の書き込
みステートマシーンは、そのブロックの有効性が検査さ
れるまで、またはそのブロックの動作が不成功であった
と見なされるまで、または「タイムアウト」になるまで
(いずれも不図示)、消去動作またはプログラム動作を
やり直す方法を採用していた。いったんブロックの有効
性検査が終了すれば、書き込みステートマシーン130
は、アボート信号121がアクティブではない場合に
は、「完了」状態450へと順番どおり進む。状態45
0では、電圧制御回路170は、高電力をフラッシュメ
モリアレイ190から除去し、コマンドユーザインタフ
ェース150は、マイクロプロセッサ110から与えら
れるステータスレジスタ160の読み出しコマンドを待
つ。
【0043】もし状態410〜450のいずれかにおい
て、ライン121でアクティブなアボート信号121
(「ABORT」)が検出されれば、書き込みステート
マシーン130は、「リセット後読み出し」モード状態
460に入る。状態460では、電圧制御回路170
は、フラッシュメモリアレイ190から高電力を除去す
る。いったん電圧制御回路170の動作が完了すれば、
電圧制御回路は、アクティブなレディ信号(「READ
Y」)を書き込みステートマシーン130に送る。アク
ティブなレディ信号が受け取られると、リセット状態4
10に入り、書き込みステートマシーン130はアイド
ル状態となる。
【0044】図4を参照して述べたアボート方法は、状
態410〜450を取り入れた書き込みステートマシー
ンに限定されるわけではない。例えば、このアボート方
法を用いたより一般的な状態遷移図は、図5に示すよう
になる。書き込みステートマシーン130は、消去およ
びプログラミング時において、多種多様な状態間をシー
ケンシングする。状態(N−1)510、状態(N)5
20および状態(N+1)530は、プログラムシーケ
ンスおよび消去シーケンス内の任意の3状態を表してい
る。書き込みステートマシーン130は、状態(N−
1)510においてアボート信号121のアサートを検
出した後、アボート信号121が非アクティブである場
合のみ、次の状態(N)520に進む。同様に、状態
(N)が状態(N+1)に進むのは、アボート信号12
1が非アクティブである場合のみである。もし状態51
0〜530のいずれかの時点において、ライン121上
でアクティブなアボート信号121が検出されれば、
「リセット後読み出しモード」状態540に入る。いっ
たんフラッシュメモリ装置100がリセット後読み出し
モードに入ると、書き込みステートマシーン130は、
状態550により図示されているように、次のマイクロ
プロセッサコマンドを待つ。その後、マイクロプロセッ
サ110は、フラッシュメモリ装置100への任意のコ
マンドをアサートすることができる。
【0045】
【発明の効果】以上、フラッシュメモリ装置および自動
的なプログラムシーケンスまたは消去シーケンスをアボ
ートする方法について詳細に説明した。このフラッシュ
メモリ装置は、フラッシュメモリアレイのあるブロック
に対しておこなわれる多数の消去動作あるいはプログラ
ム動作を自動的にシーケンシングする書き込みステート
マシーンを用いる。この方法によれば、マイクロプロセ
ッサは、どの動作の途中でも消去シーケンスまたはプロ
グラムシーケンスをアボートして、読み出し/書き込み
をおこなうべく、フラッシュメモリ装置の制御権を回復
することができる。
【0046】以上の詳細な説明では、本発明をその具体
的な実施の形態の一例に基づいて説明したが、本発明の
さらに広い精神および範囲から外れることなく、以上の
開示内容の細部にさまざまな改変および変更を施しうる
ことは、自明であろう。よって、本願の明細書および図
面は、単に一例を示すものと見なされるべきであり、限
定を意図していると見なされるべきではない。
【図面の簡単な説明】 本発明は、添付の図面に図示されている実施の形態に基
づいて説明されるが、本発明は、これらの実施の形態に
限定されるわけではない。なお、図面において、同一の
参照番号は、同一の構成要素を示す。
【図1】フラッシュメモリアレイ上で自動的書き込みシ
ーケンスをアボートする回路を用いるフラッシュメモリ
カードのブロック図である。
【図2】フラッシュメモリアレイ上で自動的書き込みシ
ーケンスをアボートする方法を説明するフローチャート
である。
【図3】書き込み禁止機能を備える場合の、フラッシュ
メモリアレイ上で自動的書き込みシーケンスをアボート
する方法を説明するフローチャートである。
【図4】ある実施の形態による書き込みステートマシー
ンの状態遷移図である。
【図5】アボート機能を取り入れた書き込みステートマ
シーンの状態遷移の一部を示す図である。

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】 メモリ装置において自動化された書き込
    みシーケンスをアボートする方法であって、(A)コマ
    ンドを受け取ると同時に該書き込みシーケンスを開始す
    るステップであって、該書き込みシーケンスが、該メモ
    リ装置の不揮発性メモリアレイ上において書き込みステ
    ートマシーンによりおこなわれる複数の動作を含んでい
    る、ステップと、(B)該書き込みシーケンスのそれぞ
    れの動作中にアボート信号を検出するステップであっ
    て、該アボート信号が、第1の状態または第2の状態の
    いずれかでありうる、ステップと、(C)該書き込みス
    テートマシーンが、該アボート信号は該第1の状態にあ
    ると検出する場合には、該書き込みシーケンスを停止
    し、該書き込みステートマシーンが、該アボート信号は
    該第2の状態にあると検出する場合には、該書き込みシ
    ーケンスを継続するステップと、(D)該アボート信号
    が該第1の状態にある場合には、該不揮発性メモリアレ
    イを読み出し専用モードに設定するステップと、を含む
    方法。
  2. 【請求項2】 前記アボート信号が、前記メモリ装置に
    結合されたアボートピン上でアサートされる、請求項1
    に記載の方法。
  3. 【請求項3】 前記メモリ装置が前記コマンドを受け取
    った時に、前記アボート信号が前記第2の状態にある場
    合のみ、前記ステップ(A)が開始する、請求項2に記
    載の方法。
  4. 【請求項4】 前記書き込みシーケンスが、前記不揮発
    性メモリアレイにおけるブロックを消去する消去シーケ
    ンスである、請求項1に記載の方法。
  5. 【請求項5】 前記書き込みシーケンスが、前記不揮発
    性メモリアレイにおけるブロック内のデータをプログラ
    ムするプログラムシーケンスである、請求項1に記載の
    方法。
  6. 【請求項6】 前記メモリ装置が、フラッシュ電気的消
    去可能・プログラム可能読み出し専用メモリ(EEPR
    OM)である、請求項1に記載の方法。
  7. 【請求項7】 書き込みステートマシーンと、電圧制御
    回路と、不揮発性メモリアレイと、を備えたメモリ装置
    において自動化された書き込みシーケンスをアボートす
    る方法であって、(A)該書き込みシーケンスを開始す
    るステップであって、該書き込みシーケンスが、該メモ
    リ装置の該不揮発性メモリアレイ上において該書き込み
    ステートマシーンによりおこなわれる、ステップと、
    (B)いったん該書き込みシーケンスが開始した後に、
    該書き込みシーケンスをアボートするステップであっ
    て、該書き込みステートマシーンが、該書き込みシーケ
    ンスを停止し、該電圧制御回路が、該不揮発性メモリア
    レイを読み出し専用モードに設定する、ステップと、
    (C)該不揮発性メモリアレイからデータをシーケンシ
    ャルに読み出すステップと、を含む方法。
  8. 【請求項8】 前記書き込みシーケンスをアボートする
    前記ステップ(B)が、前記メモリ装置に結合されたア
    ボートピン上でアボート信号をアサートするステップを
    さらに含んでいる、請求項7に記載の方法。
  9. 【請求項9】 前記書き込みシーケンスをアボートする
    前記ステップ(B)が、アボートコマンドを前記メモリ
    装置に結合するステップをさらに含んでいる、請求項7
    に記載の方法。
  10. 【請求項10】 前記書き込みシーケンスが、前記不揮
    発性メモリアレイにおけるブロックを消去する消去シー
    ケンスである、請求項7に記載の方法。
  11. 【請求項11】 前記書き込みシーケンスが、前記不揮
    発性メモリアレイにおけるブロック内のデータをプログ
    ラムするプログラムシーケンスである、請求項7に記載
    の方法。
  12. 【請求項12】 前記メモリ装置が、フラッシュ電気的
    消去可能・プログラム可能読み出し専用メモリ(EEP
    ROM)である、請求項7に記載の方法。
  13. 【請求項13】 (A)消去およびプログラム可能なフ
    ラッシュメモリアレイと、(B)該フラッシュメモリア
    レイを読み出し専用モードに設定する電圧制御回路と、
    (C)該電圧制御回路に結合され、コマンドを受け取る
    と同時に該フラッシュメモリアレイ上で書き込みシーケ
    ンスを自動的におこなう、書き込みステートマシーンで
    あって、該書き込みシーケンスが複数の動作を含んでい
    る、書き込みステートマシーンと、(D)該アボート信
    号が第2の状態にある場合には、該書き込みシーケンス
    のそれぞれの動作がおこなわれ、該アボート信号が第1
    の状態にある場合には、該書き込みシーケンスがアボー
    トされるように、該書き込みステートマシーンに結合さ
    れたアボート信号と、を備えたフラッシュメモリ装置で
    あって、 該書き込みシーケンスがアボートされる時、該電圧制御
    回路が、該フラッシュメモリアレイを該読み出し専用モ
    ードに設定する、フラッシュメモリ装置。
  14. 【請求項14】 前記書き込みシーケンスが、前記フラ
    ッシュメモリアレイのブロックを消去する消去シーケン
    スである、請求項13に記載のフラッシュメモリ装置。
  15. 【請求項15】 前記書き込みシーケンスが、前記フラ
    ッシュメモリアレイにおけるブロック内のデータをプロ
    グラムするプログラミングシーケンスである、請求項1
    3に記載のフラッシュメモリ装置。
  16. 【請求項16】 前記アボート信号を受け取るアボート
    ピンをさらに備えている、請求項13に記載のフラッシ
    ュメモリ装置。
  17. 【請求項17】 (A)コマンドを受け取ると同時に書
    き込みシーケンスを自動的におこなう手段であって、該
    書き込みシーケンスが、不揮発性メモリアレイ上でおこ
    なわれる複数の動作を含んでいる、手段と、(B)該書
    き込みシーケンスのそれぞれの動作中にアボート信号を
    検出する手段であって、該アボート信号が、第1の状態
    または第2の状態のいずれか1つでありうる、手段と、
    (C)該アボート信号が該第1の状態にあると検出され
    た場合には、該書き込みシーケンスを停止し、該アボー
    ト信号が該第2の状態にあると検出された場合には、該
    書き込みシーケンスを継続する手段と、(D)該アボー
    ト信号が該第1の状態にあると検出された場合には、該
    不揮発性メモリアレイを読み出し専用モードに設定する
    手段と、を備えたメモリ装置。
JP24449097A 1997-09-09 1997-09-09 フラッシュメモリのライトステートマシンのハードウェアリセット Expired - Fee Related JP3463912B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24449097A JP3463912B2 (ja) 1997-09-09 1997-09-09 フラッシュメモリのライトステートマシンのハードウェアリセット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24449097A JP3463912B2 (ja) 1997-09-09 1997-09-09 フラッシュメモリのライトステートマシンのハードウェアリセット

Publications (2)

Publication Number Publication Date
JPH1186580A true JPH1186580A (ja) 1999-03-30
JP3463912B2 JP3463912B2 (ja) 2003-11-05

Family

ID=17119453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24449097A Expired - Fee Related JP3463912B2 (ja) 1997-09-09 1997-09-09 フラッシュメモリのライトステートマシンのハードウェアリセット

Country Status (1)

Country Link
JP (1) JP3463912B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100479274B1 (ko) * 2001-06-28 2005-03-28 샤프 가부시키가이샤 반도체 메모리 장치 및 정보기기
US7023741B2 (en) 2001-12-19 2006-04-04 Kabushiki Kaisha Toshiba Semiconductor integrated circuit adapted to output pass/fail results of internal operations
US7028135B2 (en) * 2001-08-31 2006-04-11 Micron Technology, Inc. Multiple partition memory command user interface
US7050333B2 (en) 2003-04-25 2006-05-23 Sharp Kabushiki Kaisha Nonvolatile semiconductor memory device

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100479274B1 (ko) * 2001-06-28 2005-03-28 샤프 가부시키가이샤 반도체 메모리 장치 및 정보기기
US7028135B2 (en) * 2001-08-31 2006-04-11 Micron Technology, Inc. Multiple partition memory command user interface
US8218373B2 (en) 2001-12-19 2012-07-10 Kabushiki Kaisha Toshiba Semiconductor integrated circuit adapted to output pass/fail results of internal operations
US8218374B2 (en) 2001-12-19 2012-07-10 Kabushiki Kaisha Toshiba Semiconductor integrated circuit adapted to output pass/fail results of internal operations
US7123515B2 (en) 2001-12-19 2006-10-17 Kabushiki Kaisha Toshiba Semiconductor integrated circuit adapted to output pass/fail results of internal operations
US7224621B2 (en) 2001-12-19 2007-05-29 Kabushiki Kaisha Toshiba Semiconductor integrated circuit adapted to output pass/fail results of internal operations
US7453739B2 (en) 2001-12-19 2008-11-18 Kabushiki Kaisha Toshiba Semiconductor integrated circuit adapted to output pass/fail results of internal operations
US7916555B2 (en) 2001-12-19 2011-03-29 Kabushiki Kaisha Toshiba Semiconductor integrated circuit adapted to output pass/fail results of internal operations
US7023741B2 (en) 2001-12-19 2006-04-04 Kabushiki Kaisha Toshiba Semiconductor integrated circuit adapted to output pass/fail results of internal operations
US11295823B2 (en) 2001-12-19 2022-04-05 Kioxia Corporation Semiconductor integrated circuit adapted to output pass/fail results of internal operations
US8477541B2 (en) 2001-12-19 2013-07-02 Kabushiki Kaisha Toshiba Semiconductor integrated circuit adapted to output pass/fail results of internal operations
US8743625B2 (en) 2001-12-19 2014-06-03 Kabushiki Kaisha Toshiba Semiconductor integrated circuit adapted to output pass/fail results of internal operations
US9536610B2 (en) 2001-12-19 2017-01-03 Kabushiki Kaisha Toshiba Semiconductor integrated circuit adapted to output pass/fail results of internal operations
US9870831B2 (en) 2001-12-19 2018-01-16 Toshiba Memory Corporation Semiconductor integrated circuit adapted to output pass/fail results of internal operations
US10410731B2 (en) 2001-12-19 2019-09-10 Toshiba Memory Corporation Semiconductor integrated circuit adapted to output pass/fail results of internal operations
US10741266B2 (en) 2001-12-19 2020-08-11 Toshiba Memory Corporation Semiconductor integrated circuit adapted to output pass/fail results of internal operations
US7050333B2 (en) 2003-04-25 2006-05-23 Sharp Kabushiki Kaisha Nonvolatile semiconductor memory device

Also Published As

Publication number Publication date
JP3463912B2 (ja) 2003-11-05

Similar Documents

Publication Publication Date Title
US5742787A (en) Hardware reset of a write state machine for flash memory
US5621687A (en) Programmable erasure and programming time for a flash memory
US10157675B2 (en) Nonvolatile semiconductor memory device which performs improved erase operation
US5778440A (en) Floating gate memory device and method for terminating a program load cycle upon detecting a predetermined address/data pattern
JP4317604B2 (ja) フラッシュメモリにおける書込み/消去機能を拡張するためのデータプロセシングシステム、不揮発性メモリ、および方法
EP0944907B1 (en) Bank architecture for a non-volatile memory enabling simultaneous reading and writing
JP3415172B2 (ja) 不揮発性半導体メモリの自動化消去を保留する回路及び方法
JP3920501B2 (ja) 不揮発性半導体記憶装置及びそのデータ消去制御方法
JP3931249B2 (ja) デコード経路を時間多重することにより同時の読出と書込とを可能にする不揮発性メモリ
US7164610B2 (en) Microcomputer having a flush memory that can be temporarily interrupted during an erase process
US20020095545A1 (en) Programming protection status indicators for flash memory
US10140062B1 (en) Automatic resumption of suspended write operation upon completion of higher priority write operation in a memory device
JP2000251035A (ja) メモリカード
JPH05182475A (ja) 不揮発性半導体メモリをプログラム及び消去する回路とその方法
JPH08278895A (ja) データ処理装置
TWI498897B (zh) 非揮發性記憶體的保持方法與裝置
WO1998028745A1 (en) Nonvolatile writeable memory with fast programming capability
KR100914265B1 (ko) 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및그것의 읽기 방법
US5954818A (en) Method of programming, erasing, and reading block lock-bits and a master lock-bit in a flash memory device
JPH1050078A (ja) 電気的に消去およびプログラムが可能なリード・オンリ・メモリの消去およびプログラミング保護方法および装置
US6035401A (en) Block locking apparatus for flash memory
JP3463912B2 (ja) フラッシュメモリのライトステートマシンのハードウェアリセット
JP4248269B2 (ja) 半導体不揮発性記憶装置
US8037378B2 (en) Automatic test entry termination in a memory device
JP3148143B2 (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030502

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030808

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080822

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080822

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090822

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090822

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100822

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130822

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees