JP3463912B2 - フラッシュメモリのライトステートマシンのハードウェアリセット - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、不揮発性メモリ装
置の分野に関する。具体的には、本発明は、不揮発性メ
モリアレイ上でおこなわれる自動的プログラムシーケン
スまたは消去シーケンスをアボートする方法に関する。

【０００２】

【従来の技術】従来の不揮発性メモリとしては、例え
ば、フラッシュ電気的消去可能・プログラム可能読み出
し専用メモリ（フラッシュＥＥＰＲＯＭ、あるいは「フ
ラッシュメモリ」とも称される）がある。

【０００３】フラッシュメモリは、従来の各種不揮発性
メモリの消去に関するいくつかの特徴を組み合わせてい
る。すなわち、従来の電気的に消去可能・プログラム可
能読み出し専用メモリ（ＥＥＰＲＯＭ）と同様に、フラ
ッシュメモリは、コンピュータシステムから取り外さな
くても、電気的に消去可能である。また、フラッシュメ
モリは、消去可能・プログラム可能読み出し専用メモリ
（ＥＰＲＯＭ）にも類似している。なぜなら、フラッシ
ュメモリは、複数のブロックから構成されており、各ブ
ロックの全内容が一括消去されることを必要としている
からである。

【０００４】カリフォルニア州、サンタクララのインテ
ル社により製造されたあるタイプのフラッシュメモリに
は、ＥＰＲＯＭトンネル酸化（ＥＴＯＸ）技術が用いら
れている。ＥＴＯＸ技術は、１ビットのデータを保持す
るのに単一の「フローティングゲート」メモリトランジ
スタを用いる。このメモリトランジスタをプログラムす
ることにより、ビットの値は、論理「０」になる。プロ
グラミングは、大きな正の電圧をメモリトランジスタの
選択ゲートへと印加し、同様の電圧をそのドレインにも
印加し、かつそのソースを接地することによって、実現
される。選択ゲートは、ホットエレクトロンがフローテ
ィングゲートへと注入されるように、フローティングゲ
ートの上方に配置される。

【０００５】このフラッシュメモリの消去をおこなう
と、ビットの値は、論理「１」になる。大きな正の電圧
をメモリトランジスタのソースに印加することによっ
て、電子はフローティングゲートからトンネルを抜けて
引き出される。複数のフラッシュメモリトランジスタ
が、それぞれが個別に消去可能な複数のブロックへとグ
ループ分けされうる。単一のフラッシュメモリアレイ
は、いくつかのブロックを有する。あるいは、単一のフ
ラッシュメモリアレイが、単一のブロックを有すること
もある。

【０００６】フラッシュメモリアレイ消去プロセスは、
典型的には、いくつかのステップを伴う。インテル社の
フラッシュメモリの場合、前条件づけステップと後条件
付けステップとが用いられる。まず、消去すべきブロッ
クに含まれる複数のトランジスタが予め条件付けされる
ことにより、メモリトランジスタの閾値を高くする。こ
れらの前条件付けされたトランジスタは、その後、消去
され、その有効性が検査される。いくつかのトランジス
タは、過剰に消去された結果、負の閾値電圧を有する場
合がある。そのようなトランジスタは、改めて条件付け
されることにより、その閾値電圧をある最小レベルへと
戻す。プログラミングプロセスも、同様にいくつかのス
テップを含んでいる。そのようなステップの１つには、
プログラミングに必要な内部回路がリセットされる、プ
ログラムセットアップがある。その後、フラッシュメモ
リトランジスタは、プログラムされ、そのプログラミン
グが成功したかどうかを確認するために有効性が検査さ
れる。

【０００７】インテル社によるあるタイプのフラッシュ
メモリには、デバイスの劣化や故障を招くまでに、最小
でも１０万プログラミング・消去サイクルに耐えられる
との性能評価が与えられている。このサイクル寿命は、
フラッシュメモリ装置が、複数のフラッシュメモリブロ
ック間にデータを分散させる摩耗均等化アルゴリズムを
取り入れている場合には、さらに１００万サイクルにま
で拡大される。

【０００８】プログラム・消去シーケンスを制御するロ
ジックを備えていない従来のフラッシュメモリ装置は、
システムのマイクロプロセッサに対して、プログラムス
テップおよび消去ステップを通し一貫してフラッシュメ
モリをシーケンシングするタスクを背負わせる。インテ
ル社により製造されたごく最近のフラッシュメモリ装置
は、マイクロプロセッサにかかる重荷を軽減する一助に
なる書き込みステートマシーンを取り入れている。マイ
クロプロセッサからコマンドを受け取ると直ちに、書き
込みステートマシーンは、フラッシュメモリアレイのも
つ多数の消去またはプログラムステップのすべてを通し
て、フラッシュメモリアレイを自動的にサイクルさせ、
その後、すべてのステップが終了したら、その旨をマイ
クロプロセッサに報告する。

【０００９】

【発明が解決しようとする課題】書き込みステートマシ
ーンを取り入れている現在のフラッシュメモリ装置で
は、消去シーケンスおよびプログラムシーケンスがおこ
なわれている間、マイクロプロセッサは、フラッシュメ
モリ装置から読み出しをおこなうことはできないし、フ
ラッシュメモリ装置へと書き込みをおこなうこともでき
ない。これらの消去シーケンスおよびプログラムシーケ
ンスは、（特にやり直ししなければならない成功しなか
った消去ステップまたはプログラムステップがあった場
合には）膨大な時間を要することがある。これにより、
書き込みステートマシーンがデバイスの制御権を握って
いる間に、マイクロプロセッサがフラッシュメモリアレ
イへのアクセスを望むことがあるといった問題が生じ
る。

【００１０】インテル社がこの問題を解決した一方法と
して、書き込みステートマシーン内への消去サスペンド
機能の導入がある。マイクロプロセッサは、データバス
上で「消去サスペンド」コマンドをアサートすることに
よって、書き込みステートマシーンにその消去シーケン
スを一時中断させる。その後、マイクロプロセッサは、
フラッシュメモリアレイ内において、書き込みステート
マシーンによりアクセスされていないブロックからの読
み出しをおこなうことができる。このように書き込みス
テートマシーンをサスペンドする従来の方法に伴う問題
点としては、書き込みステートマシーンがリセットされ
ないことが挙げられる。つまり、いったんマイクロプロ
セッサが読み出しサイクルを終了すれば、割り込まれた
消去シーケンスを再開しなければならない。別の問題点
としては、マイクロプロセッサは、書き込みステートマ
シーンがサスペンドされている間、読み出しコマンドし
か発することができないことが挙げられる。このよう
に、消去サスペンド方法は、マイクロプロセッサが、別
のプログラム動作または消去動作をおこなうために書き
込みステートマシーンをアボートしたいと望む場合に
は、十分とはいえないものであった。

【００１１】インテル社により製造された従来のフラッ
シュメモリ装置には、また、フラッシュメモリ装置を
「スリープモード」に設定することによって、マイクロ
プロセッサが、書き込みステートマシーンの動作をアボ
ートできるようにしているものもある。このスリープモ
ードには、フラッシュメモリ装置の／ＲＰピン上でアク
ティブな信号がアサートされる時に入ることになる。ま
た、マイクロプロセッサがデータバスを介してフラッシ
ュメモリ装置へと「スリープ」コマンドを書き込む時に
も、このスリープモードに入ることになる。／ＲＰピン
またはスリープコマンドのいずれかをアサートすること
によって、プログラムシーケンスまたは消去シーケンス
を完全にアボートし、書き込みステートマシーンをリセ
ットする。その後、フラッシュメモリ装置は、スリープ
モードに設定され、内部回路の大半がオフされる。フラ
ッシュメモリへの電力を落としてスリープモードに至ら
せ、その後、再び電力を上げて読み出しモードに戻すの
に要する時間の量は、膨大であることがある。このよう
に、書き込みステートマシーンの動作をアボートするス
リープモード法は、マイクロプロセッサがフラッシュメ
モリアレイへと迅速に再アクセスする必要がある時に
は、効率が悪い。また、書き込みステートマシーンがあ
るシーケンスの最中にある時にスリープモードに入るた
めには、高いプログラム電圧または消去電圧を、フラッ
シュメモリアレイのトランジスタから迅速に除去するこ
とが必要になる。よって、消去シーケンスまたはプログ
ラムシーケンス中に繰り返しスリープモードに入ると、
フラッシュメモリのトランジスタに過度のストレスを及
ぼすことになり、ひいてはデバイスの寿命を縮めること
にもなりかねない。

【００１２】よって、消去サスペンドコマンドによって
も、あるいはスリープコマンドによっても、マイクロプ
ロセッサが、プログラムシーケンスまたは消去シーケン
スを完全にアボートし、フラッシュメモリ装置の制御権
を迅速に回復することを十分に可能とすることはできな
い。

【００１３】

【課題を解決するための手段】よって、本発明の目的
は、書き込みステートマシーンのシーケンスへと割り込
み、マイクロプロセッサへと制御権を戻すのに必要な時
間を減らすことにある。

【００１４】本発明の別の目的は、書き込みステートマ
シーンのシーケンスがアボートされた時に、メモリアレ
イのトランジスタに及ぼされるストレスを最小化するこ
とにある。

【００１５】

【課題を解決するための手段】不揮発性メモリアレイに
おいて自動化された書き込みシーケンスをアボートする
方法を用いるメモリ装置が開示される。書き込みシーケ
ンスは、不揮発性メモリアレイ上において書き込みステ
ートマシーンにより自動的におこなわれる多数の動作を
含んでいる。書き込みステートマシーンは、適切なコマ
ンドを受け取ると同時に、書き込みシーケンスを開始す
る。書き込みシーケンスのそれぞれの動作中に、書き込
みステートマシーンは、アボート信号の状態を検出す
る。もしアボート信号が第２の状態にあると検出されれ
ば、書き込みステートマシーンは、シーケンスの次の動
作を引き続きおこなう。一方、もしアボート信号が第１
の状態にあると検出されれば、書き込みステートマシー
ンは、書き込みシーケンスを停止し、不揮発性メモリア
レイは、読み出し専用モードに設定され、書き込みステ
ートマシーンはリセットされアイドル状態となる。

【００１６】本発明のその他の特徴および利点は、添付
の図面および以下に述べる詳細な説明から明らかになる
であろう。

【００１７】

【発明の実施の形態】フラッシュメモリの自動化された
プログラムまたは消去シーケンスをアボートする方法、
およびフラッシュメモリ装置の実施の形態について、以
下に説明する。この方法は、フラッシュメモリ装置のユ
ーザに対して、任意の時点でプログラムシーケンスまた
は消去シーケンスをアボートし、フラッシュメモリアレ
イの制御権を迅速に回復するオプションを与える。この
フラッシュメモリ装置は、プログラム動作および消去動
作を自動的にシーケンシングする書き込みステートマシ
ーンを備えている。

【００１８】この方法は、以下に述べる２つの方法のい
ずれかにより実現されうる。すなわち、アボートコマン
ドをフラッシュメモリ装置に送ってもよいし、あるい
は、非同期アボート信号を、フラッシュメモリ装置に結
合されたピン上でアサートしてもよい。また、別の実施
の形態では、フラッシュメモリ装置は、アボートピンを
備えていないこともあるので、その場合には、アボート
コマンドのみが用いられることになる。さらに別の実施
の形態では、アボートピンのみが用いられることもある
ので、その場合には、ユーザがアボートコマンドをアサ
ートしうる手段はないことになる。

【００１９】さて、以下に、メモリ装置およびフラッシ
ュメモリアレイの自動的プログラミングおよび消去をア
ボートする方法について、詳細に説明する。

【００２０】

【実施例】図１は、フラッシュメモリ装置１００に取り
入れられた本発明のある実施の形態を示すブロック図で
ある。フラッシュメモリ装置１００は、単一の半導体基
板上に製造される。

【００２１】マイクロプロセッサ１１０は、データバス
１１１上のコマンドおよびアドレスバス１１２上のアド
レスをアサートすることによって、フラッシュメモリア
レイ１９０にアクセスする。フラッシュメモリ装置１０
０は、パーソナルコンピュータ、電子オーガナイザ、自
動車の制御システムおよびレーザプリンタのような多種
多様なシステムにおける使用に適している。よって、マ
イクロプロセッサ１１０は、別の実施の形態では、マイ
クロコントローラ、ステートマシーン、アプリケーショ
ン固有の集積回路（ＡＳＩＣ）、およびメモリ装置１１
０を制御可能なその他のデバイスを備えている。

【００２２】フラッシュメモリアレイ１９０は、それぞ
れが複数のフラッシュメモリセルから構成される多数の
ブロックを備えている。別の実施の形態では、メモリア
レイ１９０は、単一のブロックのみから構成されること
もある。メモリアレイへのアクセスがおこなわれる度
に、Ｘデコーダ１８０は、マイクロプロセッサ１１０か
らのアドレスをアドレスバス１１２上において受け取
り、フラッシュメモリアレイ１９０内の適切なロウを選
択する。同様に、Ｙデコーダ１８５も、アドレスを受け
取り、フラッシュメモリアレイ１９０内の適切なカラム
を選択する。

【００２３】フラッシュメモリ装置１００は、データバ
ス１１１、アドレスバス１１２およびフラッシュメモリ
装置１００に結合されたその他のピンを介して、マイク
ロプロセッサ１１０と通信する。図１に図示されている
実施の形態では、ピンの名前の上に付けられているバー
（ここでは、／で代用する。例えば、／ＣＥなど）は、
そのピンがＬアクティブであることを示す。Ｌアクティ
ブピンは、論理０の信号がピンに結合されている時には
アクティブになり、論理１の信号がピンに結合されてい
る時には非アクティブになる。これに対して、バーの付
けられていないピンの名前（例えば、ＡＢＴなど）は、
そのピンがＨアクティブであることを示す。

【００２４】／ＣＥピン１１３は、フラッシュメモリ装
置１００の電力を制御するチップイネーブルピンであ
る。／ＣＥピン１１３がアクティブである時、フラッシ
ュメモリ装置１００の内部制御およびバッファ回路がオ
ンされる。／ＣＥピン１１３が非アクティブである時、
フラッシュメモリ装置は、低電力スタンバイモードに設
定される。別の実施の形態では、フラッシュメモリ装置
１００が、２本以上の／ＣＥピンを有するようにし、す
べての／ＣＥピンがアクティブである時のみ、デバイス
１００が選択されるようにしてもよい。そのような実施
の形態は、いくつかのフラッシュメモリ装置を備えてい
る大型のアレイには特に有用である。

【００２５】／ＯＥピン１１５は、フラッシュメモリ装
置１００のためのアウトプットイネーブルピンである。
／ＯＥピン１１５および／ＣＥピン１１３が共にアクテ
ィブである時、データバス１１１上の出力は、すべてマ
イクロプロセッサ１００へとゲーティングされる。／Ｗ
Ｅピン１１４は、ライトイネーブルピンである。ライト
イネーブルピンは、コマンドユーザインタフェース１５
０への書き込みを制御する。／ＣＥピン１１３がアクテ
ィブである時、フラッシュメモリ装置１００は、／ＷＥ
の立ち上がりエッジと同期して、アドレスおよびデータ
をラッチする。ここでは、標準的なマイクロプロセッサ
のタイミングが用いられる。

【００２６】／ＲＰピン１１６は、リセット／電力ダウ
ンピンである。／ＲＰピン１１６がアクティブである
時、フラッシュメモリ装置１００は、スタンバイモード
の時よりも消費電力が大幅に少ないスリープモードに設
定される。フラッシュメモリ装置１００がスリープモー
ドにある時、フラッシュメモリアレイ１９０には、読み
出しも、プログラムも、消去もおこなうことができな
い。／ＲＰピン１１６がアクティブにプルされると、書
き込みステートマシーン１３０がリセットされ、フラッ
シュメモリ装置はスリープモードに設定される。

【００２７】フラッシュメモリアレイ１９０を消去する
には、高電圧をメモリトランジスタへと供給することが
必要になる。高電圧が存在しない場合には、フラッシュ
メモリアレイは、デフォールトとして「読み出し専用」
モードに入る。電圧制御回路１７０は、読み出し、プロ
グラムおよび消去動作時に、それぞれ要求された電圧レ
ベルをフラッシュメモリアレイ１９０へと供給するスイ
ッチを備えている。フラッシュメモリトランジスタのプ
ログラミングは、ＶＰＰ（１２ボルト）をメモリトラン
ジスタのゲートへと印加し、ＶＰＰ／２（６ボルト）を
ドレインへと印加し、ソースを接地することによって実
現される。このプロセスでは、ホットエレクトロン注入
によって、電子をメモリトランジスタのフローティング
ゲートへと引き込む。フラッシュメモリトランジスタ
は、ＶＰＰ（１２ボルト）をメモリトランジスタのソー
スへと印加し、ゲートを接地し、ドレインを浮動させる
ことによって消去される。電子は、このようにして、フ
ローティングゲートからトンネルを抜けて引き出され
る。フラッシュメモリトランジスタの読み出しは、ＶＣ
Ｃ（５ボルトまたは３ボルト）をゲートへと印加し、ソ
ースを接地し、ドレインへと１ボルトを印加することに
よって、実現される。ドレイン−ソース間電流Ｉ_DSの量
が、その後、検知されることによって、このトランジス
タはプログラムされているのか、あるいは消去状態にあ
るのかが判定される。ある実施の形態では、電圧制御回
路１７０もまた、外部供給レベルが必要な値を下回って
いる場合に、フラッシュメモリ装置１００を動作させる
のに必要な電圧を供給する内部電源回路を備えているこ
とがある。

【００２８】フラッシュメモリ装置１００は、プログラ
ミングおよび消去のような「書き込み」シーケンスをフ
ラッシュメモリアレイ１９０上でおこなう書き込みステ
ートマシーン１３０を備えている。書き込みステートマ
シーン１３０は、電圧制御回路１７０を通してフラッシ
ュメモリアレイ１９０へと供給される電圧を制御するこ
とによって、プログラムシーケンスおよび消去シーケン
スをおこなう。ある実施の形態では、書き込みステート
マシーン１３０は、消去およびプログラミングについて
フラッシュメモリアレイ１９０のシーケンシングを制御
するマイクロコードを用いるマイクロコントローラを備
えている。別の実施の形態では、書き込みステートマシ
ーンは、プログラマブルロジックアレイ（「ＰＬＡ」）
である。

【００２９】コマンドユーザインタフェース１５０は、
マイクロプロセッサ１１０と、フラッシュメモリ装置の
内部動作との間をとりもつインタフェースである。コマ
ンドは、データバス１１１を介してマイクロプロセッサ
１１０からコマンドユーザインタフェース１５０へとラ
ッチされる。コマンドユーザインタフェース１５０は、
これらのコマンドを復号化し、フラッシュメモリ装置内
のその他の回路により用いられる信号を発生する。マイ
クロプロセッサ１１０が読み出しコマンドを発する時、
コマンドユーザインタフェース１５０は、その読み出し
をフラッシュメモリアレイ１９０またはステータスレジ
スタ１６０へと向ける。マイクロプロセッサ１１０がプ
ログラムコマンドまたは消去コマンドを発する時、コマ
ンドユーザインタフェース１５０は、書き込みステート
マシーン１３０に信号を送り、正しいステップシーケン
スを開始させる。

【００３０】プログラミングステップまたは消去ステッ
プは、もし有効性検査ステップにおいて、ブロックの消
去またはプログラミングに成功してなかったことが示さ
れれば、何回か繰り返されてもよい。書き込みステート
マシーン１３０は、典型的には、消去ステップまたはプ
ログラムステップを、そのステップが成功するまで、あ
るいはステートマシーン１３０が「タイムアウト」にな
るまで、何回もやり直しし続ける。

【００３１】マイクロプロセッサ１１０は、フラッシュ
メモリアレイ１９０の別のブロックを対象に読み出しま
たは書き込みをおこなうために、プログラムシーケンス
または消去シーケンスをアボートしたいと望むことがあ
る。そこで、マイクロプロセッサ１１０は、データバス
１１１を介して、「アボート」コマンドをフラッシュメ
モリ装置１００へと発する。コマンドユーザインタフェ
ース１５０は、このアボートコマンドを受け取り、復号
化すると、ＣＡＢＯＲＴライン１１９上の信号をアサー
トする。

【００３２】このようにアボートコマンドを同期アサー
トする方法は、現在、実行されているシーケンスを直ち
にアボートしたいと望むマイクロプロセッサ１１０に
は、応答性が十分ではないこともある。よって、図１の
実施の形態では、シーケンスをアボートするための同期
的手段および非同期的手段の両方を取り入れている。

【００３３】非同期アボート方法の場合、マイクロプロ
セッサ１１０は、ＡＢＴピン１１７上のアクティブな信
号をアサートする。これら２つのアボートライン、すな
わちＡＢＴピン１１７と、コマンドユーザインタフェー
ス１５０からのＣＡＢＯＲＴとは、アボート復号化回路
１２０へとフィードされる。ある実施の形態では、アボ
ート復号化回路１２０は、ライン１１７または１１９上
のアクティブな信号が、ライン１２１上にアクティブな
アボート信号を生成するように、ＯＲ関数として機能す
る。

【００３４】ライン１２１上のアクティブなアボート信
号は、その後、書き込みステートマシーン１３０、コマ
ンドユーザインタフェース１５０および電圧制御回路１
７０へとルーティングされる。アクティブなアボート信
号を受け取ると直ちに、書き込みステートマシーン１３
０は、フラッシュメモリアレイ１９０上で現在おこなわ
れているステップに関わらず、現在のプログラムシーケ
ンスまたは消去シーケンスをアボートする。よって、消
去またはプログラムされていたフラッシュメモリアレイ
１９０のブロック内のデータは、無効になる。

【００３５】電圧制御回路１７０は、アボート信号を受
け取ると、フラッシュメモリトランジスタに与えられる
ダメージを最小化できるように、フラッシュメモリアレ
イ１９０へと供給されている高電圧をオフする。電圧制
御回路１７０のこの動作が完了すると、フラッシュメモ
リアレイ１９０は読み出しモードになり、書き込みステ
ートマシーンはリセットされる。

【００３６】ライン１２１上のアクティブなアボート信
号は、コマンドユーザインタフェース１５０にも供給さ
れる。ライン１２１上のアクティブなアボート信号を受
け取ると直ちに、コマンドユーザインタフェース１５０
はリセットされ、マイクロプロセッサ１１０からの次の
入力を待つ。その後、マイクロプロセッサ１１０は、望
ましい任意のコマンドをアサートすることができる。

【００３７】ステータスレジスタ１６０は、すべての動
作を通し一貫して、書き込みステートマシーン１３０の
ステータスを反映する。ステータスレジスタ１６０は、
（１）書き込みステートマシーン１３０が別のコマンド
を受け取ることができるかどうか、（２）書き込みステ
ートマシーン１３０がその現在の動作を完了したかどう
か、および（３）現在の動作が成功したのか、それとも
失敗したのかをマイクロプロセッサ１１０に報告する。
ある実施の形態では、フラッシュメモリアレイ１９０
は、多数のブロックを備えることがあるので、ステータ
スレジスタ１６０もまた、それらのセパレートブロック
それぞれのステータスを反映するいくつかのセパレート
ブロックステータスレジスタを含むこともある。

【００３８】アボートされなかったプログラムシーケン
スまたは消去シーケンスが正常に終了すると直ちに、コ
マンドユーザインタフェース１５０は、「読み出しステ
ータスレジスタ」モードにリセットされる。このモード
では、マイクロプロセッサ１１０は、まずステータスレ
ジスタ１６０を読み出すことによって、別のコマンドを
発する前にプログラムシーケンスまたは消去シーケンス
が成功したかどうかを判定することが要求される。

【００３９】これに対して、プログラムシーケンスまた
は消去シーケンスがアボートされた場合には、コマンド
ユーザインタフェース１５０は、マイクロプロセッサ１
１０が、どのようなコマンドでもリクエストできるよう
にする。アボートコマンドをアサートするマイクロプロ
セッサ１１０には、フラッシュメモリアレイ１９０を制
御する権利が与えられる。本発明によるある実施の形態
では、書き込みステートマシーン１３０および電圧制御
回路１７０が、プログラムシーケンスまたは消去シーケ
ンスのアボートを完了し、高電圧の降下を完了した時
に、ステータスレジスタ１６０内のあるフィールドが更
新される。よって、マイクロプロセッサ１１０は、ステ
ータスレジスタ１６０を読み出すことによって、フラッ
シュメモリアレイ１９０が次のアクセスに対する準備が
できているかを判定することができる（が、そのことが
要求されるわけではない）。別の実施の形態では、ステ
ータスレジスタ１６０のある特別のフィールドが、書き
込みステートマシーン１３０のアボート用に確保され
る。このフィールドは、書き込みステートマシーン１３
０によりおこなわれた最近のシーケンスがアボートされ
たかどうかを示す。

【００４０】図２は、アボートコマンドまたはＡＢＴピ
ン１１７を用いて、消去シーケンスまたはプログラムシ
ーケンスをアボートする方法のある実施の形態を図示し
ている。ステップ２１０において、マイクロプロセッサ
１１０は、コマンドユーザインタフェース１５０へのコ
マンドをアサートすることによって、プログラムシーケ
ンスまたは消去シーケンスを開始する。このコマンドが
復号化されると、書き込みステートマシーン１３０は、
ステップ２２０において、消去シーケンスまたはプログ
ラムシーケンスを開始する。その後、ステップ２３０に
おいて、マイクロプロセッサ１１０は、コマンドユーザ
インタフェース１５０へのアボートコマンドをアサート
することによって、あるいはＡＢＴピン１１７上のアク
ティブな信号をアサートすることによって、アボートを
信号で知らせる。その後、ステップ２４０において、ラ
イン１２１上のアボート信号が、書き込みステートマシ
ーン１３０および電圧制御回路１７０の両方により受け
取られ、フラッシュメモリ装置１００は、読み出しモー
ドにリセットされる。ステップ２４０において、書き込
みステートマシーン１３０は、その初期状態にリセット
され、電圧制御回路１７０は、フラッシュメモリアレイ
１９０から高電圧を除去する。その後、マイクロプロセ
ッサ１１０は、フラッシュメモリ装置１００の制御権を
握り、ステップ２５０において、新しいコマンドを開始
する。

【００４１】図３は、ＡＢＴピン１１７を用いて書き込
みステートマシーン１６０をアボートする方法の別の実
施の形態を説明する図である。図３の方法では、フラッ
シュメモリアレイ１９０の書き込み禁止用にＡＢＴピン
１１７を併せて用いる。ステップ３１０において、マイ
クロプロセッサ１１０は、コマンドユーザインタフェー
ス１５０への適切なコマンドをアサートすることによっ
て、消去動作またはプログラム動作を開始する。ステッ
プ３２０は、ＡＢＴピン１１７の書き込み禁止機能を具
体的に表している。書き込みステートマシーン１３０
は、プログラムシーケンスまたは消去シーケンスを開始
する前に、ＡＢＴピン１１７のステータスをチェックす
る。もしＡＢＴピン１１７がアクティブであれば、書き
込みステートマシーン１３０はシーケンスを開始しな
い。よって、マイクロプロセッサ１１０は、フラッシュ
メモリアレイ１９０を不慮の書き込みから保護するため
に、ＡＢＴピン１１７上のアクティブな信号をアサート
することができる。一方、もしステップ３２０におい
て、ＡＢＴピン１１７が非アクティブであれば、ステッ
プ３３０において、消去シーケンスまたはプログラムシ
ーケンスが開始される。その後、マイクロプロセッサ１
１０は、ステップ３４０において、ＡＢＴピン１１７上
のアクティブな信号をアサートする。書き込みステート
マシーン１３０は、ステップ３５０において、アクティ
ブなアボート信号１２１を検出し、リセットされる。ま
た、電圧制御回路１７０は、アボート信号１２１を受け
取り、フラッシュメモリアレイ１９０から高電圧を除去
し、フラッシュメモリアレイ１９０を読み出し専用モー
ドに設定する。ステップ３５０において、いったん電圧
制御回路１７０および書き込みステートマシーン１３０
がリセットプロセスを完了すると、マイクロプロセッサ
が、フラッシュメモリ装置１００の制御権を握る。ステ
ップ３６０において、マイクロプロセッサは、コマンド
ユーザインタフェース１５０へのコマンドをアサートす
ることによって、新しい動作を開始する。

【００４２】書き込みステートマシーン１３０のある実
施の形態における状態遷移図を、図４に示す。書き込み
ステートマシーン１３０は、「リセット」状態４１０か
らスタートし、コマンドユーザインタフェース１５０に
より警告されるのを待つ。いったん書き込みステートマ
シーン１３０が、消去リクエストまたはプログラムリク
エストについて警告されると、アボート信号１２１がア
クティブではない（／ＡＢＯＲＴ）場合には、「セット
アップ」状態４２０に進む。このセットアップ状態４２
０は、フラッシュメモリ装置１００の消去動作またはプ
ログラム動作への準備をする。次に、書き込みステート
マシーン１３０は、アボート信号１２１がアクティブで
はない場合には、次の状態４３０に進む。状態４３０に
おいて、フラッシュメモリアレイ１９０の適切なブロッ
クが消去されるか、またはプログラムされる。アボート
信号１２１がアクティブではない場合には、書き込みス
テートマシーン１３０は、「有効性検査」状態４４０に
進む。この状態では、消去またはプログラムが上首尾に
完了したかどうかを確かめるために、フラッシュメモリ
アレイ１９０のブロックが検査される。もしそのブロッ
クが上首尾に完了していなかったのなら、従来の書き込
みステートマシーンは、そのブロックの有効性が検査さ
れるまで、またはそのブロックの動作が不成功であった
と見なされるまで、または「タイムアウト」になるまで
（いずれも不図示）、消去動作またはプログラム動作を
やり直す方法を採用していた。いったんブロックの有効
性検査が終了すれば、書き込みステートマシーン１３０
は、アボート信号１２１がアクティブではない場合に
は、「完了」状態４５０へと順番どおり進む。状態４５
０では、電圧制御回路１７０は、高電力をフラッシュメ
モリアレイ１９０から除去し、コマンドユーザインタフ
ェース１５０は、マイクロプロセッサ１１０から与えら
れるステータスレジスタ１６０の読み出しコマンドを待
つ。

【００４３】もし状態４１０〜４５０のいずれかにおい
て、ライン１２１でアクティブなアボート信号１２１
（「ＡＢＯＲＴ」）が検出されれば、書き込みステート
マシーン１３０は、「リセット後読み出し」モード状態
４６０に入る。状態４６０では、電圧制御回路１７０
は、フラッシュメモリアレイ１９０から高電力を除去す
る。いったん電圧制御回路１７０の動作が完了すれば、
電圧制御回路は、アクティブなレディ信号（「ＲＥＡＤ
Ｙ」）を書き込みステートマシーン１３０に送る。アク
ティブなレディ信号が受け取られると、リセット状態４
１０に入り、書き込みステートマシーン１３０はアイド
ル状態となる。

【００４４】図４を参照して述べたアボート方法は、状
態４１０〜４５０を取り入れた書き込みステートマシー
ンに限定されるわけではない。例えば、このアボート方
法を用いたより一般的な状態遷移図は、図５に示すよう
になる。書き込みステートマシーン１３０は、消去およ
びプログラミング時において、多種多様な状態間をシー
ケンシングする。状態（Ｎ−１）５１０、状態（Ｎ）５
２０および状態（Ｎ＋１）５３０は、プログラムシーケ
ンスおよび消去シーケンス内の任意の３状態を表してい
る。書き込みステートマシーン１３０は、状態（Ｎ−
１）５１０においてアボート信号１２１のアサートを検
出した後、アボート信号１２１が非アクティブである場
合のみ、次の状態（Ｎ）５２０に進む。同様に、状態
（Ｎ）が状態（Ｎ＋１）に進むのは、アボート信号１２
１が非アクティブである場合のみである。もし状態５１
０〜５３０のいずれかの時点において、ライン１２１上
でアクティブなアボート信号１２１が検出されれば、
「リセット後読み出しモード」状態５４０に入る。いっ
たんフラッシュメモリ装置１００がリセット後読み出し
モードに入ると、書き込みステートマシーン１３０は、
状態５５０により図示されているように、次のマイクロ
プロセッサコマンドを待つ。その後、マイクロプロセッ
サ１１０は、フラッシュメモリ装置１００への任意のコ
マンドをアサートすることができる。

【００４５】

【発明の効果】以上、フラッシュメモリ装置および自動
的なプログラムシーケンスまたは消去シーケンスをアボ
ートする方法について詳細に説明した。このフラッシュ
メモリ装置は、フラッシュメモリアレイのあるブロック
に対しておこなわれる多数の消去動作あるいはプログラ
ム動作を自動的にシーケンシングする書き込みステート
マシーンを用いる。この方法によれば、マイクロプロセ
ッサは、どの動作の途中でも消去シーケンスまたはプロ
グラムシーケンスをアボートして、読み出し／書き込み
をおこなうべく、フラッシュメモリ装置の制御権を回復
することができる。

【００４６】以上の詳細な説明では、本発明をその具体
的な実施の形態の一例に基づいて説明したが、本発明の
さらに広い精神および範囲から外れることなく、以上の
開示内容の細部にさまざまな改変および変更を施しうる
ことは、自明であろう。よって、本願の明細書および図
面は、単に一例を示すものと見なされるべきであり、限
定を意図していると見なされるべきではない。

【図面の簡単な説明】

本発明は、添付の図面に図示されている実施の形態に基
づいて説明されるが、本発明は、これらの実施の形態に
限定されるわけではない。なお、図面において、同一の
参照番号は、同一の構成要素を示す。

【図１】フラッシュメモリアレイ上で自動的書き込みシ
ーケンスをアボートする回路を用いるフラッシュメモリ
カードのブロック図である。

【図２】フラッシュメモリアレイ上で自動的書き込みシ
ーケンスをアボートする方法を説明するフローチャート
である。

【図３】書き込み禁止機能を備える場合の、フラッシュ
メモリアレイ上で自動的書き込みシーケンスをアボート
する方法を説明するフローチャートである。

【図４】ある実施の形態による書き込みステートマシー
ンの状態遷移図である。

【図５】アボート機能を取り入れた書き込みステートマ
シーンの状態遷移の一部を示す図である。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−263361（ＪＰ，Ａ) 特開 昭63−117396（ＪＰ，Ａ) 特開 平２−257496（ＪＰ，Ａ) 特開 平６−309885（ＪＰ，Ａ) 特開 平７−254292（ＪＰ，Ａ) 特開 平９−69066（ＪＰ，Ａ) 特開 平10−49442（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11C 16/00 - 16/34

Claims (17)

(57)【特許請求の範囲】
1. 【請求項１】 メモリ装置において自動化された書き込
   みシーケンスをアボートする方法であって、 （Ａ）コマンドを受け取ると同時に該書き込みシーケン
   スを開始するステップであって、該書き込みシーケンス
   が、該メモリ装置の不揮発性メモリアレイ上において、
   書き込みステートマシーンによりおこなわれる複数の動
   作を含んでいる、ステップと、 （Ｂ）該書き込みシーケンスのそれぞれの動作中にアボ
   ート信号を検出するステップであって、該アボート信号
   が、第１の状態または第２の状態のいずれかでありう
   る、ステップと、 （Ｃ）該書き込みステートマシーンが、該アボート信号
   は該第１の状態にあると検出する場合には、該書き込み
   シーケンスを停止し、該書き込みステートマシーンが、
   該アボート信号は該第２の状態にあると検出する場合に
   は、該書き込みシーケンスを継続するステップと、 （Ｄ）該アボート信号が該第１の状態にある場合には、
   該不揮発性メモリアレイを読み出し専用モードに設定
   し、該書き込みステートマシーンはリセットされアイド
   ル状態となる、ステップと、を含む方法。
2. 【請求項２】 前記アボート信号が、前記メモリ装置に
   結合されたアボートピン上でアサートされる、請求項１
   に記載の方法。
3. 【請求項３】 前記メモリ装置が前記コマンドを受け取
   った時に、前記アボート信号が前記第２の状態にある場
   合のみ、前記ステップ（Ａ）が開始する、請求項２に記
   載の方法。
4. 【請求項４】 前記書き込みシーケンスが、前記不揮発
   性メモリアレイにおけるブロックを消去する消去シーケ
   ンスである、請求項１に記載の方法。
5. 【請求項５】 前記書き込みシーケンスが、前記不揮発
   性メモリアレイにおけるブロック内のデータをプログラ
   ムするプログラムシーケンスである、請求項１に記載の
   方法。
6. 【請求項６】 前記メモリ装置が、フラッシュ電気的消
   去可能・プログラム可能読み出し専用メモリ（ＥＥＰＲ
   ＯＭ）である、請求項１に記載の方法。
7. 【請求項７】 書き込みステートマシーンと、電圧制御
   回路と、不揮発性メモリアレイと、を備えたメモリ装置
   において自動化された書き込みシーケンスをアボートす
   る方法であって、 （Ａ）該書き込みシーケンスを開始するステップであっ
   て、該書き込みシーケンスが、該メモリ装置の該不揮発
   性メモリアレイ上において該書き込みステートマシーン
   によりおこなわれる、ステップと、 （Ｂ）いったん該書き込みシーケンスが開始した後に、
   該書き込みシーケンスをアボートするステップであっ
   て、該書き込みステートマシーンが、該書き込みシーケ
   ンスを停止し、該電圧制御回路が、該不揮発性メモリア
   レイを読み出し専用モードに設定し、該書き込みステー
   トマシーンはリセットされアイドル状態となる、ステッ
   プと、 （Ｃ）該不揮発性メモリアレイからデータをシーケンシ
   ャルに読み出すステップと、を含む方法。
8. 【請求項８】 前記書き込みシーケンスをアボートする
   前記ステップ（Ｂ）が、前記メモリ装置に結合されたア
   ボートピン上でアボート信号をアサートするステップを
   さらに含んでいる、請求項７に記載の方法。
9. 【請求項９】 前記書き込みシーケンスをアボートする
   前記ステップ（Ｂ）が、アボートコマンドを前記メモリ
   装置に結合するステップをさらに含んでいる、請求項７
   に記載の方法。
10. 【請求項１０】 前記書き込みシーケンスが、前記不揮
    発性メモリアレイにおけるブロックを消去する消去シー
    ケンスである、請求項７に記載の方法。
11. 【請求項１１】 前記書き込みシーケンスが、前記不揮
    発性メモリアレイにおけるブロック内のデータをプログ
    ラムするプログラムシーケンスである、請求項７に記載
    の方法。
12. 【請求項１２】 前記メモリ装置が、フラッシュ電気的
    消去可能・プログラム可能読み出し専用メモリ（ＥＥＰ
    ＲＯＭ）である、請求項７に記載の方法。
13. 【請求項１３】 （Ａ）消去およびプログラム可能なフ
    ラッシュメモリアレイと、 （Ｂ）該フラッシュメモリアレイを読み出し専用モード
    に設定する電圧制御回路と、 （Ｃ）該電圧制御回路に結合され、コマンドを受け取る
    と同時に該フラッシュメモリアレイ上で書き込みシーケ
    ンスを自動的におこなう、書き込みステートマシーンで
    あって、該書き込みシーケンスが複数の動作を含んでい
    る、書き込みステートマシーンと、 （Ｄ）該アボート信号が第２の状態にある場合には、該
    書き込みシーケンスのそれぞれの動作がおこなわれ、該
    アボート信号が第１の状態にある場合には、該書き込み
    シーケンスがアボートされるように、該書き込みステー
    トマシーンに結合されたアボート信号と、を備えたフラ
    ッシュメモリ装置であって、 該書き込みシーケンスがアボートされる時、該電圧制御
    回路が、該フラッシュメモリアレイを該読み出し専用モ
    ードに設定し、該書き込みステートマシーンはリセット
    されアイドル状態となる、フラッシュメモリ装置。
14. 【請求項１４】 前記書き込みシーケンスが、前記フラ
    ッシュメモリアレイのブロックを消去する消去シーケン
    スである、請求項１３に記載のフラッシュメモリ装置。
15. 【請求項１５】 前記書き込みシーケンスが、前記フラ
    ッシュメモリアレイにおけるブロック内のデータをプロ
    グラムするプログラミングシーケンスである、請求項１
    ３に記載のフラッシュメモリ装置。
16. 【請求項１６】 前記アボート信号を受け取るアボート
    ピンをさらに備えている、請求項１３に記載のフラッシ
    ュメモリ装置。
17. 【請求項１７】 （Ａ）コマンドを受け取ると同時に書
    き込みシーケンスを自動的におこなう手段であって、該
    書き込みシーケンスが、不揮発性メモリアレイ上でおこ
    なわれる複数の動作を含んでいる、手段と、 （Ｂ）該書き込みシーケンスのそれぞれの動作中にアボ
    ート信号を検出する手段であって、該アボート信号が、
    第１の状態または第２の状態のいずれか１つでありう
    る、手段と、 （Ｃ）該アボート信号が該第１の状態にあると検出され
    た場合には、該書き込みシーケンスを停止し、該アボー
    ト信号が該第２の状態にあると検出された場合には、該
    書き込みシーケンスを継続する手段と、 （Ｄ）該アボート信号が該第１の状態にあると検出され
    た場合には、該不揮発性メモリアレイを読み出し専用モ
    ードに設定し、該書き込みステートマシーンをリセット
    しアイドル状態とする、手段と、を備えたメモリ装置。