CN103577341A - 存储控制装置、存储装置及其处理方法 - Google Patents

存储控制装置、存储装置及其处理方法 Download PDF

Info

Publication number
CN103577341A
CN103577341A CN201310291555.1A CN201310291555A CN103577341A CN 103577341 A CN103577341 A CN 103577341A CN 201310291555 A CN201310291555 A CN 201310291555A CN 103577341 A CN103577341 A CN 103577341A
Authority
CN
China
Prior art keywords
memory
storer
operational order
unit
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310291555.1A
Other languages
English (en)
Inventor
藤波靖
足立直大
石井健
大久保英明
筒井敬一
中西健一
新桥龙男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103577341A publication Critical patent/CN103577341A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及存储控制装置、存储装置及其处理方法。该存储控制装置包括存储器状态获取部和操作指令生成部，该存储器状态获取部获取与写入目标相关联的存储器的存储状态，而该操作指令生成部从所获取的存储状态和写入数据生成与写入目标相关联的存储器的每单元至少2位的操作指令。

Description

存储控制装置、存储装置及其处理方法
技术领域
本公开涉及存储控制装置。具体地，本公开涉及用于非易失性存储器的存储控制装置、存储装置和信息处理系统、它们的处理方法以及使计算机执行处理方法的程序。
背景技术
在信息处理系统中，例如DRAM（动态随机存取存储器）用作工作存储器。DRAM通常是易失性存储器并且在供电停止时丢失存储的内容。同时，最近使用非易失性存储器（NVM）。非易失性存储器大致分为支持大尺寸单位的数据访问的闪存和能够以小单位高速随机访问的非易失性随机存取存储器。这里，作为闪存的代表示例，提供了NAND型闪存。同时，作为非易失性随机存取存储器的示例，提供了ReRAM（电阻RAM）、PCRAM（相变RAM）、MRAM（磁阻RAM）等。
在现有技术中的一般存储器系统中，在对存储器的写入指令中的信息量是存储器中写入的每位一位（bit，比特），而在写入操作之后的存储器单元状态是0或1之一（例如，参见Kuwano Masahiko，“Practical Use ofMemory IC”，CQ Publishing Company，2001年9月，第54、100、120和191页）。这表示例如在对DRAM的写入命令中，数据总线在允许写入端子（write enable terminal）被断言（assert）的状态下锁存，并且锁存的数据写入指定的地址中。
发明内容
在以上现有技术中，因为每个存储器位的指令信息量是一位，所以限制了可以从存储器的外部给予的信息。同时，在使用诸如ReRAM和PCRAM的非易失性随机存取存储器的存储器系统中，高效率的错误校正功能经常在一起使用。因为该高效率的错误校正功能要求大的硬件规模，所以它在多种情况下被放置在例如称为“存储器控制器”的存储器外部的芯片上。而且在该存储器系统中，尽管可以使用能够由错误校正功能得知的错误位置信息来进行自适应控制，但是因为在现有技术中的一般存储器的接口功能的限制而难以进行自适应控制。
本公开鉴于以上情况而提出并且使得能够通过将每个存储器位的指令信息量设置为多个位来进行自适应控制。
根据本技术的第一实施方式，提供了存储控制装置或其控制方法，存储控制装置包括存储器状态获取部和操作指令生成部，该存储器状态获取部获取与写入目标相关联的存储器的存储状态，该操作指令生成部从所获取的存储状态和写入数据生成与写入目标相关联存储器的每个单元（cell）至少2位的操作指令。由此，提供根据与写入目标相关联的存储器的存储状态进行自适应控制的作用。
根据本技术的第一实施方式，存储器状态获取部可以包括读取处理部和错误检测部，该读取处理部读出在与写入目标相关联的存储器中存储的数据作为读取数据，该错误检测部（error detection unit）进行读取数据的错误检测并且生成指示检测到错误的位置的错误位置信息。存储器状态获取部可以获取所读取的数据和错误位置信息作为存储状态。由此，提供了根据读取数据和错误位置信息来进行自适应控制的作用。
根据本技术的第一实施方式，操作指令可以包括涉及与写入目标相关联的存储器中的写入的极性和强度的组合的指令。由此，提供根据与写入目标相关联的存储器的存储状态来控制写入的极性和强度的组合的作用。
在以上情况中并且在存储器是可变电阻元件的情况下，写入的极性可以是由在可变电阻元件中的预定阈值来决定的高电阻状态和低电阻状态中的一个，并且写入的强度可以是在可变电阻元件中的电阻状态的强度。
根据本技术的第一实施方式，操作指令（operation instruction）可以包括涉及在与写入目标相关联的存储器中的不同极性的两次写入的指令。由此，提供了避免连续写入相同极性的作用。
根据本技术的第一实施方式，操作指令生成部可以通过可变长度码来编码操作指令。由此，提供了减少操作指令大小的作用。
根据本技术的第二实施方式，提供了包括存储器、操作指令获取部和控制部的存储装置，该存储器包括多个存储器单元，该操作指令获取部获取与写入目标相关联的存储器单元的每单元至少2位的操作指令，该控制部根据操作指令对与写入目标相关联的存储器单元进行写入处理。由此，提供根据与写入目标相关联的存储器单元的存储状态来接收自适应控制的作用。
根据本技术的第三实施方式，提供了包括存储器、存储器状态获取部、操作指令生成部和控制部的存储装置，该存储器包括多个存储器单元，该存储器状态获取部获取与写入目标相关联的存储器单元的存储状态，该操作指令生成部从所获取的存储状态和写入数据生成与写入目标相关联的存储器单元的每单元至少2位的操作指令，该控制部根据操作指令对与写入目标相关联的存储器单元进行写入处理。而且，根据本公开的第三实施方式，提供了一种存储装置，包括：存储器，包括多个存储器单元；存储器状态获取部，获取与写入目标相关联的存储器单元的存储状态；操作指令生成部，从所获取的存储状态和写入数据生成与写入目标相关联的存储器单元的至少2位每单元的操作指令；以及控制部，根据操作指令对与写入目标相关联的存储器单元进行写入处理。由此，提供根据与写入目标相关联的存储器单元的存储状态进行自适应控制的作用。
根据本公开的实施方式，可以通过将每个存储器位的指令信息量设置为多个位来提供使得能够进行自适应控制的有利效果。
附图说明
图1是示出了根据本公开的实施方式的信息处理系统的配置示例的图；
图2是示出了根据本公开的实施方式的逻辑页的管理示例的图；
图3是示出了根据本公开的实施方式的物理页的管理示例的图；
图4是示出了根据本公开的实施方式的存储控制装置200的功能配置示例的图；
图5是示出了根据本公开的实施方式的存储器100的配置示例的图；
图6是示出了根据本公开的实施方式的存储器单元阵列110的配置的示例的图；
图7是用于说明根据本公开的实施方式的存储器单元阵列110的驱动电压的图；
图8是用于说明根据本公开的实施方式的存储器单元阵列110的电阻状态的极性和强度的图；
图9是示出了根据本公开的第一实施方式的在存储器100中的读取数据、写入数据、错误位置信息和处理内容的关系示例的图；
图10是示出了根据本公开的第一实施方式的操作指令号的示例的图；
图11是示出了根据本公开的第一实施方式的存储器操作指令模式（pattern）的示例的图；
图12是示出了根据本公开的第一实施方式的单元模式类型示例的图；
图13是示出了根据本公开的第一实施方式的单元模式的具体示例的图；
图14是示出了根据本公开的实施方式的对存储控制装置200的写入命令的操作的处理过程示例的流程图；
图15是示出了根据本公开的实施方式的对存储器100的读取请求的操作的处理过程示例的流程图；
图16是示出了根据本公开的实施方式的对存储器100的写入请求的操作的处理过程示例的流程图；
图17是示出了根据本公开的实施方式的设置操作的处理过程示例的流程图；
图18是示出了根据本公开的实施方式的强设置操作的处理过程示例的流程图；
图19是示出了根据本公开的实施方式的重置操作的处理过程示例的流程图；
图20是示出了根据本公开的实施方式的存储器100的强重置操作（步骤S970）的处理过程示例的流程图；
图21是示出了根据本公开的第二实施方式的操作指令号的分配示例的图；
图22是示出了根据本公开的第二实施方式的操作指令号的使用虚拟语言表达的定义示例的图；
图23是示出了根据本公开的第三实施方式的操作指令号的分配示例的图；
图24是示出了根据本公开的第三实施方式的使用操作指令号的虚拟语言表达的定义示例的图；
图25是示出了根据本公开的第四实施方式的在存储器100中的读取数据、写入数据、错误位置信息和处理内容的关系示例的图；
图26是示出了根据本公开的第四实施方式的操作指令号的示例的图。
具体实施方式
在下文中，将参考附图来详细描述本公开的优选实施方式。应注意，在说明书和附图中，基本上具有相同功能和结构的结构要素以相同的参考数字表示，并且省略对这些结构要素的重复描述。
以下说明了本公开的实施方式（在下文中称作“实施方式”）。说明以如下顺序给出。
1.第一实施方式（假设强写入的示例）
2.第二实施方式（将可变长度码（variable-length code）用作存储器操作指令模式的示例）
3.第三实施方式（假设强写入和弱写入的示例）
4.第四实施方式（假设双操作的示例）
<1.第一实施方式>
[信息处理系统的配置]
图1是示出了根据本公开的实施方式的信息处理系统的配置示例的图。该信息处理系统包括主计算机300、存储控制装置200和存储器100。主计算机300表示在该信息处理系统中进行各个处理的装置，并且表示通过对存储器100发出读取命令或写入命令来访问存储器100的计算机。存储器100表示临时存储用于在主计算机300中处理的数据请求的存储器。假设非易失性存储器，特别是包括用可变电阻元件形成的存储器阵列的电阻变化型存储器（ReRAM）作为存储器100。存储器100旨在通过将数据与错误校正码（ECC）存储在一起来改进数据保持特性。存储控制装置200表示在主计算机300和存储器100之间连接的装置，并且根据来自主计算机300的请求控制存储器100。这里，错误校正码包括错误（或缺陷）检测功能，因此可以称作“缺陷检测码”、“错误检测码”或“错误检测符号”。
存储控制装置200包括存储器接口210、主机接口230、控制部240、ROM250、RAM260和ECC处理部270。这些经由总线290相互连接。
存储器接口210表示与存储器100通信的接口电路。主机接口230表示与主计算机300通信的接口电路。
控制部240表示在存储控制装置200中进行各种处理的处理装置。ROM250表示记录在控制部240中执行的程序和执行请求的参数的只读存储器。RAM260表示存储器存储在控制部240中的处理请求的工作区域。
ECC处理部270表示涉及在存储器100中存储的错误校正码的处理。如下文所述，ECC处理部270包括生成错误校正码的功能和使用错误校正码和从存储器100读出的数据来进行错误检测和错误校正的功能。
图2是示出了根据本公开的实施方式的逻辑页的管理示例的图。存储器100的访问空间被分为固定长度物理页来管理。存储器100的各个物理页映射在逻辑页上。来自主计算机300的访问基本上使用逻辑地址来进行。在下文中，假设逻辑页的数据大小是256字节。
通过写入命令，写入目标的逻辑页的地址和重写整个指定逻辑页的写入数据（256字节）从主计算机300提供到存储控制装置200。而且，通过读取命令，读取目标的逻辑页地址从主计算机300提供到存储控制装置200，而从存储器100读出的整个逻辑页（256字节）被共同返送到主计算机300。
图3是示出了根据本公开的实施方式的物理页的管理示例的图。存储物理页，该物理页被附加错误校正码。在下文中，假设物理页存储256字节的数据和16字节的错误校正码。即，物理页的大小是272字节。然而，这些大小仅是示例并且本公开不限于这些。
[存储控制装置的功能配置]
图4是示出了根据本公开的实施方式的存储控制装置200的功能配置示例的图。在存储控制装置200中的RAM260中，存在写入数据缓冲器261、读取数据缓冲器262、错误位置信息缓冲器263、地址缓冲器264和存储器操作指令模式缓冲器265的分配区域。而且，存储控制装置200包括读取处理部241、操作指令生成部242、ECC生成部271和错误检测部272。读取处理部241和操作指令生成部242可以在控制部240中形成。ECC生成部271和错误检测部272可以在ECC处理部270中形成。
写入数据缓冲器261表示保持写入数据和其错误校正码（ECC）的缓冲器。读取数据缓冲器262表示保持读取数据和其ECC的缓冲器。错误位置信息缓冲器263表示保持由错误检测处理检测出的错误的位位置的缓冲器。如上所述，这三个缓冲器的大小是272字节。
地址缓冲器264表示保持在存储器100中的写入目标或读取目标地址的缓冲器。存储器操作指令模式缓冲器265表示保持在以后描述的存储器操作指令模式的缓冲器。
读取处理部241对存储器100进行读取处理。读取处理部241响应于来自主计算机300的读取命令读出在读取目标地址中存储的数据作为读取数据（和ECC）。而且，该读取处理部241响应于来自主计算机300的写入命令读出已经存储在写入目标地址中的数据作为预读取数据（ECC）。由该读取处理部241读出的数据在读取数据缓冲器262中保持。这里，读取处理部241是在权利请求中记载的读取处理部或存储器状态获取部的示例。
ECC生成部271生成与数据相关联的错误校正码（ECC）。该ECC生成部271生成关于由主计算机300指定的写入数据的ECC并且使写入数据缓冲器261将ECC与写入数据一起保持。
错误检测部272基于ECC进行数据的错误检测处理。该错误检测部272基于由读取处理部241从存储器100读出的读取数据和它的ECC来进行读取数据的错误检测。在读取数据中的由该错误检测部272检测出的错误的位位置在错误位置信息缓冲器263中保持。这里，错误检测部272是在权利请求中陈述的错误检测部或存储器状态获取部的示例。
操作指令生成部242基于在写入数据缓冲器261中保持的写入数据、在读取数据缓冲器262中保持的读取数据和在错误位置信息缓冲器263中保持的错误位置信息来生成存储器操作指令模式。由该操作指令生成部242生成的存储器操作指令模式在存储器操作指令模式缓冲器265中保持或输出到存储器100。存储器100的存储器操作指令模式占据至少2位/存储器100的单元（即，1位）。
这里，在读取数据缓冲器262中保持的读取数据和在错误位置信息缓冲器263中保持的错误位置信息构成与写入目标相关的存储器的存储状态。而且，存储器操作指令模式构成操作指令。
[存储器配置]
图5是示出了根据本公开的实施方式的存储器100的配置示例的图。存储器100包括分为多个块101、102等的存储部、控制接口120和控制部130。控制接口120表示管理与存储控制装置200的通信的接口。控制部130控制到各个块的访问。这里，控制接口120是在权利请求中陈述的操作指令获取部的示例。
存储部的块（例如，块101）包括存储器单元阵列（memory cell array）110、字线解码器140、位线选择器150和驱动器160。
存储器单元阵列110包括在N条字线（WL）和M条位线（BL）的交点的存取晶体管和可变电阻元件。字线连接到字线解码器140。位线连接到位线选择器150。板极端子（plate terminal）连接到驱动器160的板极电压输出。在假定位线数M是2176位的前提下给出说明。当2176位除以与字节单位对应的8位时，得到272。即，存储器单元阵列110具有每字线272字节的存储容量并且与对应于以上物理页大小的272字节一致。
存储器单元阵列110的可变电阻元件以高电阻状态（HRS）和低电阻状态（LRS）的两个状态记录一位的信息。在各个状态和逻辑值之间的关联是任意的，但是在下文中，定义使用低电阻状态来表示逻辑值“0”而使用高电阻状态来表示逻辑值“1”。而且，在两个状态之间的转换操作称作“位反转操作”。以两种操作类型构成位反转操作：设置操作和重置操作。在下文中，在高电阻状态的位通过设置操作转移到低电阻状态而在低电阻状态的位由重置操作转移到高电阻状态。即，逻辑值“1”的位通过设置操作转移到逻辑值“0”而逻辑值“0”的位通过重置操作转移到逻辑值“1”。在写入处理中，尽管设置操作和重置操作按顺序进行，但是他们中的哪个首先进行是没有关系的。这里，提供了低电阻状态和高电阻状态的两个状态中的哪一个可以称作“极性”。
字线解码器140从控制部130接收字线指定并且控制存储器单元阵列110的N条字线。即，字线解码器140具有通过逻辑值“H”来驱动由控制部130指定的字线和通过逻辑值“L”来驱动其他字线的功能。在不进行字线指定或取消字线指定的情况下，字线解码器140通过逻辑值“L”来驱动所有的字线。
位线选择器150在控制部130和控制接口120之间交换从存储器单元阵列110读出的读取数据与要执行写入的写入数据。此外，该位线选择器150从驱动器160接收电压以驱动位线。
该位线选择器150具有大致两类功能。即，位线选择器150具有在存储器单元阵列110读取时作为读出放大器的功能。更具体地，通过测量在位线中流动的电流量，位线选择器150决定所选择的可变电阻元件是在低电阻状态还是在高电阻状态，并且确定对于各个位线的逻辑值“0”或“1”。所确定的逻辑值输出到控制部130或控制接口120。
而且，该位线选择器150具有基于控制部130的指定来在存储器单元阵列110中写入时选择每条位线的驱动电压的功能。更具体地，位线选择器150选择性地对各个位线提供从驱动器160提供的板极电压和位线电压中的一个。
驱动器160表示将位线电压提供到位线选择器150和将板极电压提供到位线选择器150和存储器单元阵列110的驱动器。即，该驱动器160提供在板极和位线之间的驱动电压。
[存储器单元阵列的配置]
图6是示出了根据本公开的实施方式的存储器单元阵列110的配置的示例的图。尽管本附图示意性地示出了沿着一条字线WL_0的截面，但是其他字线也具有相同的配置。这里，只示出了最前的八个位线BL_0到BL_7。字线WL_0和八个位线（BL_0到BL_7）的交点各自连接到作为存取晶体管的FET（场效应晶体管）112和可变电阻元件111。
字线WL_0连接到八个FET112的栅极端子，而八个位线（BL_0到BL_7）连接到相应的FET112的漏极端子。八个FET源极端子通过可变电阻元件111连接到板极（plate）113。在同一块中构成存储器单元阵列110的所有（在这种情况下的N×M）的FET112的源极端子通过相应的可变电阻元件111连接到板极113。
图7是用于说明根据本公开的实施方式的存储器单元阵列110的驱动电压的图。作为对存储器单元阵列110的可变电阻元件111的操作，除了上述设置操作和重置操作外，还有读出可变电阻元件111的状态的读取操作。在这三个操作中，即在读取操作、设置操作和重置操作中，在板极113和位线BL_0之间的驱动电压是不同的。
在设置操作的情况下，设置电压偏置（voltage bias）使得板极113具有对于位线的“+Vset”的电压。在重置操作的情况下，设置电压偏置使得板极113具有对于位线的“+Vreset”的电压。而且，在读取操作的情况下，设置电压偏置使得板极113具有对于位线的“+Vread”的电压。
图8是用于说明根据本公开的实施方式的存储器单元阵列110的电阻状态的极性和强度的图。如上所述，存储器单元阵列110的可变电阻元件将一位的信息记录为高电阻状态（HRS）和低电阻状态（LRS）的两个状态。在图中，当水平轴指示电阻值而垂直轴指示积累位数时，具有低电阻值的部分和具有高电阻值的部分在分布中分开。具有低电阻值的部分指示LRS状态而具有高电阻值的部分指示HRS状态。
在该可变电阻元件中，为了增强数据保持力，建议使用较高的脉冲电压来进行写入或通过在常规写入之后应用脉冲来进行强写入的技术。即，在转移到LRS状态时进行强写入的情况下，提供了低于常规LRS状态的电阻状态（在下文中称作“强LRS状态”）。而且，在转移到HRS状态时进行强写入的情况下，提供了高于常规HRS状态的电阻状态（在下文中称作“强HRS状态”）。根据这样的强写入，通过该写入而增强数据保持力，但是相反地，给予存储器单元的压力增加，这减少了耐久性。这里，提供由常规写入形成的电阻状态和由强写入形成的电阻状态中的哪个可以称作“强度”。
[存储器操作指令模式]
图9是示出了根据本公开的第一实施方式的在存储器100中的读取数据、写入数据、错误位置信息和处理内容的关系示例的图。这里，示出了作为读取数据、写入数据和错误位置信息的位组合的八种组合。在下文中，假设这八个组合是写入数据缓冲器261、读取数据缓冲器262和错误位置信息缓冲器263的前八位，并且通过按顺序分配位号B0到B7来给出说明。这里，尽管只使用前八位来给出说明，但是实际上有对于写入数据缓冲器261、读取数据缓冲器262和错误位置信息缓冲器263的位数（在本示例中是2176位）的组合。这里，读取数据表示通过读出已经存储在写入目标地址中的数据获取的预读取数据。
关于位号（bit number）B0到B3，因为错误位置信息的值是“0”，所以其表示没有检测到错误。因此，通过将读取数据与写入数据相比，确定所请求的操作内容。在位号B0和B3的情况下，因为读取数据和写入数据相等，所以不请求操作。在位号B1的情况下，因为请求从“0”转移到“1”，所以进行重置操作。在位号B2的情况下，因为请求从“1”转移到“0”，所以进行设置操作。
关于位号B4到B7，因为错误位置信息的值是“1”，所以前提是读取数据包含错误。即，这意味着单元具有对于具体值的弱保持力。
在位号B4的情况下，认为原始写入为“1”的单元随着时间的变化改变到读取为“0”的状态。在当前时间，电阻值是在“1”和“0”之间的中间值，并且认为它存在于“0”附近。因此，通过设置操作，它转移到对应于“0”的电阻值。尽管认为该存储器单元具有对于“1”的弱保持力，但是因为不清楚在这个阶段该存储器单元是具有对于“0”的强保持力还是具有对于“0”的弱保持力，所以进行常规设置操作。
在位号B5的情况下，认为原始写入为“1”的单元随着时间的变化改变到读取为“0”的状态。在当前时间，电阻值是在“1”和“0”之间的中间值，并且认为它存在于“0”附近。因此，通过重置操作，它转移到对应于“1”的电阻值。而且，因为认为该存储器单元具有对于“1”的弱保持力，所以进行强重置操作从而进行比常规重置操作更强的操作。
在位号B6的情况下，认为原始写入为“0”的单元随着时间的变化改变到读取为“1”的状态。在当前时间，电阻值是在“1”和“0”之间的中间值，并且认为它存在于“1”附近。因此，通过设置操作，它转移到对应于“0”的电阻值。而且，因为认为该存储器单元具有对于“0”的弱保持力，所以进行强设置操作从而进行比常规设置操作更强的操作。
在位号B7的情况下，认为原始写入为“0”的单元随着时间的变化改变到读取为“1”的状态。在当前时间，电阻值是在“1”和“0”之间的中间值，并且认为它存在于“1”附近。因此，通过重置操作，它转移到对应于“1”的电阻值。尽管认为该存储器单元具有对于“0”的弱保持力，但是因为不清楚在这个阶段该存储器单元是具有对于“1”的强保持力还是具有对于“1”的弱保持力，所以进行常规重置操作。
图10是示出了根据本公开的第一实施方式的操作指令号的示例的图。在该示例中，在不进行操作的情况下，示出“0”（“000”）作为操作指令号。在进行重置操作的情况下，示出“1”（“001”）作为操作指令号。在进行设置操作的情况下，示出“2”（“010”）作为操作指令号。在进行强重置操作的情况下，示出“3”（“011”）作为操作指令号。在进行强设置操作的情况下，示出“4”（“100”）作为操作指令号。
图11是示出了根据本公开的第一实施方式的存储器操作指令模式的示例的图。在该示例中，关于以上位号B0到B7，由单位为3位的二进制数位从头按顺序排列的操作指令号被用作存储器操作指令模式。
即，对于位号B0，“000”表示没有提供操作。对于位号B1，“001”表示提供重置操作的执行。对于位号B2，“010”表示提供设置操作的执行。对于位号B3，“000”表示没有提供操作。对于位号B4，“010”表示提供设置操作的执行。对于位号B5，“001”表示提供强重置操作的执行。对于位号B6，“100”表示提供强设置操作的执行。对于位号B7，“001”表示提供重置操作的执行。
因此，在本示例中，作为存储器操作指令模式，包括了对于位号B0到B7的8位的24位的操作指令。即，包括了存储器100的每个单元的3位的操作指令。存储器操作指令模式由操作指令生成部242生成并且输出到存储器100。这里，如上所述，尽管使用前八位给出解释，但是实际上3位的存储器操作指令模式关于写入数据缓冲器261、读取数据缓冲器262或错误位置信息缓冲器263的位数生成。因此，在本示例中，存储器操作指令模式是2176×3位。
图12是示出了根据本公开的第一实施方式的单元模式类型示例的图。从存储控制装置200接收到3位的存储器操作指令模式的存储器100生成在控制部130中的4位的单元模式。该单元模式表示对存储器单元阵列110进行控制的控制信号。这里，为了逐个说明，对各个单元模式分配单元模式号。
对于单元模式号C0，在进行重置操作或强重置操作的单元中示出“1”而在不进行任何操作的单元中示出“0”。对于单元模式号C1，在进行强重置操作的单元中示出“1”而在不进行强重置操作的单元中示出“0”。对于单元模式号C2，在进行设置操作或强设置操作的单元中示出“1”而在不进行任何操作的单元中示出“0”。对于单元模式号C3，在进行强设置操作的单元中示出“1”而在不进行强设置操作的单元中示出“0”。
图13是示出了根据本公开的第一实施方式的单元模式的具体示例的图。在本附图中，示出了对于以上位号B0到B7生成单元模式的示例。
对于位号B0和B3，因为没有进行操作，所以在所有的单元模式中都示出“0”。对于位号B1和B7，因为进行重置操作而不是强重置操作，所以只在单元模式号C0中示出“1”。对于位号B2和B4，因为进行设置操作而不是强设置操作，所以只在单元模式号C2中示出“1”。对于位号B5，因为进行强重置操作，所以在单元模式号C0和C1中示出“1”。对于位号B6，因为进行强重置操作，所以在单元模式号C2和C3中示出“1”。
可以例如通过使用软件基于位地顺序检查并且可以通过使用硬件来并行地检查用于生成这些单元模式的存储器操作指令模式的扫描。
在存储器100中，控制部130使用如上生成的单元模式来进行对存储器单元阵列110的操作。
[信息处理系统的操作]
图14是示出了根据本公开的实施方式的对存储控制装置200的写入命令的操作的处理过程示例的流程图。当从主计算机300接收写入命令时，存储控制装置200沿以下过程进行处理。
从主计算机300发出的写入命令经由主机接口230输入到存储控制装置200中。写入命令包括写入目标的逻辑页地址和写入数据。写入数据大小是逻辑页大小，具体是256字节。在写入命令中的写入数据临时存储在RAM260的写入数据缓冲器261的前256字节。
首先，生成关于由主计算机300指定的写入数据的ECC（步骤S911）。更具体地，写入数据缓冲器261的头地址和奇偶生成指令被提供至ECC处理部270的ECC生成部271。ECC生成部271读出写入数据缓冲器261的前256字节，生成16字节的ECC，将其写入在写入数据缓冲器261的末尾16字节并且完成作为物理页图像的272字节。
读出与从主计算机300发出的写入命令中指定的逻辑页相对应的物理页的数据。更具体地，存储控制装置200将对于读取指令的读取请求和物理页地址提供至存储器100。这时，表示物理页地址的值与由主计算机300指定的写入目标的逻辑页地址的值相同。存储器100读出与指定的物理页地址相对应的页的内容并且将它返送到存储控制装置200。存储控制装置200将从存储器100传输的物理页数据存储在读取数据缓冲器262中。而且，在以后详细描述在存储器100中的读取请求处理。
随后，进行错误检测并且建立错误位置信息（步骤S913）。更具体地，读取数据缓冲器262的头地址和错误位置检测指令被提供至ECC处理部270的错误检测部272。
如上所述，物理页包括与逻辑页对应的数据的256字节和ECC的16字节。错误检测部272进行所谓的错误校正处理中的故障计算（syndromecalculation）并且估计错误位置，并且使错误位置信息缓冲器263保持错误位置信息，在该错误位置信息中“1”值被设置到具有检测的错误的位置的位并且“0”值被设置到其他位置的位。错误位置信息的大小等于物理页大小（272字节）。
这里，不进行对检测出的错误的校正处理，即反转错误位的处理。因此，读取数据缓冲器262仍然具有从存储器100读出的数据。
随后，对构成物理页的所有位（272字节×8字节）形成存储器100的存储器操作指令模式（步骤S914）。在以上示例中，因为对于一个单元（一位）的数据形成3位的存储器操作指令模式，所以在整个物理页中提供了272字节×8位×3。存储器操作指令模式的具体示例如上所述在图9到图11中。
随后，在与由从主计算机300发出的写入命令指定的逻辑页对应的物理页上进行写入处理（步骤S930）。更具体地，存储控制装置200将写入指令的写入请求、作为写入目标的物理页地址和存储器操作指令模式提供到存储器100。而且，在以后详细描述在存储器100中的写入请求处理。
存储控制装置200等待来自存储器100的对于写入请求的完成报告、在检查完成报告之后终止写入操作并且对主计算机300输出完成报告（步骤S916）。这里，省略错误处理，该错误处理支持关于写入请求的完成报告没有在时间限制内到达的情况或支持写入失败的状态。
而且，在以上说明中，考虑写入数据和读取数据以及在当前时间的写入目标页的错误状态（即，进行读取并通过ECC的错误检测的结果）来确定对单元的操作。除此之外，可以使用每页存储的错误状态来确定对单元的操作。
存储控制装置200可以在RAM260内部的区域中保持页错误状态。页错误状态在存储控制装置200激活时从存储器100的特定区域读出并且在存储控制装置200停止时重新写入存储器100的该特定区域中。该页错误状态描述每页的错误单元位置和它的状态。响应于来自主计算机300的写入指令，可以考虑写入数据和读取数据以及在页错误状态中记录的错误历史来确定每单元的操作。
图15是示出了根据本公开的实施方式的对存储器100的读取请求的操作的处理过程示例的流程图。这里，该处理对应在步骤S920中由存储控制装置200指定的操作。
通过来自控制接口120的报告，存储器100的控制部130知道接收了请求，并且判断其命令类型。发现接收的请求是读取请求的控制部130沿以下过程进行处理。这里，为了容易说明，在与读取请求的构成要素对应的物理页地址中指定的值用作字线号。
首先，控制部130获取与来自控制接口120的读取请求的构成要素相对应的物理页地址（步骤S921）。
随后，控制部130将在读取操作中的电压偏置的发生指示给驱动器160（步骤S922）。更具体地，设置使得位线电压是对于板极电压的+Vread。通过从驱动器160提供的板极电压，驱动存储器单元阵列110的板极。
控制部130通过位线电压来指示位线选择器150驱动所有位线（步骤S923）。根据来自控制部130的指令，位线选择器150将从驱动器160提供的位线电压提供到所有位线。
控制部130将由读取请求指定的字线号（即，指定的物理页地址）设置到字线解码器140（步骤S924）。随后，位线选择器150被指示开始读取操作（步骤S925）。
字线解码器140通过逻辑值“H”来驱动与指定的字线对应的字线。由此，连接到相应字线的存取晶体管进入导通状态并且在驱动器160引起的读取操作中的电压偏置被施加到ReRAM元件。随后，基于各个元件的高电阻状态或低电阻状态的电流通过位线流入位线选择器150。通过测量流动的电流量，位线选择器150确定与各个ReRAM元件对应的逻辑“0”或“1”。由此，由位线选择器150读出连接到指定的字线号的ReRAM元件的逻辑状态。
控制部130指示对位线选择器150的读取操作停止并且取消对字线解码器140的字线号设置。随后，它取消对位线选择器150的位线的驱动指令并且指示对驱动器160的电压偏置发生的停止（步骤S926）。
而且，尽管读取完成的时刻（timing）可以通过在控制部130中保持的时钟来确定或通过检查在位线选择器150中维持的足够电流量来确定，但是在本文中省略了详细说明。
控制部130指示由位线选择器150读出的数据输出到控制接口120。随后，控制部130指示控制接口120将读取数据提供到存储控制装置200（步骤S928）。
图16是示出了根据本公开的实施方式的对存储器100的写入请求的操作的处理过程示例的流程图。这里，该处理对应在步骤S930中由存储控制装置200指定的操作。
通过来自控制接口120的报告，存储器100的控制部130知道接收了请求，并且判定其命令类型。发现接收的请求是写入请求的控制部130沿以下流程进行处理。这里，为了容易说明，在与写入请求的构成要素对应的物理页地址中指定的值用作字线号。
控制部130获取与来自控制接口120的写入请求的构成要素相对应的物理页地址、以及存储器操作指令模式（步骤S931）。这里，以上图11的示例被假定为存储器操作指令模式的具体示例。控制部130把握存储器操作指令模式的数值的意义。即，存储器100的控制部130还知道由存储控制装置200编码的存储器操作指令模式的对应表。通过使用该对应表，控制部130可以从6528位的存储器操作指令模式解释2176单元的处理内容。
控制部130从存储器操作指令模式生成单元模式（步骤S932）。单元模式的具体示例如图13中所描述的。如上所述，四个单元模式各自由2176位形成。这匹配每字线的单元数。
使用如上所述地生成的单元模式来按顺序进行设置操作（步骤S940）、强设置操作（步骤S950）、重置操作（步骤S960）和强重置操作（步骤S970）。当完成这些操作时，控制部130指示控制接口120对存储控制装置200报告写入请求的终止（步骤S937）。
图17是示出了根据本公开的实施方式的存储器100的设置操作（步骤S940）的处理过程示例的流程图。
控制部130对驱动器160指示发生设置操作中的电压偏置（步骤S922）。更具体地，设置使得板极电压是对于位线电压的+Vset。通过从驱动器160提供的板极电压，驱动存储器单元阵列110的板极。
控制部130对位线选择器150给出进行设置操作的单元模式，并且给出指令使得由位线电压驱动与值“1”对应的位线并且由板极电压驱动与值“0”对应的位线（步骤S942）。位线选择器150根据来自控制部130的指令提供从驱动器160提供的位线电压或板极电压。
根据S947中的判定结果来重复在步骤S941到S946中的处理。这时，在第一次进行步骤S942的情况下，进行设置操作的单元模式是单元模式号C2。在第二次或以后进行步骤S942的情况下，使用“1”仅被设置到在S947中发现设置操作没有正常进行的位的模式。
说明了第一次进行步骤S942的情况。这里，当着眼于写入页的前八单元时，因为单元模式号C2的前八位是“00101010”，所以只有与位号B2、B4和B6对应的位线由位线电压驱动。随后，由板极电压驱动与其他位号B0、B1、B3、B5和B7对应的位线。
控制部130将由写入请求指定的字线号（即，指定的物理页地址）设置到字线解码器140（步骤S943）。字线解码器140通过逻辑值“H”来驱动与指定的字线对应的字线。由此，连接到相应字线的存取晶体管进入导通状态。
这时，由从驱动器160提供的板极电压驱动存储器单元阵列110的板极，并且根据在步骤S942中的设置由位线电压驱动与位号B2、B4和B6对应的位线。因为这是请求设置操作的电压偏置，所以对连接到在相应的字线和与位号B2、B4和B6对应的位线之间的交点的ReRAM元件进行设置操作。
同时，根据步骤S942中的设置，由板极电压驱动与位号B0、B1、B3、B5和B7对应的位线。因此，即使存取晶体管进入导通状态在ReRAM元件的两端也不出现电压差，并且不进行位反转操作。
控制部130取消对于字线解码器140的字线号的设置、取消对于位线选择器150的位线的驱动指令并且指示停止对于驱动器160的电压偏置的发生（步骤S944）。
这里，考虑操作完成的时刻由在控制部130中保持的时钟等确定，但是在本文中省略详细说明。
控制部130进行在图15中的读取请求操作中的步骤S922到S926中的处理并且读出记录在与当前操作的字线号对应的单元中记录的值（步骤S945）。随后，控制部130访问位线选择器150并且获取从存储器单元阵列110读出的读取数据（步骤S946）。
控制部130将读取数据与单元模式号C2比较以检查设置操作是否被正常执行（步骤S947）。在设置操作被正常执行的情况下（步骤S947：是），设置操作终止。同时，在设置操作没有被正常执行的情况下（步骤S947：否），流程移至步骤S941从而再次进行设置操作。
而且，在第二或随后的设置操作中，只有在S947中发现设置操作没有正常执行的位被确定为在步骤S942中进行设置操作的单元模式。
而且，对于定义重试设置操作的次数的上限，尽管可以采用提供计数器来将等于或大于定义数量的失败确定为错误的方法，但是在本文中省略其说明。
图18是示出了根据本公开的实施方式的存储器100的强设置操作（步骤S950）的处理过程示例的流程图。本文中说明的强设置操作的意思是只在由单元模式号C3指定的单元上再一次地进行与设置操作中的步骤S941到S944中相同的操作。在步骤S947中，通过对被判定已经设置的单元额外进行设置操作来实现强设置操作。这里，除了进行额外的设置操作之外，还可以采用增加施加的电压或电流的方法和延长施加时间的方法。
控制部130对驱动器160指示发生设置操作中的电压偏置（步骤S951）。更具体地，设置使得板极电压是对位线电压的+Vset。通过从驱动器160提供的板极电压来驱动存储器单元阵列110的板极。
控制部130对位线选择器150给出进行强设置操作的单元模式（c3），并且给出指令使得由位线电压驱动与值“1”对应的位线并且由板极电压驱动与值“0”对应的位线（步骤S952）。位线选择器150根据来自控制部130的指令提供从驱动器160提供的位线电压或板极电压。
这里，当专注于写入页的前八单元时，因为单元模式号C3的前八位是“00000010”，所以只有与位号B6对应的位线由位线电压驱动。随后，由板极电压驱动与其他（即，位号B0到B5以及B7）对应的位线。
控制部130将由写入请求指定的字线号（即，指定的物理页地址）设置到字线解码器140（步骤S953）。字线解码器140通过逻辑值“H”来驱动与指定的字线对应的字线。由此，连接到相应字线的存取晶体管进入导通状态。
这时，由从驱动器160提供的板极电压驱动存储器单元阵列110的板极，并且根据在步骤S952中的设置由位线电压驱动与位号B6对应的位线。因为这是请求设置操作的电压偏置，所以对连接到在相应的字线和与位号B6对应的位线之间的交点的ReRAM元件进行设置操作。
同时，根据步骤S952中的设置，由板极电压驱动与位号B0到B5以及B7对应的位线。因此，即使存取晶体管进入导通状态在ReRAM元件的两端也不出现电压差，并且不进行位反转操作。
控制部130取消对于字线解码器140的字线号的设置、取消对于位线选择器150的位线的驱动指令并且指示对于驱动器160的电压偏置的发生的停止（步骤S954）。
这里，考虑到操作完成的定时由在控制部130中保持的时钟等确定，但是在本文中省略详细说明。
图19是示出了根据本公开的实施方式的存储器100的重置操作（步骤S960）的处理过程示例的流程图。
控制部130对驱动器160指示重置操作中的电压偏置的发生（步骤S961）。更具体地，设置使得位线电压是对于板极电压的+Vreset。通过从驱动器160提供的板极电压来驱动存储器单元阵列110的板极。
控制部130对位线选择器150给出进行重置操作的单元模式，并且给出指令使得由位线电压驱动与值“1”对应的位线并且由板极电压驱动与值“0”对应的位线（步骤S962）。位线选择器150根据来自控制部130的指令提供从驱动器160提供的位线电压或板极电压。
根据S967中的判定结果来重复在步骤S961到S966中的处理。这时，在第一次进行步骤S962的情况下，进行重置操作的单元模式是单元模式号C0。在第二次或以后进行步骤S962的情况下，使用“1”仅被设置到在S967中发现重置操作没有正常进行的位的模式。
说明了第一次进行步骤S962的情况。这里，当专注于写入页的前八单元时，因为单元模式号C0的前八位是“01000101”，所以只有与位号B1、B5和B7对应的位线由位线电压驱动。随后，由板极电压驱动与其他位号B0、B2到B4和B6对应的位线。
控制部130将由写入请求指定的字线号（即，指定的物理页地址）设置到字线解码器140（步骤S963）。字线解码器140通过逻辑值“H”来驱动与指定的字线对应的字线。由此，连接到相应字线的存取晶体管进入导通状态。
这时，由从驱动器160提供的板极电压驱动存储器单元阵列110的板极，并且根据在步骤S962中的设置由位线电压驱动与位号B1、B5和B7对应的位线。因为这是请求重置操作的电压偏置，所以对连接到在相应的字线和与位号B1、B5和B7对应的位线之间的交点的ReRAM元件进行设置操作。
同时，根据步骤S962中的设置，由板极电压驱动与位号B0、B2到B4以及B6对应的位线。因此，即使存取晶体管进入导通状态在ReRAM元件的两端也不出现电压差，并且不进行位反转操作。
控制部130取消对于字线解码器140的字线号的设置、取消对于位线选择器150的取消位线的驱动指令并且指示对于驱动器160的电压偏置的发生的停止（步骤S964）。
这里，考虑操作完成的时刻由在控制部130中保持的时钟等确定，但是在本文中省略详细说明。
控制部130进行在图15中的读取请求操作中的步骤S922到S926中的处理并且读出记录在与当前操作的字线号对应的单元中记录的值（步骤S965）。随后，控制部130访问位线选择器150并且获取从存储器单元阵列110读出的读取数据（步骤S966）。
控制部130将读取数据与单元模式号C0比较以检查重置操作是否正常进行（步骤S967）。在重置操作被执行进行的情况下（步骤S967：是），重置操作终止。同时，在重置操作没有正常执行的情况下（步骤S967：否），流程移至步骤S961从而再次进行重置操作。
而且，在第二或随后的设置操作中，只有在S967中发现重置操作没有正常进行的位被确定为在步骤S962中进行重置操作的单元模式。
而且，对于定义重试重置操作的次数的上限，尽管可以采用提供计数器来将等于或大于定义数量的失败确定为错误的方法，但是在本文中省略其说明。
图20是示出了根据本公开的实施方式的存储器100的强重置操作（步骤S970）的处理过程示例的流程图。本文中说明的强设置操作的意思是只在由单元模式号C1指定的单元上再一次地进行与重置操作中的步骤S961到S964中相同的操作。在步骤S967中，通过对被判定已经重置的单元额外进行重置操作来实现强重置操作。这里，除了进行额外的重置操作之外，还可以采用增加施加的电压或电流的方法和延长施加时间的方法。
控制单元130对驱动器160指示重置操作中的电压偏置的发生（步骤971）。更具体地，设置使得板极电压对于位线电压是+Vreset。通过从驱动器160提供的板极电压来驱动存储器单元阵列110的板极。
控制部130对位线选择器150给出进行强重置操作的单元模式（c3），并且给出指令使得由位线电压驱动与值“1”对应的位线并且由板极电压驱动与值“0”对应的位线（步骤S972）。位线选择器150根据来自控制部130的指令提供从驱动器160提供的位线电压或板极电压。
这里，当专注于写入页的前八单元时，因为单元模式号C1的前八位是“00000100”，所以只有与位号B5对应的位线由位线电压驱动。随后，由板极电压驱动与其他（B0到B4、B6以及B7）对应的位线。
控制部130将由写入请求指定的字线号（即，指定的物理页地址）设置到字线解码器140（步骤S973）。字线解码器140通过逻辑值“H”来驱动与指定的字线对应的字线。由此，连接到相应字线的存取晶体管进入导通状态。
这时，由从驱动器160提供的板极电压驱动存储器单元阵列110的板极，并且根据在步骤S972中的设置通过位线电压驱动与位号B5对应的位线。因为这是请求重置操作的电压偏置，所以对连接到在相应的字线和与位号B5对应的位线之间的交点的ReRAM元件进行设置操作。
同时，根据步骤S972中的设置，由板极电压驱动与位号B0到B4、B6以及B7对应的位线。因此，即使存取晶体管进入导通状态在ReRAM元件的两端也不出现电压差，并且不进行位反转操作。
控制部130取消对于字线解码器140的字线号的设置、取消对于位线选择器150的位线的驱动指令并且指示对于驱动器160的电压偏置的发生的停止（步骤S974）。
这里，考虑操作完成的时刻由在控制部130中保持的时钟等确定，但是在本文中省略详细说明。
因此，根据本公开的第一实施方式，通过将从存储控制装置200到存储器100的每位的存储器操作指令模式的信息量设置为3位，可以对存储器100进行自适应控制。
<2.第二实施方式>
在以上实施方式中，3位的操作指令号均等地分配到各个处理内容。在ReRAM装置的研究和开发中，已经致力于减小因为保持力小而请求强设置操作或强重置操作的单元的比例。而且，具有大比例的请求强设置操作或强重置操作的单元的页可以被认为具有低可靠性并且可以用替换页来代替。在这种情况下，当在实际使用的页的范围内考虑时，希望减少请求强设置操作或强重置操作的单元的比例。
因此，在该第二实施方式中，假设强写入操作的发生频率相对较低，并且分配给各个处理内容的码能够延长。而且，信息处理系统的基本配置与第一实施方式相似，且因此省略了配置的具体说明。
[存储器操作指令模式]
图21是示出了根据本公开的第二实施方式的操作指令号的分配示例的图。在该示例中，前提是强写入的发生频率相对较低，并且3位的码被分配给强写入的操作而2位的码被分配给其他操作，即，分配可变长度码。
在该示例中，在没有操作的情况下，“00”被分配为操作指令号码。在进行重置操作的情况下，“01”被分配为操作指令号码。在进行设置操作的情况下，“10”被分配为操作指令号码。在进行强重置操作的情况下，“110”被分配为操作指令号码。在进行强设置操作的情况下，“111”被分配为操作指令号码。
图22是示出了根据本公开的第二实施方式的操作指令号的使用虚拟语言表达的定义示例的图。
行811声明定义的开始。这里，作为“存储器操作指令模式”的参数给出的“处理内容[]”是2176个要素的阵列。通过在行812中的“for”语句，控制对2176个单元的循环处理（loop processing）。通过在行813中的“switch”语句，分类对于单元的处理内容。通过在行814到行818中的“case”语句，输出与各单元操作内容对应的长度和模式码。
已收到进行了上述可变长度编码的“存储器操作指令模式”的存储器100的控制接口120如下地解码可变长度码。即，控制接口120获取“存储器操作指令模式”的前两位。这时，在“00”的情况下输出“0”值，在“01”的情况下输出“1”值并且在“10”的情况下输出“2”值。在前两位是“11”的情况下，进一步获取“存储器操作指令模式”的前一位，并且在额外读出的一位是“0”的情况下输出“3”而在额外读出的一位是“1”的情况下输出“4”。
这里，尽管示出了软件算法，但是可以使用利用桶式移位器的可变长度码的解码方法。
因此，根据本公开的第二实施方式，通过对存储器操作指令模式分配可变长度码，可以减少存储器操作指令模式的大小。
<3.第三实施方式>
在以上实施方式中，示出了在对于单元的操作被限制为包括“没有操作”的五种类型的前提下的示例。然而，存在诸如电压和时间的各种选项作为涉及ReRAM的单元操作的参数。然而，请求使用特定参数的单元的比例低。因此，存在在后一半的存储器操作指令模式中共同描述信息的方法，该信息涉及进行特定操作的单元。
即，前一半的存储器操作指令模式通过2176单元×2位的数据来表现对于所有单元的状态。而且，后一半描述具有“其他操作”的单元的位置信息和详细指示该操作的信息。
[存储器操作指令模式]
图23是示出了根据本公开的第三实施方式的操作指令号的分配示例的图。在该示例中，以2位形成的“00”、“01”和“10”被分配给“没有操作”、“重置操作”和“设置操作”。此外，“11”被分配给进行“其他操作”的单元。
而且，在“其他操作”的情况下，进一步指定了多个选项中的一个。即，在“强重置操作”的情况下分配“0000”，在“强设置操作”的情况下分配“0001”，在“弱重置操作”的情况下分配“0010”并且在“弱设置操作”的情况下分配“0011”。
这里，与在图8中说明的强写入相反，弱重置操作和弱设置操作的意思是进行弱写入。即，在转移到LRS状态时使用低脉冲电压来进行写入的情况下，进入比常规LRS状态更高的电阻状态（在下文中称作“弱LRS”）。而且，在转移到HRS状态时使用低脉冲电压来进行写入的情况下，进入比常规HRS状态更低的电阻状态（在下文中称作“弱HRS”）。
图24是示出了根据本公开的第三实施方式的使用操作指令号的虚拟语言表达的定义示例的图。
行821声明定义的开始。这里，作为“存储器操作指令模式”的参数给出的“处理内容[]”是2176个要素的阵列。在行822中，声明内部变量COUNT并且由值“0”来进行初始化。通过在行823中的“for”语句，控制对2176个单元的第一循环处理。通过在行824中的“switch”语句，分类对于单元的处理内容。通过在行825到827中的“case”语句，输出对于没有操作、重置操作和设置操作的三种情况的编码。通过在行828中的“default”语句，输出对于除这三个情况以外的情况下的操作的编码“11”。而且，内部变量COUNT递增。
通过以上第一循环，输出对于2176个单元的第一信息。内部变量COUNT指示在2176个单元之中的“强重置操作”、“强设置操作”、“弱重置操作”和“弱设置操作”的单元数。
在行831中，输出内部变量COUNT的值。这里，函数int2bin()表示输出第一参数的值作为第二参数的位数的函数。在本示例中，内部变量COUNT的值由16位的二进制数字输出。通过在行832中的“for”语句，控制对2176个单元的第二循环处理。通过在行833中的“if”语句，在除了没有操作、重置操作和设置操作的情况以外的情况下在行834到839中输出信息。在行834中，通过12位的二进制数字来输出单元位置。在行835中，通过“switch”语句，分类对于单元的处理内容。通过在行836到行839中的“case”语句，输出对于强重置操作、强设置操作、弱重置操作或弱设置操作的编码。
因此，根据本公开的第三实施方式，通过收集在后一半的存储器操作指令模式中的其他操作，可以分开例外的处理并且进行管理。
<4.第四实施方式>
在以上实施方式中，使用通过在进行常规设置操作之后再次进行设置操作来实现强操作的装置说明了示例。然而，取决于装置，可能出现装置被连续的设置操作或连续的重置操作破坏的情况。在使用这种装置的情况下，可以应用以下判断和指令。
[存储器操作指令模式]
图25是示出了根据本公开的第四实施方式的在存储器100中的读取数据、写入数据、错误位置信息和处理内容的关系示例的图。当比较该示例和以上在图9中的说明时，它们在位号B5和B6中的处理内容不同。关于其他位号B0到B4以及B7，因为它们与图9中说明的相同，所以省略了它们的说明。
在位号B5的情况下，考虑到原始写入为“1”的单元随时间的变化改变到读取为“0”的状态，但是当连续进行重置操作从而将该单元设置为“1”时，可能引起装置质量问题。因此，一旦通过设置操作将它转移到与“0”对应的电阻值后，由重置操作将它转移到与“1”对应的电阻值来避免对同一单元的连续重置操作。
在位号B6的情况下，考虑到原始写入为“0”的单元随时间的变化改变到读取为“1”的状态，但是当连续进行设置操作从而将该单元设置为“0”时，可能引起装置质量问题。因此，一旦通过重置操作将它转移到与“1”对应的电阻值后，由设置操作将它转移到与“0”对应的电阻值来避免对同一单元的连续设置操作。
图26是示出了根据本公开的第四实施方式的操作指令号的示例的图。在该示例中，在没有操作的情况下，示出“0”（“000”）作为操作指令号。在进行重置操作的情况下，示出“1”（“001”）作为操作指令号。在进行设置操作的情况下，示出“2”（“010”）作为操作指令号。在设置操作之后进行重置操作的情况下，示出“3”（“011”）作为操作指令号。在重置操作之后进行设置操作的情况下，示出“4”（“100”）作为操作指令号。
因此，根据本公开的第四实施方式，即使存储器100使用不适合连续进行设置操作或重置操作的装置，也可以由存储器操作指令模式来进行自适应控制。
本领域中的技术人员应当理解，在所附权利请求及其等同物的范围内可以根据设计需求和其他因素而出现各种变形、组合、子组合和修改。
此外，本技术也可以如下配置。
（1）一种存储控制装置，包括：
存储器状态获取部，获取与写入目标相关联的存储器的存储状态；以及
操作指令生成部，从所获取的存储状态和写入数据生成与所述写入目标相关联的存储器的每单元至少2位的操作指令。
（2）根据（1）所述的存储控制装置，
其中，所述存储器状态获取部包括:
读取处理部，将在与所述写入目标相关联的存储器中存储的数据读出作为读取数据，以及
错误检测部，进行所述读取数据的错误检测并且生成指示检测到错误的位置的错误位置信息，并且
其中，所述存储器状态获取部将所述读取数据和所述错误位置信息获取为所述存储状态。
（3）根据（1）或（2）所述的存储控制装置，其中，所述操作指令包括与在与所述写入目标相关联的存储器中写入的极性和强度的组合相关的指令。
（4）根据（3）所述的存储控制装置，其中，在存储器是可变电阻元件的情况下，所述写入的极性是由所述可变电阻元件中的预定阈值决定的高电阻状态和低电阻状态中的一个，而所述写入的强度是在所述可变电阻元件中的电阻状态的强度。
（5）根据（1）到（4）中的任一项所述的存储控制装置，其中，所述操作指令包括与与所述写入目标相关联的存储器中的不同极性的两次写入相关的指令。
（6）根据（1）到（5）中任一项所述的存储控制装置，其中，所述操作指令生成部通过可变长度码编码操作指令。
（7）一种存储装置，包括：
存储器，包括多个存储器单元；
操作指令获取部，获取与写入目标相关联的所述存储器单元的每单元至少2位的操作指令；以及
控制部，根据所述操作指令在与所述写入目标相关联的存储器单元上进行写入处理。
（8）一种存储装置，包括：
存储器，包括多个存储器单元；
存储器状态获取部，获取与写入目标相关联的所述存储器单元的存储状态；
操作指令生成部，从所获取的存储状态和写入数据生成与所述写入目标相关联的存储器单元的每单元至少2位的操作指令；以及
控制部，根据所述操作指令对与所述写入目标相关联的存储器单元进行写入处理。
（9）一种存储控制方法，包括：
存储器状态获取操作，获取与写入目标相关联的存储器的存储状态；以及
操作指令生成操作，从所获取的存储状态和写入数据生成与所述写入目标相关联的存储器的每单元至少2位的操作指令。
本公开包含的主题涉及2012年7月18日向日本专利局提交的日本在先专利申请JP2012-159688号中公开的内容，其全部内容通过引用结合于此。

Claims (10)

1.一种存储控制装置，包括：
存储器状态获取部，获取与写入目标相关联的存储器的存储状态；以及
操作指令生成部，从所获取的存储状态和写入数据生成与所述写入目标相关联的存储器的每单元至少2位的操作指令。
2.根据权利要求1所述的存储控制装置，
其中，所述存储器状态获取部包括：
读取处理部，将在与所述写入目标相关联的存储器中存储的数据读出作为读取数据，以及
错误检测部，进行所述读取数据的错误检测并且生成指示检测到错误的位置的错误位置信息，并且
其中，所述存储器状态获取部将所述读取数据和所述错误位置信息获取作为所述存储状态。
3.根据权利要求1所述的存储控制装置，其中，所述操作指令包括有关在与所述写入目标相关联的存储器中写入的极性和强度的组合的指令。
4.根据权利要求3所述的存储控制装置，其中，在所述存储器是可变电阻元件的情况下，所述写入的极性是由所述可变电阻元件中的预定阈值决定的高电阻状态和低电阻状态之一，而所述写入的强度是在所述可变电阻元件中的电阻状态的强度。
5.根据权利要求1所述的存储控制装置，其中，所述操作指令包括关于与所述写入目标相关联的存储器中的不同极性的两次写入的指令。
6.根据权利要求1所述的存储控制装置，其中，所述操作指令生成部通过可变长度码来编码所述操作指令。
7.一种存储装置，包括：
存储器，包括多个存储器单元；
操作指令获取部，获取与写入目标相关联的所述存储器单元的每单元至少2位的操作指令；以及
控制部，根据所述操作指令对与所述写入目标相关联的所述存储器单元进行写入处理。
8.一种存储装置，包括：
存储器，包括多个存储器单元；
存储器状态获取部，获取与写入目标相关联的所述存储器单元的存储状态；
操作指令生成部，从所获取的存储状态和写入数据生成与所述写入目标相关联的存储器单元的每单元至少2位的操作指令；以及
控制部，根据所述操作指令对与所述写入目标相关联的所述存储器单元进行写入处理。
9.一种存储控制方法，包括：
存储器状态获取操作，获取与写入目标相关联的存储器的存储状态；以及
操作指令生成操作，从所获取的存储状态和写入数据生成与所述写入目标相关联的存储器的每单元至少2位的操作指令。
10.根据权利要求9所述的存储控制方法，其中，所述操作指令包括有关在与所述写入目标相关联的存储器中写入的极性和强度的组合的指令。
CN201310291555.1A 2012-07-18 2013-07-11 存储控制装置、存储装置及其处理方法 Pending CN103577341A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012159688A JP2014022004A (ja) 2012-07-18 2012-07-18 記憶制御装置、記憶装置、および、それらにおける処理方法
JP2012-159688 2012-07-18

Publications (1)

Publication Number Publication Date
CN103577341A true CN103577341A (zh) 2014-02-12

Family

ID=49947558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310291555.1A Pending CN103577341A (zh) 2012-07-18 2013-07-11 存储控制装置、存储装置及其处理方法

Country Status (3)

Country Link
US (1) US20140025907A1 (zh)
JP (1) JP2014022004A (zh)
CN (1) CN103577341A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110870286A (zh) * 2018-06-28 2020-03-06 华为技术有限公司 容错处理的方法、装置和服务器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10579290B2 (en) * 2016-03-23 2020-03-03 Winbond Electronics Corp. Option code providing circuit and providing method thereof
JP6612392B1 (ja) 2018-06-08 2019-11-27 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
JP2021103600A (ja) * 2019-12-25 2021-07-15 ソニーセミコンダクタソリューションズ株式会社 記憶装置、記憶制御装置、および、記憶装置の制御方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110870286A (zh) * 2018-06-28 2020-03-06 华为技术有限公司 容错处理的方法、装置和服务器
CN110870286B (zh) * 2018-06-28 2021-07-09 华为技术有限公司 容错处理的方法、装置和服务器
US11231983B2 (en) 2018-06-28 2022-01-25 Huawei Technologies Co., Ltd. Fault tolerance processing method, apparatus, and server

Also Published As

Publication number Publication date
US20140025907A1 (en) 2014-01-23
JP2014022004A (ja) 2014-02-03

Similar Documents

Publication Publication Date Title
KR102435181B1 (ko) 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR102219451B1 (ko) 스토리지 컨트롤러, 이의 동작 방법 및 이를 포함하는 솔리드 스테이트 디스크
CN106297895A (zh) 纠错电路、半导体存储器装置及其控制方法
KR20160024472A (ko) 반도체 메모리 장치, 이의 에러 정정 방법 및 이를 포함하는 메모리 시스템
CN103377139A (zh) 存储控制装置、存储器系统、信息处理系统及存储控制方法
US9582224B2 (en) Memory control circuit unit, memory storage apparatus and data accessing method
JP6891817B2 (ja) メモリコントローラ、メモリシステム、および、メモリコントローラの制御方法
US11282564B1 (en) Selective wordline scans based on a data state metric
US10902928B2 (en) Memory system, operation method thereof, and nonvolatile memory device
CN104040634A (zh) 存储控制装置、存储装置、信息处理系统及其处理方法
KR20170060263A (ko) 반도체 메모리 장치 및 이의 동작 방법
CN114078522A (zh) 非易失性存储器装置
US11810627B2 (en) Selective read disturb sampling
CN103577341A (zh) 存储控制装置、存储装置及其处理方法
KR20180000593A (ko) 데이터의 오류를 정정하는 방법 및 이를 이용하는 반도체장치
CN107408412A (zh) 存储器装置及存储器系统
US10186302B2 (en) Semiconductor systems performing double-write operations and methods of operating the same
US20150234741A1 (en) Command Execution Using Existing Address Information
CN103377098A (zh) 存储控制设备、存储器系统、信息处理系统和存储控制方法
KR20130102397A (ko) 플래시 메모리 및 플래시 메모리에서의 리드 방법
CN103530238A (zh) 存储控制设备、存储设备、信息处理系统及其处理方法
US20220066921A1 (en) Nonvolatile memory, memory system, and control method of nonvolatile memory
WO2017010147A1 (ja) 不揮発メモリ、メモリコントローラ、記憶装置、情報処理システムおよび不揮発メモリの制御方法
KR20180055148A (ko) 반도체장치 및 반도체시스템
WO2021131234A1 (ja) 記憶装置、記憶制御装置、および、記憶装置の制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140212