JP5929790B2 - 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法 - Google Patents
記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法 Download PDFInfo
- Publication number
- JP5929790B2 JP5929790B2 JP2013048776A JP2013048776A JP5929790B2 JP 5929790 B2 JP5929790 B2 JP 5929790B2 JP 2013048776 A JP2013048776 A JP 2013048776A JP 2013048776 A JP2013048776 A JP 2013048776A JP 5929790 B2 JP5929790 B2 JP 5929790B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- conversion
- conversion candidate
- data
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
Description
本技術は、記憶制御装置に関する。詳しくは、不揮発性メモリのための記憶制御装置、記憶装置、情報処理システム、および、これらにおける処理方法ならびに当該方法をコンピュータに実行させるプログラムに関する。
情報処理システムにおいては、ワークメモリとしてＤＲＡＭ（Dynamic Random Access Memory）等が用いられる。このＤＲＡＭは、通常、揮発性メモリであり、電源の供給が停止するとその記憶内容は消失する。一方、近年、不揮発性メモリ（ＮＶＭ：Non-Volatile Memory）が用いられるようになっている。この不揮発性メモリとしては、大きなサイズを単位としたデータアクセスに対応したフラッシュメモリと、小さな単位での高速なランダムアクセスが可能な不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ：Non-Volatile RAM）とに大別される。ここで、フラッシュメモリの代表例としては、ＮＡＮＤ型フラッシュメモリが挙げられる。一方、不揮発性ランダムアクセスメモリの例としては、ＲｅＲＡＭ（Resistance RAM）、ＰＣＲＡＭ（Phase-Change RAM）、ＭＲＡＭ（Magnetoresistive RAM）などが挙げられる。
ＲｅＲＡＭは、可変抵抗素子を用いた不揮発性メモリであり、データの書込みに先立ってブロック単位で消去を行う必要がなく、必要ページのみを直接書き換えることが可能である。この点で、浮遊ゲートの電化蓄積量による閾値をデータとして記憶するＮＡＮＤフラッシュメモリ等とは異なっている。可変抵抗素子は、高抵抗状態（ＨＲＳ：High Resistive State）と低抵抗状態（ＬＲＳ：Low Resistive State）の２状態で１ビットの情報を記録することができる。ＲｅＲＡＭのような不揮発性メモリでは、書込みを行う前のデータが一旦プレリードされ、そのプレリードデータとライトデータとを比較することにより、必要なビットのみについて状態の遷移が行われる。この状態の遷移の際には消費電流が発生するため、なるべく遷移するビット数は小さい方が望ましい。そのため、例えば、書換えビット数が過半数の場合には書込みデータの各ビットを反転させるようにして、書換えビット数を抑制する半導体記憶システムが提案されている（例えば、特許文献１参照。）。
上述の従来技術では、書換えビット数が過半数か否かによって書込みデータの反転または非反転を制御している。しかしながら、ＲｅＲＡＭのような不揮発性メモリでは、高抵抗状態から低抵抗状態への遷移と低抵抗状態から高抵抗状態への遷移とのそれぞれにおいて消費電流の上限が規定されており、単に遷移ビット数に着目しただけでは不十分となるおそれがある。
本技術はこのような状況に鑑みて生み出されたものであり、状態遷移に伴う消費電流を考慮したメモリ書込み制御を行うことを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、ビット毎に第１の値または第２の値の何れか一方の値を保持するメモリセルアレイの所定のデータ領域について、ライト処理に先立ってライト対象のデータ領域からプレリードデータを読み出すプレリード処理部と、上記プレリードデータから上記ライト処理の対象データとなるライトデータの第１の変換候補または第２の変換候補の何れに遷移させるかを選択する際に、上記第１の変換候補へ遷移させる場合の上記第１の値から上記第２の値への遷移ビット数および上記第２の値から上記第１の値への遷移ビット数の大きい方の値に基づいて上記第１の変換候補または上記第２の変換候補の何れを選択すべきかを判定結果として生成する変換判定部と、上記判定結果に応じて上記第１の変換候補または上記第２の変換候補の何れかを選択するとともに、何れが選択されたのかを選択情報として出力する変換制御部とを具備する記憶制御装置およびその方法である。これにより、ライトデータの一方の変換候補における消費電力のワーストケースに着目して、何れかの変換候補を選択して、選択情報として出力するという作用をもたらす。
また、本技術の第２の側面は、ビット毎に第１の値または第２の値の何れか一方の値を保持するメモリセルアレイの所定のデータ領域について、ライト処理に先立ってライト対象のデータ領域からプレリードデータを読み出すプレリード処理部と、上記プレリードデータから上記ライト処理の対象データとなるライトデータの第１の変換候補へ遷移させる場合の上記第１の値から上記第２の値への遷移ビット数および上記第２の値から上記第１の値への遷移ビット数の大きい方と、上記プレリードデータから上記ライトデータの第２の変換候補へ遷移させる場合の上記第１の値から上記第２の値への遷移ビット数および上記第２の値から上記第１の値への遷移ビット数の大きい方とを比較して、上記第１の変換候補または上記第２の変換候補の何れを選択すべきかについて上記比較対象の遷移ビット数が小さくなる方を判定結果として生成する変換判定部と、上記判定結果に応じて上記第１の変換候補または上記第２の変換候補の何れかを選択するとともに、何れが選択されたのかを選択情報として出力する変換制御部とを具備する記憶制御装置およびその方法である。これにより、ライトデータの第１の変換候補および第２の変換候補のそれぞれにおける消費電力のワーストケースに着目して、消費電力が少ない方を選択情報として出力するという作用をもたらす。
また、この第２の側面において、上記変換判定部は、上記プレリードデータと上記第１の変換候補および上記第２の変換候補とにおける上記第１の値から第２の値への遷移または上記第１の値から第２の値への遷移の組合せを対応するビット毎に検出する検出器と、上記組合せの各々について検出されたビット数を計数するカウンタと、上記第１の変換候補および上記第２の変換候補の各々について上記第１の値から上記第２の値への遷移ビット数と上記第２の値から上記第１の値への遷移ビット数とのうち大きい方を選択する選択器と、上記第１の変換候補および上記第２の変換候補の各々について選択された遷移ビット数を比較して、上記第１の変換候補または上記第２の変換候補の何れかを選択すべきかについて上記比較対象の遷移ビット数が小さくなる方を上記判定結果とする比較器とを備えるようにしてもよい。
また、この第２の側面において、上記ライトデータおよび上記選択情報を保持するライトバッファをさらに具備し、上記変換制御部は、上記判定結果に従って上記ライトバッファに保持されているライトデータを上記第１の変換候補または上記第２の変換候補の何れかに変換させるとともに何れに変換されたのかを上記選択情報として上記ライトバッファに保持させるようにしてもよい。
また、この第２の側面において、上記第１の変換候補は上記ライトバッファと所定の値との排他的論理和演算により得られる値であり、上記第２の変換候補は上記ライトバッファと上記所定の値の反転値との排他的論理和演算により得られる値であってもよい。
また、この第２の側面において、上記第１の変換候補は上記ライトバッファと所定の値との排他的論理和演算により得られる値に対して所定のビットシフト操作またはビット入れ換え操作の何れか一方の操作もしくはそれら操作の組合せを施したものであり、上記第２の変換候補は上記ライトバッファと上記所定の値の反転値との排他的論理和演算により得られる値に対して上記所定のビットシフト操作またはビット入れ換え操作の何れか一方の操作もしくはそれら操作の組合せを施したものであってもよい。
また、この第２の側面において、上記第１の変換候補は上記ライトバッファと同じ値であり、上記第２の変換候補は上記ライトバッファの反転値であってもよい。
また、この第２の側面において、上記第１の変換候補および上記第２の変換候補は、上記プレリードデータから上記第１の変換候補へ遷移させる場合の上記第１の値から上記第２の値への遷移ビット数および上記第２の値から上記第１の値への遷移ビット数の大きい方と、上記プレリードデータから上記第２の変換候補へ遷移させる場合の上記第１の値から上記第２の値への遷移ビット数および上記第２の値から上記第１の値への遷移ビット数の大きい方との何れか一方は上記ライトデータの全ビット長の半分以下になるように決定されてもよい。
また、本技術の第３の側面は、ビット毎に第１の値または第２の値の何れか一方の値を保持するメモリセルアレイの所定のデータ領域について、ライト処理に先立ってライト対象のデータ領域からプレリードデータを読み出すプレリード処理部と、上記プレリードデータから上記ライト処理の対象データとなるライトデータの第１の変換候補または第２の変換候補の何れに遷移させるかを選択する際に、上記第１の変換候補へ遷移させる場合の上記第１の値から上記第２の値への遷移ビット数および上記第２の値から上記第１の値への遷移ビット数の大きい方と上記ライトデータの全ビット長の半分とを比較して、上記比較対象の遷移ビット数が上記ライトデータの全ビット長の半分よりも小さい場合には上記第１の変換候補を選択し、それ以外の場合には上記第２の変換候補を選択すべき旨を判定結果として生成する変換判定部と、上記判定結果に応じて上記第１の変換候補または上記第２の変換候補の何れかを選択するとともに、何れが選択されたのかを選択情報として出力する変換制御部とを具備する記憶制御装置およびその方法である。これにより、ライトデータの第１の変換候補および第２の変換候補のそれぞれにおける消費電力のワーストケースに着目して、消費電力が半分以下になる方を選択情報として出力するという作用をもたらす。
また、本技術の第４の側面は、ビット毎に第１の値または第２の値の何れか一方の値を保持するメモリセルアレイと、上記メモリセルアレイの所定のデータ領域について、ライト処理に先立ってライト対象のデータ領域からプレリードデータを読み出すプレリード処理部と、上記プレリードデータから上記ライト処理の対象データとなるライトデータの第１の変換候補または第２の変換候補の何れに遷移させるかを選択する際に、上記第１の変換候補へ遷移させる場合の上記第１の値から上記第２の値への遷移ビット数および上記第２の値から上記第１の値への遷移ビット数の大きい方の値に基づいて上記第１の変換候補または上記第２の変換候補の何れを選択すべきかを判定結果として生成する変換判定部と、上記判定結果に応じて上記第１の変換候補または上記第２の変換候補の何れかを選択するとともに、何れが選択されたのかを選択情報として出力する変換制御部とを具備する記憶装置およびその方法である。これにより、ライトデータの一方の変換候補における消費電力のワーストケースに着目して、何れかの変換候補を選択して、ライトデータを記憶するという作用をもたらす。
なお、この第４の側面において、上記メモリセルアレイは可変抵抗素子であってもよい。
また、本技術の第５の側面は、ビット毎に第１の値または第２の値の何れか一方の値を保持するメモリセルアレイと、上記メモリセルアレイの所定のデータ領域について、ライト処理に先立ってライト対象のデータ領域からプレリードデータを読み出すプレリード処理部と、上記プレリードデータから上記ライト処理の対象データとなるライトデータの第１の変換候補または第２の変換候補の何れに遷移させるかを選択する際に、上記第１の変換候補へ遷移させる場合の上記第１の値から上記第２の値への遷移ビット数および上記第２の値から上記第１の値への遷移ビット数の大きい方の値に基づいて上記第１の変換候補または上記第２の変換候補の何れを選択すべきかを判定結果として生成する変換判定部と、上記判定結果に応じて上記第１の変換候補または上記第２の変換候補の何れかを選択するとともに、何れが選択されたのかを選択情報として出力する変換制御部と、上記メモリアレイに対するリードコマンドまたはライトコマンドを発行するホストコンピュータとを具備する情報処理システムおよびその方法である。これにより、ライトコマンドが発行された際、ライトデータの一方の変換候補における消費電力のワーストケースに着目して、何れかの変換候補を選択して、ライトデータを記憶するという作用をもたらす。
本技術によれば、状態遷移に伴う消費電流を考慮したメモリ書込み制御を行うことができるという優れた効果を奏し得る。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（不揮発性メモリにおける反転制御の例）
２．第２の実施の形態（メモリコントローラにおける反転制御の例）
３．第３の実施の形態（不揮発性メモリにおける変換制御の例）
１．第１の実施の形態（不揮発性メモリにおける反転制御の例）
２．第２の実施の形態（メモリコントローラにおける反転制御の例）
３．第３の実施の形態（不揮発性メモリにおける変換制御の例）
＜１．第１の実施の形態＞
［情報処理システムの構成］
図１は、本技術の実施の形態における情報処理システムの全体構成例を示す図である。この情報処理システムは、プロセッサ１１０と、ＤＲＡＭ１２０と、不揮発性メモリ（ＮＶＭ）３００と、メモリコントローラ２００とを備えている。不揮発性メモリ３００およびメモリコントローラ２００は、メモリモジュール４００を構成する。メモリモジュール４００は、特許請求の範囲に記載の記憶装置の一例である。また、プロセッサ１１０は、特許請求の範囲に記載のホストコンピュータの一例である。
［情報処理システムの構成］
図１は、本技術の実施の形態における情報処理システムの全体構成例を示す図である。この情報処理システムは、プロセッサ１１０と、ＤＲＡＭ１２０と、不揮発性メモリ（ＮＶＭ）３００と、メモリコントローラ２００とを備えている。不揮発性メモリ３００およびメモリコントローラ２００は、メモリモジュール４００を構成する。メモリモジュール４００は、特許請求の範囲に記載の記憶装置の一例である。また、プロセッサ１１０は、特許請求の範囲に記載のホストコンピュータの一例である。
プロセッサ１１０は、各種プログラムを実行することにより情報処理を遂行する処理装置である。このプロセッサ１１０は、ＤＲＡＭ１２０における記憶領域をワーク領域として、データのロードまたはストアを繰り返すことによりプログラムを実行する。また、このプロセッサ１１０は、メモリコントローラ２００を介してＮＶＭ３００に記憶されている各データに対してアクセスを行う。
ＤＲＡＭ１２０は、プロセッサ１１０の主記憶装置として機能する揮発性のメモリである。このＤＲＡＭ１２０は、プロセッサ１１０におけるプログラムの実行に必要なデータを記憶する。
不揮発性メモリ３００は、プロセッサ１１０の補助記憶装置として機能する不揮発性のメモリである。この不揮発性メモリ３００は、メモリコントローラ２００の制御によりアクセスされる。この不揮発性メモリ３００は、フラッシュメモリにより構成されてもよく、不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）により構成されてもよい。この不揮発性メモリ３００は、ＳｎＤ（Store and Download）モデルおよびＸＩＰ（eXecute In Plane）モデルの何れにも適用することができる。ＳｎＤモデルでは、不揮発性メモリ３００上のデータはＤＲＡＭ１２０を介してプロセッサ１１０からアクセスされる。したがって、不揮発性メモリ３００上のデータは一旦ＤＲＡＭ１２０に転送されることによりメモリ空間としてアクセス可能となる。一方、ＸＩＰモデルでは、不揮発性メモリ３００に記憶されているデータはそのままプロセッサ１１０のメモリ空間としてアクセス可能である。このＸＩＰモデルの場合、ＤＲＡＭ１２０の役割を不揮発性メモリ３００に持たせ、ＤＲＡＭ１２０自体を省いて構成してもよい。
メモリコントローラ２００は、不揮発性メモリ３００を制御するものであり、プロセッサ１１０と不揮発性メモリ３００とを接続する。このメモリコントローラ２００は不揮発性メモリ３００との間でデータ転送するためのデータバッファを備える。このデータバッファはメモリコントローラ２００の外付けメモリデバイスとして実現してもよく、また、内蔵メモリとして実現してもよい。なお、メモリコントローラ２００は、特許請求の範囲に記載の記憶制御装置の一例である。
［不揮発性メモリの構成］
図２は、本技術の第１の実施の形態における不揮発性メモリ３００の構成例を示す図である。この不揮発性メモリ３００は、メモリセルアレイ３１０と、制御部３２０と、ライトバッファ３３０と、リードバッファ３４０と、論理評価部３５０と、反転判定部３６０と、反転制御部３７０と、外部インターフェース（Ｉ／Ｆ）３９０とを備えている。
図２は、本技術の第１の実施の形態における不揮発性メモリ３００の構成例を示す図である。この不揮発性メモリ３００は、メモリセルアレイ３１０と、制御部３２０と、ライトバッファ３３０と、リードバッファ３４０と、論理評価部３５０と、反転判定部３６０と、反転制御部３７０と、外部インターフェース（Ｉ／Ｆ）３９０とを備えている。
メモリセルアレイ３１０は、ビット毎に所定の状態を保持するメモリセルアレイを格子状に並べたものである。メモリセルアレイ３１０のメモリセルアレイは可変抵抗素子により構成される抵抗変化型メモリである。可変抵抗素子は、高抵抗状態（ＨＲＳ：High Resistive State）と低抵抗状態（ＬＲＳ：Low Resistive State）の２状態で１ビットの情報を記録することができる。各抵抗状態で「０」または「１」の何れの状態に対応させるかは任意であるが、以下ではＨＲＳの論理状態を「１」、ＬＲＳの論理状態を「０」として説明する。
メモリセルアレイ３１０は複数のページから構成される。各ページ内には、データ３１１および反転フラグ３１２が記憶される。データ３１１は、１ワード分のデータとして例えば３２ビットのデータを想定する。反転フラグ３１２は、対応するデータ３１１がメモリセルアレイ３１０内で反転された状態で記憶されているか否かを示す。この反転フラグ３１２についても、「０」または「１」の何れの状態に対応させるかは任意である。例えば、データ３１１が反転されていない状態で記憶されていれば反転フラグ３１２は「０」にクリアされ、データ３１１が反転された状態で記憶されていれば反転フラグ３１２は「１」にアサートされるものとすることができる。この反転フラグ３１２は、特許請求の範囲に記載の選択情報の一例である。なお、この反転フラグ３１２は、論理的には１つのデータ３１１に対応して１ビットの反転フラグ３１２があれば足りるが、信頼度を向上させるために複数ビットを備えるようにしてもよい。
制御部３２０は、不揮発性メモリ３００内の各ブロックを制御するコントローラである。この制御部３２０は、信号線３９９を介して外部Ｉ／Ｆ３９０からコマンドおよびアドレスを受け取り、信号線３２９によってメモリセルアレイ３１０に制御信号を出力する。
ライトバッファ３３０は、メモリセルアレイ３１０に対するライトデータを保持するバッファである。このライトバッファ３３０は、信号線３９８を介して外部Ｉ／Ｆ３９０からライトデータを受け取り、信号線３３９を介してメモリセルアレイ３１０にライトデータを出力する。このライトバッファ３３０に保持されているライトデータは信号線３３５を介して論理評価部３５０および反転判定部３６０に供給される。このライトバッファ３３０は、データ自体に加えて、メモリセルアレイ３１０と同様に反転フラグを保持する。反転制御部３７０からの指示により、ライトバッファ３３０は保持しているライトデータを反転させるとともに、その反転フラグを例えば「１」にアサートする。
リードバッファ３４０は、メモリセルアレイ３１０から読み出されたリードデータを保持するバッファである。このリードバッファ３４０は、信号線３１９を介してメモリセルアレイ３１０からリードデータを受け取り、信号線３４９を介して外部Ｉ／Ｆ３９０にリードデータを出力する。このリードバッファ３４０に保持されているリードデータは信号線３４５を介して論理評価部３５０および反転判定部３６０に供給される。このリードバッファ３４０は、データ自体に加えて、メモリセルアレイ３１０と同様に反転フラグを保持する。反転制御部３７０からの指示により、リードバッファ３４０は保持しているリードデータを反転させるとともに、その反転フラグを「１」にアサートする。ただし、この反転動作は、プレリードの際には行われない。なお、リードバッファ３４０は、特許請求の範囲に記載のプレリード処理部の一例である。
論理評価部３５０は、リードバッファ３４０に保持されているリードデータとライトバッファ３３０に保持されているライトデータとを比較することにより、メモリセルアレイ３１０に対するセットパターンおよびリセットパターンを生成するものである。ライトバッファ３３０に保持されているライトデータはライト処理の対象となるデータである。リードバッファ３４０に保持されているリードデータは、ライトアドレスに記憶されていたデータをライト処理に先立って読み出したプレリードデータである。セットパターンは、データにおける各ビットについて、ＨＲＳからＬＲＳに遷移させるビットのみを例えば「１」にセットしたビットパターンである。リセットパターンは、データにおける各ビットについて、ＬＲＳからＨＲＳに遷移させるビットのみを例えば「１」にセットしたビットパターンである。
反転判定部３６０は、リードバッファ３４０に保持されているリードデータとライトバッファ３３０に保持されているライトデータとを比較することにより、ライトバッファ３３０に保持されているライトデータを反転すべきか否かを判定するものである。この反転判定部３６０による判定結果は、信号線３６９を介して反転制御部３７０に出力される。なお、この反転判定部３６０は、特許請求の範囲に記載の変換判定部の一例である。この反転判定部３６０における処理内容については後述する。
反転制御部３７０は、反転判定部３６０による判定結果に従って、ライトバッファ３３０またはリードバッファ３４０に対して、保持しているデータを反転させるように信号線３７９を介して指示する。なお、反転制御部３７０は、特許請求の範囲に記載の反転制御部または変換制御部の一例である。
外部Ｉ／Ｆ３９０は、メモリコントローラ２００との間のやりとりを行うためのインターフェースである。
［可変抵抗素子の状態遷移］
図３は、可変抵抗素子のセット動作を説明するための図である。上述のように、可変抵抗素子は高抵抗状態（ＨＲＳ）および低抵抗状態（ＬＲＳ）の２状態の何れかの状態となる。横軸を抵抗値、縦軸を相対的な累積ビット数とすると、抵抗値の低い部分と高い部分に分布が分かれる。抵抗値の低い部分がＬＲＳ、抵抗値の高い部分をＨＲＳである。この図のように、ＨＲＳからＬＲＳに状態を遷移させる動作をセット動作という。この場合、セット動作を行った後に、そのセット動作が正常に完了したか否かを検証するためには、両分布の中央よりも低抵抗側に設けられたセット検証閾値Ｒ＿ｖｅｒｉｆｙ（ｓｅｔ）が用いられる。この検証に失敗した場合には、再度セット動作が試みられる。
図３は、可変抵抗素子のセット動作を説明するための図である。上述のように、可変抵抗素子は高抵抗状態（ＨＲＳ）および低抵抗状態（ＬＲＳ）の２状態の何れかの状態となる。横軸を抵抗値、縦軸を相対的な累積ビット数とすると、抵抗値の低い部分と高い部分に分布が分かれる。抵抗値の低い部分がＬＲＳ、抵抗値の高い部分をＨＲＳである。この図のように、ＨＲＳからＬＲＳに状態を遷移させる動作をセット動作という。この場合、セット動作を行った後に、そのセット動作が正常に完了したか否かを検証するためには、両分布の中央よりも低抵抗側に設けられたセット検証閾値Ｒ＿ｖｅｒｉｆｙ（ｓｅｔ）が用いられる。この検証に失敗した場合には、再度セット動作が試みられる。
図４は、可変抵抗素子のリセット動作を説明するための図である。この図のように、ＬＲＳからＨＲＳに状態を遷移させる動作をリセット動作という。この場合、リセット動作を行った後に、そのリセット動作が正常に完了したか否かを検証するためには、両分布の中央よりも高抵抗側に設けられたリセット検証閾値Ｒ＿ｖｅｒｉｆｙ（ｒｅｓｅｔ）が用いられる。この検証に失敗した場合には、再度リセット動作が試みられる。
［反転判定部の構成］
図５は、本技術の実施の形態における反転判定部３６０の一構成例を示す図である。この反転判定部３６０には、リードバッファ３４０に保持されているリードデータ（プレリードデータ）が信号線３４５を介して入力され、ライトバッファ３３０に保持されているライトデータが信号線３３５を介して入力される。ここでは、プレリードデータおよびライトデータの対応するビットがそれぞれ１ビットずつ順に入力されることを想定している。ただし、複数ビットを並列に入力して、まとめてカウントするようにしてもよい。例えば、３２ビットのライトデータと３２ビットのプレリードデータをまとめて入力して３２ビットのパターンを生成し、そのうち「１」となっているビットをカウントするようにしてもよい。この反転判定部３６０は、論理ゲート６１１乃至６１４と、カウンタ６２１乃至６２４と、選択器６３１および６３２と、比較器６４１とを備えている。なお、論理ゲート６１１乃至６１４は、特許請求の範囲に記載の検出器の一例である。
図５は、本技術の実施の形態における反転判定部３６０の一構成例を示す図である。この反転判定部３６０には、リードバッファ３４０に保持されているリードデータ（プレリードデータ）が信号線３４５を介して入力され、ライトバッファ３３０に保持されているライトデータが信号線３３５を介して入力される。ここでは、プレリードデータおよびライトデータの対応するビットがそれぞれ１ビットずつ順に入力されることを想定している。ただし、複数ビットを並列に入力して、まとめてカウントするようにしてもよい。例えば、３２ビットのライトデータと３２ビットのプレリードデータをまとめて入力して３２ビットのパターンを生成し、そのうち「１」となっているビットをカウントするようにしてもよい。この反転判定部３６０は、論理ゲート６１１乃至６１４と、カウンタ６２１乃至６２４と、選択器６３１および６３２と、比較器６４１とを備えている。なお、論理ゲート６１１乃至６１４は、特許請求の範囲に記載の検出器の一例である。
論理ゲート６１１は、プレリードデータからライトデータへの遷移が「１」から「０」、すなわちライトデータ非反転時のセット対象となるビットを検出するものである。カウンタ６２１は、論理ゲート６１１により検出されたビット数を計数するものである。このカウンタ６２１により計数された値ｎ１０は、非反転時のセット対象となるビット数を表す。
論理ゲート６１２は、プレリードデータからライトデータへの遷移が「０」から「１」、すなわちライトデータ非反転時のリセット対象となるビットを検出するものである。カウンタ６２２は、論理ゲート６１２により検出されたビット数を計数するものである。このカウンタ６２２により計数された値ｎ０１は、非反転時のリセット対象となるビット数を表す。
論理ゲート６１３は、プレリードデータからライトデータへの遷移が「１」から「１」、すなわちライトデータ反転時のセット対象となるビットを検出するものである。カウンタ６２３は、論理ゲート６１３により検出されたビット数を計数するものである。このカウンタ６２３により計数された値ｎ１１は、反転時のセット対象となるビット数を表す。
論理ゲート６１４は、プレリードデータからライトデータへの遷移が「０」から「０」、すなわちライトデータ反転時のリセット対象となるビットを検出するものである。カウンタ６２４は、論理ゲート６１４により検出されたビット数を計数するものである。このカウンタ６２４により計数された値ｎ００は、反転時のリセット対象となるビット数を表す。
選択器６３１は、カウンタ６２１の出力ｎ１０とカウンタ６２２の出力ｎ０１のうち、値が大きい方を選択するものである。すなわち、この選択器６３１は、ライトデータ非反転時のセットのための遷移ビット数とリセットのための遷移ビット数のうち、ビット数の多い方を出力する。
選択器６３２は、カウンタ６２３の出力ｎ１１とカウンタ６２４の出力ｎ００のうち、値が大きい方を選択するものである。すなわち、この選択器６３２は、ライトデータ反転時のセットのための遷移ビット数とリセットのための遷移ビット数のうち、ビット数の多い方を出力する。
比較器６４１は、選択器６３１の出力と選択器６３２の出力とを比較して、小さい方を判定結果として信号線３６９を介して出力するものである。すなわち、この比較器６４１は、選択器６３１の出力の方が小さい場合にはライトデータを反転すべきでない旨を判定結果とし、選択器６３２の出力の方が小さい場合にはライトデータを反転すべき旨を判定結果とする。両者の出力が等しい場合には何れを判定結果としてもよい。
［具体例］
図６は、本技術の実施の形態における具体的な適用例を示す図である。プレリードデータとして「０ｘＦＦＦＦＦＣ００」（「０ｘ」は、それに続く数字が１６進数であることを意味する。以下同様）、ライトデータとして「０ｘＦＦ８００２００」が与えられた例を想定する。
図６は、本技術の実施の形態における具体的な適用例を示す図である。プレリードデータとして「０ｘＦＦＦＦＦＣ００」（「０ｘ」は、それに続く数字が１６進数であることを意味する。以下同様）、ライトデータとして「０ｘＦＦ８００２００」が与えられた例を想定する。
ここで、３２ビットのうちの対応するビットをそれぞれ比較すると、ライトデータ非反転時およびライトデータ反転時のそれぞれについて、セットパターンおよびリセットパターンが得られる。すなわち、論理ゲート６１１の出力としてライトデータ非反転時のセットパターンが得られ、論理ゲート６１２の出力としてライトデータ非反転時のリセットパターンが得られる。また、論理ゲート６１３の出力としてライトデータ反転時のセットパターンが得られ、論理ゲート６１４の出力としてライトデータ反転時のリセットパターンが得られる。
その結果、この例では、非反転時のセットの遷移ビット数ｎ１０は「１３」、非反転時のリセットの遷移ビット数ｎ０１は「１」、反転時のセットの遷移ビット数ｎ１１は「９」、反転時のリセットの遷移ビット数ｎ００は「９」となる。
ライトデータ非反転時には、セットの遷移ビット数ｎ１０の方が大きいため、選択器６３１は「１３」を選択する。ライトデータ反転時には、両者の遷移ビット数が等しいため、選択器６３２は「９」を選択する。この場合、選択器６３２からの出力の方が小さいため、比較器６４１はライトデータを反転すべき旨を判定結果とする。
ちなみに、もし従来技術のようにセットとリセットを区別することなく遷移ビット数を比較した場合、非反転時の遷移ビット数の合計は「１４」、反転時の遷移ビット数の合計は「１８」となるため、ライトデータを反転すべきでない旨の判定がされてしまう。これに対し、本技術の実施の形態では、セットとリセットを区別して遷移ビット数を判断するため、状態遷移に伴う消費電流を考慮して適切な判定を行うことができる。
［不揮発性メモリの動作］
図７は、本技術の第１の実施の形態における不揮発性メモリ３００のライト処理手順の一例を示す流れ図である。
図７は、本技術の第１の実施の形態における不揮発性メモリ３００のライト処理手順の一例を示す流れ図である。
プロセッサ１１０からライトコマンドが発行されると、ライトバッファ３３０にライトデータが保持される（ステップＳ９１１）。また、ライトアドレスが示すメモリセルアレイ３１０のページからリードデータおよび反転フラグがプレリードデータとして読み出されて、リードバッファ３４０に保持される（ステップＳ９１２）。なお、これらライトデータの取得およびプレリード処理は逆の順序で行ってもよい。
反転判定部３６０は、ライトバッファ３３０に保持されたライトデータとリードバッファ３４０に保持されたプレリードデータとから、ライトバッファ３３０のライトデータを反転すべきか否かを判定する（ステップＳ９２０）。その結果、反転すべき旨の判定がされた場合には（ステップＳ９１３：Ｙｅｓ）、ライトバッファ３３０においてライトデータが反転されるとともに、その反転フラグがアサートされる（ステップＳ９１４）。この場合、論理評価部３５０では、反転時のセットパターンおよびリセットパターンが生成される（ステップＳ９１５）。一方、反転すべきでない旨の判定がされた場合には（ステップＳ９１３：Ｎｏ）、ライトデータの反転はされずに、その反転フラグはクリアされる（ステップＳ９１６）。この場合、論理評価部３５０では、非反転時のセットパターンおよびリセットパターンが生成される（ステップＳ９１７）。
なお、反転時のセットパターンおよびリセットパターンは、ステップＳ９１５で生成せずに、ステップＳ９２０における後述の図９のステップＳ９３２で生成したものを使用してもよい。また、非反転時のセットパターンおよびリセットパターンは、ステップＳ９１７で生成せずに、ステップＳ９２０における後述の図８のステップＳ９２２で生成したものを使用してもよい。
その後、生成されたセットパターンに従って、ＨＲＳからＬＲＳに状態を遷移させるセット動作が行われる（ステップＳ９１８）。そして、生成されたリセットパターンに従って、ＬＲＳからＨＲＳに状態を遷移させるリセット動作が行われる（ステップＳ９１９）。なお、これらセット動作およびリセット動作は逆の順序で行ってもよい。
図８および図９は、本技術の実施の形態における反転判定処理（ステップＳ９２０）の処理手順の一例を示す流れ図である。
論理ゲート６１１および６１２において、非反転のライトデータおよびプレリードデータが比較され（ステップＳ９２１）、それぞれライトデータ非反転時のセットパターンおよびリセットパターンが生成される（ステップＳ９２２）。そして、カウンタ６２１および６２２において、それぞれライトデータ非反転時のセット対象のビット数ｎ１０およびリセット対象のビット数ｎ０１が計数される（ステップＳ９２３）。
その結果、ライトデータ非反転時において、セット対象のビット数ｎ１０がリセット対象のビット数ｎ０１よりも大きい場合には（ステップＳ９２４：Ｙｅｓ）、選択器６３１はセット対象のビット数ｎ１０を出力値Ｎ＿ｎｏｎ＿ｉｎｖとする（ステップＳ９２５）。一方、セット対象のビット数ｎ１０がリセット対象のビット数ｎ０１よりも大きくない場合には（ステップＳ９２４：Ｎｏ）、選択器６３１はリセット対象のビット数ｎ０１を出力値Ｎ＿ｎｏｎ＿ｉｎｖとする（ステップＳ９２６）。
論理ゲート６１３および６１４において、反転されたライトデータおよびプレリードデータが比較され（ステップＳ９３１）、それぞれライトデータ反転時のセットパターンおよびリセットパターンが生成される（ステップＳ９３２）。そして、カウンタ６２３および６２４において、それぞれライトデータ反転時のセット対象のビット数ｎ１１およびリセット対象のビット数ｎ００が計数される（ステップＳ９３３）。
その結果、ライトデータ反転時において、セット対象のビット数ｎ１１がリセット対象のビット数ｎ００よりも大きい場合には（ステップＳ９３４：Ｙｅｓ）、選択器６３２はセット対象のビット数ｎ１１を出力値Ｎ＿ｉｎｖとする（ステップＳ９３５）。一方、セット対象のビット数ｎ１１がリセット対象のビット数ｎ００よりも大きくない場合には（ステップＳ９３４：Ｎｏ）、選択器６３２はリセット対象のビット数ｎ００を出力値Ｎ＿ｉｎｖとする（ステップＳ９３６）。
なお、ステップＳ９２１乃至Ｓ９２６の処理とステップＳ９３１乃至Ｓ９３６の処理とは、互いに逆の順序で行ってもよく、また、図５に示したように同時並行に行ってもよい。
比較器６４１は、選択器６３１の出力値Ｎ＿ｎｏｎ＿ｉｎｖと選択器６３２の出力値Ｎ＿ｉｎｖとを比較して、出力値Ｎ＿ｎｏｎ＿ｉｎｖの方が大きい場合には（ステップＳ９３７：Ｙｅｓ）、ライトデータを反転すべき旨の判定をする（ステップＳ９３８）。一方、出力値Ｎ＿ｎｏｎ＿ｉｎｖの方が大きくない場合には（ステップＳ９３７：Ｎｏ）、ライトデータを反転すべきでない旨の判定をする（ステップＳ９３９）。
図１０は、本技術の第１の実施の形態における不揮発性メモリ３００のリード処理手順の一例を示す流れ図である。
プロセッサ１１０からリードコマンドが発行されると、リードアドレスが示すメモリセルアレイ３１０のページからリードデータおよび反転フラグが読み出されて、リードバッファ３４０に保持される（ステップＳ９４１）。このとき、リードバッファ３４０における反転フラグがアサートされていた場合には（ステップＳ９４２：Ｙｅｓ）、リードバッファ３４０においてリードデータは反転される（ステップＳ９４３）。反転フラグがアサートされていなかった場合には（ステップＳ９４２：Ｎｏ）、リードデータはそのまま反転されない。そして、このリードバッファ３４０に保持されたリードデータは、プロセッサ１１０へ出力される（ステップＳ９４４）。
このように、本技術の第１の実施の形態によれば、セットとリセットを区別して遷移ビット数を判断することにより、ライトデータの反転を行うべきか否かについて、状態遷移に伴う消費電流を考慮して適切な判定を行うことができる。このような判定を行うことにより、Ｎビットのデータに対してセットおよびリセットを行うビット数は、ワーストケースでそれぞれＮ／２ビットに抑えることができる。換言すれば、従来と同じワーストケースの消費電力で考えた場合、同じ時間で２倍のサイズのデータアクセスを行うことができ、アクセス速度を２倍にすることができる。
＜２．第２の実施の形態＞
上述の第１の実施の形態では不揮発性メモリ３００の内部で反転判定および反転制御を行っていたが、この第２の実施の形態ではメモリコントローラ２００において反転判定および反転制御を行う。情報処理システムの全体構成としては、図１により説明したものと同様である。
上述の第１の実施の形態では不揮発性メモリ３００の内部で反転判定および反転制御を行っていたが、この第２の実施の形態ではメモリコントローラ２００において反転判定および反転制御を行う。情報処理システムの全体構成としては、図１により説明したものと同様である。
［メモリコントローラの構成］
図１１は、本技術の第２の実施の形態におけるメモリコントローラ２００の構成例を示す図である。この第２の実施の形態におけるメモリコントローラ２００は、制御部２２０と、ライトバッファ２３０と、リードバッファ２４０と、反転判定部２６０と、反転制御部２７０と、メモリＩ／Ｆ２８０と、システムＩ／Ｆ２９０とを備える。
図１１は、本技術の第２の実施の形態におけるメモリコントローラ２００の構成例を示す図である。この第２の実施の形態におけるメモリコントローラ２００は、制御部２２０と、ライトバッファ２３０と、リードバッファ２４０と、反転判定部２６０と、反転制御部２７０と、メモリＩ／Ｆ２８０と、システムＩ／Ｆ２９０とを備える。
制御部２２０は、メモリコントローラ２００内の各ブロックを制御するコントローラである。この制御部２２０は、信号線２９９を介してシステムＩ／Ｆ２９０からコマンドおよびアドレスを受け取り、信号線２２９によってメモリＩ／Ｆ２８０に制御信号を出力する。
ライトバッファ２３０は、メモリセルアレイ３１０に対するライトデータを保持するバッファである。このライトバッファ２３０は、信号線２９８を介してシステムＩ／Ｆ２９０からライトデータを受け取り、信号線２３９を介してメモリＩ／Ｆ２８０にライトデータを出力する。このライトバッファ２３０に保持されているライトデータは信号線２３５を介して反転判定部３６０に供給される。このライトバッファ２３０は、データ自体に加えて、メモリセルアレイ３１０と同様に反転フラグを保持する。反転制御部２７０からの指示により、ライトバッファ２３０は保持しているライトデータを反転させるとともに、その反転フラグを例えば「１」にアサートする。
リードバッファ２４０は、メモリセルアレイ３１０から読み出されたリードデータを保持するバッファである。このリードバッファ２４０は、信号線２１９を介してメモリＩ／Ｆ２８０からリードデータを受け取り、信号線２４９を介してシステムＩ／Ｆ２９０にリードデータを出力する。このリードバッファ２４０に保持されているリードデータは信号線２４５を介して反転判定部３６０に供給される。このリードバッファ２４０は、データ自体に加えて、メモリセルアレイ３１０と同様に反転フラグを保持する。反転制御部２７０からの指示により、リードバッファ２４０は保持しているリードデータを反転させるとともに、その反転フラグを「１」にアサートする。ただし、この反転動作は、プレリードの際には行われない。なお、リードバッファ２４０は、特許請求の範囲に記載のプレリード処理部の一例である。
反転判定部２６０は、リードバッファ２４０に保持されているリードデータとライトバッファ２３０に保持されているライトデータとを比較することにより、ライトバッファ２３０に保持されているライトデータを反転すべきか否かを判定するものである。この反転判定部２６０による判定結果は、信号線２６９を介して反転制御部２７０に出力される。この反転判定部２６０における処理内容は、第１の実施の形態において説明した反転判定部３６０と同様である。
反転制御部２７０は、反転判定部２６０による判定結果に従って、ライトバッファ２３０またはリードバッファ２４０に対して、保持しているデータを反転させるように信号線２７９を介して指示する。
メモリＩ／Ｆ２８０は、メモリセルアレイ３１０との間のやりとりを行うためのインターフェースである。システムＩ／Ｆ２９０は、プロセッサ１１０との間のやりとりを行うためのインターフェースである。
［不揮発性メモリの構成］
図１２は、本技術の第２の実施の形態における不揮発性メモリ３００の構成例を示す図である。この第２の実施の形態における不揮発性メモリ３００は、第１の実施の形態から反転判定部３６０および反転制御部３７０を除いたものに相当する。したがって、ライトバッファ２３０またはリードバッファ２４０において、データの反転動作は行われない。ただし、メモリコントローラ２００において反転動作が行われるため、この第２の実施の形態においてもメモリセルアレイ３１０に反転フラグ３１２は記憶される。
図１２は、本技術の第２の実施の形態における不揮発性メモリ３００の構成例を示す図である。この第２の実施の形態における不揮発性メモリ３００は、第１の実施の形態から反転判定部３６０および反転制御部３７０を除いたものに相当する。したがって、ライトバッファ２３０またはリードバッファ２４０において、データの反転動作は行われない。ただし、メモリコントローラ２００において反転動作が行われるため、この第２の実施の形態においてもメモリセルアレイ３１０に反転フラグ３１２は記憶される。
［不揮発性メモリの動作］
図１３は、本技術の第２の実施の形態におけるメモリコントローラ２００のライト処理手順の一例を示す流れ図である。
図１３は、本技術の第２の実施の形態におけるメモリコントローラ２００のライト処理手順の一例を示す流れ図である。
プロセッサ１１０からライトコマンドが発行されると、ライトバッファ２３０にライトデータが保持される（ステップＳ９５１）。また、不揮発性メモリ３００のライトアドレスが示すメモリセルアレイ３１０のページに対してリードリクエストを発行することにより、リードデータおよび反転フラグがプレリードデータとして読み出されて、リードバッファ２４０に保持される（ステップＳ９５２）。このとき、リードバッファ２４０における反転フラグがアサートされていた場合には、リードデータは反転される。なお、これらライトデータの取得およびプレリード処理は逆の順序で行ってもよい。
反転判定部２６０は、ライトバッファ２３０に保持されたライトデータとリードバッファ２４０に保持されたプレリードデータとから、ライトバッファ２３０のライトデータを反転すべきか否かを判定する（ステップＳ９５３）。なお、このステップＳ９５３における処理は、第１の実施の形態において説明した図８および図９の処理と同様である。
その結果、反転すべき旨の判定がされた場合には（ステップＳ９５４：Ｙｅｓ）、ライトバッファ２３０においてライトデータが反転されるとともに（ステップＳ９５５）、その反転フラグがアサートされる（ステップＳ９５６）。なお、ステップＳ９５５とステップＳ９５６の順序は逆であってもよい。一方、反転すべきでない旨の判定がされた場合には（ステップＳ９５４：Ｎｏ）、ライトデータの反転はされずに、その反転フラグはクリアされる（ステップＳ９５７）。
その後、メモリコントローラ２００は、ライトバッファ２３０に保持されたライトデータについて、不揮発性メモリ３００のライトアドレスが示すメモリセルアレイ３１０のページに対してライトリクエストを発行する（ステップＳ９５８）。
図１４は、本技術の第２の実施の形態におけるメモリコントローラ２００のリード処理手順の一例を示す流れ図である。
プロセッサ１１０からリードコマンドが発行されると、メモリコントローラ２００は、不揮発性メモリ３００のリードアドレスが示すメモリセルアレイ３１０のページに対してリードリクエストを発行する（ステップＳ９６１）。その結果、リードバッファ２４０にリードデータが保持されると、その反転フラグがアサートされている場合には（ステップＳ９６２：Ｙｅｓ）、リードバッファ２４０においてリードデータは反転される（ステップＳ９６３）。反転フラグがアサートされていなかった場合には（ステップＳ９６２：Ｎｏ）、リードデータはそのまま反転されない。そして、このリードバッファ２４０に保持されたリードデータは、プロセッサ１１０へ出力される（ステップＳ９６４）。
このように、本技術の第２の実施の形態によれば、上述のセットとリセットを区別した反転判定に基づく反転動作を、不揮発性メモリ３００の外部において行うことができる。
＜３．第３の実施の形態＞
上述の第１の実施の形態ではライトデータを反転したものと反転しないものの何れを書き込むかを判定していたが、この第３の実施の形態ではこれを一般化して、２つの候補のうち何れを書き込むかを判定する。なお、情報処理システムの全体構成としては、図１により説明したものと同様である。
上述の第１の実施の形態ではライトデータを反転したものと反転しないものの何れを書き込むかを判定していたが、この第３の実施の形態ではこれを一般化して、２つの候補のうち何れを書き込むかを判定する。なお、情報処理システムの全体構成としては、図１により説明したものと同様である。
［不揮発性メモリの構成］
図１５は、本技術の第３の実施の形態における不揮発性メモリ３００の構成例を示す図である。この不揮発性メモリ３００は、メモリセルアレイ３１０と、制御部３２０と、ライトバッファ３３０と、リードバッファ３４０と、論理評価部３５０と、変換判定部４６０と、変換制御部４７０と、外部インターフェース（Ｉ／Ｆ）３９０とを備えている。基本的な構成は第１の実施の形態と同様であるが、以下に説明するように、２通りの変換の何れかを施してメモリセルアレイ３１０に書込みを行う点で異なっている。以下では、２通りの変換のうち、一方を「候補０」、他方を「候補１」と称する。なお、候補０および候補１は、それぞれ特許請求の範囲に記載のライトデータの第１の変換候補および第２の変換候補の一例である。
図１５は、本技術の第３の実施の形態における不揮発性メモリ３００の構成例を示す図である。この不揮発性メモリ３００は、メモリセルアレイ３１０と、制御部３２０と、ライトバッファ３３０と、リードバッファ３４０と、論理評価部３５０と、変換判定部４６０と、変換制御部４７０と、外部インターフェース（Ｉ／Ｆ）３９０とを備えている。基本的な構成は第１の実施の形態と同様であるが、以下に説明するように、２通りの変換の何れかを施してメモリセルアレイ３１０に書込みを行う点で異なっている。以下では、２通りの変換のうち、一方を「候補０」、他方を「候補１」と称する。なお、候補０および候補１は、それぞれ特許請求の範囲に記載のライトデータの第１の変換候補および第２の変換候補の一例である。
メモリセルアレイ３１０は複数のページから構成される。各ページ内には、データ３１１および選択フラグ３１３が記憶される。データ３１１は、１ワード分のデータとして例えば３２ビットのデータを想定する。選択フラグ３１３は、対応するデータ３１１がメモリセルアレイ３１０内で２通りの変換の何れが選択された状態で記憶されているかを示す。この選択フラグ３１３については、データ３１１と同様に、「０」または「１」の何れの状態に対応させるかは任意である。例えば、データ３１１が候補０の変換で記憶されていれば選択フラグ３１３は「０」にクリアされ、データ３１１が候補１の変換で記憶されていれば選択フラグ３１３は「１」にアサートされるものとすることができる。この選択フラグ３１３は、特許請求の範囲に記載の選択情報の一例である。なお、この選択フラグ３１３は、論理的には１つのデータ３１１に対応して１ビットの選択フラグ３１３があれば足りるが、信頼度を向上させるために複数ビットを備えるようにしてもよい。
ライトバッファ３３０は、データ自体に加えて、メモリセルアレイ３１０と同様に選択フラグを保持する。変換制御部４７０からの指示により、ライトバッファ３３０は保持しているライトデータに対して２通りの変換のうち選択された方の変換を施すとともに、その状態に合わせて選択フラグを決定する。
リードバッファ３４０は、データ自体に加えて、メモリセルアレイ３１０と同様に選択フラグを保持する。変換制御部４７０からの指示により、リードバッファ３４０は保持しているリードデータに対して２通りの変換のうち選択された方の変換の逆変換を施す。ただし、この逆変換は、プレリードの際には行われない。なお、リードバッファ３４０は、特許請求の範囲に記載のプレリード処理部の一例である。
変換判定部４６０は、リードバッファ３４０に保持されているリードデータとライトバッファ３３０に保持されているライトデータとを比較することにより、ライトバッファ３３０に保持されているライトデータに対して２通りの変換のうち何れを施すべきかを判定するものである。この変換判定部４６０による判定結果は、信号線４６９を介して変換制御部４７０に出力される。なお、この変換判定部４６０における処理内容については後述する。
変換制御部４７０は、変換判定部４６０による判定結果に従って、ライトバッファ３３０またはリードバッファ３４０に、保持しているデータに対して２通りの変換のうち何れを施すかを、信号線４７９を介して指示する。
［変換判定部の構成］
図１６は、本技術の第３の実施の形態における変換判定部４６０の一構成例を示す図である。この変換判定部４６０には、リードバッファ３４０に保持されているリードデータ（プレリードデータ）が信号線３４５を介して入力され、ライトバッファ３３０に保持されているライトデータが信号線３３５を介して入力される。ここでは、プレリードデータおよびライトデータの対応するビットがそれぞれ１ビットずつ順に入力されることを想定している。ただし、複数ビットを並列に入力して、まとめてカウントするようにしてもよい。例えば、３２ビットのライトデータと３２ビットのプレリードデータをまとめて入力して３２ビットのパターンを生成し、そのうち「１」となっているビットをカウントするようにしてもよい。この変換判定部４６０は、ライトデータ変換部６５０と、論理ゲート６６１乃至６６４と、カウンタ６７１乃至６７４と、選択器６８１および６８２と、比較器６９１とを備えている。なお、論理ゲート６６１乃至６６４は、特許請求の範囲に記載の検出器の一例である。
図１６は、本技術の第３の実施の形態における変換判定部４６０の一構成例を示す図である。この変換判定部４６０には、リードバッファ３４０に保持されているリードデータ（プレリードデータ）が信号線３４５を介して入力され、ライトバッファ３３０に保持されているライトデータが信号線３３５を介して入力される。ここでは、プレリードデータおよびライトデータの対応するビットがそれぞれ１ビットずつ順に入力されることを想定している。ただし、複数ビットを並列に入力して、まとめてカウントするようにしてもよい。例えば、３２ビットのライトデータと３２ビットのプレリードデータをまとめて入力して３２ビットのパターンを生成し、そのうち「１」となっているビットをカウントするようにしてもよい。この変換判定部４６０は、ライトデータ変換部６５０と、論理ゲート６６１乃至６６４と、カウンタ６７１乃至６７４と、選択器６８１および６８２と、比較器６９１とを備えている。なお、論理ゲート６６１乃至６６４は、特許請求の範囲に記載の検出器の一例である。
ライトデータ変換部６５０は、信号線３３５を介して入力されたライトデータに対して、２通りの変換を行うものである。ここでは、候補０の変換を施されたデータをｗｄａｔａ０、候補１の変換を施されたデータをｗｄａｔａ１として表している。候補０および候補１の具体例については後述する。
論理ゲート６６１は、プレリードデータからライトデータの候補０への遷移が「１」から「０」、すなわちライトデータを候補０に変換した時のセット対象となるビットを検出するものである。カウンタ６７１は、論理ゲート６６１により検出されたビット数を計数するものである。このカウンタ６７１により計数された値ｍ１０は、ライトデータを候補０に変換した時のセット対象となるビット数を表す。
論理ゲート６６２は、プレリードデータからライトデータの候補０への遷移が「０」から「１」、すなわちライトデータを候補０に変換した時のリセット対象となるビットを検出するものである。カウンタ６７２は、論理ゲート６６２により検出されたビット数を計数するものである。このカウンタ６２２により計数された値ｍ０１は、ライトデータを候補０に変換した時のリセット対象となるビット数を表す。
論理ゲート６６３は、プレリードデータからライトデータの候補１への遷移が「１」から「０」、すなわちライトデータを候補１に変換した時のセット対象となるビットを検出するものである。カウンタ６７３は、論理ゲート６６３により検出されたビット数を計数するものである。このカウンタ６７３により計数された値ｍ１１は、ライトデータを候補１に変換した時のセット対象となるビット数を表す。
論理ゲート６６４は、プレリードデータからライトデータの候補１への遷移が「０」から「１」、すなわちライトデータを候補１に変換した時のリセット対象となるビットを検出するものである。カウンタ６７４は、論理ゲート６６４により検出されたビット数を計数するものである。このカウンタ６７４により計数された値ｍ００は、ライトデータを候補１に変換した時のリセット対象となるビット数を表す。
選択器６８１は、カウンタ６７１の出力ｍ１０とカウンタ６７２の出力ｍ０１のうち、値が大きい方を選択するものである。すなわち、この選択器６８１は、ライトデータを候補０に変換した時のセットのための遷移ビット数とリセットのための遷移ビット数のうち、ビット数の多い方を出力する。
選択器６８２は、カウンタ６７３の出力ｍ１１とカウンタ６７４の出力ｍ００のうち、値が大きい方を選択するものである。すなわち、この選択器６８２は、ライトデータを候補１に変換した時のセットのための遷移ビット数とリセットのための遷移ビット数のうち、ビット数の多い方を出力する。
比較器６９１は、選択器６８１の出力と選択器６８２の出力とを比較して、小さい方を判定結果として信号線４６９を介して出力するものである。すなわち、この比較器６９１は、選択器６８１の出力の方が小さい場合にはライトデータを候補０に変換すべき旨を判定結果とし、選択器６８２の出力の方が小さい場合にはライトデータを候補１に変換すべき旨を判定結果とする。両者の出力が等しい場合には何れを判定結果としてもよい。
図１７は、本技術の第３の実施の形態におけるライトデータ変換部６５０の一構成例を示す図である。このライトデータ変換部６５０は、変換判定部４６０に設けられるものを想定しているが、同様のものはライトバッファ３３０においても利用される。
このライトデータ変換部６５０は、信号線３３５を介してライトバッファ３３０から入力されたライトデータＷＤＡＴＡから、変換の候補０の値ｗｄａｔａ０および変換の候補１の値ｗｄａｔａ１を生成するものである。この例では、候補０の値ｗｄａｔａ０として、ライトデータＷＤＡＴＡと固定値Ｘとの排他的論理和を生成するものとしている。そのため、ライトデータ変換部６５０は、排他的論理和ゲート６５２を備え、排他的論理和ゲート６５２によってライトデータＷＤＡＴＡと固定値Ｘとの排他的論理和を生成する。また、候補１の値ｗｄａｔａ１として、ライトデータＷＤＡＴＡと固定値Ｘの反転値との排他的論理和を生成するものとしている。そのため、ライトデータ変換部６５０は、反転ゲート６５１および排他的論理和ゲート６５３を備え、固定値Ｘを反転ゲート６５１によって反転した後、排他的論理和ゲート６５３によってライトデータＷＤＡＴＡと固定値Ｘの反転値との排他的論理和を生成する。なお、この例において固定値Ｘを全ビット「０」とした場合には、第１の実施形態と同じ結果が得られる。すなわち、候補０がライトデータそのもの（非反転）であり、候補１がライトデータを反転したものとなる。
この実施の形態において、ライトデータから変換の候補０および候補１を生成する際、変換の要件として可逆性が要求される。可逆性とは、変換後のライトデータを逆変換により元通り復元できることを意味する。上述のように固定値Ｘおよびその反転値とライトデータとの排他的論理和により候補０および候補１を生成した場合、同じ排他的論理和を施すことにより復元できるため、可逆性を有する。
また、この実施の形態において、候補０および候補１の少なくとも一方は、セット対象となるビット数およびリセット対象となるビット数がともに全体のビット数の半分以下になることが必要である。このライトデータ変換部６５０による例では、候補０と候補１は、一方が「０」であれば他方は「１」という相補性を有するため、セット対象となるビット数およびリセット対象となるビット数はともに全体のビット数の半分以下になる。
図１８は、本技術の第３の実施の形態におけるリードデータ変換部３８０の一構成例を示す図である。このリードデータ変換部３８０は、リードバッファ３４０において利用されるものである。
このリードデータ変換部３８０は、メモリセルアレイ３１０から読み出されたリードデータＲＤＡＴＡ＿ＭＥＭおよび選択フラグから、候補０または候補１の変換の逆変換を施したリードデータＲＤＡＴＡを生成するものである。この例では、リードデータ変換部３８０は、排他的論理和ゲート３８２を備え、これによってリードデータＲＤＡＴＡ＿ＭＥＭと固定値Ｘとの排他的論理和を生成する。また、リードデータ変換部３８０は、反転ゲート３８１および排他的論理和ゲート３８３を備え、固定値Ｘを反転ゲート３８１により反転した後、排他的論理和ゲート３８３によりリードデータＲＤＡＴＡ＿ＭＥＭと固定値Ｘの反転値との排他的論理和を生成する。そして、リードデータ変換部３８０は、選択器３８４を備え、メモリセルアレイ３１０から読み出された選択フラグに応じて、排他的論理和ゲート３８２または３８３の出力を選択してリードデータＲＤＡＴＡとする。
ここでは、変換の一例として、固定値Ｘおよびその反転値とライトデータとの排他的論理和により候補０および候補１を生成する例について説明したが、上述の通り可逆性と相補性を満たすものであれば他の変換候補を用いることができる。例えば、ビットの入れ換えやビットシフトなどを単独、もしくは、他の変換と組み合わせて用いることができる。
［テーブルを用いた変換］
上述の実施の形態ではハードウェア回路を用いて変換の候補０および候補１を生成する例について説明したが、この変換候補の生成の際にテーブル索引を利用してもよい。これにより、より柔軟な変換候補の設定を行うことができる。ただし、このテーブルの値を設定する際には、以下の２つの条件を満たす必要がある。
（１）条件１：ライトデータＷＤＡＴＡと候補０の値ｗｄａｔａ０、および、ライトデータＷＤＡＴＡと候補１の値ｗｄａｔａ１は、それぞれ１対１で対応する。すなわち、ライトデータＷＤＡＴＡに対して候補０の値ｗｄａｔａ０が一意に決まり、候補０の値ｗｄａｔａ０に対してライトデータＷＤＡＴＡが一意に決まる。候補１の値ｗｄａｔａ１についても同様である。
（２）条件２：候補０の値ｗｄａｔａ０および候補１の値ｗｄａｔａ１の少なくとも何れか一方において、セット対象となるビット数およびリセット対象となるビット数がともに全体のビット数の半分以下である。
上述の実施の形態ではハードウェア回路を用いて変換の候補０および候補１を生成する例について説明したが、この変換候補の生成の際にテーブル索引を利用してもよい。これにより、より柔軟な変換候補の設定を行うことができる。ただし、このテーブルの値を設定する際には、以下の２つの条件を満たす必要がある。
（１）条件１：ライトデータＷＤＡＴＡと候補０の値ｗｄａｔａ０、および、ライトデータＷＤＡＴＡと候補１の値ｗｄａｔａ１は、それぞれ１対１で対応する。すなわち、ライトデータＷＤＡＴＡに対して候補０の値ｗｄａｔａ０が一意に決まり、候補０の値ｗｄａｔａ０に対してライトデータＷＤＡＴＡが一意に決まる。候補１の値ｗｄａｔａ１についても同様である。
（２）条件２：候補０の値ｗｄａｔａ０および候補１の値ｗｄａｔａ１の少なくとも何れか一方において、セット対象となるビット数およびリセット対象となるビット数がともに全体のビット数の半分以下である。
図１９は、本技術の第３の実施の形態における変換候補の生成の際にテーブル索引を利用する例を示す図である。この例では、説明を簡略化するために、対象となるライトデータのデータ幅として４ビットを想定し、１６通りのパターンを示している。
この例では、候補０の値ｗｄａｔａ０は、ライトデータＷＤＡＴＡの非反転の値となっている。また、候補１の値ｗｄａｔａ１は、第０パターンおよび第３乃至１５パターンでは、ライトデータＷＤＡＴＡを反転した値となっている。そして、第１パターンでは、候補１の値ｗｄａｔａ１は、ライトデータＷＤＡＴＡを反転して、１ビット左シフトした値となっている。また、第２パターンでは、候補１の値ｗｄａｔａ１は、ライトデータＷＤＡＴＡを反転して、１ビット右シフトした値となっている。この場合においても、上述の可逆性および相補性を有している。
ここで示したテーブル索引の例において、上述の要件を満たすことを以下に示す。まず、第０パターンおよび第３乃至１５パターンについては、ｗｄａｔａ０がライトデータＷＤＡＴＡの非反転の値であり、ｗｄａｔａ１がライトデータＷＤＡＴＡを反転した値であることから、可逆性および相補性を有することがわかる。また、第１パターンおよび第２パターンについては、反転とシフト操作により元に復元可能であることから可逆性を有することはわかる。第１パターンおよび第２パターンについては、相補性を有しないが、以下のように、セット対象となるビット数およびリセット対象となるビット数がともに全体のビット数の半分以下になることがわかる。
図２０は、図１９の例の第１パターンにおけるセット対象およびリセット対象となるビット数をまとめたものである。この図のように、プレリードデータの各パターンについてセット対象およびリセット対象となるビット数を調べると、何れのプレリードデータに対しても、ｗｄａｔａ０またはｗｄａｔａ１の少なくとも何れか一方において２ビット以下になっている。すなわち、ｗｄａｔａ０およびｗｄａｔａ１の少なくとも何れか一方において、セット対象となるビット数およびリセット対象となるビット数がともに全体のビット数の半分以下になることがわかる。
図２１は、図１９の例の第２パターンにおけるセット対象およびリセット対象となるビット数をまとめたものである。この図のように、プレリードデータの各パターンについてセット対象およびリセット対象となるビット数を調べると、何れのプレリードデータに対しても、ｗｄａｔａ０またはｗｄａｔａ１の少なくとも何れか一方において２ビット以下になっている。すなわち、ｗｄａｔａ０およびｗｄａｔａ１の少なくとも何れか一方において、セット対象となるビット数およびリセット対象となるビット数がともに全体のビット数の半分以下になることがわかる。
このように、図１９の例は、可逆性を有し、かつ、ｗｄａｔａ０およびｗｄａｔａ１の少なくとも何れか一方において、セット対象となるビット数およびリセット対象となるビット数がともに全体のビット数の半分以下になることがわかる。したがって、この例は本実施の形態における要件に適合する。
図２２は、本技術の第３の実施の形態における逆変換の際にテーブル索引を利用する例を示す図である。この例は、図１９の変換例に対する逆変換の例を示すものである。この場合、リードデータ変換部３８０と同様に、メモリセルアレイ３１０から読み出されたリードデータＲＤＡＴＡ＿ＭＥＭおよび選択フラグから、候補０または候補１の変換の逆変換を施したリードデータＲＤＡＴＡを生成する。すなわち、選択フラグが何れの候補を示しているかによって、ｒｄａｔａ０またはｒｄａｔａ１の欄を選択する。そして、選択された欄において、リードデータＲＤＡＴＡ＿ＭＥＭと合致する行を探索し、その行に対応するＲＤＡＴＡを出力する。
［不揮発性メモリの動作］
図２３は、本技術の第３の実施の形態における不揮発性メモリ３００のライト処理手順の一例を示す流れ図である。
図２３は、本技術の第３の実施の形態における不揮発性メモリ３００のライト処理手順の一例を示す流れ図である。
プロセッサ１１０からライトコマンドが発行されると、ライトバッファ３３０にライトデータが保持される（ステップＳ８１１）。また、ライトアドレスが示すメモリセルアレイ３１０のページからリードデータおよび選択フラグがプレリードデータとして読み出されて、リードバッファ３４０に保持される（ステップＳ８１２）。なお、これらライトデータの取得およびプレリード処理は逆の順序で行ってもよい。
変換判定部４６０は、ライトバッファ３３０に保持されたライトデータとリードバッファ３４０に保持されたプレリードデータとから、ライトバッファ３３０のライトデータに対して候補０または候補１の何れの変換を施すべきか否かを判定する（ステップＳ８２０）。その結果、候補１の変換を施すべき旨の判定がされた場合には（ステップＳ８１３：Ｙｅｓ）、ライトバッファ３３０においてライトデータに候補１の変換が施されるとともに、その選択フラグが「１」にアサートされる（ステップＳ８１４）。この場合、論理評価部３５０では、候補１のためのセットパターンおよびリセットパターンが生成される（ステップＳ８１５）。
一方、候補０の変換を施すべき旨の判定がされた場合には（ステップＳ８１３：Ｎｏ）、ライトバッファ３３０においてライトデータに候補０の変換が施されるとともに、その選択フラグが「０」にクリアされる（ステップＳ８１６）。この場合、論理評価部３５０では、候補０のためのセットパターンおよびリセットパターンが生成される（ステップＳ８１７）。
なお、候補０のためのセットパターンおよびリセットパターンは、ステップＳ８１７で生成せずに、ステップＳ８２０における後述の図２４のステップＳ８２３で生成したものを使用してもよい。また、候補１のためのセットパターンおよびリセットパターンは、ステップＳ８１５で生成せずに、ステップＳ８２０における後述の図２５のＳ８３３で生成したものを使用してもよい。
その後、生成されたセットパターンに従って、ＨＲＳからＬＲＳに状態を遷移させるセット動作が行われる（ステップＳ８１８）。そして、生成されたリセットパターンに従って、ＬＲＳからＨＲＳに状態を遷移させるリセット動作が行われる（ステップＳ８１９）。なお、これらセット動作およびリセット動作は逆の順序で行ってもよい。
図２４および図２５は、第３の実施の形態における変換判定処理（ステップＳ８２０）の処理手順の一例を示す流れ図である。
まず、ライトデータ変換部６５０は、ライトデータＷＤＡＴＡに対して候補０および候補１の変換を施して、それぞれｗｄａｔａ０およびｗｄａｔａ１を生成するステップＳ８２１）。
論理ゲート６６１および６６２において、候補０のライトデータおよびプレリードデータが比較され（ステップＳ８２２）、それぞれ候補０のセットパターンおよびリセットパターンが生成される（ステップＳ８２３）。そして、カウンタ６７１および６７２において、それぞれ候補０のセット対象のビット数ｍ１０およびリセット対象のビット数ｍ０１が計数される（ステップＳ８２４）。
その結果、候補０について、セット対象のビット数ｍ１０がリセット対象のビット数ｍ０１よりも大きい場合には（ステップＳ８２５：Ｙｅｓ）、選択器６８１はセット対象のビット数ｍ１０を出力値Ｎ＿ｗ０とする（ステップＳ８２６）。一方、セット対象のビット数ｍ１０がリセット対象のビット数ｍ０１よりも大きくない場合には（ステップＳ８２５：Ｎｏ）、選択器６８１はリセット対象のビット数ｍ０１を出力値Ｎ＿ｗ０とする（ステップＳ８２７）。
論理ゲート６６３および６６４において、候補１のライトデータおよびプレリードデータが比較され（ステップＳ８３１）、それぞれ候補１のセットパターンおよびリセットパターンが生成される（ステップＳ８３２）。そして、カウンタ６７３および６７４において、それぞれ候補１のセット対象のビット数ｍ１１およびリセット対象のビット数ｍ００が計数される（ステップＳ８３３）。
その結果、候補１について、セット対象のビット数ｍ１１がリセット対象のビット数ｍ００よりも大きい場合には（ステップＳ８３４：Ｙｅｓ）、選択器６８２はセット対象のビット数ｍ１１を出力値Ｎ＿ｗ１とする（ステップＳ８３５）。一方、セット対象のビット数ｍ１１がリセット対象のビット数ｍ００よりも大きくない場合には（ステップＳ８３４：Ｎｏ）、選択器６８２はリセット対象のビット数ｍ００を出力値Ｎ＿ｗ１とする（ステップＳ８３６）。
なお、ステップＳ８２１乃至Ｓ８２７の処理とステップＳ８３１乃至Ｓ８３６の処理とは、互いに逆の順序で行ってもよく、また、図１６に示したように同時並行に行ってもよい。
比較器６９１は、選択器６８１の出力値Ｎ＿ｗ０と選択器６８２の出力値Ｎ＿ｗ１とを比較して、出力値Ｎ＿ｗ０の方が大きい場合には（ステップＳ８３７：Ｙｅｓ）、候補１を選択すべき旨の判定をする（ステップＳ８３８）。一方、出力値Ｎ＿ｗ０の方が大きくない場合には（ステップＳ８３７：Ｎｏ）、候補０を選択すべき旨の判定をする（ステップＳ８３９）。
図２６は、本技術の第３の実施の形態における不揮発性メモリ３００のリード処理手順の一例を示す流れ図である。
プロセッサ１１０からリードコマンドが発行されると、リードアドレスが示すメモリセルアレイ３１０のページからリードデータおよび選択フラグが読み出されて、リードバッファ３４０に保持される（ステップＳ８４１）。このとき、リードバッファ３４０における選択フラグがアサートされていた場合には（ステップＳ８４２：Ｙｅｓ）、リードバッファ３４０においてリードデータに対して候補１への変換の逆変換が施される（ステップＳ８４３）。選択フラグがアサートされていなかった場合には（ステップＳ８４２：Ｎｏ）、リードバッファ３４０においてリードデータに対して候補０への変換の逆変換が施される（ステップＳ８４４）。そして、このリードバッファ３４０に保持されたリードデータは、プロセッサ１１０へ出力される（ステップＳ８４５）。
このように、本技術の第３の実施の形態によれば、セットとリセットを区別して遷移ビット数を判断することにより、ライトデータに対してどのような変換を施すかについて、状態遷移に伴う消費電流を考慮して適切な判定を行うことができる。このような判定を行うことにより、Ｎビットのデータに対してセットおよびリセットを行うビット数は、ワーストケースでそれぞれＮ／２ビットに抑えることができる。換言すれば、従来と同じワーストケースの消費電力で考えた場合、同じ時間で２倍のサイズのデータアクセスを行うことができ、アクセス速度を２倍にすることができる。
［変形例］
図２７は、本技術の第３の実施の形態における変換判定部４６０の変形例を示す図である。この変換判定部４６０の変形例は、図１６により説明したものと比べて、論理ゲート６６３および６６４、カウンタ６７３および６７４、および、選択器６８２を削除した構成となっている。そして、比較器６９１の一方の入力には選択器６８２の出力が接続されていたが、この変形例では比較器６９２の一方の入力に全体のビット数Ｎの半分の値（Ｎ／２）が入力されている。これは、上述のように、候補０および候補１の何れか一方は、セット対象となるビット数またはリセット対象となるビット数が全体のビット数の半分以下になることを想定しているため、一方だけを判定することにより何れを選択すべきか判断できるからである。すなわち、選択器６８１の出力がＮ／２よりも大きい場合には候補１を選択し、選択器６８１の出力がＮ／２よりも小さい場合には候補０を選択する。選択器６８１の出力がＮ／２と等しい場合には何れの候補を選択してもよい。
図２７は、本技術の第３の実施の形態における変換判定部４６０の変形例を示す図である。この変換判定部４６０の変形例は、図１６により説明したものと比べて、論理ゲート６６３および６６４、カウンタ６７３および６７４、および、選択器６８２を削除した構成となっている。そして、比較器６９１の一方の入力には選択器６８２の出力が接続されていたが、この変形例では比較器６９２の一方の入力に全体のビット数Ｎの半分の値（Ｎ／２）が入力されている。これは、上述のように、候補０および候補１の何れか一方は、セット対象となるビット数またはリセット対象となるビット数が全体のビット数の半分以下になることを想定しているため、一方だけを判定することにより何れを選択すべきか判断できるからである。すなわち、選択器６８１の出力がＮ／２よりも大きい場合には候補１を選択し、選択器６８１の出力がＮ／２よりも小さい場合には候補０を選択する。選択器６８１の出力がＮ／２と等しい場合には何れの候補を選択してもよい。
図２８は、第３の実施の形態における変換判定処理（ステップＳ８２０）の処理手順の変形例を示す流れ図である。この変形例におけるステップＳ８５１乃至Ｓ８５７は、図２４において説明したステップＳ８２１乃至Ｓ８２７と同様である。
比較器６９２は、選択器６８１の出力値Ｎ＿ｗ０とＮ／２とを比較して、出力値Ｎ＿ｗ０の方が大きい場合には（ステップＳ８６７：Ｙｅｓ）、候補１を選択すべき旨の判定をする（ステップＳ８６８）。一方、出力値Ｎ＿ｗ０の方が大きくない場合には（ステップＳ８６７：Ｎｏ）、候補０を選択すべき旨の判定をする（ステップＳ８６９）。
このように、第３の実施の形態の変形例によれば、候補０および候補１のうち何れか一方についてのみ、セット対象またはリセット対象となるビット数を判定すればよいため、変換判定処理を簡略化することができる。第３の実施の形態ではセット対象またはリセット対象となるビット数が最小になるという観点で判断していたが、Ｎ／２以下にするためにはこの変形例で対応可能である。なお、ここではセット対象またはリセット対象となるビット数を判定する対象を候補０のみとする例について説明したが、候補１のみを対象としてもよいことはいうまでもない。
また、この第３の実施の形態では、不揮発性メモリ３００において変換制御を行う例について説明したが、第２の実施の形態と同様に、メモリコントローラ２００において変換制御を行うようにしてもよい。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disk）、メモリカード、ブルーレイディスク（Blu-ray Disc（登録商標））等を用いることができる。
なお、本技術は以下のような構成もとることができる。
（１）ビット毎に第１の値または第２の値の何れか一方の値を保持するメモリセルアレイの所定のデータ領域について、ライト処理に先立ってライト対象のデータ領域からプレリードデータを読み出すプレリード処理部と、
前記プレリードデータから前記ライト処理の対象データとなるライトデータの第１の変換候補または第２の変換候補の何れに遷移させるかを選択する際に、前記第１の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方の値に基づいて前記第１の変換候補または前記第２の変換候補の何れを選択すべきかを判定結果として生成する変換判定部と、
前記判定結果に応じて前記第１の変換候補または前記第２の変換候補の何れかを選択するとともに、何れが選択されたのかを選択情報として出力する変換制御部と
を具備する記憶制御装置。
（２）ビット毎に第１の値または第２の値の何れか一方の値を保持するメモリセルアレイの所定のデータ領域について、ライト処理に先立ってライト対象のデータ領域からプレリードデータを読み出すプレリード処理部と、
前記プレリードデータから前記ライト処理の対象データとなるライトデータの第１の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方と、前記プレリードデータから前記ライトデータの第２の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方とを比較して、前記第１の変換候補または前記第２の変換候補の何れを選択すべきかについて前記比較対象の遷移ビット数が小さくなる方を判定結果として生成する変換判定部と、
前記判定結果に応じて前記第１の変換候補または前記第２の変換候補の何れかを選択するとともに、何れが選択されたのかを選択情報として出力する変換制御部と
を具備する記憶制御装置。
（３）前記変換判定部は、
前記プレリードデータと前記第１の変換候補および前記第２の変換候補とにおける前記第１の値から第２の値への遷移または前記第１の値から第２の値への遷移の組合せを対応するビット毎に検出する検出器と、
前記組合せの各々について検出されたビット数を計数するカウンタと、
前記第１の変換候補および前記第２の変換候補の各々について前記第１の値から前記第２の値への遷移ビット数と前記第２の値から前記第１の値への遷移ビット数とのうち大きい方を選択する選択器と、
前記第１の変換候補および前記第２の変換候補の各々について選択された遷移ビット数を比較して、前記第１の変換候補または前記第２の変換候補の何れかを選択すべきかについて前記比較対象の遷移ビット数が小さくなる方を前記判定結果とする比較器とを備える
前記（２）に記載の記憶制御装置。
（４）前記ライトデータおよび前記選択情報を保持するライトバッファをさらに具備し、
前記変換制御部は、前記判定結果に従って前記ライトバッファに保持されているライトデータを前記第１の変換候補または前記第２の変換候補の何れかに変換させるとともに何れに変換されたのかを前記選択情報として前記ライトバッファに保持させる
前記（２）または（３）に記載の記憶制御装置。
（５）前記第１の変換候補は前記ライトバッファと所定の値との排他的論理和演算により得られる値であり、前記第２の変換候補は前記ライトバッファと前記所定の値の反転値との排他的論理和演算により得られる値である前記（２）から（４）のいずれかに記載の記憶制御装置。
（６）前記第１の変換候補は前記ライトバッファと所定の値との排他的論理和演算により得られる値に対して所定のビットシフト操作またはビット入れ換え操作の何れか一方の操作もしくはそれら操作の組合せを施したものであり、前記第２の変換候補は前記ライトバッファと前記所定の値の反転値との排他的論理和演算により得られる値に対して前記所定のビットシフト操作またはビット入れ換え操作の何れか一方の操作もしくはそれら操作の組合せを施したものである前記（２）から（５）のいずれかに記載の記憶制御装置。
（７）前記第１の変換候補は前記ライトバッファと同じ値であり、前記第２の変換候補は前記ライトバッファの反転値である前記（２）から（６）のいずれかに記載の記憶制御装置。
（８）前記第１の変換候補および前記第２の変換候補は、前記プレリードデータから前記第１の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方と、前記プレリードデータから前記第２の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方との何れか一方は前記ライトデータの全ビット長の半分以下になるように決定される前記（２）から（７）のいずれかに記載の記憶制御装置。
（９）ビット毎に第１の値または第２の値の何れか一方の値を保持するメモリセルアレイの所定のデータ領域について、ライト処理に先立ってライト対象のデータ領域からプレリードデータを読み出すプレリード処理部と、
前記プレリードデータから前記ライト処理の対象データとなるライトデータの第１の変換候補または第２の変換候補の何れに遷移させるかを選択する際に、前記第１の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方と前記ライトデータの全ビット長の半分とを比較して、前記比較対象の遷移ビット数が前記ライトデータの全ビット長の半分よりも小さい場合には前記第１の変換候補を選択し、それ以外の場合には前記第２の変換候補を選択すべき旨を判定結果として生成する変換判定部と、
前記判定結果に応じて前記第１の変換候補または前記第２の変換候補の何れかを選択するとともに、何れが選択されたのかを選択情報として出力する変換制御部と
を具備する記憶制御装置。
（１０）ビット毎に第１の値または第２の値の何れか一方の値を保持するメモリセルアレイと、
前記メモリセルアレイの所定のデータ領域について、ライト処理に先立ってライト対象のデータ領域からプレリードデータを読み出すプレリード処理部と、
前記プレリードデータから前記ライト処理の対象データとなるライトデータの第１の変換候補または第２の変換候補の何れに遷移させるかを選択する際に、第１の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方の値に基づいて前記第１の変換候補または前記第２の変換候補の何れを選択すべきかを判定結果として生成する変換判定部と、
前記判定結果に応じて前記第１の変換候補または前記第２の変換候補の何れかを選択するとともに、何れが選択されたのかを選択情報として出力する変換制御部と
を具備する記憶装置。
（１１）前記メモリセルアレイは可変抵抗素子である前記（１０）に記載の記憶装置。
（１２）ビット毎に第１の値または第２の値の何れか一方の値を保持するメモリセルアレイと、
前記メモリセルアレイの所定のデータ領域について、ライト処理に先立ってライト対象のデータ領域からプレリードデータを読み出すプレリード処理部と、
前記プレリードデータから前記ライト処理の対象データとなるライトデータの第１の変換候補または第２の変換候補の何れに遷移させるかを選択する際に、第１の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方の値に基づいて前記第１の変換候補または前記第２の変換候補の何れを選択すべきかを判定結果として生成する変換判定部と、
前記判定結果に応じて前記第１の変換候補または前記第２の変換候補の何れかを選択するとともに、何れが選択されたのかを選択情報として出力する変換制御部と、
前記メモリアレイに対するリードコマンドまたはライトコマンドを発行するホストコンピュータと
を具備する情報処理システム。
（１３）ビット毎に第１の値または第２の値の何れか一方の値を保持するメモリセルアレイの所定のデータ領域について、ライト処理に先立ってライト対象のデータ領域からプレリードデータを読み出すプレリード処理手順と、
前記プレリードデータから前記ライト処理の対象データとなるライトデータの第１の変換候補または第２の変換候補の何れに遷移させるかを選択する際に、第１の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方の値に基づいて前記第１の変換候補または前記第２の変換候補の何れを選択すべきかを判定結果として生成する変換判定手順と、
前記判定結果に応じて前記第１の変換候補または前記第２の変換候補の何れかを選択するとともに、何れが選択されたのかを選択情報として出力する変換制御手順と
を具備する記憶制御方法。
（１）ビット毎に第１の値または第２の値の何れか一方の値を保持するメモリセルアレイの所定のデータ領域について、ライト処理に先立ってライト対象のデータ領域からプレリードデータを読み出すプレリード処理部と、
前記プレリードデータから前記ライト処理の対象データとなるライトデータの第１の変換候補または第２の変換候補の何れに遷移させるかを選択する際に、前記第１の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方の値に基づいて前記第１の変換候補または前記第２の変換候補の何れを選択すべきかを判定結果として生成する変換判定部と、
前記判定結果に応じて前記第１の変換候補または前記第２の変換候補の何れかを選択するとともに、何れが選択されたのかを選択情報として出力する変換制御部と
を具備する記憶制御装置。
（２）ビット毎に第１の値または第２の値の何れか一方の値を保持するメモリセルアレイの所定のデータ領域について、ライト処理に先立ってライト対象のデータ領域からプレリードデータを読み出すプレリード処理部と、
前記プレリードデータから前記ライト処理の対象データとなるライトデータの第１の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方と、前記プレリードデータから前記ライトデータの第２の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方とを比較して、前記第１の変換候補または前記第２の変換候補の何れを選択すべきかについて前記比較対象の遷移ビット数が小さくなる方を判定結果として生成する変換判定部と、
前記判定結果に応じて前記第１の変換候補または前記第２の変換候補の何れかを選択するとともに、何れが選択されたのかを選択情報として出力する変換制御部と
を具備する記憶制御装置。
（３）前記変換判定部は、
前記プレリードデータと前記第１の変換候補および前記第２の変換候補とにおける前記第１の値から第２の値への遷移または前記第１の値から第２の値への遷移の組合せを対応するビット毎に検出する検出器と、
前記組合せの各々について検出されたビット数を計数するカウンタと、
前記第１の変換候補および前記第２の変換候補の各々について前記第１の値から前記第２の値への遷移ビット数と前記第２の値から前記第１の値への遷移ビット数とのうち大きい方を選択する選択器と、
前記第１の変換候補および前記第２の変換候補の各々について選択された遷移ビット数を比較して、前記第１の変換候補または前記第２の変換候補の何れかを選択すべきかについて前記比較対象の遷移ビット数が小さくなる方を前記判定結果とする比較器とを備える
前記（２）に記載の記憶制御装置。
（４）前記ライトデータおよび前記選択情報を保持するライトバッファをさらに具備し、
前記変換制御部は、前記判定結果に従って前記ライトバッファに保持されているライトデータを前記第１の変換候補または前記第２の変換候補の何れかに変換させるとともに何れに変換されたのかを前記選択情報として前記ライトバッファに保持させる
前記（２）または（３）に記載の記憶制御装置。
（５）前記第１の変換候補は前記ライトバッファと所定の値との排他的論理和演算により得られる値であり、前記第２の変換候補は前記ライトバッファと前記所定の値の反転値との排他的論理和演算により得られる値である前記（２）から（４）のいずれかに記載の記憶制御装置。
（６）前記第１の変換候補は前記ライトバッファと所定の値との排他的論理和演算により得られる値に対して所定のビットシフト操作またはビット入れ換え操作の何れか一方の操作もしくはそれら操作の組合せを施したものであり、前記第２の変換候補は前記ライトバッファと前記所定の値の反転値との排他的論理和演算により得られる値に対して前記所定のビットシフト操作またはビット入れ換え操作の何れか一方の操作もしくはそれら操作の組合せを施したものである前記（２）から（５）のいずれかに記載の記憶制御装置。
（７）前記第１の変換候補は前記ライトバッファと同じ値であり、前記第２の変換候補は前記ライトバッファの反転値である前記（２）から（６）のいずれかに記載の記憶制御装置。
（８）前記第１の変換候補および前記第２の変換候補は、前記プレリードデータから前記第１の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方と、前記プレリードデータから前記第２の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方との何れか一方は前記ライトデータの全ビット長の半分以下になるように決定される前記（２）から（７）のいずれかに記載の記憶制御装置。
（９）ビット毎に第１の値または第２の値の何れか一方の値を保持するメモリセルアレイの所定のデータ領域について、ライト処理に先立ってライト対象のデータ領域からプレリードデータを読み出すプレリード処理部と、
前記プレリードデータから前記ライト処理の対象データとなるライトデータの第１の変換候補または第２の変換候補の何れに遷移させるかを選択する際に、前記第１の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方と前記ライトデータの全ビット長の半分とを比較して、前記比較対象の遷移ビット数が前記ライトデータの全ビット長の半分よりも小さい場合には前記第１の変換候補を選択し、それ以外の場合には前記第２の変換候補を選択すべき旨を判定結果として生成する変換判定部と、
前記判定結果に応じて前記第１の変換候補または前記第２の変換候補の何れかを選択するとともに、何れが選択されたのかを選択情報として出力する変換制御部と
を具備する記憶制御装置。
（１０）ビット毎に第１の値または第２の値の何れか一方の値を保持するメモリセルアレイと、
前記メモリセルアレイの所定のデータ領域について、ライト処理に先立ってライト対象のデータ領域からプレリードデータを読み出すプレリード処理部と、
前記プレリードデータから前記ライト処理の対象データとなるライトデータの第１の変換候補または第２の変換候補の何れに遷移させるかを選択する際に、第１の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方の値に基づいて前記第１の変換候補または前記第２の変換候補の何れを選択すべきかを判定結果として生成する変換判定部と、
前記判定結果に応じて前記第１の変換候補または前記第２の変換候補の何れかを選択するとともに、何れが選択されたのかを選択情報として出力する変換制御部と
を具備する記憶装置。
（１１）前記メモリセルアレイは可変抵抗素子である前記（１０）に記載の記憶装置。
（１２）ビット毎に第１の値または第２の値の何れか一方の値を保持するメモリセルアレイと、
前記メモリセルアレイの所定のデータ領域について、ライト処理に先立ってライト対象のデータ領域からプレリードデータを読み出すプレリード処理部と、
前記プレリードデータから前記ライト処理の対象データとなるライトデータの第１の変換候補または第２の変換候補の何れに遷移させるかを選択する際に、第１の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方の値に基づいて前記第１の変換候補または前記第２の変換候補の何れを選択すべきかを判定結果として生成する変換判定部と、
前記判定結果に応じて前記第１の変換候補または前記第２の変換候補の何れかを選択するとともに、何れが選択されたのかを選択情報として出力する変換制御部と、
前記メモリアレイに対するリードコマンドまたはライトコマンドを発行するホストコンピュータと
を具備する情報処理システム。
（１３）ビット毎に第１の値または第２の値の何れか一方の値を保持するメモリセルアレイの所定のデータ領域について、ライト処理に先立ってライト対象のデータ領域からプレリードデータを読み出すプレリード処理手順と、
前記プレリードデータから前記ライト処理の対象データとなるライトデータの第１の変換候補または第２の変換候補の何れに遷移させるかを選択する際に、第１の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方の値に基づいて前記第１の変換候補または前記第２の変換候補の何れを選択すべきかを判定結果として生成する変換判定手順と、
前記判定結果に応じて前記第１の変換候補または前記第２の変換候補の何れかを選択するとともに、何れが選択されたのかを選択情報として出力する変換制御手順と
を具備する記憶制御方法。
１１０ プロセッサ
１２０ ＤＲＡＭ
２００ メモリコントローラ
２２０、３２０ 制御部
２３０、３３０ ライトバッファ
２４０、３４０ リードバッファ
２６０、３６０ 反転判定部
２７０、３７０ 反転制御部
２８０ メモリインターフェース
２９０ システムインターフェース
３００ 不揮発性メモリ
３１０ メモリセルアレイ
３１１ データ
３１２ 反転フラグ
３１３ 選択フラグ
３５０ 論理評価部
３９０ 外部インターフェース
４００ メモリモジュール
４６０ 変換判定部
４７０ 変換制御部
６１１〜６１４、６６１〜６６４ 論理ゲート
６２１〜６２４、６７１〜６７４ カウンタ
６３１、６３２、６８１、６８２ 選択器
６４１、６９１ 比較器
６５０ ライトデータ変換部
１２０ ＤＲＡＭ
２００ メモリコントローラ
２２０、３２０ 制御部
２３０、３３０ ライトバッファ
２４０、３４０ リードバッファ
２６０、３６０ 反転判定部
２７０、３７０ 反転制御部
２８０ メモリインターフェース
２９０ システムインターフェース
３００ 不揮発性メモリ
３１０ メモリセルアレイ
３１１ データ
３１２ 反転フラグ
３１３ 選択フラグ
３５０ 論理評価部
３９０ 外部インターフェース
４００ メモリモジュール
４６０ 変換判定部
４７０ 変換制御部
６１１〜６１４、６６１〜６６４ 論理ゲート
６２１〜６２４、６７１〜６７４ カウンタ
６３１、６３２、６８１、６８２ 選択器
６４１、６９１ 比較器
６５０ ライトデータ変換部
Claims (13)
- ビット毎に第１の値または第２の値の何れか一方の値を保持するメモリセルアレイの所定のデータ領域について、ライト処理に先立ってライト対象のデータ領域からプレリードデータを読み出すプレリード処理部と、
前記プレリードデータから前記ライト処理の対象データとなるライトデータの第１の変換候補または第２の変換候補の何れに遷移させるかを選択する際に、前記第１の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方の値に基づいて前記第１の変換候補または前記第２の変換候補の何れを選択すべきかを判定結果として生成する変換判定部と、
前記判定結果に応じて前記第１の変換候補または前記第２の変換候補の何れかを選択するとともに、何れが選択されたのかを選択情報として出力する変換制御部と
を具備する記憶制御装置。 - ビット毎に第１の値または第２の値の何れか一方の値を保持するメモリセルアレイの所定のデータ領域について、ライト処理に先立ってライト対象のデータ領域からプレリードデータを読み出すプレリード処理部と、
前記プレリードデータから前記ライト処理の対象データとなるライトデータの第１の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方と、前記プレリードデータから前記ライトデータの第２の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方とを比較して、前記第１の変換候補または前記第２の変換候補の何れを選択すべきかについて前記比較対象の遷移ビット数が小さくなる方を判定結果として生成する変換判定部と、
前記判定結果に応じて前記第１の変換候補または前記第２の変換候補の何れかを選択するとともに、何れが選択されたのかを選択情報として出力する変換制御部と
を具備する記憶制御装置。 - 前記変換判定部は、
前記プレリードデータと前記第１の変換候補および前記第２の変換候補とにおける前記第１の値から前記第２の値への遷移または前記第２の値から前記第１の値への遷移の組合せを対応するビット毎に検出する検出器と、
前記組合せの各々について検出されたビット数を計数するカウンタと、
前記第１の変換候補および前記第２の変換候補の各々について前記第１の値から前記第２の値への遷移ビット数と前記第２の値から前記第１の値への遷移ビット数とのうち大きい方を選択する選択器と、
前記第１の変換候補および前記第２の変換候補の各々について選択された遷移ビット数を比較して、前記第１の変換候補または前記第２の変換候補の何れかを選択すべきかについて前記比較対象の遷移ビット数が小さくなる方を前記判定結果とする比較器とを備える
請求項２記載の記憶制御装置。 - 前記ライトデータおよび前記選択情報を保持するライトバッファをさらに具備し、
前記変換制御部は、前記判定結果に従って前記ライトバッファに保持されているライトデータを前記第１の変換候補または前記第２の変換候補の何れかに変換させるとともに何れに変換されたのかを前記選択情報として前記ライトバッファに保持させる
請求項２または３に記載の記憶制御装置。 - 前記第１の変換候補は前記ライトバッファと所定の値との排他的論理和演算により得られる値であり、前記第２の変換候補は前記ライトバッファと前記所定の値の反転値との排他的論理和演算により得られる値である請求項４記載の記憶制御装置。
- 前記第１の変換候補は前記ライトバッファと所定の値との排他的論理和演算により得られる値に対して所定のビットシフト操作またはビット入れ換え操作の何れか一方の操作もしくはそれら操作の組合せを施したものであり、前記第２の変換候補は前記ライトバッファと前記所定の値の反転値との排他的論理和演算により得られる値に対して前記所定のビットシフト操作またはビット入れ換え操作の何れか一方の操作もしくはそれら操作の組合せを施したものである請求項４記載の記憶制御装置。
- 前記第１の変換候補は前記ライトバッファと同じ値であり、前記第２の変換候補は前記ライトバッファの反転値である請求項４記載の記憶制御装置。
- 前記第１の変換候補および前記第２の変換候補は、前記プレリードデータから前記第１の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方と、前記プレリードデータから前記第２の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方との何れか一方は前記ライトデータの全ビット長の半分以下になるように決定される請求項２から７のいずれかに記載の記憶制御装置。
- ビット毎に第１の値または第２の値の何れか一方の値を保持するメモリセルアレイの所定のデータ領域について、ライト処理に先立ってライト対象のデータ領域からプレリードデータを読み出すプレリード処理部と、
前記プレリードデータから前記ライト処理の対象データとなるライトデータの第１の変換候補または第２の変換候補の何れに遷移させるかを選択する際に、前記第１の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方と前記ライトデータの全ビット長の半分とを比較して、前記比較対象の遷移ビット数が前記ライトデータの全ビット長の半分よりも小さい場合には前記第１の変換候補を選択し、それ以外の場合には前記第２の変換候補を選択すべき旨を判定結果として生成する変換判定部と、
前記判定結果に応じて前記第１の変換候補または前記第２の変換候補の何れかを選択するとともに、何れが選択されたのかを選択情報として出力する変換制御部と
を具備する記憶制御装置。 - ビット毎に第１の値または第２の値の何れか一方の値を保持するメモリセルアレイと、
前記メモリセルアレイの所定のデータ領域について、ライト処理に先立ってライト対象のデータ領域からプレリードデータを読み出すプレリード処理部と、
前記プレリードデータから前記ライト処理の対象データとなるライトデータの第１の変換候補または第２の変換候補の何れに遷移させるかを選択する際に、前記第１の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方の値に基づいて前記第１の変換候補または前記第２の変換候補の何れを選択すべきかを判定結果として生成する変換判定部と、
前記判定結果に応じて前記第１の変換候補または前記第２の変換候補の何れかを選択するとともに、何れが選択されたのかを選択情報として出力する変換制御部と
を具備する記憶装置。 - 前記メモリセルアレイは可変抵抗素子である請求項１０記載の記憶装置。
- ビット毎に第１の値または第２の値の何れか一方の値を保持するメモリセルアレイと、
前記メモリセルアレイの所定のデータ領域について、ライト処理に先立ってライト対象のデータ領域からプレリードデータを読み出すプレリード処理部と、
前記プレリードデータから前記ライト処理の対象データとなるライトデータの第１の変換候補または第２の変換候補の何れに遷移させるかを選択する際に、前記第１の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方の値に基づいて前記第１の変換候補または前記第２の変換候補の何れを選択すべきかを判定結果として生成する変換判定部と、
前記判定結果に応じて前記第１の変換候補または前記第２の変換候補の何れかを選択するとともに、何れが選択されたのかを選択情報として出力する変換制御部と、
前記メモリアレイに対するリードコマンドまたはライトコマンドを発行するホストコンピュータと
を具備する情報処理システム。 - ビット毎に第１の値または第２の値の何れか一方の値を保持するメモリセルアレイの所定のデータ領域について、ライト処理に先立ってライト対象のデータ領域からプレリードデータを読み出すプレリード処理手順と、
前記プレリードデータから前記ライト処理の対象データとなるライトデータの第１の変換候補または第２の変換候補の何れに遷移させるかを選択する際に、前記第１の変換候補へ遷移させる場合の前記第１の値から前記第２の値への遷移ビット数および前記第２の値から前記第１の値への遷移ビット数の大きい方の値に基づいて前記第１の変換候補または前記第２の変換候補の何れを選択すべきかを判定結果として生成する変換判定手順と、
前記判定結果に応じて前記第１の変換候補または前記第２の変換候補の何れかを選択するとともに、何れが選択されたのかを選択情報として出力する変換制御手順と
を具備する記憶制御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013048776A JP5929790B2 (ja) | 2012-06-19 | 2013-03-12 | 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法 |
| US13/873,679 US9229714B2 (en) | 2012-06-19 | 2013-04-30 | Memory control apparatus, memory apparatus, information processing system, and processing method for use therewith |
| CN201310231214.5A CN103513934B (zh) | 2012-06-19 | 2013-06-09 | 存储器控制设备、存储器设备、信息处理系统和处理方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012137397 | 2012-06-19 | ||
| JP2012137397 | 2012-06-19 | ||
| JP2013048776A JP5929790B2 (ja) | 2012-06-19 | 2013-03-12 | 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014026712A JP2014026712A (ja) | 2014-02-06 |
| JP2014026712A5 JP2014026712A5 (ja) | 2015-04-09 |
| JP5929790B2 true JP5929790B2 (ja) | 2016-06-08 |
Family
ID=49757034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013048776A Expired - Fee Related JP5929790B2 (ja) | 2012-06-19 | 2013-03-12 | 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9229714B2 (ja) |
| JP (1) | JP5929790B2 (ja) |
| CN (1) | CN103513934B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9304709B2 (en) | 2013-09-06 | 2016-04-05 | Western Digital Technologies, Inc. | High performance system providing selective merging of dataframe segments in hardware |
| CN106255961B (zh) * | 2014-05-09 | 2020-03-31 | 索尼公司 | 存储控制设备、存储设备及存储控制方法 |
| KR102636091B1 (ko) * | 2016-10-14 | 2024-02-14 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치, 이를 위한 선택적 쓰기 장치 및 동작 방법 |
| JP6387134B1 (ja) * | 2017-03-09 | 2018-09-05 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
| JP6860787B2 (ja) * | 2017-07-25 | 2021-04-21 | 富士通株式会社 | メモリ制御回路、メモリ、及びメモリ制御方法 |
| KR20190036795A (ko) * | 2017-09-28 | 2019-04-05 | 에스케이하이닉스 주식회사 | 전류 소모량을 줄일 수 있는 반도체 메모리 장치 및 이를 포함하는 시스템 |
| KR20190074890A (ko) * | 2017-12-20 | 2019-06-28 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 및 그 동작 방법 |
| US10431301B2 (en) | 2017-12-22 | 2019-10-01 | Micron Technology, Inc. | Auto-referenced memory cell read techniques |
| US10566052B2 (en) | 2017-12-22 | 2020-02-18 | Micron Technology, Inc. | Auto-referenced memory cell read techniques |
| CN108215513B (zh) * | 2018-02-05 | 2019-06-21 | 杭州旗捷科技有限公司 | 可变阈值的反馈电路、耗材芯片、耗材 |
| KR102495539B1 (ko) * | 2018-07-16 | 2023-02-06 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작방법 |
| TWI725434B (zh) * | 2019-05-24 | 2021-04-21 | 慧榮科技股份有限公司 | 藉助於組態設定來進行動態節流控制之方法、具備計算機功能的主機、以及資料儲存裝置及其控制器 |
| US10937495B2 (en) | 2019-07-02 | 2021-03-02 | Winbond Electronics Corp. | Resistive memory apparatus and method for writing data thereof |
| JP6893535B2 (ja) * | 2019-08-15 | 2021-06-23 | 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． | 抵抗メモリ及びそのデータ書込み方法 |
| WO2021176243A1 (en) * | 2020-03-03 | 2021-09-10 | Micron Technology, Inc. | On-the-fly programming and verifying method for memory cells based on counters and ecc feedback |
| TWI755154B (zh) | 2020-03-03 | 2022-02-11 | 美商美光科技公司 | 基於計數器及錯誤校正碼反饋用於記憶體單元之即時程式化及驗證方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4134637B2 (ja) * | 2002-08-27 | 2008-08-20 | 株式会社日立製作所 | 半導体装置 |
| KR100510512B1 (ko) * | 2002-11-18 | 2005-08-26 | 삼성전자주식회사 | 이중 데이터율 동기식 반도체 장치의 데이터 출력 회로 및그 방법 |
| CN100476810C (zh) * | 2005-05-08 | 2009-04-08 | 浙江大学 | 一种实现信息系统数据自动交换的方法 |
| JP4719236B2 (ja) * | 2008-03-21 | 2011-07-06 | 株式会社東芝 | 半導体記憶装置及び半導体記憶システム |
| JP5942781B2 (ja) * | 2012-04-16 | 2016-06-29 | ソニー株式会社 | 記憶制御装置、メモリシステム、情報処理システム、および、記憶制御方法 |
-
2013
- 2013-03-12 JP JP2013048776A patent/JP5929790B2/ja not_active Expired - Fee Related
- 2013-04-30 US US13/873,679 patent/US9229714B2/en not_active Expired - Fee Related
- 2013-06-09 CN CN201310231214.5A patent/CN103513934B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US9229714B2 (en) | 2016-01-05 |
| US20130339637A1 (en) | 2013-12-19 |
| JP2014026712A (ja) | 2014-02-06 |
| CN103513934B (zh) | 2017-06-09 |
| CN103513934A (zh) | 2014-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5929790B2 (ja) | 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法 | |
| JP5942781B2 (ja) | 記憶制御装置、メモリシステム、情報処理システム、および、記憶制御方法 | |
| JP6447629B2 (ja) | 記憶制御装置、記憶装置、および、その記憶制御方法 | |
| JP5839048B2 (ja) | 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法 | |
| JP5853899B2 (ja) | 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法 | |
| JP5768654B2 (ja) | 記憶制御装置、記憶装置、情報処理システム、および、記憶制御方法 | |
| US10452475B2 (en) | Memory system and resistance change type memory | |
| JP2014026712A5 (ja) | ||
| KR20170096072A (ko) | 전자 장치 | |
| JP5853973B2 (ja) | 記憶制御装置、記憶装置、情報処理システムおよび記憶制御方法 | |
| EP2799998A1 (en) | Storage control device, storage device, information processing system, and processing methods in same | |
| JP2014086062A (ja) | 記憶制御装置、記憶装置、情報処理システム、および、記憶制御方法 | |
| JP6711281B2 (ja) | メモリコントローラ、記憶装置、情報処理システムおよびメモリの制御方法 | |
| JP5853843B2 (ja) | 記憶制御装置、記憶装置、および、それらにおける処理方法 | |
| WO2016035451A1 (ja) | 記憶制御装置、記憶装置、および、記憶制御方法 | |
| JP2014013635A (ja) | 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法 | |
| JP6493062B2 (ja) | メモリコントローラ、メモリシステムおよび情報処理システム | |
| JP2014022004A (ja) | 記憶制御装置、記憶装置、および、それらにおける処理方法 | |
| JP2013205872A (ja) | 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法 | |
| WO2017010147A1 (ja) | 不揮発メモリ、メモリコントローラ、記憶装置、情報処理システムおよび不揮発メモリの制御方法 | |
| WO2017073127A1 (ja) | メモリコントローラ、記憶装置、情報処理システムおよびメモリの制御方法 | |
| WO2016056290A1 (ja) | メモリコントローラ、メモリシステム、記憶装置、情報処理システムおよび記憶制御方法 | |
| JP2017054248A (ja) | メモリコントローラ、メモリおよびメモリシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150218 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160418 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5929790 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |