CN101154593A - 非挥发性半导体存储器及其制作方法 - Google Patents
非挥发性半导体存储器及其制作方法 Download PDFInfo
- Publication number
- CN101154593A CN101154593A CNA2006101168842A CN200610116884A CN101154593A CN 101154593 A CN101154593 A CN 101154593A CN A2006101168842 A CNA2006101168842 A CN A2006101168842A CN 200610116884 A CN200610116884 A CN 200610116884A CN 101154593 A CN101154593 A CN 101154593A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- semiconductor memory
- volatile semiconductor
- memory according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 162
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 71
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 33
- 230000004888 barrier function Effects 0.000 claims abstract description 26
- 239000011229 interlayer Substances 0.000 claims abstract description 24
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 57
- 239000010703 silicon Substances 0.000 claims description 57
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 54
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 43
- 238000007254 oxidation reaction Methods 0.000 claims description 34
- 239000002159 nanocrystal Substances 0.000 claims description 33
- 230000003647 oxidation Effects 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 29
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- 238000000059 patterning Methods 0.000 claims description 12
- 239000011856 silicon-based particle Substances 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 238000003860 storage Methods 0.000 abstract description 14
- 239000002245 particle Substances 0.000 abstract description 4
- 239000011159 matrix material Substances 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 11
- 230000008569 process Effects 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 238000000137 annealing Methods 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- -1 silicon ion Chemical class 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 150000002500 ions Chemical group 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 102100022717 Atypical chemokine receptor 1 Human genes 0.000 description 1
- 101000678879 Homo sapiens Atypical chemokine receptor 1 Proteins 0.000 description 1
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000010977 unit operation Methods 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种非挥发性半导体存储器及其制作方法，这种存储器采用纳米单晶硅浮栅、实现了单电子存储，而且纳米单晶硅浮栅中的纳米单晶硅离子的密度高。所述非挥发性半导体存储器的制作方法包括：在半导体基体形成隧道氧化层；在隧道氧化层上形成半球形多晶硅颗粒，氧化半球形多晶硅表面，使其转变为孤立的纳米单晶硅和覆盖在纳米单晶硅层上的第一氧化硅层；在第一氧化硅层上沉积层间介电层；在层间介电层上形成多晶硅层；图案化多晶硅层，形成控制栅；图案化层间介电层以及第一氧化硅层，形成阻挡氧化层；图案化所述纳米单晶硅层，形成浮栅；掺杂半导体基板形成分离的源极和漏极；图案化隧道氧化层，形成栅氧化层。
Description
技术领域
本发明涉及非挥发性半导体存储器，具体地说，本发明涉及一种含有纳米单晶硅浮栅的非挥发性半导体存储器及其制作方法。
背景技术
非挥发性存储器例如可擦除可编程只读存储器(electrically programmableread-only memory，EPROM)、电可擦可编程只读存储器(electrically-erasableprogrammable read-only memory，EEPROM)以及快闪存储器(flash memory)目前广泛用做计算机系统的数据存储器件，在系统关闭或无电源供应时仍能保持数据信息。
一个非挥发性存储器(non-volatile memory；NVM)通常也是一个MOS管，具有一个源极，一个漏极，一个控制栅(control gate)以及一个浮栅(floatinggate)，浮栅被绝缘体隔绝于其他部分。
传统的非挥发性存储器采用多晶硅浮栅，以快闪存储器为例，参考附图1，包含两个多晶硅栅，其中1为控制栅，与字线相连，用来控制单元的导通以及单元的编程读出等操作，7为浮栅，完全被隧道氧化层3和阻挡氧化层2包围，能够存储注入的电子，5为半导体基板，4和6分别为源极和漏极。所述的隧道氧化层3和阻挡氧化层2材料为二氧化硅。如果浮栅7上没有存储电子电荷，控制栅1对应一个较低的阈值电压；当浮栅7上存储了电子电荷，则控制栅阈值电压增大，这样在读取的时候，控制栅1上加上一个介于高阈值电压和低阈值电压之间的读取电压，浮栅7中有电子的单元因为阈值电压高而不导通，所以没有读出电流，因此该单元就存了信息“0”；当浮栅7中没有存储电子的时候，阈值电压低，浮栅7中有电子的单元导通，有较大的读出电流，该单元就存了信息“1”。随着技术的发展，对存储器的数据存储以及保持能力的要求越来越高，这种传统的存储器越来越不能满足社会发展的需要。
为了增加浮栅保持电子的能力，申请号为200510082811.1的中国专利申请文件提供了一种改进的快闪存储器，参考附图2所示，1为多晶硅控制栅，2为阻挡氧化层，3为隧道氧化层，5为半导体基板，4和6分别为源极和漏极，7为多晶硅浮栅。所述的多晶硅浮栅7沿沟道方向采用P+N+P+掺杂多晶硅来代替传统的单一掺杂的多晶硅浮栅，其中P+和N+的掺杂浓度都大于1019/cm3，如图2中8为P+掺杂多晶硅，9为N+掺杂多晶硅。P+N+P+掺杂多晶硅可通过光刻定义不同浮栅窗口，分别进行P+和N+两次离子注入形成。这种存储器的电子保持能力虽然得到了一定的提高，但是由于其控制栅为多晶硅，数据储存能力还不能满足技术发展的需要。
发明内容
本发明解决的问题是针对现有技术中非挥发性半导体存储器的数据储存能力不能满足技术发展需要的缺陷，提供一种非挥发性半导体存储器及其制作方法，这种非挥发性半导体存储器实现了单电子存储，而且纳米单晶硅浮栅中的纳米单晶硅离子的密度可调整形成工艺进行调节，存储能力较高。
针对上述问题，本发明提供了一种非挥发性半导体存储器的制作方法，包括下列步骤：
在半导体基体形成隧道氧化层；
在隧道氧化层上形成半球形多晶硅颗粒，氧化半球形多晶硅表面，使其转变为纳米单晶硅层和覆盖在纳米单晶硅层上的第一氧化硅层；
在第一氧化硅层上沉积层间介电层；
在层间介电层上形成多晶硅层；
图案化多晶硅层，形成控制栅；
图案化层间介电层以及第一氧化硅层，形成阻挡氧化层；
图案化所述纳米单晶硅层，形成浮栅；
掺杂半导体基板形成分离的源极和漏极；
图案化隧道氧化层，形成栅氧化层，所述控制栅、阻挡氧化层、浮栅以及栅氧化层共同构成半导体存储器的栅极结构，在栅极结构上加电压时，源极和漏极之间能形成导电沟道。
另一方面，本发明还提供了一种非挥发性半导体存储器，包括设置在半导体基体内并分离的源极和漏极以及半导体基体上的栅极结构，栅极结构加电压时，能在源极和漏极之间形成导电沟道，所述的栅极结构包括：位于半导体基体上的栅氧化层；位于栅氧化层上的浮栅，以及隔离浮栅和控制栅的阻挡氧化层，所述的浮栅由半球状的纳米单晶硅颗粒组成。
与现有技术相比，本发明具有以下优点：
1、本发明提供的非挥发性半导体存储器，采用纳米单晶硅浮栅，所述纳米单晶硅浮栅由半球状的纳米单晶硅颗粒组成，实现了单电子存储，提高了储存能力，而且浮栅中半球状的纳米单晶硅颗粒的密度高，单个浮栅中的纳米单晶硅颗粒的数量最高可达到1000个，数据存储量大。
2、本发明提供的纳米单晶硅浮栅中的纳米单晶硅离子的密度可通过控制形成纳米单晶硅的工艺参数进行调节，可根据需要调整小丘状纳米单晶硅颗粒的密度，单个浮栅中的纳米单晶硅颗粒的数量为1至1000个。
3、本发明采用在隧道氧化层上形成半球形多晶硅颗粒，并氧化所述半球形多晶硅颗粒形成第一氧化硅层以及位于隧道氧化层和氧化硅层之间的纳米单晶硅层的方法形成作为浮栅的纳米单晶硅层，这种方法的优点是纳米单晶硅镶嵌在源漏沟道与控制栅之间的氧化物中，当在控制栅和源极之间加上偏压时，电子直接隧穿注入纳米单晶硅内，使栅极电荷受到屏蔽而导致器件阈值改变。在存储状态下，电子处于势阱中，当栅极加上反向偏压时，电子通过直接隧穿又回到沟道内，由此实现电荷的擦除。当一个电荷注入纳米单晶硅时，其产生的库仑势能远大于常温下热能，从而阻碍了其它的电荷注入，所以每个纳米晶粒中只能存储一定数目的电荷，因而可望实现单电子存储。与传统的浮栅存储器相比，纳米晶MOSFET(metal-oxide-semiconductorfield-effect transistor)存储器在存储一位数据时所需的电子数少，绝缘层中电流密度小，因而可在单位面积内存储更多的信息，提高器件循环使用的次数并缩短擦写时间。
附图说明
图1为现有技术快闪存储器的结构示意图；
图2为现有技术一种改进的快闪存储器的结构示意图；
图3至图12为本发明非挥发性半导体存储器的制备方法工艺流程的截面结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
本发明提供了一种非挥发性半导体存储器的制作方法，包括下列步骤：在半导体基体形成隧道氧化层；在隧道氧化层上形成半球形多晶硅颗粒，氧化半球形多晶硅表面，使转变为孤立的纳米单晶硅层和覆盖在纳米单晶硅层上的第一氧化硅层；在第一氧化硅层上沉积层间介电层；在层间介电层上形成多晶硅层；图案化多晶硅层，形成控制栅；图案化层间介电层以及第一氧化硅层，形成阻挡氧化层；图案化所述纳米单晶硅层，形成浮栅；掺杂半导体基板形成分离的源极和漏极；图案化隧道氧化层，形成栅氧化层，所述控制栅、阻挡氧化层、浮栅以及栅氧化层共同构成半导体存储器的栅极结构，在栅极结构上加电压时，源极和漏极之间能形成导电沟道。
参考附图3所示，提供一半导体基板201，所述半导体基体201较好的是半导体硅，可以为n型或者P型半导体，以P型半导体基体为例，在半导体基体201内形成有隔离结构202，用于隔离不同的存储单元，所述的隔离结构较好的是浅沟槽隔离(STI)结构，形成隔离结构202的工艺为本领域技术人员熟知的现有技术，例如在本发明的一个实施例中，在半导体基板上依次形成垫氧化层(SiO2)和腐蚀阻挡层(SiN)，并依次定义腐蚀阻挡层、垫氧化层和半导体基板，形成沟槽；在沟槽表面形成衬氧化层；在沟槽内以及腐蚀阻挡层上形成隔离氧化层以填满沟槽；去除沟槽之外的隔离氧化层，直至曝露出腐蚀阻挡层表面；依次去除半导体基板上的腐蚀阻挡层和垫氧化层，形成隔离结构202。
参考图4所示，在半导体基体201上形成一隧道氧化层203，所述的隧道氧化层203的材料可以是氧化硅、氮氧化硅(SiON)、富硅氧化物(SRO)、SiN等。所述隧道氧化层203的作用在于将纳米单晶硅与硅衬底隔离，厚度设定在10埃～500埃。沉积上述隧道门氧化物的技术为本领域技术人员熟知的现有技术，如采用热氧化工艺形成氧化硅层。
参考附图5所示，在隧道氧化层203上形成半球形多晶硅颗粒204(Hemi-Spherical Grained；HSG)；在本实施例中，形成半球状多晶硅颗粒的工艺采用低压等离子体化学气相沉积法，主要包括如下三个步骤：
1)、沉积非定型多晶硅：形成非定型多晶硅的工艺可以是各种常规的工艺，本发明中，沉积工艺可以在等离子体氛围以及N2、He或者Ar气氛下进行，所述的等离子体氛围包括硅离子(Si+)、氢离子(H+)、以及氧离子(O-)或者电子氛围等。使用本领域技术人员熟知的现有低压等离子化学气相沉积设备(LPCVD)，在N2氛围中，将硅基体放置在反应室内，通入5sccm至50sccm的SiH4气体，调整反应室内的压力(pressure)为1.0至40torr，温度为400至600℃的情况下，反应5至50秒(sec)即可形成厚度在1nm～80nm的非定型多晶硅；
2)、生长半球形多晶硅颗粒：通入10至20sccm的SiH4气体，以及少量的掺杂气体如PH3等，并用氮气或者氩气稀释，调整反应室内的压力(pressure)低于1.0torr，将反应室的温度在沉积非定型多晶硅的温度基础上调高50℃左右，并保持温度在500至600℃的情况下，反应5至20秒(sec)使多晶硅成核并长成半球状的多晶硅颗粒；
3)、退火处理：对半导体基体在NH3、N2、H2或者Ar气氛围下进行退火处理，退火温度为700至1000℃。退火处理可以更好的控制形成的半球形多晶硅颗粒的尺寸以及尺寸的一致性。
本发明中，半球形多晶硅颗粒的尺寸控制主要通过调整成核后多晶硅颗粒的生长时间以及退火工艺来实现，而半球形多晶硅颗粒的密度是通过控制沉积过程中的工艺参数例如SiH4的流量、反应温度以及形成晶核的时间来控制的。本发明形成的半球状的多晶硅颗粒的平均颗粒直径在5nm～80nm之间。
参考附图6所示，氧化所述半球形多晶硅颗粒204形成第一氧化硅层211和第一氧化硅层211层内的纳米单晶硅层205(individual nano-crystallinesilicon；NC-Si)。氧化半球形多晶硅颗粒204的工艺为：将形成有半球形多晶硅颗粒204的半导体基体201清洗并干燥之后放入高温(900℃～1100℃)氧化设备工艺腔中，通入流量为100至1000sccm的氧气使之与硅发生反应，得到厚度在10～200的第一氧化硅层211。通过控制氧化工艺氧气的流量，氧化温度及氧化时间等参数，使半球状多晶硅表面氧化转变为孤立的纳米单晶硅和覆盖在纳米单晶硅层上的第一氧化硅层211。采用上述工艺，形成的纳米单晶硅颗粒205为半球状，颗粒的平均密度在1×1010/cm2至1×1012/cm2之间，颗粒的平均直径为5nm～80nm。
形成的纳米单晶硅颗粒205作为非挥发性半导体存储器的浮栅，实现了单电子存储，储存能力较高，而且，采用本发明所述的方法形成的纳米单晶硅颗粒的密度、尺寸、形状都可以通过控制形成半球状多晶硅的工艺参数以及氧化半球状多晶硅层的工艺参数进行调节，因此，可以根据需要调整形成的非挥发性半导体存储器的存储能力。
在所述的第一氧化硅层上形成层间绝缘层，所述的层间绝缘层可以采用氧化硅、氮化硅、氮氧化硅以及它们的组合构成，厚度范围为2nm至20nm，比较优选的是氮化硅-氧化硅，与第一氧化硅层一起形成氧化硅-氮化硅-氧化硅(ONO)层，参考附图7所示，212为氮化硅层，厚度为1至10nm，213为第二氧化硅层，厚度为1至10nm。氮化硅层212和第二氧化硅层213共同构成层间绝缘层。形成氮化硅层和第二氧化硅层的工艺例如化学气相沉积工艺。附图7所示仅仅为本发明的一个优选的技术方案，并不能对本发明所述层间绝缘层的保护范围产生限制。
作为另一种技术方案，层间绝缘层还可以是厚度为2至20nm的氧化硅层，与第一氧化硅层共同成为纳米单晶硅层205与随后形成的多晶硅层的绝缘隔离层。
参考附图8所示，在由氮化硅层212和第二氧化硅层213组成的层间绝缘层上形成多晶硅层207，多晶硅层207沉积在所述第二氧化硅层213上。所述的多晶硅层厚度在10nm至200nm之间，在非挥发性半导体存储器中作为控制栅使用。沉积多晶硅层207的工艺方法为本领域技术人员熟知的低压化学气相沉积法(LPCVD)。
参考图9所示，图案化多晶硅层207，形成控制栅207a，然后图案化由氮化硅层212和第二氧化硅层213组成的层间绝缘层和第一氧化硅层211，形成阻挡氧化层206a，再图案化纳米单晶硅颗粒205，形成浮栅205a。图案化多晶硅层207、由氮化硅层212和第二氧化硅层213组成的层间绝缘层、纳米单晶硅颗粒205的工艺为本领域技术人员熟知的现有技术。
本实施例中，给出一个比较优选的技术方案：在多晶硅层207上形成抗反射层(图中未示出)，例如氮氧化硅(SiON)抗反射介电覆膜(DARC)层、底层抗反射层(BARC)等。在本发明的一个具体实施例中，沉积氮氧化硅抗反射介电覆膜层，沉积方法为普通的等离子增强化学气相沉积法(PECVD)；之后，在氮氧化硅抗反射介电覆膜层上喷涂光刻胶，根据设计好的的图案进行光刻胶的曝光和显影，定义出控制栅的位置，然后采用干法蚀刻工艺刻蚀多晶硅层207，形成控制栅207a；然后，依次采用干法蚀刻工艺刻蚀由氮化硅层212和第二氧化硅层213组成的层间绝缘层以及第一氧化硅层211，形成阻挡氧化层206a，如图中所示，刻蚀后的氮化硅层、第二氧化硅层、以及第一氧化硅层分别为212a，213a，211a；再采用干法蚀刻工艺刻蚀纳米单晶硅颗粒205，形成浮栅205a。所述浮栅205a含有的纳米单晶硅颗粒的数量在1至1000之间，颗粒直径为5nm～80nm，较好的是1nm至20nm，最后去除控制栅207a上残留的氮氧化硅抗反射介电覆膜层。
参考图10，在半导体基体201中形成源极209和漏极210，源极209和漏极210的位置应该保证在由控制栅207a、浮栅205a以及阻挡氧化层206a和隧道氧化层203a组成的栅极结构上施加电压时，源极209和漏极210之间能形成导电沟道。形成源极209和漏极210的工艺为通过隧道氧化层203进行离子注入，一个实施例中，基体材料选用p型硅，对源极和漏极进行N型低掺杂离子注入，注入离子如砷离子、磷离子等。
参考图11，图案化隧道氧化层203，形成栅氧化层203a。如图11所示，控制栅207a，阻挡氧化层206a，浮栅205a，隧道氧化层203a共同构成非挥发性存储器的栅极结构，浮栅205a为纳米单晶硅颗粒，可以实现单电子存储，存储密度高，存储能力强，而且消耗能量小，导通电压较低。
参考附图12所示，在栅极结构的侧壁形成间隙壁208。所述的间隙壁208可以采用氧化硅、氮化硅、氮氧化硅以及它们的组合，间隙壁不仅可以用来环绕栅极结构，防止更大剂量的源极和漏极注入过于接近沟道以致可能发生源漏穿通，防止短沟道效应，而且还可以用来防止栅极结构与源极以及漏极之间的漏电。
本发明还提供了一种非挥发性半导体存储器，参考附图11所示，包括设置在半导体基体201内并分离的源极209和漏极210以及半导体基体201上的栅极结构，栅极结构加电压时，在源极209和漏极210之间形成导电沟道，所述的栅极结构包括：位于半导体基体201上的栅氧化层203a；位于隧栅氧化层203a上的浮栅205a，以及隔离浮栅205a和控制栅207a的阻挡氧化层206a，所述的浮栅205a由若干被阻挡氧化层203a隔离的小丘状的纳米单晶硅组成。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种非挥发性半导体存储器的制作方法，其特征在于，包括下列步骤：
在半导体基体形成隧道氧化层；
在隧道氧化层上形成半球形多晶硅颗粒，氧化半球形多晶硅表面，使其转变为纳米单晶硅层和覆盖在纳米单晶硅层上的第一氧化硅层；
在第一氧化硅层上沉积层间介电层；
在层间介电层上形成多晶硅层；
图案化多晶硅层，形成控制栅；
图案化层间介电层以及第一氧化硅层，形成阻挡氧化层；
图案化所述纳米单晶硅层，形成浮栅；
掺杂半导体基板形成分离的源极和漏极；
图案化隧道氧化层，形成栅氧化层，所述控制栅、阻挡氧化层、浮栅以及栅氧化层共同构成半导体存储器的栅极结构，在栅极结构上加电压时，源极和漏极之间能形成导电沟道。
2.根据权利要求1所述的非挥发性半导体存储器的制作方法，其特征在于，所述的纳米单晶硅层由半球状的纳米单晶硅颗粒组成。
3.根据权利要求2所述的非挥发性半导体存储器的制作方法，其特征在于，所述半球状的纳米单晶硅颗粒的直径为1至20nm。
4.根据权利要求1所述的非挥发性半导体存储器的制作方法，其特征在于，每一浮栅中纳米单晶硅颗粒的个数为1至1000个。
5.根据权利要求1所述的非挥发性半导体存储器的制作方法，其特征在于，所述的第一氧化硅层的厚度为1至10nm。
6.根据权利要求1所述的非挥发性半导体存储器的制作方法，其特征在于，所述的层间介电层的厚度为1至20nm。
7.根据权利要求1所述的非挥发性半导体存储器的制作方法，其特征在于，所述的隧道氧化层为氧化硅、氮氧化硅。
8.根据权利要求1所述的非挥发性半导体存储器的制作方法，其特征在于，所述的层间介电层为氧化硅、氮化硅、氮氧化硅或者氮化硅-氧化硅。
9.根据权利要求8所述的非挥发性半导体存储器的制作方法，其特征在于，所述的层间介电层氮化硅-氧化硅时，氮化硅层的厚度为1至10nm，氧化硅层的厚度为1至10nm。
10.根据权利要求1至9中任一项所述的非挥发性半导体存储器的制作方法，其特征在于，还包括在栅极结构的侧壁形成间隙壁的步骤。
11.根据权利要求10所述的非挥发性半导体存储器的制作方法，其特征在于，所述的间隙壁为氧化硅、氮化硅、氮氧化硅或者氧化硅-氮化硅-氧化硅。
12.一种非挥发性半导体存储器，包括设置在半导体基体内并分离的源极和漏极以及半导体基体上的栅极结构，栅极结构加电压时，能在源极和漏极之间形成导电沟道，所述的栅极结构包括：位于半导体基体上的栅氧化层；位于栅氧化层上的浮栅，以及隔离浮栅和控制栅的阻挡氧化层，其特征在于，所述的浮栅由半球状的纳米单晶硅颗粒组成。
13.根据权利要求12所述的非挥发性半导体存储器，其特征在于，半球状的纳米单晶硅颗粒的个数为1至1000个。
14.根据权利要求12所述的非挥发性半导体存储器，其特征在于，所述的阻挡氧化层的厚度为3至30nm。
15.根据权利要求12所述的非挥发性半导体存储器，其特征在于，所述的栅氧化层为氧化硅、氮氧化硅。
16.根据权利要求12所述的非挥发性半导体存储器，其特征在于，所述的阻挡氧化层为氧化硅、氮化硅、氮氧化硅或者氧化硅-氮化硅-氧化硅。
17.根据权利要求12所述的非挥发性半导体存储器，其特征在于，所述阻挡氧化层为氧化硅-氮化硅-氧化硅时，氧化硅、氮化硅、氧化硅层的厚度分别为1至10nm。
18.根据权利要求12所述的非挥发性半导体存储器，其特征在于，所述的所述栅极结构的侧壁还具有间隙壁。
19.根据权利要求12所述的非挥发性半导体存储器，其特征在于，所述的间隙壁为氧化硅、氮化硅、氮氧化硅或者氧化硅-氮化硅-氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101168842A CN100561690C (zh) | 2006-09-30 | 2006-09-30 | 非挥发性半导体存储器及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101168842A CN100561690C (zh) | 2006-09-30 | 2006-09-30 | 非挥发性半导体存储器及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101154593A true CN101154593A (zh) | 2008-04-02 |
| CN100561690C CN100561690C (zh) | 2009-11-18 |
Family
ID=39256151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101168842A Active CN100561690C (zh) | 2006-09-30 | 2006-09-30 | 非挥发性半导体存储器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100561690C (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101853814B (zh) * | 2009-03-31 | 2012-07-25 | 中芯国际集成电路制造(上海)有限公司 | 闪存中制作外围电路器件栅极的方法 |
| CN104409460A (zh) * | 2014-10-20 | 2015-03-11 | 中国科学院微电子研究所 | 闪存单元及闪存装置 |
| CN106847686A (zh) * | 2010-12-20 | 2017-06-13 | 赛普拉斯半导体公司 | 边缘圆化的场效应晶体管及制造方法 |
| CN108962899A (zh) * | 2017-05-26 | 2018-12-07 | 智瑞佳（苏州）半导体科技有限公司 | 一种多次可编程(mtp)存储单元结构及其制作方法 |
| CN113228282A (zh) * | 2021-03-29 | 2021-08-06 | 长江存储科技有限责任公司 | 用于增大半导体器件中的多晶硅晶粒尺寸的阶梯式退火工艺 |
| CN114649425A (zh) * | 2022-05-20 | 2022-06-21 | 正泰新能科技有限公司 | 一种TopCon晶硅太阳能电池及其制备方法 |
-
2006
- 2006-09-30 CN CNB2006101168842A patent/CN100561690C/zh active Active
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101853814B (zh) * | 2009-03-31 | 2012-07-25 | 中芯国际集成电路制造(上海)有限公司 | 闪存中制作外围电路器件栅极的方法 |
| CN106847686A (zh) * | 2010-12-20 | 2017-06-13 | 赛普拉斯半导体公司 | 边缘圆化的场效应晶体管及制造方法 |
| CN106847686B (zh) * | 2010-12-20 | 2020-04-24 | 赛普拉斯半导体公司 | 边缘圆化的场效应晶体管及制造方法 |
| CN104409460A (zh) * | 2014-10-20 | 2015-03-11 | 中国科学院微电子研究所 | 闪存单元及闪存装置 |
| CN108962899A (zh) * | 2017-05-26 | 2018-12-07 | 智瑞佳（苏州）半导体科技有限公司 | 一种多次可编程(mtp)存储单元结构及其制作方法 |
| CN108962899B (zh) * | 2017-05-26 | 2021-12-17 | 智瑞佳（苏州）半导体科技有限公司 | 一种多次可编程(mtp)存储单元结构及其制作方法 |
| CN113228282A (zh) * | 2021-03-29 | 2021-08-06 | 长江存储科技有限责任公司 | 用于增大半导体器件中的多晶硅晶粒尺寸的阶梯式退火工艺 |
| CN113228282B (zh) * | 2021-03-29 | 2023-12-05 | 长江存储科技有限责任公司 | 用于增大半导体器件中的多晶硅晶粒尺寸的阶梯式退火工艺 |
| US12052868B2 (en) | 2021-03-29 | 2024-07-30 | Yangtze Memory Technologies Co., Ltd. | Ladder annealing process for increasing polysilicon grain size in semiconductor device |
| CN114649425A (zh) * | 2022-05-20 | 2022-06-21 | 正泰新能科技有限公司 | 一种TopCon晶硅太阳能电池及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100561690C (zh) | 2009-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4907815B2 (ja) | ２ビットｅｅｐｒｏｍデバイスにおけるｏｎｏ浮遊ゲート電極の製造方法 | |
| US4688078A (en) | Partially relaxable composite dielectric structure | |
| TWI555210B (zh) | 記憶裝置與其形成方法 | |
| US5789297A (en) | Method of making EEPROM cell device with polyspacer floating gate | |
| US6400610B1 (en) | Memory device including isolated storage elements that utilize hole conduction and method therefor | |
| CN100561690C (zh) | 非挥发性半导体存储器及其制作方法 | |
| US6458677B1 (en) | Process for fabricating an ONO structure | |
| US6624465B1 (en) | Multi-layer spacer technology for flash EEPROM | |
| CN101192532B (zh) | 电荷捕获层及其制造方法和电荷捕获型半导体存储装置 | |
| KR100875865B1 (ko) | 나노결정 실리콘 양자 도트 메모리 디바이스 | |
| CN101908509A (zh) | 制造非易失性存储器件的方法 | |
| US20080093646A1 (en) | Non-volatile memory device and method for fabricating the same | |
| CN101207024B (zh) | 半导体存储器及其形成方法 | |
| US6740557B1 (en) | Spacer like floating gate formation | |
| US6635530B2 (en) | Methods of forming gated semiconductor assemblies | |
| US5750428A (en) | Self-aligned non-volatile process with differentially grown gate oxide thickness | |
| JP4696383B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR100830329B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법과 이를 포함한메모리 장치 | |
| Wu et al. | Ge nanocrystal metal-oxide-semiconductor transistors with Ge nanocrystals formed by thermal oxidation of poly-Si0. 88Ge0. 12 | |
| CN100517617C (zh) | 非挥发性半导体存储器及其制作方法 | |
| CN100459044C (zh) | 非挥发性半导体存储器的制造方法 | |
| KR100836426B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법과 이를 포함한메모리 장치 | |
| US20060044876A1 (en) | Programming and manufacturing method for split gate memory cell | |
| US20020098648A1 (en) | Method for fabricating a nonvolatile semiconductor memory cell | |
| US7947607B2 (en) | Apparatus and associated method for making a virtual ground array structure that uses inversion bit lines |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111109 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |