CN100517617C - 非挥发性半导体存储器及其制作方法 - Google Patents

Abstract

本发明提供一种非挥发性半导体存储器及其制作方法，这种非挥发性半导体存储器采用纳米单晶硅浮栅、实现了单电子存储，而且纳米单晶硅浮栅中的纳米单晶硅颗粒的密度高，存储能力强。所述非挥发性半导体存储器的制作方法包括：在半导体基体形成隧道氧化层；在隧道氧化层上形成纳米单晶硅层，所述纳米单晶硅层为小丘状的纳米单晶硅颗粒；形成覆盖纳米单晶硅层的层间介电层；在层间介电层上形成多晶硅层；图案化多晶硅层，形成控制栅；图案化层间介电层，形成阻挡氧化层；图案化所述纳米单晶硅层，形成浮栅；掺杂半导体基板形成分离的源极和漏极；图案化隧道氧化层，形成栅氧化层。

Description

非挥发性半导体存储器及其制作方法

技术领域

本发明涉及非挥发性半导体存储器，具体地说，本发明涉及一种含有纳米单晶硅浮栅的非挥发性半导体存储器及其制造方法。

背景技术

非挥发性存储器例如可擦除可编程只读存储器(electrically programmableread-only memory，EPROM)、电可擦可编程只读存储器(electrically-erasableprogrammable read-only memory，EEPROM)以及快闪存储器(flash memory)目前广泛用做计算机系统的数据存储器件，在系统关闭或无电源供应时仍能保存数据信息。

一个非挥发性存储器(non-volatile memory；NVM)通常也是一个MOS管，具有一个源极，一个漏极，一个控制栅(control gate)以及一个浮栅(floatinggate)，浮栅被绝缘体隔绝于其他部分。

传统的非挥发性存储器采用多晶硅浮栅，以快闪存储器为例，参考附图1，包含两个多晶硅栅，其中1为控制栅，与字线相连，用来控制存储单元的导通以及存储单元的编程读出等操作，7为浮栅，完全被隧道氧化层3和阻挡氧化层2包围，能够存储注入的电子，5为半导体基板，4和6分别为源极和漏极。所述的隧道氧化层3和阻挡氧化层2材料为二氧化硅。如果浮栅7上没有存储电子电荷，控制栅1对应一个较低的阈值电压；当浮栅7上存储了电子电荷，则控制栅阈值电压增大，这样在读取的时候，控制栅1上加上一个介于高阈值电压和低阈值电压之间的读取电压，浮栅7中有电子的单元因为阈值电压高而不导通，所以没有读出电流，因此该单元就存了信息“0”；当浮栅7中没有存储电子的时候，阈值电压低，浮栅7中有电子的单元导通，有较大的读出电流，该单元就存了信息“1”。随着技术的发展，对存储器的数据存储以及保持能力的要求越来越高，这种传统的存储器越来越不能满足社会发展的需要。

为了增加浮栅保持电子的能力，申请号为200510082811.1的中国专利申请文件提供了一种改进的快闪存储器，参考附图2所示，1为多晶硅控制栅，2为阻挡氧化层，3为隧道氧化层，5为半导体基板，4和6分别为源极和漏极，7为多晶硅浮栅。所述的多晶硅浮栅7沿沟道方向采用P⁺N⁺P⁺掺杂多晶硅来代替传统的单一掺杂的多晶硅浮栅，其中P⁺和N⁺的掺杂浓度都大于10¹⁹/cm³，如图2中8为P⁺掺杂多晶硅，9为N⁺掺杂多晶硅。P⁺N⁺P⁺掺杂多晶硅可通过光刻定义不同浮栅窗口，分别进行P⁺和N⁺两次离子注入形成。这种存储器的电子保持能力虽然得到了一定的提高，但是由于其控制栅为多晶硅，数据储存能力还不能满足技术发展的需要。

发明内容

本发明解决的问题是针对现有技术中非挥发性半导体存储器的数据储存能力不能满足技术发展的需要的缺陷，提供一种非挥发性半导体存储器及其制作方法，这种非挥发性半导体存储器实现了单电子存储，而且纳米单晶硅浮栅中的纳米单晶硅颗粒的密度可调整形成工艺进行调节。

针对上述问题，本发明提供了一种非挥发性半导体存储器的制作方法，包括下列步骤：

在半导体基体形成隧道氧化层；

在隧道氧化层上形成纳米单晶硅层，所述纳米单晶硅层为小丘状的纳米单晶硅颗粒；

形成覆盖纳米单晶硅层的层间介电层；

在层间介电层上形成多晶硅层；

图案化多晶硅层，形成控制栅；

图案化层间介电层，形成阻挡氧化层；

图案化所述纳米单晶硅层，形成浮栅；

掺杂半导体基板形成分离的源极和漏极；

图案化隧道氧化层，形成栅氧化层，所述控制栅、阻挡氧化层、浮栅以及栅氧化层共同构成半导体存储器的栅极结构，在栅极结构上加电压时，源极和漏极之间能形成导电沟道。

另一方面，本发明还提供了一种非挥发性半导体存储器，包括设置在半导体基体内并分离的源极和漏极以及半导体基体上的栅极结构，栅极结构加电压时，能在源极和漏极之间形成导电沟道，所述的栅极结构包括：位于半导体基体上的栅氧化层；位于栅氧化层上的浮栅，以及隔离浮栅和控制栅的阻挡氧化层，所述的浮栅为小丘状的纳米单晶硅颗粒。

与现有技术相比，本发明具有以下优点：

1、本发明提供的非挥发性半导体存储器，采用纳米单晶硅浮栅，所述纳米单晶硅浮栅由小丘状的纳米单晶硅颗粒组成，由于纳米单晶硅镶嵌在源漏沟道与控制栅之间的氧化物中，当在控制栅和源极之间加上偏转电压时，电子直接隧穿注入纳米单晶硅内，使栅极电荷受到屏蔽而导致器件阈值改变。在存储状态下，电子处于势阱中，当栅极加上反向偏压时，电子通过直接隧穿又回到沟道内，由此实现电荷的擦除。当一个电荷注入纳米单晶硅时，其产生的库仑势能远大于常温下热能，从而阻碍了其它的电荷注入，所以每个纳米晶粒中只能存储一定数目的电荷，因而可实现单电子存储。与传统的浮栅存储器相比，纳米晶MOSFET(metal-oxide-semiconductor field-effecttransistor)存储器在存储一位数据时所需的电子数少，绝缘层中电流密度小，因而可在单位面积内存储更多的信息，提高器件循环使用的次数并缩短擦写时间。

2、本发明提供的纳米单晶硅浮栅中的纳米单晶硅颗粒的密度可通过控制形成纳米单晶硅的工艺参数进行调节，可根据需要调整小丘状纳米单晶硅颗粒的密度。

附图说明

图1为现有技术快闪存储器的结构示意图；

图2为现有技术一种改进的快闪存储器的结构示意图；

图3至图12为本发明非挥发性半导体存储器的制备方法工艺流程的截面结构示意图；

图13为本发明形成的半球形多晶硅颗粒的俯视扫描电子显微镜图；

图14为本发明形成的半球形多晶硅颗粒的截面扫描电子显微镜图。

具体实施方式

下面结合附图对本发明的具体实施方式做详细的说明。

本发明提供了一种非挥发性半导体存储器的制作方法，包括下列步骤：在半导体基体形成隧道氧化层；在隧道氧化层上形成纳米单晶硅层，所述纳米单晶硅层为小丘状的纳米单晶硅颗粒；形成覆盖纳米单晶硅层的层间介电层；在层间介电层上形成多晶硅层；图案化多晶硅层，形成控制栅；图案化层间介电层，形成阻挡氧化层；图案化所述纳米单晶硅层，形成浮栅；掺杂半导体基板形成分离的源极和漏极；图案化隧道氧化层，形成栅氧化层，所述控制栅、阻挡氧化层、浮栅以及栅氧化层共同构成半导体存储器的栅极结构，在栅极结构上加电压时，源极和漏极之间能形成导电沟道。

参考附图3所示，提供一半导体基板201，所述半导体基体201较好的是半导体硅，可以为n型或者P型半导体，以P型半导体基体为例，在半导体基体201内形成有隔离结构202，用于隔离不同的存储单元，所述的隔离结构较好的是浅沟槽隔离(STI)结构，形成隔离结构202的工艺为本领域技术人员熟知的现有技术，例如在本发明的一个实施例中，在半导体基板上依次形成垫氧化层(SiO₂)和腐蚀阻挡层(SiN)，并依次定义腐蚀阻挡层、垫氧化层和半导体基板，形成沟槽；在沟槽表面形成衬氧化层；在沟槽内以及腐蚀阻挡层上形成隔离氧化层以填满沟槽；去除沟槽之外的隔离氧化层，直至曝露出腐蚀阻挡层表面；依次去除半导体基板上的腐蚀阻挡层和垫氧化层，形成隔离结构202。

参考图4所示，在半导体基体201上形成一隧道氧化层203，所述的隧道氧化层203的材料可以是氧化硅、氮氧化硅(SiON)、富硅氧化物(SRO)、SiN等。所述隧道氧化层203的作用在于纳米单晶硅与硅衬底隔离，厚度设定在10埃～500埃。沉积上述隧道门氧化物的技术为本领域技术人员熟知的现有技术，如采用热氧化工艺形成氧化硅层。

参考附图5所示，在隧道氧化层203上形成半球形多晶硅颗粒204(Hemi-Spherical Grained；HSG)；在本实施例中，形成半球状多晶硅颗粒的工艺采用低压等离子体化学气相沉积法，主要包括如下三个步骤：

1)沉积非定型多晶硅：形成非定型多晶硅的工艺可以是各种常规的工艺，本发明中，沉积工艺可以在等离子体氛围以及N₂、He或者Ar气氛下进行，所述的等离子体氛围包括硅离子(Si⁺)、氢离子(H⁺)、以及氧离子(O^-)或者电子氛围等。使用本领域技术人员熟知的现有低压等离子化学气相沉积设备(LPCVD)，在N₂氛围中，将硅基体放置在反应室内，通入5sccm至50sccm的SiH₄气体，调整反应室内的压力(pressure)为1.0至40torr，温度为400至600℃的情况下，反应5至50秒即可形成厚度在1nm～80nm的非定型多晶硅；

2)生长半球形多晶硅颗粒：通入10至20sccm的SiH₄气体，以及少量的掺杂气体如PH3等，并用氮气或者氩气稀释，调整反应室内的压力(pressure)低于1.0torr，将反应室的温度在沉积非定型多晶硅的基础上调高50摄氏度左右，并保持在温度在500至600℃的情况下，反应5至20秒(sec)使多晶硅成核并长成半球状的多晶硅颗粒；

3)退火处理：对半导体基体在NH₃、N₂、H₂或者Ar气氛围下进行退火处理，退火温度为700至1000℃。退火处理可以更好的控制形成的半球形多晶硅颗粒的尺寸以及尺寸的一致性。

本发明中，半球形多晶硅颗粒的尺寸控制主要通过调整成核后多晶硅颗粒的增长时间以及退火工艺来实现，而半球形多晶硅颗粒的密度是通过控制沉积过程中的工艺参数例如SiH4的流量、反应温度以及形成晶核的时间来控制的。本发明形成的半球状的多晶硅颗粒的平均颗粒直径在5nm～80nm之间，如附图13所示，为本发明上述的工艺方法在隧道氧化层203形成的半球型多晶硅颗粒204的俯视扫描电子显微镜图，从图中可以看出，多个多晶硅颗粒的直径在5nm～80nm之间，分布均匀。附图14为本发明上述的工艺方法在隧道氧化层203形成的半球型多晶硅颗粒204的截面扫描电子显微镜图，从图中可以看出，本发明形成的半球状的多晶硅颗粒的尺寸一致性较好。

参考附图6所示，使半球形多晶硅颗粒204转化为若干分离的小丘状纳米单晶硅颗粒205(individual nano-crystalline silicon；NC-Si)，形成的小丘状纳米单晶硅颗粒205的密度为1×10¹⁰/cm²至1×10¹²/cm²，颗粒的平均底部宽度为1nm～20nm。使半球形多晶硅颗粒转化为若干分离的纳米单晶硅颗粒205的工艺方法可以采用干蚀刻，湿蚀刻或者溅射等工艺来形成。

所述干蚀刻工艺为采用氯气、溴气、或者氯气与溴气混合的刻蚀剂，在等离子体刻蚀条件下，使多晶硅颗粒互相隔离，变成若干单独的纳米单晶硅颗粒。

所述湿蚀刻工艺为例如采用用乙酸或H₂O缓冲的HF/HNO₃溶液腐蚀半球形多晶硅颗粒，在常温下，由于刻蚀使多晶硅颗粒互相隔离，变成若干单独的纳米单晶硅颗粒，采用本工艺形成的纳米单晶硅颗粒为小丘状，底部宽度在1nm～20nm之间。

所述溅射工艺为用等离子体物理轰击如Ar离子轰击使半球形多晶硅颗粒变成小丘状纳米单晶硅。

形成的纳米单晶硅颗粒205作为非挥发性半导体存储器的浮栅，纳米单晶硅浮栅可以实现了单电子存储，储存能力较高，而且，采用本发明所述的方法形成的纳米单晶硅颗粒的密度、尺寸、形状都可以通过控制工艺参数进行调节，因此，可以根据需要调整形成的非挥发性半导体存储器的存储能力。

参考附图7所示，在上述的小丘状纳米单晶硅颗粒205上形成完全覆盖所述纳米单晶硅颗粒205的层间介电层206，所述的层间介电层206可以采用氧化硅、氮化硅、氮氧化硅以及它们的组合构成，厚度范围为1nm至60nm。比较优选的层间介电层206是氧化硅-氮化硅-氧化硅(ONO)，其中氧化硅、氮化硅、氧化硅的厚度都为1至20nm。形成所述氧化硅-氮化硅-氧化硅层的工艺例如化学气相沉积工艺。

参考附图8所示，在层间介电层206上形成多晶硅层207，所述的多晶硅层厚度在10nm至200nm之间，在非挥发性半导体存储器中作为控制栅使用。沉积多晶硅层207的工艺方法为本领域技术人员熟知的低压化学气相沉积法(LPCVD)。由于本发明在小丘状的纳米单晶硅上沉积多晶硅层207，因此，沉积多晶硅层207之后，需要进行一平坦化工艺，较好的平坦化工艺为化学机械抛光。

参考图9所示，图案化多晶硅层207，形成控制栅207a，然后图案化层间介电层206，形成阻挡氧化层206a，再图案化纳米单晶硅颗粒205，形成浮栅205a。图案化多晶硅层207、层间介电层206、纳米单晶硅颗粒205的工艺为本领域技术人员熟知的现有技术。

本实施例中，给出一个比较优选的技术方案：在多晶硅层207上形成抗反射层(图中未示出)，例如氮氧化硅(SiON)抗反射介电覆膜(DARC)层、底层抗反射层(BARC)等。在本发明的一个具体实施例中，沉积氮氧化硅抗反射介电覆膜层，沉积方法为普通的等离子增强化学气相沉积法(PECVD)；之后，在氮氧化硅抗反射介电覆膜层上喷涂光刻胶，根据设计好的的图案进行光刻胶的曝光和显影，定义出控制栅的位置，然后采用干法刻蚀工艺刻蚀多晶硅层207，形成控制栅207a；然后，依次采用干法蚀刻工艺刻蚀层间介电层206，形成阻挡氧化层206a，再采用干法蚀刻工艺刻蚀纳米单晶硅颗粒205，形成浮栅205a，所述浮栅205a含有的纳米单晶硅颗粒的数量为1至100个，颗粒底部宽度为1nm至20nm之间，最后去除控制栅207a上残留的氮氧化硅抗反射介电覆膜层。

参考图10，在半导体基体201中形成源极209和漏极210，源极209和漏极210的位置应该保证在由控制栅207a、浮栅205a以及阻挡氧化层206a和隧道氧化层203组成的栅极结构上施加电压时，源极209和漏极210之间能形成导电沟道。形成源极209和漏极210的工艺为通过隧道氧化层203进行离子注入，一个实施例中，基体材料选用p型硅，对源极和漏极进行N型低掺杂离子注入，注入离子如砷离子、磷离子等。

参考图11，图案化隧道氧化层203，形成栅氧化层203a。如图11所示，控制栅207a，阻挡氧化层206a，浮栅205a，阻挡氧化层203a共同构成非挥发性存储器的栅极结构，浮栅205a为纳米单晶硅颗粒，可以实现单电子存储，存储密度高，存储能力强，而且消耗能量小，导通电压较低。

参考附图12所示，在栅极结构的侧壁形成间隙壁208。所述的间隙壁208可以采用氧化硅、氮化硅、氮氧化硅以及它们的组合，间隙壁的作用不仅可以用来环绕栅极结构，防止更大剂量的源漏注入过于接近沟道以致发生源漏穿通，防止短沟道效应，而且还可以用来防止栅极与源漏极之间的漏电。

本发明还提供了一种非挥发性半导体存储器，参考附图11所示，包括设置在半导体基体201内并分离的源极209和漏极210以及半导体基体201上的栅极结构，栅极结构加电压时，在源极209和漏极210之间形成导电沟道，所述的栅极结构包括：位于半导体基体201上的栅氧化层203a；位于隧栅氧化层203a上的浮栅205a，以及隔离浮栅205a和控制栅207a的阻挡氧化层203a，所述的浮栅205a由若干被阻挡氧化层203a隔离的小丘状的纳米单晶硅组成。

虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1、一种非挥发性半导体存储器的制作方法，其特征在于，包括下列步骤：

在半导体基体形成隧道氧化层；

在所述隧道氧化层上形成若干半球形多晶硅颗粒；

采用刻蚀工艺或者溅射工艺使半球形多晶硅颗粒转化为纳米单晶硅层，所述纳米单晶硅层为若干分离的小丘状的纳米单晶硅颗粒；

形成覆盖纳米单晶硅层的层间介电层；

在层间介电层上形成多晶硅层；

图案化多晶硅层，形成控制栅；

图案化层间介电层，形成阻挡氧化层；

图案化所述纳米单晶硅层，形成浮栅；

掺杂半导体基板形成分离的源极和漏极；

图案化隧道氧化层，形成栅氧化层，所述控制栅、阻挡氧化层、浮栅以及栅氧化层共同构成半导体存储器的栅极结构，在栅极结构上加电压时，源极和漏极之间能形成导电沟道。

2、根据权利要求2所述的非挥发性半导体存储器的制作方法，其特征在于，所述刻蚀工艺为干法刻蚀或者湿法刻蚀。

3、根据权利要求2所述的非挥发性半导体存储器的制作方法，其特征在于，所述小丘状的纳米单晶硅颗粒的底部宽度为1至20nm。

4、根据权利要求2所述的非挥发性半导体存储器的制作方法，其特征在于，所述小丘状的纳米单晶硅颗粒密度为1×10¹⁰/cm²至1×10¹²/cm²。

5、根据权利要求1所述的非挥发性半导体存储器的制作方法，其特征在于，所述的隧道氧化层为氧化硅或者氮氧化硅。

6、根据权利要求1所述的非挥发性半导体存储器的制作方法，其特征在于，所述的层间介电层为氧化硅、氮化硅、氮氧化硅或者氧化硅-氮化硅-氧化硅。

7、根据权利要求1或者6所述的非挥发性半导体存储器的制作方法，其特征在于，所述的层间介电层的厚度为1nm至60nm。

8、根据权利要求1至7中任一项所述的非挥发性半导体存储器的制作方法，其特征在于，还包括在栅极结构的侧壁形成间隙壁的步骤。

9、根据权利要求9所述的非挥发性半导体存储器的制作方法，其特征在于，所述的间隙壁为氧化硅、氮化硅、氮氧化硅或者氧化硅-氮化硅-氧化硅。

10、一种非挥发性半导体存储器，包括设置在半导体基体内并分离的源极和漏极以及半导体基体上的栅极结构，栅极结构加电压时，能在源极和漏极之间形成导电沟道，所述的栅极结构包括：位于半导体基体上的栅氧化层；位于栅氧化层上的浮栅，以及隔离浮栅和控制栅的阻挡氧化层，其特征在于，所述的浮栅为若干分离的小丘状的纳米单晶硅颗粒。

11、根据权利要求11所述的非挥发性半导体存储器，其特征在于，所述浮栅具有的小丘状纳米单晶硅颗粒的密度为1×10¹⁰/cm²至1×10¹²/cm²。

12、根据权利要求11所述的非挥发性半导体存储器，其特征在于，所述的栅氧化层材料为氧化硅或者氮氧化硅。

13、根据权利要求11所述的非挥发性半导体存储器，其特征在于，所述的阻挡氧化层材料为氧化硅、氮化硅、氮氧化硅或者氧化硅-氮化硅-氧化硅。

14、根据权利要求11所述的非挥发性半导体存储器，其特征在于，所述的所述栅极结构的侧壁还具有间隙壁。

15、根据权利要求15所述的非挥发性半导体存储器，其特征在于，所述的间隙壁材料为氧化硅、氮化硅、氮氧化硅或者氧化硅-氮化硅-氧化硅。

Images