CN100541740C - 具有氮化氧化物层的半导体器件及其形成方法 - Google Patents
具有氮化氧化物层的半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN100541740C CN100541740C CNB2005800412072A CN200580041207A CN100541740C CN 100541740 C CN100541740 C CN 100541740C CN B2005800412072 A CNB2005800412072 A CN B2005800412072A CN 200580041207 A CN200580041207 A CN 200580041207A CN 100541740 C CN100541740 C CN 100541740C
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- semiconductor device
- nitrogenize
- forms
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000004888 barrier function Effects 0.000 claims abstract description 69
- 239000002159 nanocrystal Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 8
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 239000001272 nitrous oxide Substances 0.000 claims description 4
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- 229910017464 nitrogen compound Inorganic materials 0.000 claims description 3
- 150000002830 nitrogen compounds Chemical class 0.000 claims description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000003475 lamination Methods 0.000 claims 4
- 238000000137 annealing Methods 0.000 claims 2
- 230000003647 oxidation Effects 0.000 abstract description 10
- 238000007254 oxidation reaction Methods 0.000 abstract description 10
- 230000008569 process Effects 0.000 abstract description 4
- 230000008602 contraction Effects 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 33
- 238000003860 storage Methods 0.000 description 25
- 238000005516 engineering process Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/943—Information storage or retrieval using nanostructure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Abstract
一种半导体器件，包括基板(12)、在基板(12)的表面上形成的第一绝缘层(14)、在第一绝缘层(14)的表面上形成的纳米晶体层(13)、在纳米晶体层(13)上面形成的第二绝缘层(15)。向第二绝缘层(15)施加氮化环境，以形成在基板(12)上形成第三绝缘层(22)时阻挡进一步氧化的阻挡层。第二绝缘层(15)的氮化在未增加用于制造半导体器件(10)的工艺流程的复杂性的情况下，防止了纳米晶体的氧化或收缩，并且防止了第一绝缘层14的厚度的增加。
Description
技术领域
本发明通常涉及半导体器件，更具体地，涉及一种具有氮化氧化物层的半导体器件及其方法。
背景技术
许多半导体非易失存储器阵列需要用于编程和擦除操作的相对高的电压。在非易失存储器阵列的制造过程中，能够耐受例如相对高的编程和擦除电压的耐高压晶体管是与该阵列同时实现的。在依赖纳米晶体用于电荷存储的非易失存储器阵列中，电荷存储层是在高压晶体管的栅氧化物形成之前形成的。非易失器件中的进一步的氧化可能导致隧道氧化物厚度的增加。而且，进一步的氧化可能引起纳米晶体氧化或收缩。改变电荷存储层可能导致对更高的编程和擦除电压的需要。而且，改变电荷存储层可能导致编程和擦除阈值电压的不需要的变化。
因此，需要一种非易失存储器器件，其具有准确控制的电荷存储区域，同时还减少了所需用于制造该器件的步骤。
附图说明
图1说明了根据本发明的具有隧道氧化物和电荷存储层的半导体器件的一部分的截面视图。
图2说明了根据本发明的暴露于氮化环境的半导体器件的一部分的截面视图。
图3说明了根据本发明的在对电荷存储区域构图之后的半导体器件的一部分的截面视图。
图4说明了根据本发明的在形成与构图电荷存储区域相邻的栅介质之后的半导体器件的一部分的截面视图。
图5说明了根据本发明的在形成多晶硅层之后的半导体器件的一部分的截面视图。
图6说明了根据本发明的在多晶硅层中形成栅极之后的半导体器件的一部分的截面视图。
具体实施方式
一般地，在一个形式中，本发明提供了一种用于形成半导体器件的方法，其包括：提供半导体基板；在半导体基板的表面上形成第一绝缘层；在第一绝缘层的表面上形成纳米晶体层；在纳米晶体层上面形成第二绝缘层；向第二绝缘层施加氮化环境；选择性地移除部分纳米晶体层以及第一和第二绝缘层，以暴露半导体基板的表面；并且在半导体基板的暴露表面上形成第三绝缘层。
在另一形式中，本发明提供了一种半导体器件，其包括：半导体基板；第一绝缘层，其在半导体基板的表面上形成；构图纳米晶体层，其在第一绝缘层的表面上形成；第二绝缘层，其在纳米晶体层上面形成，该第二绝缘层具有大于等于2原子百分数的第二绝缘层的氮含量；和第三绝缘层，其在半导体基板的表面上的没有第一和第二绝缘层的区域中形成。
通过使第二绝缘层氮化，减少了纳米晶体和第一绝缘层的氧化，因此减少或限制了形成后继的氧化物层时的氧化物厚度变化。而且，使用氮化替换氧化阻挡层，简化了制造工艺。
图1说明了在半导体基板12上形成的具有隧道氧化物14和电荷存储层16的半导体器件10的一部分的截面视图。半导体基板12可由硅形成。第一绝缘层14在基板12上形成，其用作非易失存储器单元的隧道氧化物。第一绝缘层14可以是二氧化硅、氮化氧化物或者其他的高k介质。绝缘层14可以是热生长的或淀积的，并且厚度可以是50埃。电荷存储叠层16包括多个离散电荷存储元件。在所说明的实施例中，使用由电荷存储层16中的小圆圈表示的纳米晶体形成多个离散电荷存储元件。这些纳米晶体典型地由硅形成，但是离散存储元件还可由例如锗、碳化硅、许多金属或这些材料的任何组合组成的材料团簇形成。纳米晶体优选地通过化学淀积淀积，但是也可以使用其他的工艺。用于形成纳米晶体的其他工艺包括薄的无定形硅层的再结晶和预制纳米晶体的淀积。在纳米晶体形成之后，可以通过使用氧化亚氮使纳米晶体氧化而使其钝化。
图2说明了暴露于氮化环境的半导体器件10的一部分的截面视图。电荷存储叠层16包括由氧化物15包围的纳米晶体13。可替换地，电荷存储叠层16可以通过形成相互堆叠的多个相对薄的绝缘层形成，诸如绝缘层17。在形成电荷存储叠层16之后，使半导体器件10暴露于氮化环境。氮化环境包括氨、氧化亚氮、原子氮或者其他氮化合物中的一个或多个。用于使半导体器件10暴露于氮化环境的工艺可以包括等离子体氮化、热氮化或者离子氮化中的一个。
将半导体器件10安置在具有等离子体源、热源或离子源中的一个或多个的处理腔室中。适当腔室是可以以商业手段获得的。在该处理腔室中，使半导体器件暴露于等离子体18，以提供大于等于2原子百分数并且优选地为2～10原子百分数的氮含量。
图3说明了在对电荷存储区域16和第一绝缘层14构图以形成构图电荷存储层20之后的半导体器件10的一部分的截面视图。将光刻胶层(未示出)淀积在电荷存储区域16上，并且随后对其构图。可选地，在另一实施例中，使用如上文所述的等离子体源、热源或离子源中的一个或多个，使用含氮等离子体19的氮化步骤可以在构图之后完成，而非在构图之前完成。
图4说明了在形成与构图电荷存储层20相邻的栅介质22之后的半导体器件10的一部分的截面视图。该栅介质22可以具有适应例如高压晶体管和逻辑电路的一个厚度，也可以具有分别与之适应的不同的厚度。
图5说明了在构图电荷存储层20和栅介质22上形成多晶硅层24之后的半导体器件10的一部分的截面视图。
图6说明了在对多晶硅层24构图和刻蚀以形成栅极之后的半导体器件10的一部分的截面视图。非易失存储器单元23和25表示在集成电路上实现的非易失存储器单元阵列。该非易失存储器单元可以位于“独立”存储器器件上或者嵌入在其他电路中，诸如中央处理单元。通过选择性地刻蚀电荷存储层20、第一绝缘层14和多晶硅层24形成非易失存储器单元23和25。栅电极28由多晶硅层24形成。
应当注意，存储器阵列需要用于接入存储器阵列的附加电路，无论该存储器阵列是否是嵌入的，诸如行和列解码器和输入/输出(I/O)电路。某些该附加电路可以暴露于相对高的编程和擦除电压，并且因此相比于未暴露于较高的编程和擦除电压的电路，将需要更厚的栅氧化物。图6中的晶体管31和33表示所需用于实现附加电路的晶体管。构图电荷存储层20的氮化防止了存储器单元23和25中的纳米晶体的氧化和收缩，并且防止了第一绝缘层14的厚度增加。氮化的第二绝缘层20并入了氧化阻挡层，并且因此提供了用于制造半导体器件10的相对简单的工艺流程。
侧壁隔层和源极/漏极区域未在图6中示出，但是其通常包括在晶体管的形成过程中。典型地，通过淀积隔层材料层，随后对隔层材料进行各向异性刻蚀，形成侧壁隔层。隔层材料典型地是氮化物。源极/漏极区域典型地扩散到与栅极叠层相邻。
尽管在优选实施例的背景下描述了本发明，但是本领域的技术人员应当认识到，本发明可以通过许多方法进行修改，并且可以采取许多不同于上文具体描述的实施例。因此，所附权利要求应涵盖本发明的真实范围内的所有本发明的修改方案。
上文针对具体的实施例描述了益处、其他优点和对问题的解决方案。然而，益处、优点、对问题的解决方案、以及可以使任何益处、优点、解决方案出现或变得更加显著的任何因素，不应被解释为任何或所有权利要求的关键的、必需的或基本的特征或要素。如此处使用的术语“包括”或其任何变化形式，目的在于涵盖非排他性的内含物，由此包括一系列要素的工艺、方法、物体或装置不仅包括这些列出的要素，而且可以包括未明确列出的或者对于该工艺、方法、物体或装置是固有的其他要素。
Claims (20)
1.一种用于形成半导体器件的方法，包括：
提供半导体基板；
在半导体基板的表面上形成第一绝缘层；
在第一绝缘层的表面上形成纳米晶体层；
在纳米晶体层上面形成第二绝缘层；
向第二绝缘层施加氮化环境；
选择性地移除部分纳米晶体层以及第一和第二绝缘层，以暴露半导体基板的表面；并且
在半导体基板的暴露表面上形成第三绝缘层。
2.如权利要求1所述的方法，进一步包括在第二绝缘层上面形成构图多晶硅层，其中所述构图多晶硅层形成了多个非易失存储器单元的栅电极。
3.如权利要求2所述的方法，其中在第三绝缘层上面形成构图多晶硅层，以形成多个晶体管的栅电极。
4.如权利要求1所述的方法，其中向第二绝缘层施加氮化环境包括使用等离子体氮化施加氮化环境。
5.如权利要求1所述的方法，其中向第二绝缘层施加氮化环境包括使用热氮化施加氮化环境。
6.如权利要求1所述的方法，其中向第二绝缘层施加氮化环境包括使用离子注入施加氮化环境。
7.如权利要求1所述的方法，进一步包括：
在第二绝缘层上面形成第四绝缘层；并且
向第四绝缘层施加氮化环境。
8.如权利要求1所述的方法，其中形成第二绝缘层包括通过形成绝缘层的叠层形成第二绝缘层。
9.如权利要求8所述的方法，其中向第二绝缘层施加氮化环境包括：在形成绝缘层叠层的每一层之后，向绝缘层叠层的每一层施加氮化环境。
10.如权利要求1所述的方法，进一步包括在向第二绝缘层施加氮化环境之后使半导体器件退火。
11.如权利要求1所述的方法，其中在选择性地移除部分纳米晶体层之后，所述向第二绝缘层施加氮化环境的步骤被执行。
12.如权利要求1所述的方法，其中氮化环境包括氨、氧化亚氮、原子氮或者其他氮化合物中的一个或多个。
13.一种半导体器件，包括：
半导体基板；
第一绝缘层，其在半导体基板的表面上形成；
构图纳米晶体层，其在第一绝缘层的表面上形成；
第二绝缘层，其在纳米晶体层上面形成，所述第二绝缘层具有大于或等于2原子百分数的第二绝缘层的氮含量；和
第三绝缘层，其在半导体基板的表面上且不在第一和第二绝缘层之上形成。
14.如权利要求13所述的半导体器件，进一步包括构图多晶硅层，其在第二绝缘层上形成，其中所述构图多晶硅层形成了多个非易失存储器单元的栅电极。
15.如权利要求14所述的半导体器件，其中构图多晶硅层在第三绝缘层上面形成，以形成多个晶体管的栅电极。
16.如权利要求13所述的半导体器件，其中使用等离子体氮化、热氮化或离子注入中的一个来产生第二绝缘层的氮含量。
17.如权利要求13所述的半导体器件，其中第二绝缘层包括绝缘层叠层。
18.如权利要求13所述的半导体器件，其中在400～1000摄氏度的温度下使半导体器件退火。
19.如权利要求13所述的半导体器件，其中使用包括氨、氧化亚氮、原子氮或者其他氮化合物中的一个或多个的氮化环境来提供第二绝缘层的氮含量。
20.如权利要求13所述的半导体器件，其中半导体器件包括多个非易失存储器单元。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/043,827 US7338894B2 (en) | 2005-01-26 | 2005-01-26 | Semiconductor device having nitridated oxide layer and method therefor |
| US11/043,827 | 2005-01-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101124667A CN101124667A (zh) | 2008-02-13 |
| CN100541740C true CN100541740C (zh) | 2009-09-16 |
Family
ID=36697413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005800412072A Expired - Fee Related CN100541740C (zh) | 2005-01-26 | 2005-12-16 | 具有氮化氧化物层的半导体器件及其形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7338894B2 (zh) |
| JP (1) | JP5354907B2 (zh) |
| CN (1) | CN100541740C (zh) |
| TW (1) | TWI377649B (zh) |
| WO (1) | WO2006081005A2 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7361567B2 (en) * | 2005-01-26 | 2008-04-22 | Freescale Semiconductor, Inc. | Non-volatile nanocrystal memory and method therefor |
| KR100683854B1 (ko) * | 2005-09-06 | 2007-02-15 | 삼성전자주식회사 | 비휘발성 기억 소자의 형성 방법 |
| US7705385B2 (en) * | 2005-09-12 | 2010-04-27 | International Business Machines Corporation | Selective deposition of germanium spacers on nitride |
| US20090061608A1 (en) * | 2007-08-29 | 2009-03-05 | Merchant Tushar P | Method of forming a semiconductor device having a silicon dioxide layer |
| CN102598282B (zh) | 2009-11-06 | 2015-09-23 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW587252B (en) * | 2000-01-18 | 2004-05-11 | Hitachi Ltd | Semiconductor memory device and data processing device |
| US6320784B1 (en) * | 2000-03-14 | 2001-11-20 | Motorola, Inc. | Memory cell and method for programming thereof |
| US6413819B1 (en) * | 2000-06-16 | 2002-07-02 | Motorola, Inc. | Memory device and method for using prefabricated isolated storage elements |
| US6297095B1 (en) * | 2000-06-16 | 2001-10-02 | Motorola, Inc. | Memory device that includes passivated nanoclusters and method for manufacture |
| US6444545B1 (en) * | 2000-12-19 | 2002-09-03 | Motorola, Inc. | Device structure for storing charge and method therefore |
| JP3580781B2 (ja) * | 2001-03-28 | 2004-10-27 | 株式会社東芝 | 半導体記憶素子 |
| US6713127B2 (en) * | 2001-12-28 | 2004-03-30 | Applied Materials, Inc. | Methods for silicon oxide and oxynitride deposition using single wafer low pressure CVD |
| JP3776889B2 (ja) * | 2003-02-07 | 2006-05-17 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US7033956B1 (en) * | 2004-11-01 | 2006-04-25 | Promos Technologies, Inc. | Semiconductor memory devices and methods for making the same |
| US20060110883A1 (en) * | 2004-11-23 | 2006-05-25 | Intel Corporation | Method for forming a memory device |
| US7361567B2 (en) * | 2005-01-26 | 2008-04-22 | Freescale Semiconductor, Inc. | Non-volatile nanocrystal memory and method therefor |
-
2005
- 2005-01-26 US US11/043,827 patent/US7338894B2/en not_active Expired - Fee Related
- 2005-12-16 JP JP2007552132A patent/JP5354907B2/ja not_active Expired - Fee Related
- 2005-12-16 CN CNB2005800412072A patent/CN100541740C/zh not_active Expired - Fee Related
- 2005-12-16 WO PCT/US2005/045731 patent/WO2006081005A2/en active Application Filing
-
2006
- 2006-01-04 TW TW095100397A patent/TWI377649B/zh not_active IP Right Cessation
-
2007
- 2007-12-12 US US11/955,009 patent/US7781831B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006081005A2 (en) | 2006-08-03 |
| JP2008529275A (ja) | 2008-07-31 |
| CN101124667A (zh) | 2008-02-13 |
| US20080087954A1 (en) | 2008-04-17 |
| JP5354907B2 (ja) | 2013-11-27 |
| TW200636931A (en) | 2006-10-16 |
| TWI377649B (en) | 2012-11-21 |
| US20060166493A1 (en) | 2006-07-27 |
| WO2006081005A3 (en) | 2007-07-19 |
| US7781831B2 (en) | 2010-08-24 |
| US7338894B2 (en) | 2008-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100447988C (zh) | 半导体器件及其制造方法 | |
| CN101373711B (zh) | 非易失性存储器的制造方法 | |
| US10734491B2 (en) | Memory devices including gettering agents in memory charge storage structures | |
| TW200908304A (en) | MOS semiconductor memory device | |
| JP4617574B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| CN100541740C (zh) | 具有氮化氧化物层的半导体器件及其形成方法 | |
| CN101689547B (zh) | 存储元件及其读取方法 | |
| JP2002261175A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR20080041478A (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| US8846512B2 (en) | Incorporating impurities using a mask | |
| JP2004103902A (ja) | 不揮発性半導体メモリ装置、および、その製造方法 | |
| CN100517617C (zh) | 非挥发性半导体存储器及其制作方法 | |
| KR20080010514A (ko) | 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법 | |
| JP2005005516A (ja) | 半導体装置およびその製造方法 | |
| KR100678295B1 (ko) | 반도체 소자 제조 방법 | |
| JP4224000B2 (ja) | 半導体装置の製造方法 | |
| US8216900B2 (en) | Nonvolatile memory device, method of manufacturing the nonvolatile memory device, and method of manufacturing flat panel display device provided with the nonvolatile memory device | |
| KR100831976B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| CN115440595A (zh) | 一种基于ZrO2反铁电性的多比特存储场效应晶体管制备方法 | |
| KR20100081610A (ko) | 전하트랩층을 갖는 플래시 메모리소자의 제조방법 | |
| KR20100069790A (ko) | 플라즈마 증착 기술을 이용한 나노결정 실리콘막 구조체, 그의 형성방법, 나노결정 실리콘막 구조체를 구비하는 비휘발성 메모리 소자 및 그의 형성방법 | |
| KR20090068002A (ko) | 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법 | |
| JPH09205156A (ja) | ゲートに段差を有する浮遊ゲート型不揮発性半導体メモリ装置およびその製造方法 | |
| KR20050041420A (ko) | 플래쉬 메모리 소자의 게이트 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090916 Termination date: 20171216 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |