KR20090068002A - 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법 - Google Patents
전하트랩층을 갖는 불휘발성 메모리소자의 제조방법 Download PDFInfo
- Publication number
- KR20090068002A KR20090068002A KR1020070135852A KR20070135852A KR20090068002A KR 20090068002 A KR20090068002 A KR 20090068002A KR 1020070135852 A KR1020070135852 A KR 1020070135852A KR 20070135852 A KR20070135852 A KR 20070135852A KR 20090068002 A KR20090068002 A KR 20090068002A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- charge trap
- trap layer
- memory device
- nonvolatile memory
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 41
- 239000010703 silicon Substances 0.000 claims abstract description 41
- 150000004767 nitrides Chemical class 0.000 claims abstract description 38
- 238000000151 deposition Methods 0.000 claims abstract description 34
- 230000008021 deposition Effects 0.000 claims abstract description 28
- 230000000903 blocking effect Effects 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 230000005641 tunneling Effects 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 36
- 239000007789 gas Substances 0.000 claims description 20
- 229910052757 nitrogen Inorganic materials 0.000 claims description 18
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 10
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 10
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 5
- 229910021529 ammonia Inorganic materials 0.000 claims description 5
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 claims description 5
- 229910000077 silane Inorganic materials 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910021193 La 2 O 3 Inorganic materials 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- PLEZGBHMSVTPPQ-UHFFFAOYSA-N [O-2].[Ra+2] Chemical compound [O-2].[Ra+2] PLEZGBHMSVTPPQ-UHFFFAOYSA-N 0.000 claims description 3
- 230000006870 function Effects 0.000 claims description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 3
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- -1 hafnium nitride Chemical class 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- PWYYWQHXAPXYMF-UHFFFAOYSA-N strontium(2+) Chemical compound [Sr+2] PWYYWQHXAPXYMF-UHFFFAOYSA-N 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000013500 data storage Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 59
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001493 electron microscopy Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000012010 growth Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 230000035040 seed growth Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
균일한 막질의 실리콘-리치 나이트라이드를 형성함으로써 동작특성 및 데이터 보유 특성이 향상된 불휘발성 메모리소자의 제조방법은, 기판 상에 터널링층을 형성하는 단계와, 터널링층 상에, 2.7 ∼ 3.2Å/sec의 증착속도로 실리콘-리치(Si-rich) 나이트라이드를 증착하여 전하트랩층을 형성하는 단계와, 전하트랩층 상에 블로킹층 및 컨트롤게이트전극층을 차례로 형성하는 단계, 및 컨트롤게이트전극층, 블로킹층, 전하트랩층 및 터널링층을 패터닝하여 게이트 스택을 형성하는 단계를 포함한다.
불휘발성 메모리, 전하트랩층, 실리콘-리치 나이트라이드, 증착속도
Description
본 발명은 반도체 메모리소자의 제조방법에 관한 것으로, 특히 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법에 관한 것이다.
낸드형 불휘발성 메모리소자는 전기적으로 프로그램(program) 및 소거(erase)가 가능한 메모리소자로서, MP3 플레이어, 디지털 카메라, 캠코더(camcoder), 노트북 컴퓨터, PDA, 셀룰러폰(cellular phone) 등의 휴대용 가전(portable electronics)과 컴퓨터 바이오스(BIOS), 프린터, USB 드라이브(drive) 등에 널리 사용된다.
낸드형 불휘발성 메모리소자는 폴리실리콘막을 아이피오(IPO; Inter-Poly Oxide)로 캡핑(capping)하고 있는 플로팅게이트 구조를 갖는 것이 대부분이다. 플로팅게이트형 불휘발성 메모리소자는 확장성(extendibility)이 우수하여 최근에는 멀티레벨칩(multi-level chip)까지 개발이 진행되고 있다. 그러나, 최근에는 플로팅게이트를 적용한 불휘발성 메모리소자의 고집적화가 급격히 이루어짐에 따라, 인접 셀의 차지(charge) 상태에 따라 문턱전압이 급격하게 변화되는 상호간 섭(interference) 또는 커플링 문제가 심각하게 대두되고 있다. 따라서, 이러한 인접 셀 간의 상호간섭을 극복하기 위한 새로운 셀 구조에 대한 시도가 이루어지고 있다. 최근에는 집적도가 증가하더라도 셀 간에 간섭현상이 덜 발생하는 전하트랩층(charge trapping layer)을 갖는 불휘발성 메모리소자에 대한 관심이 증대되고 있다.
전하트랩층을 갖는 불휘발성 메모리소자는, 채널영역을 갖는 기판 상에 터널링층(tunneling layer), 전하트랩층, 블로킹층(blocking layer) 및 컨트롤게이트전극이 순차적으로 적층된 구조를 갖는 것이 일반적이다.
도 1은 전하트랩층을 갖는 불휘발성 메모리소자를 도시한 단면도이다.
실리콘기판과 같은 기판(100) 위에 산화막으로 이루어진 터닐링층(110)이 형성된다. 기판(100)에는 소스/드레인과 같은 불순물영역(102)이 상호 일정간격 이격되도록 배치되고, 그 사이에는 채널영역(104)이 배치된다. 터널링층(110) 위에는 전하트랩층(120)으로서 실리콘질화막이 형성되고, 그 위에는 블로킹층(130)으로서의 절연막과, 컨트롤게이트전극(140)이 순차적으로 형성된다.
컨트롤게이트전극(140)을 양으로 대전시키고 불순물영역(102)에 적절한 바이어스를 인가하면, 기판(100)으로부터의 열전자들(hot electrons)이 전하트랩층(120) 내의 트랩 사이트(trap site)로 트랩된다. 이것이 메모리 셀에 쓰거나(writing), 또는 메모리 셀을 프로그램하는(programming) 동작이다. 반면에, 컨트롤게이트전극(140)을 음으로 대전시키고 불순물영역(102)에 적절한 바이어스를 인가시키면, 기판으로부터의 홀들(holes)도 전하트랩층(120) 내의 트랩 사이트로 트랩된다. 전하트랩층으로 트랩된 홀들은 이미 트랩 사이트 내에 있는 여분의 전자들과 재결합하는데, 이것이 프로그램된 메모리 셀을 소거시키는(erasing) 동작이다.
이와 같은 전하트랩층을 갖는 불휘발성 메모리소자에서, 전하트랩층(120)은 전하를 트랩하기 위한 트랩 사이트(trap site)의 밀도를 극대화하기 위하여 실리콘-리치 나이트라이드(Si-rich nitride)로 형성하고 있다. 실리콘-리치(Si-rich) 나이트라이드는 통상적으로 실리콘(Si) 소스가스로 디클로로실란(DCS) 또는 실란(SiH4)을, 질소(N) 소스 가스로 암모니아(NH3) 가스를 이용하여 저압-화학기상증착(LP-CVD) 방법으로 형성하고 있다. 이 경우 스토이키오메트릭 나이트라이드(stoichiometric nitride)에 비해 과도한 실리콘 소스가스를 사용하게 되므로 증착속도가 빠르며, 이러한 빠른 증착속도로 인해 시드(seed) 생성 후 성장시간이 충분하지 않게 되어 막질의 균일성이 확보되지 않는다. 반면, 낮은 증착속도에서는 질소(N)의 조성비가 증가하므로 원하는 실리콘-리치(Si-rich 나이트라이드의 증착이 어렵게 된다.
도 2는 증착속도에 따른 실리콘-리치 나이트라이드 증착과정을 나타낸 모식도이다.
참조부호 (A)는 나이트라이드의 증착 초기에 하부막(210)의 표면에서 시드(seed)(220a)가 형성되는 단계를 나타낸다. (B)는 시드(220b)가 계속적으로 형성되면서 그 크기가 성장하는 단계를 나타낸다. (C) 및 (D)는 시드가 성장하여 나이 트라이드가 성막된 상태의 도면들로서, (C)는 시드의 성장이 충분하여 균일한 막질의 나이트라이드(220c)가 형성된 상태를 나타내고, (D)는 빠른 증착속도로 인해 시드의 성장시간이 불충분하여 불균일한 막질의 나이트라이드(220d)가 형성된 상태를 나타낸다.
전하트랩 소자에서, (D)의 경우와 같이 전하트랩층인 나이트라이드의 막질의 균일성을 확보하지 못할 경우 트랩 사이트 간 전계의 차이가 발생하여 데이터 보유 특성을 확보할 수가 없게 된다.
본 발명이 이루고자 하는 기술적 과제는 균일한 막질의 실리콘-리치 나이트라이드를 형성함으로써 동작특성 및 데이터 보유 특성이 향상된 불휘발성 메모리소자의 제조방법을 제공하는 것이다.
상기 기술적 과제를 이루기 위하여 본 발명에 따른 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법은, 기판 상에 터널링층을 형성하는 단계와, 터널링층 상에, 2.7 ∼ 3.2Å/sec의 증착속도로 실리콘-리치(Si-rich) 나이트라이드를 증착하여 전하트랩층을 형성하는 단계와, 전하트랩층 상에 블로킹층 및 컨트롤게이트전극층을 차례로 형성하는 단계, 및 컨트롤게이트전극층, 블로킹층, 전하트랩층 및 터널링층을 패터닝하여 게이트 스택을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 전하트랩층은 40 ∼ 120Å의 두께로 형성하며, 실리콘 소스가스로서 디클로로실란(DCS) 또는 실란(SiH4)을, 질소 소스가스로 암모니아(NH3)를 사용하여 형성할 수 있다.
상기 전하트랩층 내의 실리콘(Si)과 질소(N)의 비율을 0.85 ∼ 1.2가 되도록 할 수 있다.
상기 블로킹층은 알루미늄옥사이드(Al2O3)로 형성할 수 있다. 상기 알루미늄 옥사이드(Al2O3)를 증착한 후 열처리를 실시하여 치밀화시키는 단계를 포함할 수 있다.
상기 블로킹층은 지르코늄옥사이드(ZrO3), 하프늄옥사이드(HfO2), 라듐옥사이드(La2O3), 탄탈륨옥사이드(Ta2O5), 스트론튬티타늄옥사이드(SrTiO3) 또는 페로브스카이트(perovskite) 구조의 옥사이드, 또는 CVD-옥사이드로 형성할 수 있다.
상기 컨트롤게이트전극층은 일함수가 4.5eV 이상인 금속으로 형성할 수 있다. 바람직하게, 상기 컨트롤게이트전극층은 티타늄나이트라이드(TiN), 탄탈륨나이트라이드(TaN), 하프늄나이트라이드(HfN) 및 텅스텐나이트라이드(WN) 중의 어느 하나로 형성할 수 있다.
상기 컨트롤게이트전극 상에, 폴리실리콘/텅스텐실리사이드(WSi) 또는 텅스텐나이트라이드(WN)/텅스텐(W) 구조의 저저항층을 형성하는 단계를 포함할 수 있다.
본 발명에 따르면, 전하트랩을 위한 나이트라이드를 형성할 때 실리콘(Si)과 질소(N)의 비율을 유지하면서 2.7 ∼ 3.2Å/sec의 속도로 증착함으로써, 균일한 막질의 실리콘-리치 나이트라이드를 형성할 수 있다. 따라서, 고밀도의 트랩 사이트를 갖는 전하트랩층을 형성할 수 있으며, 불휘발성 메모리소자의 데이터 보유 특성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안된다.
실리콘-리치 나이트라이드의 조성은 일반적으로 실리콘 소스가스인 디클로로실란(DCS) 또는 실란(SiH4)과, 질소 소스가스인 암모니아(NH3)의 혼합비로 결정되나, 증착속도에 따른 실리콘-리치 나이트라이드의 모폴로지(morphology)의 차이가 존재한다. 나이트라이드의 증착속도가 느릴수록 실리콘-리치 나이트라이드의 막 균일도가 향상된다. 그러나, 일정 수준 이하의 증착속도에서는 실리콘(Si)과 질소(N)의 충분한 반응시간이 확보되어 스토이키오메트릭 나이트라이드를 형성하려는 경향이 있어 실리콘-리치 나이트라이드의 조성을 확보할 수 없게 된다.
따라서, 전하트랩 사이트의 밀도 및 프로그램/소거 속도 특성을 확보하기 위해서는 실리콘-리치 나이트라이드의 사용이 불가피하나, 막 균일성을 확보하지 못할 경우 불균일한 전계가 형성되어 고전계가 형성되는 지점에서의 전하 손실(charge loss)이 발생하게 된다.
본 발명에서는 나이트라이드의 증착속도를 제어하여 균일한 실리콘-리치 나이트라이드를 형성할 수 있도록 함으로써, 우수한 프로그램/소거 특성 및 데이터 보유 특성이 개선된 전하트랩 소자의 제작이 가능하도록 한다.
도 3은 동일한 가스 유량에서 나이트라이드의 증착속도에 따른 굴절 률(refractive index)의 변화를 나타낸 그래프이다.
도 3을 참조하면, 동일한 가스 유량에서 나이트라이드의 증착속도를 2.7Å/sec 이하로 할 경우 실리콘(Si) 소스가스와 질소(N) 소스가스의 비율이 같음에도 불구하고 굴절률이 감소하는 것으로 나타난다. 이는, 나이트라이드 내에서 질소(N)의 비율이 실리콘(Si)에 비해 증가함을 의미한다. 굴절률은 실리콘(Si)과 질소(N)의 조성에 따라 다른 값을 나타내며, 2.7Å/sec 이하의 증착속도에서는 실리콘-리치 나이트라이드가 형성되지 않음을 알 수 있다.
도 4a 내지 도 4c는 증착속도에 따른 실리콘-리치 나이트라이드 표면의 모폴로지를 나타낸 전자현미경(SEM) 사진들이다.
도 4a는 증착속도가 4.6Å/sec인 경우, 도 4b는 증착속도가 3.2Å/sec인 경우, 그리고 도 4c는 증착속도가 2.7Å/sec인 경우를 나타낸다. 이들 SEM 사진들에 나타난 바와 같이, 일정 증착속도 이상에서는 실리콘(Si) 소스가스와 질소(N) 소스가스의 비율이 같음에도 불구하고 표면 모폴로지가 불균일해지며, 증착속도가 증가할수록 불균일도가 커지는 것을 알 수 있다.
이와 같은 결과로부터 도출되는 균일한 막질의 전하트랩층을 형성하기 위한 방법을 이용하여 우수한 특성의 전하트랩 소자를 제조하는 방법은 다음에 설명된다.
도 5 내지 도 7은 본 발명의 실시예에 따른 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법을 설명하기 위한 단면도들이다.
도 5를 참조하면, 불순물 이온주입 및 활성화를 행하여 반도체기판(300)의 활성영역에 불순물영역(도시되지 않음)과 채널영역(도시되지 않음)을 형성한다. 다음에, 반도체기판(300) 상에 산화막을 증착 또는 성장시켜 터널링층(310)을 형성한다. 상기 터널링층(310)은 산화공정 또는 화학기상증착(CVD)과 같은 증착법으로 20 ∼ 60Å 정도의 두께로 형성한다.
다음, 상기 터널링층(310) 상에 전하를 트래핑하기 위한 전하트랩층(320)을 형성한다. 전하트랩층(320)은 실리콘나이트라이드를 물리적기상증착(PVD), 화학기상증착(CVD), 또는 원자층증착(Atomic Layer Deposition; ALD) 중 어느 한 방법을 사용하여 40 ∼ 120Å 정도의 두께로 형성할 수 있다.
그리고, 상기 전하트랩층(320)은 고밀도의 트랩 사이트를 형성하기 위하여, 실리콘-리치 나이트라이드로 형성하는 것이 바람직하다. 상기 전하트랩층(320)은 실리콘 소스인 디클로로실란(DCS) 또는 실란(SiH4)과, 질소 소스인 암모니아(NH3)를 소스가스로 하여 형성하되, 실리콘 소스가스 및 질소 소스가스의 유량을 조절하여 나이트라이드 내의 실리콘(Si)과 질소(N)의 비율을 조절한다. 상기 전하트랩층(320) 내의 실리콘(Si)과 질소(N)의 비율은 0.85 ∼ 1.2 정도로 하여 실리콘-리치 나이트라이드가 형성되도록 한다. 또한, 실리콘(Si)과 질소(N)의 비율을 유지하면서 균일한 막을 형성하기 위하여 증착속도는 2.7 ∼ 3.2Å/sec로 조절한다. 앞서 설명한 바와 같이, 나이트라이드의 증착속도를 2.7 ∼ 3.2Å/sec로 조절하여 증착할 경우 균일한 막질의 실리콘-리치 나이트라이드를 형성할 수 있다.
그리고, 상기 전하트랩층(320)은 도시된 것과 같이 단일층으로 형성하거나, 또는 막질의 조성이 서로 다른 이중막, 삼중막 또는 다층막으로 형성할 수도 있다.
도 6을 참조하면, 상기 전하트랩층(320) 상에 예를 들어 알루미늄옥사이드(Al2O3 )를 50 ∼ 300Å 정도 증착하여 블로킹층(blocking layer)(330)을 형성한다. 알루미늄옥사이드(Al2O3)를 증착한 다음에는 급속열처리(RTP)를 실시하여 치밀화시킨다. 상기 블로킹층(330)은 알루미늄옥사이드(Al2O3) 외에도, 지르코늄옥사이드(ZrO3), 하프늄옥사이드(HfO2), 라듐옥사이드(La2O3), 탄탈륨옥사이드(Ta2O5), 스트론튬티타늄옥사이드(SrTiO3) 또는 페로브스카이트(perovskite) 구조의 옥사이드, 또는 CVD-옥사이드로 형성할 수도 있다.
다음에, 상기 블로킹층(330) 상에 컨트롤게이트전극(340)을 형성한다. 컨트롤게이트전극(340)은 소자의 특성을 향상시키기 위하여 일함수(work function)가 4.5eV 이상인 물질을 사용하는 것이 바람직하다. 컨트롤게이트전극(340)은 예를 들어, 티타늄나이트라이드(TiN) 또는 탄탈륨나이트라이드(TaN)로 형성할 수 있다. 그리고, 상기 컨트롤게이트전극(340) 위에 워드라인의 저항을 감소시키기 위하여 폴리실리콘/텅스텐실리사이드(WSi) 또는 텅스텐나이트라이드(WN)/텅스텐(W) 구조의 저저항층(도시되지 않음)을 형성할 수 있다.
도 7을 참조하면, 상기 컨트롤게이트전극(340) 위에, 예컨대 질화막을 증착하여 게이트스택을 형성하기 위한 식각공정에서 마스크로 사용될 하드마스크(350)를 형성한다. 상기 하드마스크(350) 위에, 게이트 스택을 정의하기 위한 포토레지 스트 패턴(도시되지 않음)을 형성한 다음, 이 포토레지스트 패턴을 식각 마스크로 사용하여 하드마스크(350)를 패터닝한다.
다음에, 포토레지스트 패턴을 제거한 후, 패터닝된 하드마스크(350)를 식각 스크로 사용하여 컨트롤게이트전극(340)을 패터닝하고, 블로킹층(330)을 패터닝한다. 계속해서, 블로킹층(330) 하부에 적층되어 있는 전하트랩층(320)과 터널링층(310)을 차례로 식각하여 전하트랩형 불휘발성 메모리소자의 게이트 스택을 형성한다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
도 1은 전하트랩층을 갖는 불휘발성 메모리소자를 도시한 단면도이다.
도 2는 증착속도에 따른 실리콘-리치 나이트라이드 증착과정을 나타낸 모식도이다.
도 3은 동일한 소스가스의 유량에서 나이트라이드의 증착속도에 따른 굴절률(refractive index)의 변화를 나타낸 그래프이다.
도 4a 내지 도 4c는 증착속도에 따른 실리콘-리치 나이트라이드 표면의 모폴로지를 나타낸 전자현미경(SEM) 사진들이다.
도 5 내지 도 7은 본 발명의 실시예에 따른 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법을 설명하기 위한 단면도들이다.
Claims (10)
- 기판 상에 터널링층을 형성하는 단계;상기 터널링층 상에, 2.7 ∼ 3.2Å/sec의 증착속도로 실리콘-리치(Si-rich) 나이트라이드를 증착하여 전하트랩층을 형성하는 단계;상기 전하트랩층 상에 블로킹층 및 컨트롤게이트전극을 형성하는 단계; 및상기 컨트롤게이트전극, 블로킹층, 전하트랩층 및 터널링층을 패터닝하여 게이트 스택을 형성하는 단계를 포함하는 것을 특징으로 하는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법.
- 제1항에 있어서,상기 전하트랩층은 40 ∼ 120Å의 두께로 형성하는 것을 특징으로 하는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법.
- 제1항에 있어서,상기 전하트랩층을 형성하는 단계에서,실리콘 소스가스로서 디클로로실란(DCS) 또는 실란(SiH4)을, 질소 소스가스로 암모니아(NH3)를 사용하는 것을 특징으로 하는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법.
- 제1항에 있어서,상기 전하트랩층을 형성하는 단계에서,상기 전하트랩층 내의 실리콘(Si)과 질소(N)의 비율이 0.85 ∼ 1.2가 되도록 하는 것을 특징으로 하는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법.
- 제1항에 있어서,상기 블로킹층은 알루미늄옥사이드(Al2O3)로 형성하는 것을 특징으로 하는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법.
- 제5항에 있어서,상기 알루미늄옥사이드(Al2O3)를 증착한 후, 상기 알루미늄옥사이드(Al2O3)를 열처리하여 치밀화시키는 단계를 포함하는 것을 특징으로 하는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법.
- 제1항에 있어서, 상기 블로킹층은,지르코늄옥사이드(ZrO3), 하프늄옥사이드(HfO2), 라듐옥사이드(La2O3), 탄탈륨옥사이드(Ta2O5), 스트론튬티타늄옥사이드(SrTiO3) 또는 페로브스카이트(perovskite) 구조의 옥사이드, 또는 CVD-옥사이드로 형성하는 것을 특징으로 하 는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법.
- 제1항에 있어서,상기 컨트롤게이트전극은 일함수가 4.5eV 이상인 금속으로 형성하는 것을 특징으로 하는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법.
- 제8항에 있어서, 상기 컨트롤게이트전극은,티타늄나이트라이드(TiN), 탄탈륨나이트라이드(TaN), 하프늄나이트라이드(HfN) 및 텅스텐나이트라이드(WN) 중의 어느 하나로 형성하는 것을 특징으로 하는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법.
- 제1항에 있어서,상기 컨트롤게이트전극 상에,폴리실리콘/텅스텐실리사이드(WSi) 또는 텅스텐나이트라이드(WN)/텅스텐(W) 구조의 저저항층을 형성하는 단계를 포함하는 것을 특징으로 하는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070135852A KR20090068002A (ko) | 2007-12-21 | 2007-12-21 | 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070135852A KR20090068002A (ko) | 2007-12-21 | 2007-12-21 | 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090068002A true KR20090068002A (ko) | 2009-06-25 |
Family
ID=40995660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070135852A KR20090068002A (ko) | 2007-12-21 | 2007-12-21 | 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090068002A (ko) |
-
2007
- 2007-12-21 KR KR1020070135852A patent/KR20090068002A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10304853B2 (en) | Memory arrays, and methods of forming memory arrays | |
| KR100890040B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| KR100894098B1 (ko) | 빠른 소거속도 및 향상된 리텐션 특성을 갖는 불휘발성메모리소자 및 그 제조방법 | |
| US6455372B1 (en) | Nucleation for improved flash erase characteristics | |
| KR101033221B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| US8803220B2 (en) | P-type control gate in non-volatile storage | |
| JP4617574B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US7741179B2 (en) | Method of manufacturing flash semiconductor device | |
| US20040053468A1 (en) | Method for forming a protective buffer layer for high temperature oxide processing | |
| US20080211005A1 (en) | Semiconductor device | |
| JP2002261175A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| CN100541740C (zh) | 具有氮化氧化物层的半导体器件及其形成方法 | |
| US7064032B2 (en) | Method for forming non-volatile memory cell with low-temperature-formed dielectric between word and bit lines, and non-volatile memory array including such memory cells | |
| KR20090068002A (ko) | 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법 | |
| KR20080041478A (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| KR100695423B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP4663297B2 (ja) | 熱処理を用いた絶縁薄膜の製造方法、及びその方法を用いて形成された半導体素子 | |
| US20080230829A1 (en) | Memory device and method of fabricating the same | |
| JP2004103902A (ja) | 不揮発性半導体メモリ装置、および、その製造方法 | |
| KR20090036979A (ko) | 전하 트랩층을 갖는 불휘발성 메모리소자의 제조방법 | |
| KR20080002030A (ko) | 비휘발성 메모리 장치의 게이트 구조물 형성 방법 | |
| KR100678295B1 (ko) | 반도체 소자 제조 방법 | |
| KR100955680B1 (ko) | 불휘발성 메모리소자의 제조방법 | |
| KR20080010514A (ko) | 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법 | |
| US6919247B1 (en) | Method of fabricating a floating gate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |