CN101312213A - 一种纳米晶浮栅结构的非挥发性存储单元及其制作方法 - Google Patents

Abstract

本发明涉及微电子技术领域，公开了一种纳米晶浮栅结构的非挥发性存储单元，包括：硅衬底1、位于硅衬底1两端上重掺杂的源导电区6和漏导电区7、源导电区6与漏导电区7之间的载流子沟道上覆盖的隧穿介质层2、覆盖在隧穿介质层上的纳米晶电荷存储层3、覆盖在纳米晶电荷存储层上的控制栅介质层4以及覆盖在控制栅介质层上的栅材料层5。本发明同时公开了一种制作纳米晶浮栅结构的非挥发性存储单元的方法。利用本发明，提高了浮栅结构的非挥发性存储单元的编程/擦除速度、有效存储能力、数据保持特性、编程/擦除耐受性等存储性能，本发明的方法基于传统CMOS工艺，并且制作工艺简单，提高了制作效率，降低了制作成本。

Description

一种纳米晶浮栅结构的非挥发性存储单元及其制作方法

技术领域

本发明涉及微电子技术领域，尤其涉及一种纳米晶浮栅结构的非挥发性存储单元及其制作方法。

背景技术

浮栅结构存储器是目前被大量使用和普遍认可的主流存储器类型，是一种十分重要的半导体元器件，被广泛应用于电子和计算机行业。传统的浮栅结构存储单元由于其自身结构与材料的选择导致要求快速写入/擦除操作和长时间高稳定性存储性能相冲突的局限性，且随着特征尺寸的缩小这一矛盾并没有得到明显改善，限制了浮栅存储单元的发展。

随着特征尺寸进入到纳米级，如何适应工艺的发展，在减小存储单元尺寸的同时提高存储数据写入、读取、擦除和保持性能，已经成为目前浮栅存储单元发展面临的关键问题，这就要求从材料或结构上对传统浮栅存储单元进一步改进。

基于SONOS(Poly-Si/SiO₂/Si₃N₄/SiO₂/Si)结构非挥发性存储单元提出来的纳米晶浮栅非挥发性存储单元利用纳米晶作为电荷存储介质，每一个纳米晶颗粒与周围晶粒绝缘且只存储少量几个电子，从而实现分立电荷存储，降低了隧穿介质层上的缺陷形成致命的放电通道的危害，只会造成局部纳米晶上的电荷泄漏，使电荷的保持更稳定。未来纳米晶浮栅非挥发性存储单元有潜力为应用存储设备提供更高的集成密度、更低的写入/擦除电压、更快的写入/擦除速度、更高的耐受性、更强的数据保持特性和多位存储的能力。

自1996年提出在室温下工作的硅纳米晶浮栅结构的金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)存储器以来，已经引起了广泛的研究兴趣并在这一方面做了大量的研究工作。申请号为01108248.8的中国发明专利提供了一种锗/硅复合纳米晶粒浮栅结构MOSFET存储器。申请号为02130478.5的中国发明专利提供了一种具有量子点的存储器及其制造方法，量子点的形成过程为先沉积模板层，接着氧化形成多孔模板，淀积量子点材料，刻蚀并平坦化。申请号为200410064057.4的中国发明专利提供了一种具有纳米晶体层的SONOS存储器件，该存储器具有一至三层存储节点层。申请号为200310116438的中国发明专利提供了一种制造带有纳米点的存储器的方法，通过多孔模板掩蔽刻蚀电荷存储层形成纳米点。申请号为200410056605.9的中国发明专利提供了一种具纳米晶体或纳米点之存储单元，硅、锗纳米晶通过离子注入形成。

申请号为200480015225.9的中国发明专利及申请号为20040256662的美国发明专利分别提供了一种具有包括半导体纳米晶体的浮栅的非易失存储器件，以多孔自组装材料如聚苯乙烯(PS)、聚甲基丙烯酸甲酯(PMMA)等作为模板来限定，在孔内淀积形成半导体纳米晶体。申请号为2006046383的美国发明专利提供了一种采用Si纳米晶浮栅的非挥发性存储器的制作方法。申请号为2006166435的美国发明专利提供了一种合成Ge纳米晶作为电荷存储介质的可控制的氧化动力学方法，Ge纳米晶通过氧化/退火SiGe层而形成。

申请号为2006046384的美国发明专利以及申请号为2006066896的日本发明专利分别提供了一种制作纳米晶非挥发性存储器的方法，采用原子层沉积(atomic layer deposition，ALD)方法生长纳米晶。申请号为的6090666的美国发明专利及申请号为2004048062的日本发明专利提供了一种生成纳米晶和制作纳米晶半导体存储器的方法，采用对非晶硅薄膜在He中退火的方法制备Si纳米晶。申请号为5714766和5937295的美国发明专利提供了一类主要采用Si、SiGe、Ge、SiC、GaAs、InAs等各种半导体纳米晶作为存储介质的存储器件。

另外，申请号为2003152120的日本发明专利及申请号为541666B的中国台湾地区发明专利分别提出了一种采用Ge纳米晶作为浮栅的非挥发性存储器及其制作方法，通过共溅射Ge和SiO₂并快速退火形成Ge纳米晶。申请号为2000049310的日本发明专利提供了一种Si纳米晶非挥发性存储器的制作方法，对绝缘隧穿介质/非晶硅薄膜/氧化物薄膜进行退火或氧化形成多晶硅，去掉氧化层后进行刻蚀，形成Si纳米晶。

利用上述方法制作纳米晶浮栅结构非挥发性存储器一般都能获得纳米晶颗粒，制备纳米晶颗粒的方法大多为模板法，少数的方法还包括注入法、退火法、ALD方法等。但是利用上述方法制备纳米晶，一般都存在制作工艺复杂、制作成本高、制作效率低，或者制作过程中工艺控制困难，或者可行性差与传统CMOS工艺兼容性差的缺点。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的一个目的在于提供一种纳米晶浮栅结构的非挥发性存储单元，以提高浮栅结构的非挥发性存储单元的编程/擦除(P/E)效率、编程/擦除(P/E)速度、有效电荷存储能力、数据保持特性(retention)、编程/擦除耐受性(endurance)等存储性能。

本发明的另一个目的在于提供一种制作纳米晶浮栅结构的非挥发性存储单元的方法，基于传统的CMOS工艺，以简化制作工艺、提高制作效率、降低制作成本、提高器件的兼容性。

(二)技术方案

为达到上述一个目的，本发明提供了一种纳米晶浮栅结构的非挥发性存储单元，该存储单元包括：

硅衬底1、硅衬底1上重掺杂的源导电区6和漏导电区7、源导电区6与漏导电区7之间的载流子沟道上覆盖的隧穿介质层2、覆盖在隧穿介质层2上的纳米晶电荷存储层3、覆盖在纳米晶电荷存储层3上的控制栅介质层4以及覆盖在控制栅介质层4上的栅材料层5。

上述方案中，所述隧穿介质层2由SiO₂材料制作而成，该SiO₂隧穿介质层的厚度为2nm至10nm。

上述方案中，所述纳米晶电荷存储层3的材料选用金属纳米晶，或选用化合物纳米晶，或选用半导体纳米晶，或选用异质复合纳米晶；所述纳米晶的直径为1nm至10nm，密度为1×10¹¹cm^-2至1×10¹²cm^-2。

上述方案中，所述金属纳米晶材料为W、Al、Ni、Co、Cr、Pt、Ru、Sn、Ti、Au和Ag金属中的任意一种；所述化合物纳米晶材料为HfO₂、WN、CdSe、CoSi₂、NiSi、TaSi₂、WSi₂和HfSiOx二元、多元化合物中的任意一种；所述半导体纳米晶材料为Si或Ge；所述异质复合纳米晶材料为Si/Ge、TiSi₂/Si复合材料中的一种。

上述方案中，所述控制栅介质层4由SiO₂材料制作而成，该SiO₂控制栅介质层的厚度为10nm至50nm。

上述方案中，所述的栅材料层5采用多晶硅栅，或采用金属栅，所述金属栅包括TaN、IrO₂或金属硅化物；所述多晶硅材料或者金属材料的栅材料层的厚度至少为100nm。

为达到上述另一个目的，本发明提供了一种制作纳米晶浮栅结构的非挥发性存储单元的方法，该方法包括：

A、在硅衬底上生长SiO₂隧穿介质层；

B、在SiO₂隧穿介质上生长纳米晶颗粒作为电荷存储层；

C、在纳米晶电荷存储层上沉积SiO₂控制栅介质层；

D、在SiO₂控制栅介质层上沉积栅材料层；

E、光刻，在栅材料层上的抗蚀剂中形成栅线条图形；

F、以抗蚀剂图形为掩模刻蚀栅材料层、SiO₂控制栅介质层、纳米晶电荷存储层及SiO₂隧穿介质层，形成栅堆结构；

G、光刻、离子注入，在栅线条两侧硅衬底中形成源导电区和漏导电区；

H、生长绝缘介质、光刻、腐蚀、蒸发金属、剥离、退火，形成源电极、漏电极和栅电极，并封装。

上述方案中，步骤A中所述生长SiO₂隧穿介质层的方法为热氧化、原子层沉积ALD、化学气相淀积CVD、电子束蒸发或者磁控溅射；所述SiO₂隧穿介质层的厚度为2nm至10nm。

上述方案中，步骤B中所述生长纳米晶颗粒的方法为：采用溅射或蒸发在SiO₂介质上镀膜，然后对薄膜材料进行高温快速热处理，使薄膜材料结晶形成纳米晶颗粒。

上述方案中，步骤C中所述沉积SiO₂控制栅介质层的方法为化学气相淀积CVD、原子层沉积ALD、电子束蒸发或磁控溅射；所述沉积的SiO₂控制栅介质层的厚度为10nm至50nm。

上述方案中，步骤D中所述沉积栅材料层的方法为：化学气相淀积CVD、原子层沉积ALD、电子束蒸发或者磁控溅射；所述沉积的多晶硅材料或者金属材料的栅材料层的厚度至少为100nm。

上述方案中，步骤E中所述光刻为光学光刻或者电子束光刻，光刻后形成的栅线条图形的宽度即栅长为20nm至2000nm；

所述光学光刻的具体工艺步骤包括：在多晶硅或者金属栅材料表面上涂敷一层厚度为1.5μm的AZ5214负性光学抗蚀剂，对所涂敷的AZ5214负性光学抗蚀剂采用热板在100℃下前烘100秒，接着对负性光学抗蚀剂AZ5214采用光刻机利用光掩模版按所设计的栅图形进行30秒的曝光，然后用热板在115℃下烘烤70秒，接着泛曝，不用光掩模版直接裸曝60秒，最后用AZ5214专用显影液1Microposit 351：5H2O或1AZ400K：4H2O在室温下显影50秒，只在待形成的栅堆上方留下AZ5214负性光学抗蚀剂，最后采用去离子水在室温下定影30秒，完成在AZ5214负性光学抗蚀剂中形成栅线条图形；采用光学光刻形成的AZ5214负性光学抗蚀剂栅线条的宽度为500nm至2000nm；

所述电子束光刻的具体工艺步骤包括：在多晶硅栅材料表面上涂敷一层厚度为500nm的SAL601负性电子抗蚀剂，对所涂敷的SAL601负性电子抗蚀剂用热板在105℃下前烘2分钟，接着采用电子束直写光刻系统按所设计的栅图形进行曝光，然后对曝光后的SAL601负性电子抗蚀剂用热板在105℃下后烘2分钟，接着采用MF CD-26显影液在室温下显影1至10分钟，采用去离子水在室温下定影30秒，完成在SAL601负性电子抗蚀剂中形成栅线条图形；采用电子束光刻形成的SAL601负性电子抗蚀剂栅线条的宽度为20nm至500nm。

上述方案中，所述步骤F包括：将栅材料表面上覆盖的AZ5214负性光学抗蚀剂或SAL601负性电子抗蚀剂栅线条图形作为掩模，采用高密度电感耦合等离子ICP刻蚀方法或反应离子刻蚀RIE方法依次刻蚀栅材料层、SiO₂控制栅介质层、纳米晶电荷存储层及SiO₂隧穿介质层，再去胶形成栅堆结构；所述去胶方法为湿法去胶，采用浓H₂SO₄+H₂O₂煮胶去胶。

上述方案中，所述步骤G包括：在表面涂敷一层厚度为1.5μm的AZ9912正性光学抗蚀剂，采用热板在100℃下前烘100秒，在光刻机上采用光刻掩模版掩蔽在栅线条两侧的源、漏区域进行曝光，然后用AZ9912的专用显影液在室温下显影50秒，最后用去离子水在室温下定影30秒，完成在AZ9912正性光学抗蚀剂中形成源、漏区域图形；再向所形成的源、漏区域的硅衬底中注入P³¹⁺离子，注入能量为50keV，注入剂量为1×10¹⁸cm^-2；再煮浓H₂SO₄+H₂O₂去胶；然后在N₂气氛中在1100℃温度下快速退火10秒，从而在栅线条两侧硅衬底中形成源导电区和漏导电区。

上述方案中，步骤H中所述生长绝缘介质、光刻、腐蚀、蒸发金属、剥离、退火，形成源电极、漏电极和栅电极包括：

首先，在表面淀积一层绝缘介质，所述绝缘介质材料包括：SiO₂、磷硅玻璃PSG或硼磷硅玻璃BPSG；再在绝缘介质层上涂敷一层厚度为1.5μm的AZ9912正性光学抗蚀剂，采用热板在100℃下前烘100秒、在光刻机上采用光刻掩模版掩蔽进行曝光，然后用AZ9912专用显影液在室温下显影50秒，最后用去离子水在室温下定影30秒，完成在源、漏、栅上方形成接触孔图形；

下一步，利用AZ9912正性光学抗蚀剂图形作为掩模，采用氢氟酸缓冲液HF+NH₄F+H₂O在常温下腐蚀绝缘介质层；再在露出的源、漏、栅及未去除的AZ9912正性光学抗蚀剂上蒸发一层厚度小于AZ9912正性光学抗蚀剂厚度的Al-1％Si薄膜作为金属电极材料，所述Al-1％Si薄膜的厚度为1μm；

然后，采用丙酮超声剥离AZ9912正性光学抗蚀剂及其上方蒸发的金属电极材料；

最后，对剥离后剩余的金属电极材料进行热退火处理形成源、漏、栅电极；所述对剥离后剩余的金属电极材料进行热退火处理的条件为：在400℃下在N₂中退火处理5分钟，然后在400℃下在N₂/H₂混合气体中退火20分钟，最后在400℃下在N₂中退火5分钟。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：

(1)本发明提供的这种纳米晶浮栅结构的非挥发性存储单元，制作在便宜的体硅衬底上，节约了成本，同时体硅衬底有利于散热，提高了器件的使用寿命。

(2)本发明提供的这种纳米晶浮栅结构的非挥发性存储单元，其结构和制作工艺十分简单，在硅衬底上依次生长SiO₂隧穿介质薄膜、纳米晶颗粒、控制栅介质薄膜、栅材料薄膜后，利用光刻、刻蚀、源漏离子注入、退火等工艺即可制备出所述的纳米晶非挥发性存储单元。

(3)由于采用了纳米晶作为浮栅材料，使存储器件的性能得到提高，特别是存储窗口、编程/擦除(P/E)速度、数据保持特性等存储性能获得综合性的提高。

(4)热氧化、磁控溅射、电子束蒸发、化学气相沉积CVD等这些传统工艺制备方法被应用在纳米晶浮栅材料、介质层材料和栅材料的制备过程中，因此所需材料的制备工艺和制作存储单元的完整工艺过程均与传统CMOS工艺是完全兼容的。

(5)采用本发明提供的方法制作纳米晶浮栅非挥发性存储单元简化了制作工艺，提高了制作效率和工艺的稳定性，降低了制作成本，有利于本发明的推广和广泛应用。

附图说明

图1为本发明提供的纳米晶浮栅结构的非挥发性存储单元的结构示意图；

图2为本发明提供的制作纳米晶浮栅结构的非挥发性存储单元总体技术方案的实现流程图；

图3-1为在硅衬底上沉积一层SiO₂隧穿介质层的示意图；

图3-2为在SiO₂隧穿介质层上生长一层纳米晶颗粒作为电荷存储层的示意图；

图3-3为在纳米晶电荷存储层上沉积一层SiO₂控制栅介质层的示意图；

图3-4为在控制栅介质层上沉积一层栅材料层的示意图；

图3-5为在栅材料表面涂敷一层负性抗蚀剂并前烘的示意图；

图3-6为对所涂敷的负性抗蚀剂进行曝光、后烘、显影和定影形成栅线条图形的示意图；

图3-7为利用负性抗蚀剂图形为掩模刻蚀栅材料层、SiO₂控制栅介质层、纳米晶电荷存储层及SiO₂隧穿介质层的示意图；

图3-8为去胶形成栅堆结构的示意图；

图3-9为在完成上述步骤的结构表面涂敷一层正性抗蚀剂并前烘的示意图；

图3-10为对所涂敷的正性抗蚀剂进行曝光、后烘、显影和定影形成源、漏区域图形的示意图；

图3-11为对所形成的源、漏区域的硅衬底离子注入形成源、漏导电区的示意图；

图3-12为去胶并进行快速退火的示意图；

图3-13为在结构表面淀积一层绝缘介质层的示意图；

图3-14为在绝缘层上涂敷一层正性抗蚀剂并前烘的示意图；

图3-15为对所涂敷的正性抗蚀剂进行曝光、显影和定影在源、漏、栅上方形成接触孔图形的示意图；

图3-16为利用正性抗蚀剂图形作为掩模在常温下腐蚀绝缘层薄膜露出源、漏、栅材料的示意图；

图3-17为在露出的源、漏、栅材料及未去除的正性抗蚀剂上蒸发一层Al-1％Si薄膜作为金属电极材料的示意图；

图3-18为剥离正性抗蚀剂及其上方蒸发的金属电极材料，并对剥离后剩余的金属电极材料进行退火处理形成源、漏、栅电极的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

如图1所示，图1为本发明提供的纳米晶浮栅结构的非挥发性存储单元的结构示意图，该浮栅结构非挥发性存储单元包括：硅衬底1、位于硅衬底1两侧上重掺杂的源导电区6和漏导电区7、源导电区6与漏导电区7之间的载流子沟道上覆盖的隧穿介质层2、覆盖在隧穿介质层上的纳米晶电荷存储层3、覆盖在纳米晶电荷存储层上的控制栅介质层4以及覆盖在控制栅介质层上的栅材料层5。

所述硅衬底1用于支撑整个浮栅结构非挥发性存储单元。

所述隧穿介质层2由SiO₂材料制作而成。所述隧穿介质层2的厚度为2nm至20nm。

所述纳米晶电荷存储层3用作电荷存储介质，其材料选用金属纳米晶、化合物纳米晶、半导体纳米晶或异质复合纳米晶。所述金属纳米晶材料为W、Al、Ni、Co、Cr、Pt、Ru、Sn、Ti、Au和Ag中的任意一种；所述化合物纳米晶材料为HfO₂、WN、CdSe、CoSi₂、NiSi、TaSi₂、WSi₂和HfSiOx中的任意一种；所述半导体纳米晶材料为Si或Ge；所述异质复合纳米晶材料为Si/Ge、TiSi₂/Si中的一种。所述纳米晶的直径为1nm至10nm，密度为1×10¹¹cm^-2至1×10¹²cm^-2。

所述控制栅介质层4由SiO₂材料制作而成，该SiO₂控制栅介质层的厚度为10nm至50nm。

所述的栅材料层5为多晶硅材料或者金属材料，所述金属栅包括TaN、IrO₂或金属硅化物；所述多晶硅材料或者金属材料的栅材料层的厚度至少为100nm。

硅衬底1、隧穿介质层2、纳米晶电荷存储层3、控制栅介质层4、栅材料层5构成栅堆结构，源导电区6和漏导电区7位于栅堆结构两侧的硅衬底1中。

基于图1所示的纳米晶浮栅结构的非挥发性存储单元的结构示意图，图2示出了本发明制作纳米晶浮栅结构的非挥发性存储单元总体技术方案的实现流程图，该方法包括以下步骤：

步骤201：在硅衬底上生长SiO₂隧穿介质层；

步骤202：在SiO₂隧穿介质上生长纳米晶颗粒作为电荷存储层；

步骤203：在纳米晶电荷存储层上沉积SiO₂控制栅介质层；

步骤204：在SiO₂控制栅介质层上沉积栅材料层；

步骤205：光刻，在栅材料层上的抗蚀剂中形成栅线条图形；

步骤206：以抗蚀剂图形为掩模刻蚀栅材料层、SiO₂控制栅介质层、纳米晶电荷存储层及SiO₂隧穿介质层，形成栅堆结构；

步骤207：光刻、离子注入，在栅线条两侧硅衬底中形成源导电区和漏导电区；

步骤208：生长绝缘介质、光刻、腐蚀、蒸发金属、剥离、退火，形成源电极、漏电极和栅电极，并封装。

与上述步骤201所述在硅衬底上生长SiO₂隧穿介质层对应的工艺流程如图3-1所示，图3-1为在硅衬底301上生长一层SiO₂隧穿介质层302的示意图。步骤201中所述硅衬底为p型硅衬底；所述在硅衬底上生长一层SiO₂隧穿介质层的目的是隔离硅衬底和用作存储介质的纳米晶电荷存储层；所述生长SiO₂隧穿介质层的方法为热氧化、原子层沉积ALD、化学气相淀积CVD、电子束蒸发或者磁控溅射；所述SiO₂隧穿介质层的厚度为2nm至10nm。

与上述步骤202所述在SiO₂隧穿介质层上生长一层纳米晶颗粒对应的工艺流程如图3-2所示，图3-2为在SiO₂隧穿介质层302上生长一层纳米晶颗粒303的示意图。步骤202中所述在SiO₂隧穿介质层上生长一层纳米晶颗粒的目的是用作电荷存储介质；所述形成纳米晶颗粒的方法为：利用溅射或蒸发的方法在SiO₂表面上生长一层1到10nm厚度的金属、化合物或者硅、锗薄膜，再根据不同薄膜材料的高温特性，在相应不同的温度快速退火5秒至90秒，使薄膜材料在SiO₂表面结晶从而形成纳米晶颗粒。

与上述步骤203所述在纳米晶颗粒上沉积一层SiO₂控制栅介质层对应的工艺流程如图3-3所示，图3-3为在纳米晶颗粒303上沉积一层SiO₂控制栅介质层304的示意图。步骤203中所述在纳米晶层上沉积SiO₂控制栅介质层的方法为：化学气相淀积CVD、原子层沉积ALD、电子束蒸发或磁控溅射；所述沉积的SiO₂控制栅介质层的厚度为10nm至50nm。

与上述步骤204所述在SiO₂控制栅介质层上沉积一层栅材料层对应的工艺流程如图3-4所示，图3-4为在控制栅介质层304上沉积一层栅材料层305的示意图。步骤204中所述在控制栅介质层上沉积栅材料的方法为：用化学气相淀积CVD、原子层沉积ALD、电子束蒸发或磁控溅射等方法在控制栅介质薄膜表面生长一层多晶硅或者金属薄膜；所述薄膜的厚度至少为100nm。

上述步骤205中所述光刻，在栅材料层上的抗蚀剂中形成栅线条图形还可以进一步包括：在栅材料表面涂敷一层负性抗蚀剂并前烘，对所涂敷的负性抗蚀剂进行曝光、显影和定影形成栅图形。

与上述在栅材料表面涂敷一层负性抗蚀剂并前烘对应的工艺流程如图3-5所示，图3-5为在多晶硅栅材料305表面涂敷一层负性抗蚀剂306并前烘的示意图。所述负性抗蚀剂306为：AZ5214负性光学抗蚀剂或SAL601负性电子抗蚀剂，所述AZ5214负性光学抗蚀剂的厚度为1.5μm，对应的前烘条件为：采用热板在100℃下烘烤100秒；所述SAL601负性电子抗蚀剂的厚度为500nm，对应的前烘条件为：采用热板在105℃温度下烘烤2分钟。

与上述对所涂敷的负性抗蚀剂进行曝光、显影和定影形成栅图形对应的工艺流程如图3-6所示，图3-6为对所涂敷的负性抗蚀剂306进行曝光、显影和定影形成栅图形307的示意图。光刻后形成的栅结构的栅线条的宽度即栅长为20nm至2000nm。

所述对所涂敷的AZ5214负性光学抗蚀剂306进行曝光、显影和定影形成栅图形307的具体工艺步骤包括：对AZ5214负性光学抗蚀剂306采用光刻机利用光掩模版按所设计的栅图形进行30秒的曝光，然后用热板在115℃下烘烤70秒，接着泛曝(即不用光掩模版而直接裸曝)60秒，最后用AZ5214专用显影液(1Microposit 351：5H2O或1AZ400K：4H2O)在室温下显影50秒，只在待形成的栅堆上方留下AZ52 14负性光学抗蚀剂，最后采用去离子水在室温下定影30秒，完成在AZ5214负性光学抗蚀剂中形成栅图形。采用光学光刻形成的AZ5214负性光学抗蚀剂栅线条的宽度为500nm至2000nm。

所述对所涂敷的SAL601负性电子束抗蚀剂306进行曝光、后烘、显影和定影形成栅图形307的具体工艺步骤包括：对SAL601负性电子抗蚀剂306采用电子束直写光刻系统按所设计的栅图形进行曝光，然后对曝光后的SAL601负性电子抗蚀剂用热板在105℃下后烘2分钟，接着采用MFCD-26显影液在室温下显影1至10分钟，采用去离子水在室温下定影30秒，完成在SAL601负性电子抗蚀剂中形成栅图形。采用电子束光刻形成的SAL601负性电子抗蚀剂栅线条的宽度为20nm至500nm。

上述步骤206中所述以负性抗蚀剂图形为掩模刻蚀栅材料层、SiO₂控制栅介质层、纳米晶电荷存储层及SiO₂隧穿介质层，形成栅堆结构还可以进一步包括：利用负性抗蚀剂栅图形为掩模刻蚀栅材料层、SiO₂控制栅介质层、纳米晶电荷存储层及SiO₂隧穿介质层，去胶形成栅堆结构。

与上述利用负性抗蚀剂图形为掩模刻蚀栅材料层、SiO₂控制栅介质层、纳米晶电荷存储层及SiO₂隧穿介质层对应的工艺流程如图3-7所示，图3-7为利用抗蚀剂图形307为掩模刻蚀栅材料层305、SiO₂控制栅介质层304、纳米晶电荷存储层303及SiO₂隧穿介质层302的示意图。图3-7中，308、309、310、311分别为被刻蚀后的SiO₂隧穿介质层、纳米晶电荷存储层、SiO₂控制栅介质层、栅材料层。所述以负性抗蚀剂图形为掩模刻蚀栅材料层、SiO₂控制栅介质层、纳米晶电荷存储层及SiO₂隧穿介质层，形成栅堆结构包括：将栅表面上覆盖的AZ5214负性光学抗蚀剂或SAL601负性电子抗蚀剂栅线条图形作为掩模，采用高密度电感耦合等离子ICP刻蚀方法或反应离子刻蚀RIE方法依次刻蚀栅材料层、SiO₂控制栅介质层、纳米晶电荷存储层及SiO₂隧穿介质层。

与上述去胶形成栅堆结构对应的工艺流程如图3-8所示，图3-8为去除负性抗蚀剂307形成栅堆结构的示意图。所述去胶的方法为：湿法去胶，即采用浓H₂SO₄+H₂O₂煮胶。

上述步骤207中所述光刻、离子注入，在栅线条两侧硅衬底中形成源导电区和漏导电区还可以进一步包括：涂敷一层AZ9912正性光学抗蚀剂并前烘；对所涂敷的AZ9912正性光学抗蚀剂进行光学曝光、显影和定影形成源、漏区域图形；对源、漏区的硅衬底进行离子注入形成源、漏导电区；去胶，快速退火。

与上述涂敷一层AZ9912正性光学抗蚀剂并前烘对应的工艺流程如图3-9所示，图3-9为涂敷一层AZ9912正性光学抗蚀剂312并前烘的示意图。所述AZ9912正性光学抗蚀剂312的厚度为1.5μm；所述前烘的条件为：采用热板在100℃下前烘100秒。

与上述对所涂敷的AZ9912正性光学抗蚀剂进行光学曝光、显影和定影形成源、漏区域图形对应的工艺流程如图3-10所示，图3-10为对所涂敷的AZ9912正性光学抗蚀剂进行光学曝光、显影和定影形成源、漏区域图形的示意图。图3-10中，313为曝光后的AZ9912正性光学抗蚀剂，314、315分别为曝光形成的源、漏区域图形。所述对所涂敷的AZ9912正性光学抗蚀剂进行光学曝光、显影和定影的方法为：在光刻机上采用光刻掩模版掩蔽或电子束扫描按所设计的在栅线条两侧的源、漏区域图形进行曝光，然后用AZ9912的专用显影液在室温下显影50秒，最后用去离子水在室温下定影30秒，完成在AZ9912正性光学抗蚀剂中形成源、漏区域图形。

与上述对所形成的源、漏区域的硅衬底离子注入形成源、漏导电区对应的工艺流程如图3-11所示，图3-11为对所形成的源、漏区域的硅衬底离子注入形成源、漏导电区的示意图。图3-11中，316、317分别为离子注入所形成的源、漏。所述对源、漏区域的硅衬底离子注入的具体条件为：向所形成的源、漏区域的硅衬底中注入P³¹⁺离子，注入能量为50keV，注入剂量为1×10¹⁸cm^-2。

与上述去胶、快速退火对应的工艺流程如图3-12所示，图3-12为去除抗蚀剂3 13并快速退火的示意图。所述去胶的方法为：湿法去胶，即采用浓H₂SO₄+H₂O₂煮胶；所述快速退火的目的是激活杂质、减少缺陷，从而在栅线条两侧硅衬底中形成源、漏导电区；所述快速退火的具体条件为：在N₂气氛中在1100℃温度下快速退火10秒。

上述步骤208中所述生长绝缘介质、光刻、腐蚀、蒸发金属、剥离、退火，形成源电极、漏电极和栅电极，并封装还可以进一步包括：

在表面淀积一层绝缘介质层；

在绝缘层上涂敷一层AZ9912正性光学抗蚀剂并前烘；

对所涂敷的AZ9912正性光学抗蚀剂进行光学曝光、显影、定影，在源、漏、栅上方形成接触孔图形；

利用AZ9912正性光学抗蚀剂图形作为掩模在常温下腐蚀绝缘层薄膜露出源、漏、栅材料；

在露出的源、漏、栅材料及未去除的AZ9912正性光学抗蚀剂上蒸发一层Al-1％Si薄膜作为金属电极材料；

剥离AZ9912正性光学抗蚀剂及其上方蒸发的金属电极材料，并对剥离后剩余的金属电极材料进行退火处理形成源、漏、栅电极。

与上述淀积一层绝缘介质层对应的工艺流程如图3-13所示，图3-13为淀积一层绝缘介质层318的示意图。所述绝缘介质包括SiO₂、磷硅玻璃PSG、硼磷硅玻璃BPSG等；所述绝缘介质的沉积方法为化学气相淀积CVD、电子束蒸发或磁控溅射。

与上述在绝缘层上涂敷一层AZ9912正性光学抗蚀剂并前烘对应的工艺流程如图3-14所示，图3-14为涂敷AZ9912正性光学抗蚀剂319并前烘的示意图。所述AZ9912正性光学抗蚀剂的厚度为1.5μm，对所涂敷的AZ9912正性光学抗蚀剂进行前烘的条件为采用热板在100℃下前烘100秒。

与上述在对所涂敷的AZ9912正性光学抗蚀剂进行光学曝光、显影、定影，在源、漏、栅上方形成接触孔图形对应的工艺流程如图3-15所示，图3-15为对所涂敷的AZ9912正性光学抗蚀剂进行光学曝光、显影和定影的示意图。图3-15中，320、321、322中分别为在栅、源、漏上方形成的接触孔图形。所述对所AZ9912正性光学抗蚀剂进行曝光、显影和定影的具体条件为：在光刻机上采用光刻掩模版掩蔽进行曝光，然后用AZ9912专用显影液在室温下显影50秒，最后用去离子水在室温下定影30秒，完成在源、漏、栅上方形成接触孔图形。

与上述利用AZ9912正性光学抗蚀剂图形作为掩模在常温下腐蚀绝缘介质薄膜露出源、漏、栅材料对应的工艺流程如图3-16所示，图3-16为利用AZ9912正性光学抗蚀剂图形作为掩模在常温下腐蚀绝缘介质薄膜的示意图。图3-16中，323、324、325分别为腐蚀绝缘层薄膜露出的栅、源、漏材料。所述腐蚀绝缘层薄膜的方法为：利用AZ9912正性光学抗蚀剂图形作为掩模，采用氢氟酸缓冲液HF+NH₄F+H₂O在常温下腐蚀绝缘层薄膜。

与上述在露出的源、漏、栅材料及未去除的AZ9912正性光学抗蚀剂上蒸发一层Al-1％Si薄膜作为金属电极材料对应的工艺流程如图3-17所示，图3-17为在露出的源、漏、栅材料及未去除的AZ9912正性光学抗蚀剂上蒸发一层Al-1％Si薄膜326作为金属电极材料的示意图。所述Al-1％Si薄膜的厚度为1μm，小于AZ9912正性光学抗蚀剂的厚度。

与上述剥离AZ9912正性光学抗蚀剂及其上方蒸发的金属电极材料，并对剥离后剩余的金属电极材料进行退火处理形成源、漏、栅电极对应的工艺流程如图3-18所示，图3-18为剥离AZ9912正性光学抗蚀剂及其上方蒸发的金属电极材料并对剩余金属电极进行退火处理的示意图。图3-18中，327、328、329分别为形成的栅、源、漏电极。所述剥离的方法为：采用丙酮超声剥离AZ9912正性光学抗蚀剂及其上方蒸发的金属电极材料；所述退火处理的具体条件为：在400℃下在N₂气氛中退火处理5分钟；然后在400℃下，在N₂/H₂混合气体中退火20分钟；最后在400℃下，在N₂气氛中退火5分钟。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1、一种纳米晶浮栅结构的非挥发性存储单元，其特征在于，该存储单元包括：

硅衬底(1)、硅衬底(1)上重掺杂的源导电区(6)和漏导电区(7)、源导电区(6)与漏导电区(7)之间的载流子沟道上覆盖的隧穿介质层(2)、覆盖在隧穿介质层(2)上的纳米晶电荷存储层(3)、覆盖在纳米晶电荷存储层(3)上的控制栅介质层(4)以及覆盖在控制栅介质层(4)上的栅材料层(5)。

2、根据权利要求1所述的纳米晶浮栅结构的非挥发性存储单元，其特征在于，所述隧穿介质层(2)由SiO₂材料制作而成，该SiO₂隧穿介质层的厚度为2nm至10nm。

3、根据权利要求1所述的纳米晶浮栅结构的非挥发性存储单元，其特征在于，所述纳米晶电荷存储层(3)的材料选用金属纳米晶，或选用化合物纳米晶，或选用半导体纳米晶，或选用异质复合纳米晶；所述纳米晶的直径为1nm至10nm，密度为1×10¹¹cm^-2至1×10¹²cm^-2。

4、根据权利要求3所述的纳米晶浮栅结构的非挥发性存储单元，其特征在于，所述金属纳米晶材料为W、Al、Ni、Co、Cr、Pt、Ru、Sn、Ti、Au和Ag金属中的任意一种；所述化合物纳米晶材料为HfO₂、WN、CdSe、CoSi₂、NiSi、TaSi₂、WSi₂和HfSiOx二元、多元化合物中的任意一种；所述半导体纳米晶材料为Si或Ge；所述异质复合纳米晶材料为Si/Ge、TiSi₂/Si复合材料中的一种。

5、根据权利要求1所述的纳米晶浮栅结构的非挥发性存储单元，其特征在于，所述控制栅介质层(4)由SiO₂材料制作而成，该SiO₂控制栅介质层的厚度为10nm至50nm。

6、根据权利要求1所述的纳米晶浮栅结构的非挥发性存储单元，其特征在于，所述的栅材料层(5)采用多晶硅栅，或采用金属栅，所述金属栅包括TaN、IrO₂或金属硅化物；所述多晶硅材料或者金属材料的栅材料层的厚度至少为100nm。

7、一种制作纳米晶浮栅结构的非挥发性存储单元的方法，其特征在于，该方法包括：

A、在硅衬底上生长SiO₂隧穿介质层；

B、在SiO₂隧穿介质上生长纳米晶颗粒作为电荷存储层；

C、在纳米晶电荷存储层上沉积SiO₂控制栅介质层；

D、在SiO₂控制栅介质层上沉积栅材料层；

E、光刻，在栅材料层上的抗蚀剂中形成栅线条图形；

F、以抗蚀剂图形为掩模刻蚀栅材料层、SiO₂控制栅介质层、纳米晶电荷存储层及SiO₂隧穿介质层，形成栅堆结构；

G、光刻、离子注入，在栅线条两侧硅衬底中形成源导电区和漏导电区；

H、生长绝缘介质、光刻、腐蚀、蒸发金属、剥离、退火，形成源电极、漏电极和栅电极，并封装。

8、根据权利要求7所述的制作纳米晶浮栅结构的非挥发性存储单元的方法，其特征在于，步骤A中所述生长SiO₂隧穿介质层的方法为热氧化、原子层沉积ALD、化学气相淀积CVD、电子束蒸发或者磁控溅射；所述SiO₂隧穿介质层的厚度为2nm至10nm。

9、根据权利要求7所述的制作纳米晶浮栅结构的非挥发性存储单元的方法，其特征在于，步骤B中所述生长纳米晶颗粒的方法为：采用溅射或蒸发在SiO₂介质上镀膜，然后对薄膜材料进行高温快速热处理，使薄膜材料结晶形成纳米晶颗粒。

10、根据权利要求7所述的制作纳米晶浮栅结构的非挥发性存储单元的方法，其特征在于，步骤C中所述沉积SiO₂控制栅介质层的方法为化学气相淀积CVD、原子层沉积ALD、电子束蒸发或磁控溅射；所述沉积的SiO₂控制栅介质层的厚度为10nm至50nm。

11、根据权利要求7所述的制作纳米晶浮栅结构的非挥发性存储单元的方法，其特征在于，步骤D中所述沉积栅材料层的方法为：化学气相淀积CVD、原子层沉积ALD、电子束蒸发或者磁控溅射；所述沉积的多晶硅材料或者金属材料的栅材料层的厚度至少为100nm。

12、根据权利要求7所述的制作纳米晶浮栅结构的非挥发性存储单元的方法，其特征在于，步骤E中所述光刻为光学光刻或者电子束光刻，光刻后形成的栅线条图形的宽度即栅长为20nm至2000nm；

所述光学光刻的具体工艺步骤包括：在多晶硅或者金属栅材料表面上涂敷一层厚度为1.5μm的AZ5214负性光学抗蚀剂，对所涂敷的AZ5214负性光学抗蚀剂采用热板在100℃下前烘100秒，接着对负性光学抗蚀剂AZ5214采用光刻机利用光掩模版按所设计的栅图形进行30秒的曝光，然后用热板在115℃下烘烤70秒，接着泛曝，不用光掩模版直接裸曝60秒，最后用AZ5214专用显影液1Microposit 351：5H2O或1AZ400K：4H2O在室温下显影50秒，只在待形成的栅堆上方留下AZ5214负性光学抗蚀剂，最后采用去离子水在室温下定影30秒，完成在AZ5214负性光学抗蚀剂中形成栅线条图形；采用光学光刻形成的AZ5214负性光学抗蚀剂栅线条的宽度为500nm至2000nm；

所述电子束光刻的具体工艺步骤包括：在多晶硅栅材料表面上涂敷一层厚度为500nm的SAL601负性电子抗蚀剂，对所涂敷的SAL601负性电子抗蚀剂用热板在105℃下前烘2分钟，接着采用电子束直写光刻系统按所设计的栅图形进行曝光，然后对曝光后的SAL601负性电子抗蚀剂用热板在105℃下后烘2分钟，接着采用MF CD-26显影液在室温下显影1至10分钟，采用去离子水在室温下定影30秒，完成在SAL601负性电子抗蚀剂中形成栅线条图形；采用电子束光刻形成的SAL601负性电子抗蚀剂栅线条的宽度为20nm至500nm。

13、根据权利要求7所述的制作纳米晶浮栅结构的非挥发性存储单元的方法，其特征在于，所述步骤F包括：

将栅材料表面上覆盖的AZ5214负性光学抗蚀剂或SAL601负性电子抗蚀剂栅线条图形作为掩模，采用高密度电感耦合等离子ICP刻蚀方法或反应离子刻蚀RIE方法依次刻蚀栅材料层、SiO₂控制栅介质层、纳米晶电荷存储层及SiO₂隧穿介质层，再去胶形成栅堆结构；所述去胶方法为湿法去胶，采用浓H₂SO₄+H₂O₂煮胶去胶。

14、根据权利要求7所述的制作纳米晶浮栅结构的非挥发性存储单元的方法，其特征在于，所述步骤G包括：

在表面涂敷一层厚度为1.5μm的AZ9912正性光学抗蚀剂，采用热板在100℃下前烘100秒，在光刻机上采用光刻掩模版掩蔽在栅线条两侧的源、漏区域进行曝光，然后用AZ9912的专用显影液在室温下显影50秒，最后用去离子水在室温下定影30秒，完成在AZ9912正性光学抗蚀剂中形成源、漏区域图形；再向所形成的源、漏区域的硅衬底中注入P³¹⁺离子，注入能量为50keV，注入剂量为1×10¹⁸cm^-2；再煮浓H₂SO₄+H₂O₂去胶；然后在N₂气氛中在1100℃温度下快速退火10秒，从而在栅线条两侧硅衬底中形成源导电区和漏导电区。

15、根据权利要求7所述的制作纳米晶浮栅结构的非挥发性存储单元的方法，其特征在于，步骤H中所述生长绝缘介质、光刻、腐蚀、蒸发金属、剥离、退火，形成源电极、漏电极和栅电极包括：

首先，在表面淀积一层绝缘介质，所述绝缘介质材料包括：SiO₂、磷硅玻璃PSG或硼磷硅玻璃BPSG；再在绝缘介质层上涂敷一层厚度为1.5μm的AZ9912正性光学抗蚀剂，采用热板在100℃下前烘100秒、在光刻机上采用光刻掩模版掩蔽进行曝光，然后用AZ9912专用显影液在室温下显影50秒，最后用去离子水在室温下定影30秒，完成在源、漏、栅上方形成接触孔图形；

下一步，利用AZ9912正性光学抗蚀剂图形作为掩模，采用氢氟酸缓冲液HF+NH₄F+H₂O在常温下腐蚀绝缘介质层；再在露出的源、漏、栅及未去除的AZ9912正性光学抗蚀剂上蒸发一层厚度小于AZ9912正性光学抗蚀剂厚度的Al-1％Si薄膜作为金属电极材料，所述Al-1％Si薄膜的厚度为1μm；

然后，采用丙酮超声剥离AZ9912正性光学抗蚀剂及其上方蒸发的金属电极材料；

最后，对剥离后剩余的金属电极材料进行热退火处理形成源、漏、栅电极；所述对剥离后剩余的金属电极材料进行热退火处理的条件为：在400℃下在N₂中退火处理5分钟，然后在400℃下在N₂/H₂混合气体中退火20分钟，最后在400℃下在N₂中退火5分钟。

Images