CN101399289A - 双层隧穿介质结构的纳米晶浮栅非易失存储器及制作方法 - Google Patents

Abstract

本发明涉及微电子技术领域，公开了一种双层隧穿介质结构的纳米晶浮栅非易失存储器，包括：硅衬底1、硅衬底1上重掺杂的源导电区7和漏导电区8、源漏导电区之间载流子沟道上覆盖的SiO₂材料隧穿介质层2，SiO₂材料隧穿介质层2上覆盖的高k材料隧穿介质层3、高k材料隧穿介质层3上覆盖的纳米晶浮栅层4、纳米晶浮栅层4上覆盖的SiO₂或高k材料控制栅介质层5，以及控制栅介质层5上覆盖的栅材料层6。同时公开了一种双层隧穿介质结构的纳米晶浮栅非易失存储器的制作方法。本发明改善了浮栅结构非易失存储器的性能，提高了编程/擦除速度、耐受性和保持特性，降低了编程/擦除的电压和功耗，折衷了编程/擦除效率和数据保持的矛盾。

Description

双层隧穿介质结构的纳米晶浮栅非易失存储器及制作方法

技术领域

本发明涉及微电子技术领域，尤其涉及一种双层隧穿介质结构的纳米晶浮栅非易失存储器及其制作方法。

背景技术

浮栅结构存储器是重要的半导体元器件中的一种，是现今被大量使用和普遍认可的主流存储器类型，，广泛应用于电子和计算机行业。传统浮栅结构存储器由于对其结构与材料选择的要求，导致与生俱来的快速写入/擦除操作和长时间高稳定存储相冲突的局限性，伴随着当今半导体工艺技术节点的缩小，这一矛盾得不到明显改善，进而限制了浮栅存储器的发展。

随着特征尺寸进入纳米级，如何在减小存储单元尺寸的同时提高存储数据写入、读取、擦除和保持性能，已经成为目前浮栅存储器发展面临的关键问题。如何适应工艺的发展，这就要求从材料或结构上对传统浮栅存储器进一步改进。

基于SONOS(Poly-Si/SiO₂/Si₃N₄/SiO₂/Si)结构非易失存储器提出来的纳米晶浮栅结构非易失存储器，是利用纳米晶颗粒作为电荷存储介质，每一个纳米晶颗粒与周围介质绝缘，只能存储少量几个电子，基本实现了分立电荷存储，只能引起局部的纳米晶颗粒上的电荷泄漏，降低了隧穿介质层上由于缺陷形成致命的放电通道的危害，使电荷保持特性更加稳定。纳米晶颗粒的材料的选择，对纳米晶浮栅结构存储器的存储性能起着至关重要的决定作用。

未来具有纳米晶浮栅结构的非易失存储器极有潜力为应用存储设备提供更高的集成密度、更低的写入/擦除电压、更快的写入/擦除速度、更高的耐受性、更强的数据保持特性和多位存储能力。

自1996年提出在室温下工作的硅纳米晶浮栅结构的金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)存储器，纳米晶浮栅结构非易失存储器引起了广泛的研究兴趣，在这一方面已经做了大量的研究工作。

但是为了进一步改善现有传统浮栅结构存储器所固有的编程效率和数据保持率之间的矛盾，并同时提高存储器性能，对浮栅结构存储器的隧穿介质层的结构设计和材料选择，也已经开始成为众多以改进存储器综合性能和提高半导体存储器件集成度为目的的研究的方向和重点。而近年来，高k介质材料由于其可以综合性提高存储器性能和稳定性的表现，已经开始引起业界关注。

在纳米晶浮栅结构非易失存储器的栅介质层中引入高k材料可以很大程度上提高存储器的存储性能和稳定性。相比较于传统的SiO₂介质，高k材料介质的能带势垒高度比较低，有利于加快存储器数据的写入/擦除速度，从而缩短存储器的编程操作工作时间，同时为降低写入/擦除工作电压提供了可能性。此外，高k材料介质可以提供数倍于SiO₂介质的物理厚度，即相比较于具有相同等效氧化层厚度(Equivalent Oxide Thickness，EOT)的SiO₂介质，高k介质的物理厚度要大的多，这有利于延长数据保存的时间，增强存储器的数据保持特性；同时也为解决了传统的浮栅结构非易失存储器所固有的栅介质层厚度的限制问题，提供了一个可行的研究方向，为减小存储器尺寸和提高存储器集成密度带来了希望，有助于解决存储器的尺寸和集成密度相对于目前半导体工艺技术节点缩小滞后的问题。

基于对高k材料在浮栅结构非易失性存储器中作为隧穿层介质应用的研究，在对浮栅结构非易失性存储器中隧穿介质层结构的研究方面，使用单一高k材料层替代传统SiO₂材料隧穿介质层的方法正逐步扩展，目前很多研究试图使用具有不对称势垒结构的复合介质的隧穿层结构，以期在传统的单一SiO₂材料隧穿介质层结构和单一的高k材料隧穿介质层结构之间实现折中，以求对隧穿层的势垒结构和高度、物理厚度和等效厚度进一步优化，实现综合提高浮栅结构非易失性存储器的写入/擦除速度、编程操作工作时间等存储性能和数据保持特性。

申请号为02130478.5的中国发明专利提供了一种具有量子点的存储器及其制造方法，其隧道层采用氧化硅、氧化铝、氧氮化硅、氧化钽、氧化铪、氧化锆、STO(SrTiO₃)；浮栅采用量子点材料，包括硅、氮化硅、金属；量子点的形成过程为先沉积模板层，接着氧化形成多孔模板，淀积量子点材料，刻蚀并平坦化。

申请号为20060125027的美国发明专利提供了一种采用HfO₂纳米晶作为浮栅的非易失存储器，通过共溅射Hf、Si形成含Hf的硅酸盐，然后在Ar/O₂中快速退火形成HfO₂纳米晶，隧穿介质采用SiO₂、Si₃N₄、HfO₂、ZrO₂、Al₂O₃、La₂O₃。

申请号为20060166452的美国发明专利及申请号为2006080999的世界发明专利提供了一种非易失纳米晶存储器及其制造方法，采用Si、Ge及金属纳米晶浮栅，采用SiO₂、HfO₂、La₂O₃、Al₂O₃隧穿介质，采用SiON_x控制栅介质，其中N的含量从纳米晶浮栅到控制栅逐渐降低。

申请号为200410091126.0的中国发明专利提供了一种基于纵向双势垒共振隧穿结构的量子点存储器，采用SiGe量子点浮栅层、双势垒共振隧穿层，通过S-K生长模式自组织生长SiGe量子点，交替生长SiGe和Si形成多层异质结构的双势垒遂穿层。

采用上述方法利用高k介质和纳米晶材料制作浮栅结构非易失存储器一般都可以获得纳米晶颗粒用作浮栅层，其中制备纳米晶颗粒的方法包括模板法、混合材料退火法、多层退火、氧化加刻蚀、S-K自组织生长法等；高k材料被用作介质层；单一介质材料或多层介质材料被用作隧穿介质层。但是利用上述方法制备纳米晶颗粒，一般存在制作工艺复杂、制作成本高、制作效率低，或者纳米晶颗粒较大，或者制作过程中工艺控制困难，或者可行性差与传统CMOS工艺兼容性差的缺点。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的一个目的在于提供一种双层隧穿介质结构的纳米晶浮栅非易失存储器，以减小浮栅结构非易失存储器的编程/擦除(P/E)电压，降低浮栅结构非易失存储器的操作时间和操作功耗，提高浮栅结构非易失存储器的编程/擦除(P/E)速度、数据保持特性(retention)、编程/擦除(P/E)耐受性等存储性能，同时折衷考虑浮栅结构非易失存储器中编程/擦除效率和数据保持特性，以适应半导体存储器件尺寸缩小的需要，提高了器件的集成度。

本发明的另一个目的在于提供一种制作双层隧穿介质结构的纳米晶浮栅非易失存储器的方法，基于传统的CMOS工艺，以简化制作工艺，降低制作成本，提高制作效率，提高兼容性。

(二)技术方案

为达到上述一个目的，本发明提供了一种双层隧穿介质结构的纳米晶浮栅非易失存储器，该存储器包括：

硅衬底1、硅衬底1上重掺杂的源导电区7和漏导电区8、源漏导电区之间载流子沟道上覆盖的第一层隧穿介质2，第一层隧穿介质2上覆盖的第二层隧穿介质3、第二层隧穿介质3上覆盖的纳米晶浮栅层4、纳米晶浮栅层4上覆盖的控制栅介质层5，以及控制栅介质层5上覆盖的栅材料层6。

上述方案中，所述第一层隧穿介质2由SiO₂材料制作而成，该SiO₂隧穿介质层的厚度为1nm至10nm。

上述方案中，所述第二层隧穿介质3由高k材料制作而成，包括HfO₂、Al₂O₃、ZrO₂、Ta₂O₅、La₂O₃、HfAlO和HfTaON中的任意一种或几种的组合，该隧穿介质层的厚度为1nm至20nm。

上述方案中，第一层隧穿介质2和第二层隧穿介质3构成双层隧穿介质结构，该双层隧穿介质结构的总厚度为2nm至30nm。

上述方案中，所述纳米晶浮栅层4的材料选用金属纳米晶、化合物纳米晶、半导体纳米晶或异质复合纳米晶；所述纳米晶的直径为1nm至10nm，密度为1×10¹¹cm^-2至1×10¹²cm^-2。

上述方案中，所述金属纳米晶材料为W、Al、Ni、Co、Cr、Pt、Ru、Sn、Ti、Au和Ag金属中的任意一种；所述化合物纳米晶材料为二元、多元化合物HfO₂、WN、CdSe、CoSi₂、NiSi、TaSi₂、WSi₂和HfSiO_x中的任意一种；所述半导体纳米晶材料为Si或Ge；所述异质复合纳米晶材料为Si/Ge、TiSi₂/Si复合材料中的一种。

上述方案中，所述控制栅介质层5由高k材料制作而成，包括HfO₂、Al₂O₃、ZrO₂、Ta₂O₅、La₂O₃、HfAlO、HfTaON中的任意一种；或者所述控制栅介质层5由SiO₂材料制作而成；所述控制栅介质层5的厚度为10nm至50nm。

上述方案中，所述的栅材料层6采用多晶硅栅或金属栅，所述金属栅包括TaN、IrO₂或金属硅化物；所述多晶硅材料或者金属材料的栅材料层的厚度至少为100nm。

为达到上述另一个目的，本发明提供了一种制作双层隧穿介质结构的纳米晶浮栅非易失存储器的方法，该方法包括：

A、在硅衬底上生长一层SiO₂材料隧穿介质层；

B、在SiO₂材料隧穿介质层上再生长一层高k材料隧穿介质层；

C、在高k材料隧穿介质层上生长纳米晶浮栅层；

D、在纳米晶浮栅层上沉积SiO₂或高k材料的控制栅介质层；

E、在控制栅介质层上沉积多晶硅或者金属材料的栅材料层；

F、光刻，在栅材料层上的抗蚀剂中形成栅线条图形；

G、以栅线条图形为掩模依次刻蚀栅材料层、控制栅介质层、纳米晶浮栅层、高k材料隧穿介质层SiO₂材料隧穿介质层，形成栅堆结构；

H、光刻、离子注入，在栅线条两侧硅衬底中形成源导电区和漏导电区；

I、生长绝缘介质、光刻、腐蚀、蒸发金属、剥离、退火，形成源、漏和栅电极，并封装。

上述方案中，步骤A中所述生长SiO₂材料隧穿介质层的方法包括：热氧化、原子层沉积ALD、化学气相淀积CVD、电子束蒸发或者磁控溅射；所述SiO₂材料隧穿介质层的厚度为1nm至10nm。

上述方案中，步骤B中所述生长高k材料隧穿介质层的方法包括：化学气相淀积CVD、原子层沉积ALD、电子束蒸发或者磁控溅射；所述高k材料的隧穿介质层的厚度为1nm至20nm。

上述方案中，步骤A和步骤B中所述生长的SiO₂材料隧穿介质层和高k材料隧穿介质层按一定厚度比例组成所述的双层隧穿介质结构，该双层隧穿介质结构的总厚度为2nm至30nm。

上述方案中，步骤C中所述生长纳米晶浮栅层的方法包括：采用溅射、蒸发或ALD在高k材料隧穿介质层上镀膜，然后对形成的薄膜层进行高温快速热处理，使薄膜材料结晶，形成纳米晶颗粒。

上述方案中，步骤D中所述沉积控制栅介质层的方法包括：化学气相淀积CVD、原子层沉积ALD、电子束蒸发或者磁控溅射；所述沉积的SiO₂或高k材料控制栅介质层的厚度为10nm至50nm。

上述方案中，步骤E中所述沉积栅材料层的方法包括：化学气相淀积CVD、原子层沉积ALD、电子束蒸发或者磁控溅射；所述沉积的多晶硅材料或者金属材料的栅材料层的厚度至少为100nm。

上述方案中，步骤F中所述光刻为光学光刻或电子束光刻，所述光刻形成的栅线条图形的宽度为20nm至2000nm；

所述光学光刻的具体工艺步骤包括：在栅材料层表面涂敷一层厚度为1.5μm的AZ5214负性光学抗蚀剂，采用热板在100℃下对所涂敷的AZ5214负性光学抗蚀剂前烘100秒，采用光刻机加所设计的栅图形光掩模版对该AZ5214负性光学抗蚀剂曝光30秒，然后用热板在115℃下烘烤70秒，再泛曝，不用光掩模版直接裸曝60秒，接着用AZ5214专用显影液1Microposit 351：5H₂O或1AZ400K：4H₂O在室温下显影50秒，最后用去离子水在室温下定影30秒，形成栅线条图形；所述采用光学光刻形成的AZ5214负性光学抗蚀剂栅线条的宽度为500nm至2000nm；

所述电子束光刻的具体工艺步骤包括：在栅材料表面涂敷一层厚度为500nm的SAL601负性电子抗蚀剂，用热板在105℃下对所涂敷的SAL601负性电子抗蚀剂前烘2分钟，接着采用电子束直写光刻系统按栅图形进行曝光，曝光后用热板在105℃下对SAL601负性电子抗蚀剂后烘2分钟，接着采用MF CD-26显影液在室温下显影1至10分钟，再用去离子水在室温下定影30秒，形成栅线条图形；所述采用电子束光刻形成的SAL601负性电子抗蚀剂栅线条的宽度为20nm至500nm。

上述方案中，所述步骤G包括：用栅表面上覆盖的AZ5214负性光学抗蚀剂或者SAL601负性电子抗蚀剂栅线条图形作为掩模，采用高密度电感耦合等离子ICP刻蚀方法或者反应离子刻蚀RIE方法依次刻蚀栅材料层、控制栅介质层、纳米晶浮栅层、高k材料隧穿介质层及SiO₂材料隧穿介质层；再去胶，形成栅堆结构；所述去胶方法为湿法去胶，采用浓H₂SO₄+H₂O₂煮胶去胶。

上述方案中，所述步骤H包括：在表面涂敷一层厚度为1.5μm的AZ9912正性光学抗蚀剂，用热板在100℃下前烘100秒，在光刻机上采用光刻掩模版掩蔽栅线条两侧的源漏区域进行曝光，然后用AZ9912的专用显影液在室温下显影50秒，最后用去离子水在室温下定影30秒，形成源漏区域图形，接下来在所形成的源、漏区域向硅衬底中注入P³¹⁺离子，注入能量为50keV，注入剂量为1×10¹⁸cm^-2，再在浓H₂SO₄+H₂O₂中煮胶去胶；然后在N₂气氛中1100℃温度下快速退火10秒，在栅线条两侧硅衬底中形成源导电区和漏导电区。

上述方案中，步骤I中所述生长绝缘介质、光刻、腐蚀、蒸发金属、剥离、退火，形成源、漏和栅电极包括：

首先，在表面淀积一层绝缘介质，材料为：SiO₂、磷硅玻璃PSG或硼磷硅玻璃BPSG；然后涂敷上一层厚度为1.5μm的AZ9912正性光学抗蚀剂，用热板在100℃下前烘100秒、在光刻机上采用光刻掩模版掩蔽进行曝光，用AZ9912正性光学抗蚀剂的专用显影液在室温下显影50秒，最后用去离子水在室温下定影30秒，完成在源、漏、栅上方形成电极接触孔图形；

第二步，利用AZ9912正性光学抗蚀剂图形作为掩模，采用氢氟酸缓冲液HF+NH₄F+H₂O在常温下腐蚀绝缘介质层；

第三步，在露出的源、漏、栅及未去除的AZ9912正性光学抗蚀剂上蒸发一层厚度小于AZ9912正性光学抗蚀剂厚度的Al-1％Si薄膜作为金属电极材料，所述Al-1％Si薄膜的厚度为1μm；

第四步，采用丙酮超声剥离AZ9912正性光学抗蚀剂及其上方蒸发的金属电极材料；

最后，对剥离后剩余的金属电极材料进行热退火处理形成源、漏、栅电极；所述退火处理的条件为：400℃温度下在N₂气氛中退火处理5分钟，再在400℃温度下在N₂/H₂混合气体中退火20分钟，最后在400℃温度下在N₂气氛中退火5分钟。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：

(1)本发明提供的这种双层隧穿介质结构的纳米晶浮栅非易失存储器，制作在体硅衬底上，不需要昂贵的衬底材料，节约了成本，又有利于散热。

(2)本发明提供的这种双层隧穿介质结构的纳米晶浮栅非易失存储器，结构和制作工艺十分简单，在硅衬底上依次生长SiO₂材料的隧穿介质薄膜、高k材料的隧穿介质薄膜、纳米晶颗粒、高k材料或者SiO₂材料的控制栅介质薄膜、多晶硅或者金属栅材料薄膜后，利用光刻、刻蚀、源漏离子注入、退火等常见工艺即可制备出本发明所述的双层隧穿介质结构的纳米晶浮栅非易失存储器。

(3)由于采用了双层隧穿介质结构、高k介质和纳米晶材料，可以使器件的集成密度和稳定性得到提高；同时存储器的存储性能，特别是存储窗口、编程/擦除(P/E)速度、编程/擦除(P/E)工作电压、操作时间、操作功耗、数据保持特性、编程/擦除(P/E)耐受性等性能指标，能够获得综合提高。

(4)各种纳米晶浮栅材料、介质层材料、栅材料均可采用磁控溅射、电子束蒸发或化学气相沉积(CVD)等这些传统方法制备，所需材料的制备工艺和制作存储器的完整工艺过程都与传统CMOS工艺完全兼容。

(5)采用本发明提供的双层隧穿介质结构的纳米晶浮栅非易失存储器的制作方法，工艺简单，稳定性高，制作效率高，成本低，有利于本发明的推广和应用。

附图说明

图1为本发明提供的双层隧穿介质结构的纳米晶浮栅非易失存储器的结构示意图；

图2为本发明提供的双层隧穿介质结构的纳米晶浮栅非易失存储器的制作方法的总体技术方案的实现流程图；

图3-1为在硅衬底上沉积一层SiO₂材料隧穿介质层的示意图；

图3-2为在SiO₂材料隧穿介质层上再沉积一层高k材料的穿介质层的示意图；

图3-3为在高k材料隧穿介质层上生长一层纳米晶颗粒作为浮栅层的示意图；

图3-4为在纳米晶浮栅层上沉积一层控制栅介质层的示意图；

图3-5为在控制栅介质层上沉积一层栅材料层的示意图；

图3-6为在栅材料表面涂敷一层负性抗蚀剂并前烘的示意图；

图3-7为对所涂敷的负性抗蚀剂进行曝光、显影和定影形成栅线条图形的示意图；

图3-8为利用负性抗蚀剂图形为掩模刻蚀栅材料层、控制栅介质层、纳米晶浮栅层、高k材料隧穿介质层及SiO₂材料隧穿介质层的示意图；

图3-9为去胶形成栅堆结构的示意图；

图3-10为在完成上述步骤的衬底表面涂敷一层正性光学抗蚀剂并前烘的示意图；

图3-11为对所涂敷的正性光学抗蚀剂进行光学曝光、显影和定影形成源、漏区域图形的示意图；

图3-12为对所形成的源、漏区域的硅衬底离子注入形成源、漏导电区的示意图；

图3-13为去胶并进行快速退火的示意图；

图3-14为在完成以上步骤后的结构表面淀积一层绝缘介质层的示意图；

图3-15为在绝缘介质层上涂敷一层正性光学抗蚀剂并前烘的示意图；

图3-16为对所涂敷的正性光学抗蚀剂进行曝光、显影和定影在源、漏、栅上方形成接触孔图形的示意图；

图3-17为利用正性光学抗蚀剂图形作为掩模在常温下腐蚀绝缘层薄膜露出源、漏、栅材料的示意图；

图3-18为在露出的源、漏、栅材料表面及未去除的正性光学抗蚀剂上蒸发一层Al-1％ Si薄膜作为金属电极材料的示意图；

图3-19为剥离正性光学抗蚀剂及其上方蒸发的金属电极材料，并对剥离后剩余的金属电极材料进行退火处理形成源、漏、栅电极的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

如图1所示，图1为本发明提供的双层隧穿介质结构的纳米晶浮栅非易失存储器的结构示意图，该双层隧穿介质结构的纳米晶浮栅非易失存储器包括：硅衬底1、硅衬底1上重掺杂的源导电区7和漏导电区8、源漏导电区之间载流子沟道上覆盖的第一层隧穿介质2，第一层隧穿介质2上覆盖的第二层隧穿介质3、第二层隧穿介质3上覆盖的纳米晶浮栅层4、纳米晶浮栅层4上覆盖的控制栅介质层5，以及控制栅介质层5上覆盖的栅材料层6。

所述硅衬底1、第一层隧穿介质2、第二层隧穿介质3、纳米晶浮栅层4、控制栅介质层5、栅材料层6构成栅堆结构，源导电区7和漏导电区8位于栅堆结构两侧的硅衬底1中。其中，硅衬底1为p型，用于支撑整个双层隧穿介质结构的纳米晶浮栅非易失存储器。

所述第一层隧穿介质2由SiO₂材料制作而成，该SiO₂隧穿介质层的厚度为1nm至10nm。

所述第二层隧穿介质3由高k材料制作而成，包括HfO₂、Al₂O₃、ZrO₂、Ta₂O₅、La₂O₃、HfAlO和HfTaON中的任意一种或几种的组合；所述隧穿介质层的厚度为1nm至20nm。

所述第一层隧穿介质2和第二层隧穿介质3构成双层隧穿介质结构，在该双层隧穿介质结构中第一层SiO₂材料隧穿介质2和第二层高k材料隧穿介质3按一定厚度比例组合，该双层隧穿介质的总厚度为2nm至30nm。

所述纳米晶浮栅层4用作电荷存储介质，其材料选用金属纳米晶、化合物纳米晶、半导体纳米晶或异质复合纳米晶。所述金属纳米晶材料为W、Al、Ni、Co、Cr、Pt、Ru、Sn、Ti、Au和Ag金属中的任意一种；所述化合物纳米晶材料为HfO₂、WN、CdSe、CoSi₂、NiSi、TaSi₂、WSi₂和HfSiO_x二元、多元化合物中的任意一种；所述半导体纳米晶材料为Si或Ge；所述异质复合纳米晶材料为Si/Ge、TiSi₂/Si复合材料中的一种。所述纳米晶的直径为1nm至10nm，密度为1×10¹¹cm^-2至1×10¹²cm^-2。

所述控制栅介质层5由高k材料制作而成，包括HfO₂、Al₂O₃、ZrO₂、Ta₂O₅、La₂O₃、HfAlO、HfTaON中的任意一种，或者由SiO₂材料制作而成；所述控制栅介质层5的厚度为10nm至50nm。

所述的栅材料层6采用多晶硅栅或金属栅，所述金属栅材料包括TaN、IrO₂或金属硅化物；所述多晶硅材料或者金属材料的栅材料层的厚度至少为100nm。

基于图1所示的双层隧穿介质结构的纳米晶浮栅非易失存储器的结构示意图，图2示出了本发明制作双层隧穿介质结构的纳米晶浮栅非易失存储器的总体技术方案的实现流程图，该方法包括以下步骤：

步骤201：在硅衬底上生长SiO₂材料隧穿介质层；

步骤202：在SiO₂材料隧穿介质层上生长高k材料隧穿介质层；

步骤203：在高k材料隧穿介质层上生长纳米晶浮栅层；

步骤204：在纳米晶浮栅层上沉积SiO₂或高k材料的控制栅介质层；

步骤205：在控制栅介质层上沉积多晶硅或者金属材料的栅材料层；

步骤206：光刻，在栅材料层上的抗蚀剂中形成栅线条图形；

步骤207：以抗蚀剂上的栅线条图形为掩模依次刻蚀栅材料层、控制栅介质层、纳米晶浮栅层、高k材料隧穿介质层、SiO₂材料隧穿介质层，形成栅堆结构；

步骤208：光刻、离子注入，在栅线条两侧硅衬底中形成源导电区和漏导电区；

步骤209：生长绝缘介质、光刻、腐蚀、蒸发金属、剥离、退火，形成源、漏和栅电极，并封装。

与上述步骤201所述在硅衬底上生长一层SiO₂材料隧穿介质层对应的工艺流程如图3-1所示，图3-1为在硅衬底301上生长一层SiO₂材料隧穿介质层302的示意图。步骤201中所述硅衬底为p型；所述生长SiO₂材料隧穿介质层的方法包括热氧化、原子层沉积ALD、化学气相淀积CVD、电子束蒸发或磁控溅射；所述SiO₂材料隧穿介质层的厚度为1nm至10nm。

与上述步骤202所述在SiO₂隧穿介质层上生长一层高k材料隧穿介质层对应的工艺流程如图3-2所示，图3-2为在SiO₂隧穿介质层302上生长一层高k材料隧穿介质层303的示意图。步骤202中所述生长高k材料隧穿介质层方法包括：磁控溅射、电子束蒸发、化学气相淀积CVD或原子层淀积ALD；所述高k材料隧穿介质层的厚度为1nm至20nm。

与上述步骤201和202中所述在硅衬底301上生长一层SiO₂材料隧穿介质层302，再在SiO₂材料隧穿介质层302上生长一层高k材料隧穿介质层303的目的是形成双层隧穿介质结构，用于隔离硅衬底和用作电荷存储层的浮栅层，同时综合提高存储器的写入/擦除速度、写入/擦除电压、保持时间、稳定性、集成密度等存储性能指标。所述生长的SiO₂材料隧穿介质层和高k材料隧穿介质层按一定厚度比例组成所述的双层隧穿介质结构，所述双层隧穿介质结构的总厚度为2nm至30nm。

与上述步骤203所述在高k材料隧穿介质层上生长一层纳米晶浮栅层对应的工艺流程如图3-3所示，图3-3为在高k材料隧穿介质层303上生长一层纳米晶颗粒304的示意图。步骤203中所述在高k材料隧穿介质层上生长一层纳米晶颗粒的目的是用作电荷存储介质；所述形成纳米晶颗粒的方法为利用溅射或蒸发的方法在高k材料介质表面生长一层1到10nm厚度的金属、化合物或者硅/锗薄膜，再根据不同薄膜材料的高温特性，在相应不同的温度下快速退火5秒至90秒，使薄膜材料在高k介质表面结晶，形成纳米晶颗粒作为浮栅层。

与上述步骤204所述在纳米晶浮栅层上沉积一层控制栅介质层对应的工艺流程如图3-4所示，图3-4为在纳米晶颗粒304上沉积一层控制栅介质层305的示意图。步骤204中所述在纳米晶浮栅层上沉积控制栅介质层的方法包括：化学气相淀积CVD、原子层沉积ALD、电子束蒸发或磁控溅射；所述沉积的SiO₂或高k材料控制栅介质层的厚度为10nm至50nm。

与上述步骤205所述在控制栅介质层上沉积一层栅材料层对应的工艺流程如图3-5所示，图3-5为在控制栅介质层305上沉积一层栅材料层306的示意图。步骤205中所述在控制栅介质层上沉积栅材料的方法：化学气相淀积CVD、原子层沉积ALD、电子束蒸发或磁控溅射等在控制栅介质薄膜表面生长一层多晶硅或者金属薄膜；所述薄膜厚度至少为100nm。

上述步骤206中所述光刻，在栅材料层上的抗蚀剂中形成栅线条图形还可以进一步包括：在栅材料表面涂敷一层抗蚀剂并前烘，对所涂敷的抗蚀剂进行曝光、显影和定影形成栅线条图形

与上述在栅材料表面涂敷一层抗蚀剂并前烘对应的工艺流程如图3-6所示，图3-6为在栅材料306表面涂敷一层抗蚀剂307并前烘的示意图。所述抗蚀剂307为：AZ5214负性光学抗蚀剂或SAL601负性电子抗蚀剂，所述AZ5214负性光学抗蚀剂的厚度为1.5μm，对应的前烘条件为：热板在100℃下烘烤100秒；所述SAL601负性电子抗蚀剂的厚度为500nm，对应的前烘条件为：热板在105℃温度下烘烤2分钟。

与上述对所涂敷的抗蚀剂进行曝光、显影和定影形成栅图形对应的工艺流程如图3-7所示，图3-7为对所涂敷的抗蚀剂307进行曝光、显影和定影形成栅线条图形308的示意图。光刻后形成的栅结构的栅长为20nm至2000nm。

所述对所涂敷的AZ5214负性光学抗蚀剂307进行曝光、显影和定影形成栅线条图形308的具体工艺步骤包括：利用所设计的栅线条图形光掩模版用光刻机对AZ5214负性光学抗蚀剂307曝光30秒，然后用热板在115℃下烘烤70秒，接着泛曝(即不用光掩模版而直接裸曝)60秒，最后用AZ5214专用显影液(1Microposit 351：5H2O或1AZ400K：4H2O)在室温下显影50秒，最后用去离子水在室温下定影30秒，完成形成栅线条图形。采用光学光刻形成的AZ5214光学抗蚀剂栅线条图形的宽度为500nm至2000nm。

所述对所涂敷的SAL601负性电子束抗蚀剂307进行曝光、显影和定影形成栅线条图形308的具体工艺步骤包括：采用电子束直写光刻系统按所设计的栅线条图形对SAL601负性电子抗蚀剂307进行曝光，然后用热板在105℃下后烘2分钟，接着采用MF CD-26显影液在室温下显影1至10分钟，最后用去离子水在室温下定影30秒，完成形成栅线条图形。采用电子束光刻形成的SAL601电子抗蚀剂栅线条图形的宽度为20nm至500nm。

上述步骤207中所述以栅线条图形为掩模依次刻蚀栅材料层、控制栅介质层、纳米晶浮栅层、高k材料隧穿介质层及SiO₂材料隧穿介质层，形成栅堆结构，进一步包括：利用抗蚀剂图形为掩模刻蚀栅材料层、控制栅介质层、纳米晶浮栅层、高k材料隧穿介质层及SiO₂材料隧穿介质层，去胶形成栅堆结构。

与上述利用抗蚀剂图形为掩模刻蚀栅材料层、控制栅介质层、纳米晶浮栅层、高k材料隧穿介质层及SiO₂材料隧穿介质层对应的工艺流程如图3-8所示，图3-8为利用抗蚀剂图形308为掩模刻蚀栅材料层306、控制栅介质层305、纳米晶浮栅层304、高k材料隧穿介质层303及SiO₂材料隧穿介质层302的示意图。图3-8中，309、310、311、312、313分别为被刻蚀后的SiO₂材料隧穿介质层、高k材料隧穿介质层、纳米晶浮栅层、控制栅介质层、栅材料层。所述利用抗蚀剂图形为掩模刻蚀栅材料层、控制栅介质层、纳米晶浮栅层、高k材料隧穿介质层及SiO₂材料隧穿介质层形成栅堆结构的工艺过程包括：以栅表面上覆盖的AZ5214光学抗蚀剂或SAL601电子抗蚀剂栅线条图形作为掩模，采用高密度电感耦合等离子ICP刻蚀方法或反应离子刻蚀RIE方法依次刻蚀多晶硅或者金属栅材料层、SiO₂或高k材料控制栅介质层、纳米晶浮栅层、高k材料隧穿介质层及SiO₂材料隧穿介质层。

与上述去胶形成栅堆结构对应的工艺流程如图3-9所示，图3-9为去除抗蚀剂308形成栅堆结构的示意图。所述去胶的方法为：湿法去胶，采用浓H₂SO₄+H₂O₂煮胶去胶。

上述步骤208中所述光刻、离子注入，在栅线条两侧硅衬底中形成源导电区和漏导电区还可以进一步包括：在表面涂敷一层AZ9912正性光学抗蚀剂并前烘；光学曝光、显影和定影形成源、漏区域图形；在源、漏区域对硅衬底离子注入形成源、漏导电区；去胶，并快速退火。

与上述涂敷一层AZ9912正性光学抗蚀剂并前烘对应的工艺流程如图3-10所示，图3-10为涂敷一层AZ9912正性光学抗蚀剂314并前烘的示意图。所述所涂敷AZ9912正性光学抗蚀剂314的厚度为1.5μm；所述前烘的条件为：热板在100℃下前烘100秒。

与上述对所涂敷的AZ9912正性光学抗蚀剂进行光学曝光、显影和定影形成源、漏区域图形对应的工艺流程如图3-11所示，图3-11为对所涂敷的AZ9912正性光学抗蚀剂进行光学曝光、显影和定影形成源、漏区域图形的示意图。图3-11中，315为曝光后的AZ9912正性光学抗蚀剂，316、317分别为曝光形成的源、漏区域图形。所述光学曝光、显影和定影的方法为：在光刻机上采用光刻掩模版掩蔽在栅线条两侧的源、漏区域图形进行曝光，然后用AZ9912的专用显影液在室温下显影50秒，最后用去离子水在室温下定影30秒，完成形成源、漏区域图形。

与上述对所形成的源、漏区域的硅衬底离子注入形成源、漏导电区对应的工艺流程如图3-12所示，图3-12为对所形成的源、漏区域的硅衬底离子注入形成源、漏导电区的示意图。图3-12中，318、319分别为离子注入所形成的源、漏。所述对所形成的源、漏区域的硅衬底离子注入的具体条件为：向所形成的源、漏区域的硅衬底中注入P³¹⁺离子，注入能量为50keV，注入剂量为1×10¹⁸cm^-2。

与上述去胶、并快速退火对应的工艺流程如图3-13所示，图3-13为去除抗蚀剂315并快速退火的示意图。所述去胶的方法为：湿法去胶，即采用浓H₂SO₄+H₂O₂煮胶；所述快速退火的目的是激活杂质、减少缺陷，在栅线条两侧硅衬底中形成源、漏导电区；所述快速退火的具体条件为：1100℃温度下在N₂气氛中在快速退火10秒。

上述步骤209中所述生长绝缘介质、光刻、腐蚀、蒸发金属、剥离、退火，形成源电极、漏电极和栅电极，并封装还可以进一步包括：

淀积一层绝缘介质；

在绝缘介质层上涂敷一层AZ9912正性光学抗蚀剂并前烘；

对所涂敷的AZ9912正性光学抗蚀剂进行光学曝光、显影和定影，在源、漏、栅区域上方形成电极接触孔图形；

利用AZ9912正性光学抗蚀剂图形作为掩模在常温下腐蚀绝缘介质薄膜露出源、漏、栅材料；

在露出的源、漏、栅材料表面及未去除的AZ9912正性光学抗蚀剂上蒸发一层Al-1％ Si薄膜作为金属电极材料；

剥离AZ9912正性光学抗蚀剂及其上方蒸发的金属电极材料，并退火处理形成源、漏、栅电极。

与上述淀积一层绝缘介质层对应的工艺流程如图3-14所示，图3-14为淀积一层绝缘介质层320的示意图。所述绝缘介质材料包括SiO₂、磷硅玻璃PSG、硼磷硅玻璃BPSG等；所述绝缘介质的沉积方法包括化学气相淀积CVD、电子束蒸发或磁控溅射。

与上述在绝缘介质上涂敷一层AZ9912正性光学抗蚀剂并前烘对应的工艺流程如图3-15所示，图3-15为涂敷AZ9912正性光学抗蚀剂321并前烘的示意图。所述AZ9912正性光学抗蚀剂的厚度为1.5μm，所述的前烘条件为：热板在100℃下前烘100秒。

与上述在对所涂敷的AZ9912正性光学抗蚀剂进行光学曝光、显影、定影，在源、漏、栅上方形成电极接触孔图形对应的工艺流程如图3-16所示，图3-16为对所涂敷的AZ9912正性光学抗蚀剂进行光学曝光、显影和定影的示意图。图3-16中，322、323、324中分别为在栅、源、漏上方形成的电极接触孔图形。所述对所涂敷AZ9912正性光学抗蚀剂进行光学曝光、显影和定影的具体条件为：在光刻机上采用光刻掩模版掩蔽进行曝光，然后用AZ9912的专用显影液在室温下显影50秒，最后用去离子水在室温下定影30秒，完成在源、漏、栅上方形成电极接触孔图形。

与上述利用AZ9912正性光学抗蚀剂图形作为掩模在常温下腐蚀绝缘介质薄膜露出源、漏、栅材料对应的工艺流程如图3-17所示，图3-17为利用AZ9912正性光学抗蚀剂图形作为掩模在常温下腐蚀绝缘介质薄膜的示意图。图3-17中，325为被腐蚀后的绝缘介质层薄膜，326、327、328分别为腐蚀绝缘介质层薄膜后露出的栅、源、漏材料。所述腐蚀绝缘介质薄膜的方法为：利用AZ9912正性光学抗蚀剂图形作为掩模，采用氢氟酸缓冲液(HF+NH₄F+H₂O)在常温下腐蚀绝缘层薄膜。

与上述在露出的源、漏、栅材料表面及未去除的AZ9912正性光学抗蚀剂上蒸发一层Al-1％ Si薄膜作为金属电极材料对应的工艺流程如图3-18所示，图3-18为在露出的源、漏、栅材料表面及未去除的AZ9912正性光学抗蚀剂上蒸发一层Al-1％ Si薄膜329作为金属电极材料的示意图。所述Al-1％ Si薄膜的厚度为1μm，该厚度应小于AZ9912正性光学抗蚀剂厚度。

与上述剥离AZ9912正性光学抗蚀剂及其上方蒸发的金属电极材料，并退火处理形成源、漏、栅电极对应的工艺流程如图3-19所示，图3-19为剥离并对对剩余的金属电极进行退火处理的示意图。图3-19中，330、331、332分别为剥离后形成的栅、源、漏电极。所述剥离的方法为：采用丙酮超声剥离AZ9912正性光学抗蚀剂及其上方蒸发的金属电极材料；所述退火处理的具体条件为：在400℃下在N₂气氛中退火处理5分钟，再在400℃下在N₂/H₂混合气体中退火20分钟，最后在400℃下在N₂气氛中退火5分钟。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (19)

1、一种双层隧穿介质结构的纳米晶浮栅非易失存储器，其特征在于，该存储器包括：

硅衬底(1)、硅衬底上重掺杂的源导电区(7)和漏导电区(8)、源漏导电区之间载流子沟道上覆盖的第一层隧穿介质(2)，第一层隧穿介质上覆盖的第二层隧穿介质(3)、第二层隧穿介质(3)上覆盖的纳米晶浮栅层(4)、纳米晶浮栅层(4)上覆盖的控制栅介质层(5)，以及控制栅介质层(5)上覆盖的栅材料层(6)。

2、根据权利要求1所述的双层隧穿介质结构的纳米晶浮栅非易失存储器，其特征在于，所述第一层隧穿介质(2)由SiO₂材料制作而成，该层的厚度为1nm至10nm。

3、根据权利要求1所述的双层隧穿介质结构的纳米晶浮栅非易失存储器，其特征在于，所述第二层隧穿介质(3)由高k材料制作而成，包括HfO₂、Al₂O₃、ZrO₂、Ta₂O₅、La₂O₃、HfAlO和HfTaON中的任意一种或几种的组合，该隧穿介质层的厚度为1nm至20nm。

4、根据权利要求1所述的双层隧穿介质结构的纳米晶浮栅非易失存储器，其特征在于，所述第一层隧穿介质(2)和第二层隧穿介质(3)构成双层隧穿介质结构，该双层隧穿介质结构的总厚度为2nm至30nm。

5、根据权利要求1所述的双层隧穿介质结构的纳米晶浮栅非易失存储器，其特征在于，所述纳米晶浮栅层(4)的材料选用金属纳米晶、化合物纳米晶、半导体纳米晶或异质复合纳米晶；

所述纳米晶的直径为1nm至10nm，密度为1×10¹¹cm^-2至1×10¹²cm^-2。

6、根据权利要求5所述的双层隧穿介质结构的纳米晶浮栅非易失存储器，其特征在于，所述金属纳米晶材料为W、Al、Ni、Co、Cr、Pt、Ru、Sn、Ti、Au和Ag金属中的任意一种；

所述化合物纳米晶材料为二元、多元化合物HfO₂、WN、CdSe、CoSi₂、NiSi、TaSi₂、WSi₂和HfSiO_x中的任意一种；

所述半导体纳米晶材料为Si或Ge；

所述异质复合纳米晶材料为Si/Ge、TiSi₂/Si复合材料中的一种。

7、根据权利要求1所述的双层隧穿介质结构的纳米晶浮栅非易失存储器，其特征在于，所述控制栅介质层(5)由高k材料制作而成，包括HfO₂、Al₂O₃、ZrO₂、Ta₂O₅、La₂O₃、HfAlO、HfTaON中的任意一种；或者所述控制栅介质层(5)由SiO₂材料制作而成；

所述控制栅介质层(5)的厚度为10nm至50nm。

8、根据权利要求1所述的双层隧穿介质结构的纳米晶浮栅非易失存储器，其特征在于，所述的栅材料层(6)采用多晶硅栅或金属栅，所述金属栅包括TaN、IrO₂或金属硅化物；

所述多晶硅材料或者金属材料的栅材料层的厚度至少为100nm。

9、一种双层隧穿介质结构的纳米晶浮栅非易失存储器的制作方法，其特征在于，该方法包括：

A、在硅衬底上生长一层SiO₂材料隧穿介质层；

B、在SiO₂材料隧穿介质层上再生长一层高k材料的隧穿介质层；

C、在高k材料隧穿介质层上生长纳米晶浮栅层；

D、在纳米晶浮栅层上沉积SiO₂或高k材料的控制栅介质层；

E、在控制栅介质层上沉积多晶硅或者金属材料的栅材料层；

F、光刻，在栅材料层上的抗蚀剂中形成栅线条图形；

G、以栅线条图形为掩模依次刻蚀栅材料层、控制栅介质层、纳米晶浮栅层、高k材料隧穿介质层、SiO₂材料隧穿介质层，形成栅堆结构；

H、光刻、离子注入，在栅线条两侧硅衬底中形成源导电区和漏导电区；

I、生长绝缘介质、光刻、腐蚀、蒸发金属、剥离、退火，形成源、漏和栅电极，并封装。

10、根据权利要求9所述的双层隧穿介质结构的纳米晶浮栅非易失存储器的制作方法，其特征在于，步骤A中所述生长SiO₂材料隧穿介质层的方法包括：热氧化、原子层沉积ALD、化学气相淀积CVD、电子束蒸发或者磁控溅射；所述SiO₂材料隧穿介质层的厚度为1nm至10nm。

11、根据权利要求9所述的双层隧穿介质结构的纳米晶浮栅非易失存储器的制作方法，其特征在于，步骤B中所述生长高k材料隧穿介质层的方法包括：化学气相淀积CVD、原子层沉积ALD、电子束蒸发或者磁控溅射；所述高k材料隧穿介质层的厚度为1nm至20nm。

12、根据权利要求9所述的双层隧穿介质结构的纳米晶浮栅非易失存储器的制作方法，其特征在于，步骤A和步骤B中所述生长的SiO₂材料隧穿介质层和高k材料隧穿介质层按一定厚度比例组成所述的双层隧穿介质结构，该双层隧穿介质结构的总厚度为2nm至30nm。

13、根据权利要求9所述的双层隧穿介质结构的纳米晶浮栅非易失存储器的制作方法，其特征在于，步骤C中所述生长纳米晶浮栅层的方法包括：采用溅射、蒸发或ALD在高k材料隧穿介质层上镀膜，然后对形成的薄膜层进行高温快速热处理，使薄膜材料结晶，形成纳米晶颗粒。

14、根据权利要求9所述的双层隧穿介质结构的纳米晶浮栅非易失存储器的制作方法，其特征在于，步骤D中所述沉积控制栅介质层的方法包括：化学气相淀积CVD、原子层沉积ALD、电子束蒸发或者磁控溅射；所述沉积的SiO₂或高k材料控制栅介质层的厚度为10nm至50nm。

15、根据权利要求9所述的双层隧穿介质结构的纳米晶浮栅非易失存储器的制作方法，其特征在于，步骤E中所述沉积栅材料层的方法包括：化学气相淀积CVD、原子层沉积ALD、电子束蒸发或者磁控溅射；所述沉积的多晶硅材料或者金属材料的栅材料层的厚度至少为100nm。

16、根据权利要求9所述的双层隧穿介质结构的纳米晶浮栅非易失存储器的制作方法，其特征在于，步骤F中所述光刻为光学光刻或电子束光刻，所述光刻形成的栅线条图形的栅长为20nm至2000nm；

所述光学光刻的具体工艺步骤包括：在栅材料层表面涂敷一层厚度为1.5μm的AZ5214负性光学抗蚀剂，采用热板在100℃下对所涂敷的AZ5214负性光学抗蚀剂前烘100秒，采用光刻机加所设计的栅图形光掩模版对该AZ5214负性光学抗蚀剂曝光30秒，然后用热板在115℃下烘烤70秒，再泛曝，不用光掩模版而直接裸曝60秒，接着用AZ5214专用显影液1Microposit351：5H₂O或1AZ400K：4H₂O在室温下显影50秒，最后用去离子水在室温下定影30秒，形成栅线条图形；所述光学光刻形成的AZ5214负性光学抗蚀剂栅线条的宽度为500nm至2000nm；

所述电子束光刻的具体工艺步骤包括：在栅材料表面涂敷一层厚度为500nm的SAL601负性电子抗蚀剂，用热板在105℃下对所涂敷的SAL601负性电子抗蚀剂用热板在105℃下前烘2分钟，接着采用电子束直写光刻系统按栅图形进行曝光，曝光后用热板在105℃下对SAL601负性电子抗蚀剂后烘2分钟，接着采用MF CD-26显影液在室温下显影1至10分钟，再用去离子水在室温下定影30秒，形成栅线条图形；所述电子束光刻形成的SAL601负性电子抗蚀剂栅线条的宽度为20nm至500nm。

17、根据权利要求9所述的双层隧穿介质结构的纳米晶浮栅非易失存储器的制作方法，其特征在于，所述步骤G包括：用栅表面上覆盖的AZ5214负性光学抗蚀剂或者SAL601负性电子抗蚀剂栅线条图形作为掩模，采用高密度电感耦合等离子ICP刻蚀方法或者反应离子刻蚀RIE方法依次刻蚀栅材料层、控制栅介质层、纳米晶浮栅层、高k材料隧穿介质层及SiO₂材料隧穿介质层；再去胶，形成栅堆结构；所述去胶方法为湿法去胶，采用浓H₂SO₄+H₂O₂煮胶去胶。

18、根据权利要求9所述的双层隧穿介质结构的纳米晶浮栅非易失存储器的制作方法，其特征在于，所述步骤H包括：在表面涂敷一层厚度为1.5μm的AZ9912正性光学抗蚀剂，用热板在100℃下前烘100秒，在光刻机上采用光刻掩模版掩蔽栅线条两侧的源漏区域进行曝光，然后用AZ9912专用显影液在室温下显影50秒，最后用去离子水在室温下定影30秒，形成源、漏区域图形；接下来在所形成的源、漏区域向硅衬底中注入P³¹⁺离子，注入能量为50keV，注入剂量为1×10¹⁸cm^-2，再在浓H₂SO₄+H₂O₂中煮胶去胶；然后1100℃温度下在N₂气氛中快速退火10秒，在栅线条两侧硅衬底中形成源导电区和漏导电区。

19、根据权利要求9所述的双层隧穿介质结构的纳米晶浮栅非易失存储器的制作方法，其特征在于，步骤I中所述生长绝缘介质、光刻、腐蚀、蒸发金属、剥离、退火，形成源、漏和栅电极包括：

首先，在表面淀积一层绝缘介质，材料为：SiO₂、磷硅玻璃PSG或硼磷硅玻璃BPSG中的任意一种；然后涂敷上一层厚度为1.5μm的AZ9912正性光学抗蚀剂，用热板在100℃下前烘100秒、在光刻机上采用光刻掩模版掩蔽进行曝光，用AZ9912正性光学抗蚀剂的专用显影液在室温下显影50秒，最后用去离子水在室温下定影30秒，完成在源、漏、栅上方形成电极接触孔图形；

第二步，利用AZ9912正性光学抗蚀剂图形作为掩模，采用氢氟酸缓冲液HF+NH₄F+H₂O在常温下腐蚀绝缘介质层；

第三步，在露出的源、漏、栅材料表面及未去除的AZ9912正性光学抗蚀剂上蒸发一层厚度小于AZ9912正性光学抗蚀剂厚度的Al-1％Si薄膜作为金属电极材料，所述Al-1％Si薄膜的厚度为1μm；

第四步，采用丙酮超声剥离AZ9912正性光学抗蚀剂及其上方蒸发的金属电极材料；

最后，对剥离后剩余的金属电极材料进行退火处理形成源、漏、栅电极；所述退火处理的条件为：400℃温度下在N₂气氛中退火处理5分钟，再在400℃温度下在N₂/H₂混合气体中退火20分钟，最后在400℃温度下在N₂气氛中退火5分钟。

Images