CN110047842A - 一种硅基电荷俘获型存储器件及制备方法 - Google Patents

Abstract

一种硅基电荷俘获型存储器件，在p‑Si衬底上依次为：SiO₂过渡层、隧穿层、电荷俘获介质层、阻挡层(介质)、栅电极，衬底还设有衬底电极；在衬底Si与隧穿层介质Al₂O₃间增加一层SiO₂过渡层；SiO₂过渡层厚度为0.1‑2.5nm；SiO₂过渡层厚度与隧穿介质Al₂O₃的厚度之和为2～6nm。SiO₂制备方法使用热氧化方法。利用SiO₂过渡层与Si衬底间较低的电子态密度可以减少Si/Al₂O₃界面的界面态密度从而达到提高硅基电荷俘获型存储器件可靠性的目的。

Description

一种硅基电荷俘获型存储器件及制备方法

技术领域

本发明属于微电子技术领域，具体涉及应用于一种提高硅基电荷俘获型存储器件可靠性的方法、制备过程及应用

背景技术

微电子行业的存储器分为易失性和非易失性两种。易失性存储器断电后，数据不再保持，而非易失性存储器断电后，数据仍然可以长时间保存，因此非易失性存储器应用更加广泛。闪存(Flash)是非易失性存储器中应用最为广泛的一种，在其基础上演化来的电荷俘获型存储器件(Charge-Trapping Memory Devices)已经获得了广泛的应用。

本发明提出一种提高硅基电荷俘获型存储器件可靠性的方法，其应用于硅基电荷俘获型存储器件中，可以有效提高存储器件的数据保持能力，并提高存储器件的写入和擦除速度。

发明内容

本发明的目的在于，提供一种硅基电荷俘获型存储器件及制备方法，提高硅基电荷俘获型存储器件可靠性。

本发明的技术方案是，一种硅基电荷俘获型存储器件，在p-Si衬底1上依次为：SiO₂过渡层2；隧穿层3；电荷俘获介质层4；阻挡层(介质)5；栅电极6；衬底还设有衬底电极7；

本发明的存储器件结构中，在衬底Si与隧穿层介质Al₂O₃间增加一层SiO₂过渡层。SiO₂过渡层与衬底间较低的电子态密度可以减少Si/Al₂O₃界面的界面态密度。

SiO₂过渡层厚度为0.1-2.5nm；SiO₂过渡层厚度与隧穿介质Al₂O₃的厚度之和为2～6nm。

SiO₂制备方法使用热氧化方法。SiO₂制备方法包含两个步骤：首先用热氧化方法在p-Si衬底表面制备一层较厚的SiO₂薄膜，厚度为5-100nm；然后使用HF溶液腐蚀SiO₂直至达到所需厚度。

硅基电荷俘获型存储器件衬底材料是n-型掺杂或者p-型掺杂的单晶硅；电荷俘获介质为一种高介电系数氧化物或者两种或两种以上高介电系数混合氧化物薄膜；电荷俘获介质为非晶态；阻挡层为一薄层的氧化物或氮化物绝缘体薄膜；栅电极层可以是金属、导电氮化物或导电氧化物材料。

电荷存储介质层的厚度在0.5nm～20nm之间；阻挡层厚度在5nm～20nm之间。

根据固体物理阐述，Si晶体材料中原子严格遵循周期性排列，自由表面的存在使其周期性排列在表面处发生突然中断，在表面的最外层的每个硅原子将有未配对电子，即存在未饱和的化学键——悬挂键。在硅衬底表面上生长一层Al₂O₃时，由于Si和Al₂O₃的晶格常数不同，Si表面的悬挂键并不能被完全饱和，因此在Si/Al₂O₃界面仍然存在大量的悬挂键，其对应的电子能级为界面态。由于悬挂键的存在，界面也可以与Si体内进行电子/空穴交换，从而使电荷俘获型存储器件可靠性下降。当硅表面被氧化后，硅表面的悬挂键大部分被二氧化硅层的氧原子所饱和，界面态密度就大大下降，从而使电荷俘获型存储器件可靠性得到提升。

本发明也是一种提高硅基电荷俘获型存储器件可靠性的方法，在结构为Si/隧穿层介质(Al₂O₃)/电荷俘获介质/阻挡层介质/栅电极的存储器件中，衬底Si与隧穿层介质Al₂O₃间增加一层SiO₂过渡层；SiO₂过渡层厚度为0.1-2.5nm；SiO₂过渡层厚度与隧穿介质Al₂O₃的厚度之和为2～6nm；SiO₂制备方法使用热氧化方法。利用SiO₂过渡层与Si衬底间较低的电子态密度可以减少Si/Al₂O₃界面的界面态密度从而达到提高硅基电荷俘获型存储器件可靠性的目的。

有益效果：提出一种提高硅基电荷俘获型存储器件可靠性的方法，就是在结构为Si/隧穿层介质(Al₂O₃)/电荷俘获介质/阻挡层介质/栅电极的电荷俘获型存储器件中，在衬底Si与隧穿层介质Al₂O₃间增加一层SiO₂过渡层，利用SiO₂过渡层与Si衬底间较低的电子态密度可以减少Si/Al₂O₃界面的界面态密度从而达到提高硅基电荷俘获型存储器件可靠性的目的。

附图说明

图1：电荷俘获型存储结构的结构示意图，1为p-Si衬底，；2为SiO₂过渡层；3为隧穿层；4为电荷俘获介质层；5为阻挡层；6为Pt栅电极；7为衬底电极；

图2：存储层为(ZnO)_0.5(TiO₂)_0.5，隧穿层为Al₂O₃并且具有SiO₂过渡层的电荷存储器件的保持特性曲线图；

图3：存储层为(ZnO)_0.5(TiO₂)_0.5，没有SiO₂过渡层，隧穿层为Al₂O₃的电荷存储器件的保持特性曲线图

具体实施例

硅基电荷俘获型存储器件，能提高可靠性，在结构为Si/隧穿层介质(Al₂O₃)/电荷俘获介质/阻挡层介质/栅电极的存储器件结构中，衬底Si与隧穿层介质Al₂O₃间增加一层SiO₂过渡层；SiO₂过渡层与衬底间较低的电子态密度可以减少Si/Al₂O₃界面的界面态密度；

其中SiO₂过渡层厚度为0.1-2.5nm；SiO₂过渡层厚度与隧穿介质Al₂O₃的厚度之和为2～6nm；

SiO₂过渡层的制备方法使用热氧化法；

SiO₂过渡层的制备方法包含两个步骤：首先用热氧化法在Si表面制备一层较厚的SiO₂薄膜，厚度为5-100nm；然后使用HF溶液腐蚀SiO₂直至达到所需厚度；

隧穿层Al₂O₃薄膜的厚度在1nm～4nm之间；SiO₂过渡层厚度与隧穿介质Al₂O₃的厚度之和为2～6nm。隧穿层Al₂O₃薄膜的制备方法可以使用物理沉积方法，如磁控溅射方法、脉冲激光沉积方法、或物理蒸发方法等；

隧穿层Al₂O₃薄膜的制备方法也可以使用化学沉积方法，如原子层沉积方法(ALD)、金属有机物化学气相沉积方法(MOCVD)方法等；

电荷俘获介质层为一种高介电系数氧化物或者两种或两种以上高介电系数混合氧化物薄膜；电荷存储介质层的厚度在0.5nm～20nm之间；氧化物电荷俘获介质层薄膜的制备方法可以使用物理沉积方法，如磁控溅射方法、脉冲激光沉积方法、或物理蒸发方法；氧化物电荷俘获介质层薄膜的制备方法也可以使用化学沉积方法，如原子层沉积方法(ALD)、金属有机物化学气相沉积方法(MOCVD)方法等；

阻挡层为一薄层的氧化物或氮化物绝缘体薄膜，或者是其它的绝缘薄膜；阻挡层的厚度在5nm～20nm之间；阻挡层薄膜的制备方法可以使用物理沉积方法，如磁控溅射方法、或物理蒸发方法；

阻挡层薄膜的制备方法也可以使用化学沉积方法，如原子层沉积方法(ALD)、化学气相沉积方法(CVD)方法等；

栅电极层的材质包括金属、导电氮化物或导电氧化物材料等；

栅电极层薄膜的制备方法可以使用物理沉积方法，如磁控溅射方法、或物理蒸发方法；

栅电极层薄膜的制备方法也可以使用化学沉积方法，如原子层沉积方法(ALD)。

具体实施例1：

下面根据图1对具体实施例1来做说明。图1为电荷俘获型存储结构的结构示意图，1为<100>晶向的p-Si衬底，电阻率为1～10Ω/cm，2为SiO₂过渡层，厚度为2.5nm；3为Al₂O₃隧穿层，厚度为1.5nm；4为(ZnO)_0.5(TiO₂)_0.5，厚度为3nm；5为Al2O3阻挡层，厚度为7nm；6为Pt栅电极，厚度为100nm；7为衬底电极，用于电学特性测试；

电荷俘获型存储结构的制备采用如下工艺步骤：

A：p-Si衬底先后用丙酮、乙醇和去离子水超声清洗5分钟，再放入1:10的HF的去离子水溶液中浸泡30s，去除表面自然氧化的二氧化硅，然后用去离子水洗净，并用氮气枪吹干备用；；

B：在氧化炉中，于1200℃下通入干燥氧气氧化18分钟，然后用2％的HF溶液腐蚀，在Si衬底表面得到2.5nm的SiO₂过渡层；

C：利用原子层薄膜沉积技术(ALD)，在衬底上，在250℃下以氧化铝源沉积3nm的非晶氧化铝薄膜作为隧穿层；

D:(ZnO)_0.5(TiO₂)_0.5高介电系数复合氧化物薄膜采用磁控溅射方法生长，具体步骤如下：

1)(ZnO)_0.5(TiO₂)_0.5陶瓷靶材的制备：将ZnO和TiO₂粉末按对应摩尔比均匀混合后，用球磨机充分球磨，再将混合粉末压成圆片，在箱式电阻炉中于1300℃烧结8小时，即可得到(ZnO)_0.5(TiO₂)_0.5靶材；

2)将(ZnO)_0.5(TiO₂)_0.5靶材放置在磁控溅射射频靶台上，p-Si(100)衬底材料放置在衬底台上，靶材与衬底都在磁控溅射腔内；

3)将腔内真空抽至8×10^-4Pa以下；

4)调整氩氧进气比例为3:1，通过阀门控制气压为2Pa，开启射频溅射开始预溅射，预溅射完成调整挡板位置开始沉积薄膜。薄膜沉积由辉光放电产生氩离子轰击靶材表面溅射出靶材原子在衬底上外延生长进行，沉积过程衬底以5-15r/min的速度自转以得到更均匀的高致密氧化物薄膜；

E:在(ZnO)_0.5(TiO₂)_0.5薄膜上再次以原子层沉积技术(ALD)沉积7nm的氧化铝作为阻挡层；

F:将上述三层薄膜结构在N₂中在200℃下快速退火60s，以消除物理应力，并使得薄膜之间结合紧密；

G:在上述退火后的样品上以150μm孔径掩膜版覆盖并生长100-150nm的Pt电极；

H:在上述器件的一角用金刚刀划衬底，直至露出p-Si，在此角涂上银胶，并等待银胶干，作为衬底电极；

使用Keithley 4200(4200-SCS)半导体分析系统对制备的器件进行电学性能测试，通过测试电容与外加电压的响应关系，来分析器件的保持性能；

器件实行存储的过程如下：在Pt电极和底电极之间施加大于平带电压的正电压时，p-Si表面积累大量电子形成反型层，同时电子也会从p-Si内逃出来穿过隧穿层，进入电荷俘获介质层。由于有较厚阻挡层存在，电子被俘获在电荷俘获介质层内，不会与Pt电极接触。这样就完成了电子的写入过程。在Pt电极和底电极之间施加反向电压时，电荷俘获介质层内的电子会穿过隧穿层，回到p-Si，这样就完成了电子的擦除过程；

图2为对上述存储器件施加±16V的脉冲电压，观察平带电压随时间的变化，从而判断器件的保持性能。具体过程为，施加电压后，分别在0s、30s、60s、120s、300s、600s、1200s测试电容电压响应曲线。从图中看出，1200s后电荷损失为3.4％，表明器件保持性能优异；

图3是不含SiO₂过渡层的存储器件的保持特性曲线，其隧穿层Al₂O₃厚度为3nm，电荷存储层、阻挡层、电极与上述器件均相同，1200s后其电荷损失为60.1％，该器件保持性能较差。

由图2图3对比可知，加入SiO₂隧穿层后，确实减少了p-Si衬底和Al₂O₃间界面态密度，器件的保持特性有了显著提升。

应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (7)

1.一种硅基电荷俘获型存储器件，其特征在于，在p-Si衬底1上依次为：SiO₂过渡层、隧穿层、电荷俘获介质层、阻挡层、栅电极，衬底还设有衬底电极；在衬底Si与隧穿层介质Al₂O₃间增加一层SiO₂过渡层；SiO₂过渡层厚度为0.1-2.5nm；SiO₂过渡层厚度与隧穿介质Al₂O₃的厚度之和为2～6nm。

2.根据权利要求1所述的硅基电荷俘获型存储器件，其特征在于，SiO₂过渡层与衬底间较低的电子态密度减少Si/Al₂O₃界面的界面态密度。

3.根据权利要求1-2所述的硅基电荷俘获型存储器件，其特征在于，硅基电荷俘获型存储器件衬底材料是n-型掺杂或者p-型掺杂的单晶硅；电荷俘获介质为一种高介电系数氧化物或者两种或两种以上高介电系数混合氧化物薄膜；电荷俘获介质为非晶态；阻挡层为一薄层的氧化物或氮化物绝缘体薄膜；栅电极层是金属、导电氮化物或导电氧化物材料。

4.根据权利要求1-3之一所述的硅基电荷俘获型存储器件，其特征在于，电荷存储介质层的厚度在0.5nm～20nm之间；阻挡层厚度在5nm～20nm之间。

5.一种根据权利要求1-4之一所述的硅基电荷俘获型存储器件的制备方法，其特征在于，SiO₂使用热氧化方法制备。

6.根据权利要求5所述的硅基电荷俘获型存储器件的制备方法，其特征在于，SiO₂制备方法包含两个步骤：首先用热氧化方法在Si表面制备一层较厚的SiO₂薄膜，厚度为5-100nm；然后使用HF溶液腐蚀SiO₂直至达到所需厚度。

7.根据权利要求5所述的硅基电荷俘获型存储器件的制备方法，其特征在于，在氧化炉中，于1200℃下通入干燥氧气氧化18分钟，然后用2％的HF溶液腐蚀，在Si衬底表面得到2.5nm的SiO₂过渡层；

利用原子层薄膜沉积技术，在衬底上，在250℃下以氧化铝源沉积3nm的非晶氧化铝薄膜作为隧穿层；

(ZnO)_0.5(TiO₂)_0.5高介电系数复合氧化物薄膜采用磁控溅射方法生长，具体步骤如下：

1)(ZnO)_0.5(TiO₂)_0.5陶瓷靶材的制备：将ZnO和TiO₂粉末按对应摩尔比均匀混合后，用球磨机充分球磨，再将混合粉末压成圆片，在箱式电阻炉中于1300℃烧结8小时，即可得到(ZnO)_0.5(TiO₂)_0.5靶材；

2)将(ZnO)_0.5(TiO₂)_0.5靶材放置在磁控溅射射频靶台上，p-Si(100)衬底材料放置在衬底台上，靶材与衬底都在磁控溅射腔内；

3)将腔内真空抽至8×10^-4Pa以下；

4)调整氩氧进气比例为3:1，通过阀门控制气压为2Pa，开启射频溅射开始预溅射，预溅射完成调整挡板位置开始沉积薄膜。薄膜沉积由辉光放电产生氩离子轰击靶材表面溅射出靶材原子在衬底上外延生长进行，沉积过程衬底以5-15r/min的速度自转以得到更均匀的高致密氧化物薄膜；

在(ZnO)_0.5(TiO₂)_0.5薄膜上再次以原子层沉积技术(ALD)沉积7nm的氧化铝作为阻挡层；

将上述三层薄膜结构在N₂中在200℃下快速退火60s，以消除物理应力，并使得薄膜之间结合紧密；

在上述退火后的样品上以150μm孔径掩膜版覆盖并生长100-150nm的Pt电极。