JP3593049B2 - 薄膜形成方法 - Google Patents
薄膜形成方法 Download PDFInfo
- Publication number
- JP3593049B2 JP3593049B2 JP2001077921A JP2001077921A JP3593049B2 JP 3593049 B2 JP3593049 B2 JP 3593049B2 JP 2001077921 A JP2001077921 A JP 2001077921A JP 2001077921 A JP2001077921 A JP 2001077921A JP 3593049 B2 JP3593049 B2 JP 3593049B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- plasma
- oxygen
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Thin Film Transistor (AREA)
- Plasma Technology (AREA)
- Manufacturing Of Magnetic Record Carriers (AREA)
- Formation Of Insulating Films (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置や磁気記憶装置などの電子装置に使われる薄膜を形成する薄膜形成方法に関する。
【0002】
【従来の技術】
最初に半導体装置の状況について述べる。シリコン(Si)基板上に作られる大規模集積回路(LSI)は、素子を微細化することで素子の集積度を上げることが行われてきた。素子を微細化する際、ゲート電極/ゲート絶縁膜/半導体の構造からなるMOSトランジスタのゲート長を短縮すると動作速度が向上する。微細化による集積度と動作速度の向上は、LSI技術開発の原動力であり、様々な限界を打破すべく研究・開発が行われている。微細化は、いわゆるスケーリングによって成すことができ、電源電圧やゲート電圧もスケーリングされる。
【0003】
ゲート電圧を低く抑えてMOSトランジスタを動作させるには、半導体に反転層を生じさせるだけのMOS容量を与える必要があるため、ゲート絶縁膜を薄くして容量を確保することが行われてきた。これにより、最近では、MOSトランジスタのゲート酸化膜が直接トンネル電流が流れる程薄く(3nm以下)なってきた。特に、低消費電力が要求される携帯端末などの装置では、トンネル電流を抑えて電力消費を抑えることが重要である。
【0004】
最近では、これまでゲート酸化膜に用いられてきた二酸化シリコン(SiO2)膜よりも比誘電率の大きい絶縁膜をゲート絶縁膜に用い、容量を確保しつつ膜厚を厚くすることにより、トンネル電流を抑える方法が盛んに研究されている。二酸化シリコンに代わる高誘電率材料として、シリコン酸窒化物(SiOxNy)、アルミナ(Al2O3)、二酸化チタン(TiO2)、二酸化ジルコニウム(ZrO2)、二酸化ハフニウム(HfO2)、二酸化ランタン(LaO2)、あるいは、二元合金の酸化物などが有力な候補として挙げられている。
【0005】
このような材料をゲート絶縁膜として用いるために、種々の形成方法が試みられている。中でもスパッタ法は、危険度の高いガスや有毒ガスなどが必要なく、堆積する膜の表面モホロジーが比較的良いなどの理由で有望な方法の一つになっている。スパッタ法で化学量論的組成の膜を得るための優れた方法として、酸素ガスや窒素ガスを供給し、膜中の酸素や窒素が欠落するのを防止する方法、すなわち、反応性スパッタ法が有望である。
【0006】
また、スパッタ法において、高誘電率膜を堆積するとき使用するターゲットとしては、金属とこの化合物があるが、一般には金属の方がターゲットとして作り易い。化合物ターゲットは焼結等の工程を必要とし、整形や組成の調整に難しさがある。スパッタ膜の膜品質を改善する方法として、電子サイクロトロン共鳴(ECR)と発散磁場を利用して作られたプラズマ流を基板に照射し、同時に、ターゲットと接地間に高周波かまたは直流高電圧を加え、上記ECRで発生させたプラズマ中のイオンをターゲットに衝突させてスパッタリングし、膜を基板に堆積させる方法(以下、これをECRスパッタ法という)がある。
【0007】
マグネトロンスパッタ法では10−3Torr台以上でないと安定なプラズマは得られないのに対し、上記ECRスパッタ法では、安定なECRプラズマが10−4Torr台の圧力で得られる。また、ECRスパッタは、高周波かまたは直流高電圧により、ECRにより生成した粒子をターゲットに当ててスパッタリングを行うため、低い圧力でスパッタリングができる。
【0008】
ECRスパッタ法では、基板にECRプラズマ流とスパッタされた粒子が照射される。ECRプラズマ流のイオンは、10eV〜数10eVのエネルギーを持っており、低い圧力のため基板に到達するイオンのイオン電流密度も大きくとれる。したがって、ECRプラズマ流のイオンは、スパッタされて基板上に飛来した原料粒子にエネルギーを与えるとともに、原料粒子と酸素との結合反応を促進することとなり、ECRスパッタ法で堆積した膜の膜質が改善される。
【0009】
ECRスパッタ法では、特に、低い基板温度でこの上に高品質の膜が成膜できることが特徴になっている。ECRスパッタ法でいかに高品質な薄膜を堆積し得るかは、例えば、天澤他、ジャーナルオブバキュームサイエンスアンドテクノロジー、第B17巻、第5号、2222頁、1999年(J.Vac.Sci.Techno1.B17,No.5.2222(1999).)(文献1)を参照されたい。
【0010】
ECRスパッタ法は、膜の堆積速度が比較的小さいため、ゲート絶縁膜などの極めて薄い膜を、膜厚の制御性良く形成するのに適している。また、ECRスパッタ法で堆積した膜の表面モホロジーは、原子スケールのオーダーで平坦である場合が多い。したがって、ECRスパッタ法は、高誘電率ゲート絶縁膜を形成するのに有望な方法であると言える。
【0011】
つぎに、磁気記憶装置における極めて薄い絶縁膜の利用箇所と従来の形成技術について説明する。ここで対象とする磁気記憶装置は、強磁性金属/絶縁体/強磁性金属の構造を持ち、上下の磁性体による磁化の違いによって生ずる絶縁膜を流れるトンネル電流の磁気抵抗(MR)の変化を利用して状態の記憶と読み出しを行う装置である。。
【0012】
トンネル電流の変化は、トンネルする電子のスピンの向きが上下の強磁性体電極間で同じ向きの場合にトンネル確率が大きいことに由来する。原理の詳細な説明は、例えば、宮崎照宣著、「スピントンネル磁気抵抗効果」、日本応用磁気学会誌、第20巻、第5号、1996年、896−904頁(文献2)を参照されたい。また、最近の研究成果については、久保田均、宮崎照宣著、「ECRプラズマ酸化により作製したNi80Fe20/Co/Al−O/Co接合のTMR」、日本応用磁気学会誌、第23巻、第4−2号、1999年、1277−1280頁(文献3)に記載されている。久保田等は、電子がトンネルするAl−O絶縁膜をAlのマグネトロンスパッタとこれに引き続くECRイオンガンによるプラズマ酸化で形成した(文献3参照)。
【0013】
【発明が解決しようとする課題】
上記半導体装置の分野における高誘電率ゲート酸化膜をECRスパッタ法で形成すると、基板のシリコン表面が酸化または窒化するため、高誘電率ゲート絶縁膜とシリコン基板との間にシリコンの酸化物層または窒化物層が生ずることが判明した。この現象の詳細は、以降の実施の形態で説明する。
【0014】
高誘電率ゲート絶縁膜とシリコン基板との間にシリコンの酸化物層または窒化物層が形成されると、ゲート電極とシリコン基板間の容量が、高誘電率ゲート絶縁膜のみの場合に比べて小さくなる。このため、この状態では、ゲート絶縁膜の誘電率が実質的に小さくなったように振る舞う。また、上記シリコンの酸化物層または窒化物層が厚くなると、高誘電率ゲート絶縁膜を形成する意義が失われる。
【0015】
上記の基板を酸化または窒化する現象は、前述したMR効果を利用する素子(MR素子)のトンネル用絶縁膜の形成においても障害になる。この場合の基板は、下側の強磁性金属である。強磁性金属としては、鉄(Fe)、ニッケル(Ni)、コバルト(Co)、マンガン(Mn)、および、ランタン(La)系列の材料が主に使われる。これらの金属は容易に酸化・窒化される。前述したMR素子において、下側の強磁性金属表面が酸化または窒化されると、トンネル電流に対する大きな磁気抵抗変化が得られなくなる(文献3)。
【0016】
また、文献3では、絶縁膜を形成する際に、アルミニウム(Al)を堆積してからプラズマ酸化することで極めて薄いアルミナ膜を得ているが、金属のAlは物体の表面で(濡れ性によるが)比較的凝集し易い性質が一般に知られており、極めて薄いAl膜の表面モホロジーは悪い(凹凸が激しい)ものと想像される。あるいは、極めて薄いAl膜は、膜にはなっておらず、島状となっている可能性もある。したがって、このようなAl膜を酸化して形成したアルミナ膜の膜厚は、場所によりバラツキが大きいものと想像される。アルミナ膜の膜厚バラツキは、素子の電気抵抗のバラツキをもたらすため、記憶装置として構成する際に障害になるものと予想される。
【0017】
本発明は、以上のような問題点を解消するためになされたものであり、基板表面に基板を構成する材料の化合物を形成することなく、基板とは異なる材料の化合物からなる膜を、基板表面に反応性スパッタ法で形成することを目的とする。
【0018】
【課題を解決するための手段】
本発明の薄膜形成方法は、内部にターゲットが固定された密閉可能な容器内に膜形成対象の基体を載置する第1の工程と、容器内を真空排気する第2の工程と、容器内に希ガスからなる不活性ガス、第1の供給量とした酸素ガス、マイクロ波、及び磁場を供給して電子サイクロトロン共鳴プラズマを生成し、発散磁場により基体に向かうプラズマ流を形成し、プラズマ流を基体に照射する第3の工程と、電子サイクロトロン共鳴プラズマと基体との間に配置したシリコン及び所定の金属の少なくとも1つからなるターゲットにプラズマ流の粒子を衝突させてスパッタ現象を起こし、ターゲットを構成する第1の原子と酸素とからなる第1の薄膜を基体の主表面に形成する第4の工程と、容器内に希ガスからなる不活性ガス、第2の供給量とした酸素ガス、マイクロ波、及び磁場を供給して電子サイクロトロン共鳴プラズマを生成し、発散磁場により基体に向かうプラズマ流を形成し、プラズマ流を基体に照射する第5工程と、電子サイクロトロン共鳴プラズマと基体との間に配置したターゲットにプラズマ流の粒子を衝突させてスパッタ現象を起こし、ターゲットを構成する第1の原子と酸素とからなる第2の薄膜を第1の薄膜上に形成する第6の工程とを備え、第1の供給量は、零より大きく、不活性ガスと酸素ガスとのプラズマによるターゲット表面におけるスパッタ率が、酸素ガスの供給量の増加と共に低下し始める量より少ない量であるスパッタがメタルモードとなる量以下であって、かつ第1の薄膜の光学屈折率が、第2の薄膜の光学屈折率と同等の値となる範囲であり、第2の供給量は、不活性ガスと酸素ガスとのプラズマによるターゲット表面におけるスパッタ率が、酸素ガスの供給量の増加と共にターゲット表面に生成した化合物により低下するときの、スパッタ率の低下率が減少し始める量以上であり、かつ、第1の原子と酸素とからなる物質の堆積速度と酸素ガスの供給量との関係を示す曲線が最小曲率をもたらす酸素ガス流量よりも多い供給流量であるスパッタがオキサイドモードとなる量以上であるようにしたものである。
【0019】
この発明によれば、第1の薄膜の形成においては、堆積速度の大きい堆積条件を用いることにより、基体表面を粒子が覆うまでの間に反応性ガスを含むプラズマに基体表面が晒されている時間を短縮し、基体表面が化合物化するのを抑制する。また、第1の薄膜形成では、反応性ガスの供給量の抑制に伴い、基体に吸着する反応生ガスやこのイオンが少なくなる。
【0023】
【発明の実施の形態】
以下、本発明の実施の形態について図を参照して説明する。
本発明の実施の形態を説明する前に、本発明を成す上で契機となった実験について説明する。本願発明者等は、ECRスパッタ装置を用いてシリコン基板上に高誘電率絶縁膜を形成し、成膜特性とMOSダイオード特性を検討していた。スパッタ装置では、マイクロ波と磁場により電子サイクロトロン共鳴プラズマを生成し、発散磁場によって基板に向かうプラズマ流をつくる。ECRプラズマ源と基板との間にリング状ターゲットを配置し、ターゲットに高周波電圧を印加してスパッタリングを行う。
【0024】
このようなECRスパッタでは、プラズマ流のイオンをスパッタリングに利用するため、ターゲットに加える高周波自身でプラズマを生成しなくともスパッタリングが可能になっている。ECRプラズマは、すでに述べたように、低い圧力で生成可能であるため、ECRスパッタ法は一般のスパッタ法よりも低い圧力(ほぼ分子流に近い領域)で成膜できる。
【0025】
以下に、上述した条件で、ターゲットに純Alを用い、また、反応性ガスとして酸素ガスを用いたアルミナ膜の成膜について説明する。ECRプラズマ源にはArを供給し、酸素ガスの供給流量の多少にかかわらず安定なECRプラズマ流が得られるようにする。このようにして、シリコン基板上に成膜したアルミナ膜の堆積速度と屈折率の酸素流量依存性の代表的な特性を図2に示す。図2に示す特性となる堆積条件は、Arガス流量:25sccm,酸素流量:0〜8sccm,マイクロ波電力:500W,高周波電力:500Wであり、また、基板は加熱しない。なお、屈折率はエリプソメータを用いて測定した。
【0026】
図2に示されているように、アルミナの堆積速度は、酸素流量の増加に従って増加した後、酸素ガス流量が4sccm(sccmは流量の単位であり0℃・1気圧の流体が1分間に1cm3流れることを示す)付近で急激に減少し、小さな堆積速度で落ち着く。酸素ガス流量が4sccm付近で急激に堆積速度が落ちるのは、ターゲット表面のAlが酸化されてスパッタリングしにくいアルミナになるためである。堆積速度は、スパッタ率が大きいほど速くなるので、ターゲット表面がスパッタリングしにくくなってスパッタ率が低下すれば、堆積速度も遅くなる。酸素ガス流量が増えると、ターゲット表面の酸化層をスパッタリングで取り除く速度よりも、ターゲット表面が酸化される速度の方が大きくなったため、スパッタ率が低下するものと考えられる。
【0027】
一方、形成されるアルミナ膜の屈折率は、酸素ガス流量が2sccm付近で急激に減少し、屈折率が約1.63となったところでほぼ一定となる。この値は、ほぼアルミナ膜の屈折率である。エリプソメータの測定でアルミナ膜として妥当な屈折率の値が得られていることは、形成された膜の透明度が良いことを意味する。
【0028】
酸素ガス流量が少ない領域でも、透明な膜が得られた理由について以下に説明する。まず、酸素流量が2〜4sccmのときには、ターゲットの表面は充分にはアルミナ化していないため、Alリッチな粒子が基板に到達するものと考えられる。この状態が支配的であるなら、透明度の良い膜は形成されない。
しかしながら、ECRスパッタの場合、Ar/O2プラズマ流中のイオンが基板に降り注いでいるため、基板表面でAlリッチ粒子の酸化が促進され、化学量論的組成(Al2O3)に近いアルミナが堆積するものと考えられる。
【0029】
すでに述べたように、Ar/O2プラズマ流のイオンが持つエネルギーは、10eV〜数10eVと低いため、基板に大きなダメージを与えずに、基板上で堆積過程にある反応系や、すでに形成されている薄膜表面にエネルギーを与えることができるという特徴がある。
【0030】
以上説明したように、酸素流量を少なくすることで得られる大きな堆積速度の領域、言い換えるとスパッタ率が大きい領域が、メタルモードでの成膜領域である。また、酸素流量を多くして、堆積速度の低下率が減小し始めてからの領域、言い換えると、スパッタ率の低下率が減小し始めてからの領域が、オキサイドモードでの成膜領域である。また、これらの両モードの間の堆積速度が大きく減少する領域が遷移領域である。
【0031】
遷移領域は、ターゲット表面の酸化があまり進んでいないことを考慮すると、メタルモードと類似のモードであると認識できる。マグネトロンスパッタ法やイオンビームスパッタ法等では、酸素流量を抑制すると、化学量論的なアルミナの組成よりも酸素原子数の足りないAlOx(0<x<1.5)膜が堆積し易く、堆積速度の大きい領域では良質なアルミナ膜が得られない。
【0032】
しかし、これらのスパッタ法においても、基板に外部から直流や高周波のバイアスを印加してイオンの数とエネルギーを増加させたり、基板を外部からのエネルギーで加熱して温度を上げたり、あるいは基板に光を照射して基板での反応を促進させることができる。このような、スパッタ現象を起こす以外のエネルギーを供給する手段を搭載し、また、堆積速度が適度になるように装置を改良した場合には、メタルモードでECRスパッタ法と同様な成膜を行うことができる。
【0033】
つぎに、ECRスパッタ法でシリコン基板上に成膜したアルミナ膜の断面を透過型電子顕微鏡(TEM)で観察した結果を示す。メタルモード(O2:6.5sccm)とオキサイドモード(O2:3sccm)で成膜した場合の観察結果を、図3(a)と図3(b)に模式的に示す。アルミナ膜は、メタルモードで堆積した場合でもオキサイドモードで堆積した場合でもアモルファスであった。
【0034】
オキサイドモードで成膜した場合(図3(b))には、シリコン基板とアルミナ膜との間に、アルミナ膜とはコントラストの異なる厚さが約4nmのアモルファスの層が観察された。メタルモード(図3(a))では、シリコン基板とアルミナ膜との間に、アルミナ膜とはコントラストが異なり、0.6〜0.9nmと極めて薄いアモルファスの層が観察された。この極めて薄いコントラストの異なる層は、原子間力顕微鏡(AFM)で観察したときのシリコン表面における凹凸の大きさ程度と一致することから、シリコン基板表面の凹凸の影響を見ている可能性もある。
【0035】
これら界面層の組成を明らかにするため、XPS(X線光電子分光)で深さ方向分析を行った。この分析の結果、オキサイドモードで成膜したアルミナ/シリコン基板界面には、Siと酸素とが結合したときにできる高エネルギー側に化学シフトしたSi−2pのピークが観察された。このことから、オキサイドモードで成膜したアルミナ/シリコン基板界面に存在するコントラストが異なる層は、シリコンの酸化物(SiOx(0<x≦2))であることがわかる。
一方、メタルモードで成膜したアルミナ/シリコン基板界面には、化学シフトしたSi−2pピークは極めてわずかしか観察されなかった。これは、前述したメタルモードにおいては、コントラストの異なる層が極めて薄いことと良く対応する。
【0036】
オキサイドモードでアルミナ膜を成膜したときシリコン基板表面が酸化される原因としては、以下のことが考えられる。ECRスパッタ法では、希ガス(ここではAr)と酸素のECRプラズマ流を発散磁場によって基板に照射しながら同時に(この場合、高周波)スパッタリングを行っている。そこで、オキサイドモードのアルミナの堆積速度は、図2からもわかるように、約0.6(nm/min)である。Al−Oの1分子層の厚さを0.3nmと見込むと、スパッタリングによって1分子層が堆積するまでに約30秒間の時間が必要になる。
【0037】
この1分子が堆積するまでの間、シリコン表面はAr/酸素プラズマ流に晒されていることになる。このために、シリコン表面が酸化されるものと考えることができる。これに対し、メタルモードでの成膜では、オキサイドモードの約10倍の堆積速度であるため、シリコン表面は短時間でAl−Oで覆われることになり、シリコン表面はほとんど酸化されないことになるものと考えられる。
また、オキサイドモードとメタルモードとの酸素流量の違いも、シリコン表面の酸化の多少にかかわるものと思われる。
【0038】
以上のことから明らかなように、MOSトランジスタのゲート絶縁膜用としてECRスパッタ法で高誘電率膜を形成する際に、オキサイドモードのみで高誘電率膜を堆積すると、高誘電率膜/シリコン界面に4nmもの厚さのSiOx(0<x≦2)膜が形成されてしまうことになる。これでは、高誘電率膜を堆積して二酸化シリコン換算膜厚((高誘電率膜の実際の膜厚)×(二酸化シリコンの誘電率)/(高誘電率膜の誘電率))を薄くしようとする意義が失われてしまう。
【0039】
一方、メタルモードで高誘電率膜を堆積すれば基板表面が酸化される問題はないが、メタルモード単独では欠陥の少ない高品質な絶縁膜が得られない。具体的には、メタルモードで堆積した膜は、オキサイドモードでの膜よりも耐圧が低い。また、メタルモードによる高誘電率膜では、MOSダイオードの特性(容量(C)−電圧(V)特性)で、膜中の固定電荷によって現れる大きなフラットバンド電圧(VFB)シフトや、ヒステリシス(後述)が現れる。
【0040】
これらの原因は、ターゲットからスパッタされて放出される粒子が、常に原子1個ではなくクラスターで放出されることが多いためであると考えられる。Alターゲットの場合には、Al−Al結合をしたクラスターが放出され、これらクラスター状態のAlが基板上で酸化されて化学量論的組成に近い組成のアルミナ膜ができる。しかしながら、基板上でのAlの酸化が完全ではなく、基板上に形成された膜中に、Al−Al結合かまたは欠陥が残るものと考えられる。
メタルモードで堆積した膜のAl−Al結合の存在は、前述したXPS深さ方向分析において、Al−2pスペクトルの(Al2O3のピークと比較して)低エネルギー側に化学シフトしたピークの出現によっても示唆された。
【0041】
本願発明者等は以上の分析結果のもとに、シリコン基板表面を酸化させずに高品質なアルミナ膜を成膜する方法を考えた。以下、本発明の実施の形態における薄膜形成方法について説明する。まず、処理対象の基板を、前述したようなECRスパッタ装置の容器内に載置し、容器内を減圧してアルゴンなどの不活性ガスのプラズマを生成すると共に酸素ガスを導入し、メタルモードとする。
【0042】
このメタルモードで、図1(a)に示すように、シリコン基板(基体)101表面を覆う程度にAl−O分子によるメタルモード膜102を形成する。メタルモード膜102を形成した後、容器内に導入する酸素ガスの量を増加してオキサイドモードに切り換え、図1(b)に示すように、メタルモード膜102上にアルミナを堆積してオキサイドモード膜103を形成する。オキサイドモード膜103の膜厚を制御することで、所望の膜厚のアルミナ膜を形成する。
【0043】
メタルモード膜102の堆積においては、堆積速度の大きい堆積条件であるメタルモードを用いることにより、基板表面を粒子が覆うまでの間に反応性ガスを含むプラズマに基板表面が晒されている時間を短縮し、基板表面が化合物化するのを抑制する。また、メタルモードの領域での堆積においては、反応性ガスの供給量の抑制に伴い、基板に吸着する反応生ガスやこのイオンが少なくなる分、基板の化合物化が抑制される効果も期待できる。
【0044】
堆積速度は反応性ガスの供給量によって変化し、供給量を多くすると堆積速度は低下する。これは、前述したように、多量の反応性ガスによってターゲット表面が化合物化し、スパッタ率が低下するからである。この状態は反応性スパッタ法において広く一般に知られている現象である。例えば、金原粲著、「スパッタリング現象」、東京大学出版会、120〜132頁を参照されたい。
【0045】
ターゲット表面で充分に化合物化が進むと化学量論的な組成に近い組成を持つ化合物薄膜を堆積することができる。このオキサイドモードに対し、反応性ガスの供給量を少なくすると、ターゲット表面が充分には化合物化せずスパッタ率か低下しないため、大きな堆積速度になり、メタルモードとなる。
【0046】
ECRプラズマ源は、低エネルギー・高密度のイオンを基板上に降り注ぐため、ターゲット表面が充分には化合物化しない状態、すなわちメタルモードでの成膜であっても、基板表面では化合物化が促進される。このため、メタルモード膜102は、透明度の良い薄膜となる。金属と酸素や窒素との化合物が透明化するのは、酸素や窒素との化合により自由電子が少なくなるためであり、電気的には高抵抗になる状態である。
【0047】
このように、メタルモードでの成膜であっても化学量論的な組成に近い組成を持つ化合物薄膜を堆積することもできる。この場合、光学屈折率ではオキサイドモードで得られる屈折率と同等の値も得られる。この状態の膜の電気抵抗率は、化学量論的組成の化合物薄膜のバルク値に近い値になる。ECRプラズマ源によるECRスパッタ法を用いると、メタルモードで堆積するメタルモード膜102の化合物化が促進されている。この結果、本実施の形態におけるメタルモード膜102とオキサイドモード膜103からなる絶縁膜を用いれば、高品質なMOSトランジスタを得ることができる。
【0048】
以下、より詳細に説明すると、(100)面方位、3〜5(Ωcm)でP形のシリコン基板を、硫酸/過酸化水素水混合溶液に浸漬し,これを純水で水洗し、次いで希フッ酸に浸漬し、これを純水で水洗する工程を2回繰り返し行い、最後にシリコン基板を乾燥させる。
つぎに、上記洗浄を行ったシリコン基板を、純Alターゲットが装着されたECRスパッタ装置に装填し、以下の堆積条件でアルミナ膜を堆積する。
【0049】
メタルモード;
Arガス流量:25sccm、酸素ガス流量:3sccm、マイクロ波電力:500W、高周波電力:500W、基板加熱:無
オキサイドモード;
Arガス流量:25sccm、酸素ガス流量:6.5sccm、マイクロ波電力:500W、高周波電力:500W、基板加熱:無
【0050】
最初に上記メタルモードの条件で、シリコン基板101表面にメタルモード膜102を1nm堆積し、続いて上記オキサイドモードの条件で、メタルモード膜102上にオキサイドモード膜103を0.5〜9nm堆積し、メタルモード膜102とアルミナ膜103とからなるアルミナ膜の全膜厚が、1.5〜10nmとなる試料を作製する。
【0051】
一方、リファレンスの試料として以下の方法で、シリコン基板にアルミナ膜を形成する。このリファレンス試料は、金属膜をECRプラズマ酸化して極めて薄い絶縁膜を作る技術がすでに知られているため、この従来技術と、本発明との技術的性能の差異を明らかにするために作製する。
【0052】
リファレンス;
Arガス流量:25sccm、酸素ガス流量:0sccm、マイクロ波電力:500W、高周波電力:500W、基板加熱:無
【0053】
この条件によってAl膜を1nmシリコン基板上に堆積した後、「Arガス流量:25sccm、酸素ガス流量:6.5sccm、マイクロ波電力:500W、高周波電力:0W、基板加熱:無」の条件で、30秒および5分間ECRプラズマ酸化を行い、続いて上記オキサイドモードにてアルミナを3nm堆積した。
【0054】
つぎに、抵抗加熱型真空蒸着装置と、薄い金属板に所定の大きさの穴を開けたステンシルマスクを用意し、シリコン基板のアルミナを堆積した主表面に所定の面積のAl電極を形成し、また、シリコン基板の裏面全面にAl電極を形成してMOSダイオードを作製する。この試料(シリコン基板)を分割し、分割した一つに大気圧の水素雰囲気中で、400℃・30分の熱処理(以降、この処理を「水素処理」という)を加えた。水素処理は、界面や膜中のダングリングボンド等を水素の結合によって消滅させるものと考えられている。
【0055】
以上の試料について、MOSダイオードのゲート電極に直流電圧(V)を印加して流れる電流(I)を測定(I−V測定)し、また、直流バイアスに微小振幅の高周波電圧を畳乗させたものをMOSダイオードのゲート電極に印加してバイアス電圧(V)を掃引して高周波の容量(C)を測定(高周波C−V測定)した。
【0056】
図4に、水素処理前の試料のI−V測定結果を示す。横軸はゲート電極に加えたバイアス電圧、縦軸は電流密度(測定電流/ゲート電極面積)の対数表示である。図4のグラフは、縦軸,横軸共にプラスで表示しているが、実際にはMOSダイオードのゲート電極にはマイナス電圧(P形半導体では半導体表面側にホールの蓄積層ができる極性)をかけており、測定電流もマイナス電流である。
【0057】
全膜厚が3nm以上の試料の3Vバイアス時のリーク電流は、1(mA/cm2)以下であり良好な絶縁特性を示している。全膜厚が1.5〜2nmの厚さの試料は、低電界側で大きな電流が流れているが、これはトンネル電流である。I−V測定を行ったゲート電極の大きさは約0.5mm角であり、トンネル電流がきれいに流れていることは、極めて薄い膜であっても欠陥やピンホールの少ない膜ができていることを示している。
【0058】
トンネル電流は、アルミナのような大きなバンドギャップエネルギー(約10eV)を持つ絶縁膜では、3nmぐらいの厚さから顕著に流れ始めることが知られており、図4のグラフは期待される特性を示している。このことは、ゲート電極とシリコン基板の間に、アルミナ以外の絶縁層がほとんどないことを示しているので、この特性は前述のトンネル磁気抵抗効果を利用する素子の製造に適するものである。
【0059】
図5に、水素処理を行った試料のI−V特性を示す。この試料におけるリーク電流は、水素処理前の試料と比べて全体に大きめであるが、3nm以上の膜厚で1.7V以上のバイアス電圧で1(mA/cm2)以下のリーク電流値が得られた。この発明を適用しようとする超LSI(ULSI)においては、電源電圧が1Vかこれ以下の値に低く抑えられるため、図5のリーク電流特性は悪い特性ではない。
【0060】
つぎに、高周波C−V特性について説明する。高周波の周波数は、以下の全測定について100(kHz)とした。まず、水素処理前の試料に対する代表的な特性を図6に示す。横軸のゲート電圧は直流バイアス電圧であり、縦軸はゲート電圧が−3Vのときの容量(Cox)で規格化した容量(C/Cox)を示している。なお、シリコン基板の界面側では強い蓄積状態になっており、このときの容量はほぼ絶縁膜のみの容量になると考えられている。
【0061】
直流バイアスは、最初+2Vから−2Vへ掃引し、続いて−2Vから+2Vに向かって引き返した。この測定では、バイアスの往復掃引で生ずるヒステリシス幅の大きさと、半導体中のバンドが平坦になるゲート電圧であるフラットバンド電位(VFB)のシフトとに注目する。
【0062】
ヒステリシスは、絶縁膜中の電荷を保持するトラップ(欠陥が原因)に電荷がトラップされたり、トラップから電荷が放出されたりするために生ずるものであり、バイアス掃引とヒステリシスの方向からキャリヤが絶縁膜に注入されることによって生ずる、いわゆる注入型のヒステリシスである。このヒステリシス幅は、MOS構造のトラップや界面準位密度の量の指標になる。
【0063】
図6から、水素処理前の試料では4〜10nmの厚さのアルミナ膜に対し、0.5〜0.7Vの大きなヒステリシス幅があることがわかる。また、膜厚の増加にしたがってVFBがプラスの方向に大きくシフトしており、これはアルミナ膜中にマイナスの固定電荷があることを示している。
【0064】
しかし、水素処理を行うと、上記C−V特性は劇的に改善された。図7に水素処理後の試料の高周波C−V特性を示す。水素処理後のヒステリシス幅は、アルミナの全膜厚が1.5〜10nmの試料に対し、40mV以下となった。高誘電率膜をゲート絶縁膜として使うには、高周波C−V特性のヒステリシス幅は小さい程良く、この大きさの目安としては少なくとも50mV以下と言われている。本発明の方法を使えばこの目安をクリアできることがわかった。また、VFBシフトも著しく小さくなり、固定電荷も激減したことがわかる。
【0065】
一方、リファレンス試料の水素処理後の高周波C−V特性は、図8のようになり、プラズマ酸化30秒で最大170mV、5分で約80mVのヒステリシス幅が残った。これは、プラズマ酸化時間の最適化が必要なことと、長い酸化時間が必要であることを示している。リファレンス試料のI−V特性においては、5分間のプラズマ酸化を行った試料は、図4に示した全膜厚が4nmの試料の特性と類似していたものの、リーク電流値は少し大きかった。
【0066】
このリファレンスの特性と前述した本発明の実施の形態の特性との比較から、本発明の優位性が明らかである。上記実施の形態ではMOS構造を形成した後に水素処理を施したが、アルミナ膜に水素処理を加えると、高周波C−V特性のヒステリシス幅が激減するものの、図4と図5からわかるように、リーク電流値は増加し、アルミナ膜の電気的耐圧が劣化する。
【0067】
そこで、水素処理前の試料に窒素ガスを流した急速熱処理炉で、600℃2分間の熱処理(RTA処理)を施すと、この試料は、I−V特性(図示せず)から、膜厚3nmのアルミナ膜の試料で1×10−8(A/cm2)以下のリーク電流値となり、水素処理に比べて大きな耐圧が得られた。しかし、高周波C−V特性(図示せず)は、アルミナ膜が薄いほどヒステリシス幅が大きくなる傾向となり、3nmの試料で85mVを示した。したがって、アルミナ膜に対するRTA処理では、MOS構造のトラップの除去が不充分であることがわかる。
【0068】
これらの結果は、不活性ガスと水素ガスとを適当に調合した雰囲気ガスで熱処理することによって、MOS構造のトラップの除去とアルミナ膜の耐圧の確保とを両立させ得る可能性を想起させる。また、不活性ガスでRTA処理を行った後、水素処理を行うなどの処理手順の工夫も考えられる。
【0069】
上記実施の形態では、最初にメタルモードで堆積するアルミナ膜の厚さを1nmとしたが、シリコン基板上にAl−Oの単分子層が形成されるのであれば、0.3nm程度と思われる1分子層の厚さだけ堆積しても、本発明の原理からして効果が得られるものと考えられる。
【0070】
Al−Oが原子スケールでみてどのように成長しているのかを知るため、希フッ酸処理した(100)面方位のシリコン基板上にECRスパッタ法でアルミナ膜を堆積し、このアルミナ膜の表面をAFMで観察した。AFM像は省略するが、表面粗さの指標となるrms値は、3nmの膜厚のアルミナ膜で0.12nm、5nmの膜厚のZrO2膜でも0.12nmであった。使用したシリコン基板そのもののrms値は、0.11nmであった。
【0071】
また、AFM像はシリコン基板とアルミナ膜、ZrO2膜との区別ができないほど類似していた。このことから、ECRスパッタ法で堆積した膜は、非常に薄い膜であっても島状成長ではなく、連続膜が成長しているものと推定できる。したがって、1nm以下の極めて薄いアルミナ膜を最初に堆積しても、基板酸化を抑制する効果が期待できる。逆に、最初のメタルモードアルミナ膜は、必要以上に厚く堆積する必要はない。
【0072】
薄いメタルモードアルミナ膜は、引き続くオキサイドモードでの堆積の初期にプラズマ酸化され、化学量論的組成の満足と欠陥の減少が生じてより完全なアルミナ膜になるため、本実施の形態により形成したアルミナ膜で、良好な(理想C−V特性に近い)高周波C−V特性が得られたものと考えられる。
【0073】
また、本実施の形態のアルミナ膜の形成では、マイクロ波電力と高周波電力を500Wとした場合について示したが、マイクロ波電力は、一例では50Wでも安定なECRプラズマが得られており、広い電力範囲でECRプラズマを生成することができる。この場合、マイクロ波電力の大小は、主にプラズマ密度とイオン密度の大小にかかわり、基板表面での酸化力の大小をもたらす。したがって、マイクロ波電力を小さくすると、酸化力が落ちる分、酸素流量の多い領域でメタルモードが出現する傾向になる。
【0074】
また、マイクロ波電力を小さくすると、基板表面の酸化をより少なくすることができる。メタルモードの出現する酸素流量範囲は、スパッタを行うための高周波電力にも依存する。高周波電力を小さくして堆積速度を小さくすると、酸素流量の少ない領域でメタルモードが出現する傾向になる。
【0075】
また、本実施の形態では、アルミナの成膜時には基板加熱を行わなかったが、これに限るものではない。シリコン基板を300℃程度に加熱してアルミナ膜を形成した場合、加熱しなかった場合よりも高周波C−V特性においてより小さなヒステリシス幅が得られる。ただし、メタルモードのみで成膜したアルミナ膜では、基板加熱しても小さなヒステリシス幅は得られなかった。
【0076】
なお、上記実施の形態では、アルミナ膜の場合について示したが、金属ターゲットを用いてこの金属の化合物薄膜を堆積する場合には、上記の効果と同様な効果が得られる。他の金属化合物例として、ジルコニウム(Zr)ターゲットを用い、酸化ジルコニウム(ZrO2)薄膜を堆積する場合を以下に示す。
図9は、酸化ジルコニウム膜の成膜特性(堆積速度と屈折率の酸素流量依存性)である。堆積条件は、アルミナ膜のときと同様であり、「Arガス流量:25sccm、酸素ガス流量:0〜8sccm、マイクロ波電力:500W、高周波電力:500W、基板加熱:無」である。
【0077】
メタルモードからオキサイドモードに変えることによる酸素流量の増加に従い、堆積速度が増加した後で急激に減少して一定値に落ち着く特性や、堆積速度が大きい酸素流量の範囲で屈折率が小さく飽和する特性は、図2のアルミナの成膜特性と良く似ている。これらのことから、反応性スパッタ法による酸化ジルコニウム膜の形成でも、メタルモード、遷移領域、および、オキサイドモードの存在がわかる。
【0078】
メタルモードとオキサイドモードを持つ成膜特性は、例えば、シリコンターゲットを用いたときの二酸化シリコンの成膜や窒化シリコン(酸素ガスの代わりに窒素ガスを使う)の成膜においても同様に生ずる。したがって、ECRスパッタ法で金属ターゲットを用いて化合物薄膜を堆積する場合、上記成膜特性は、一般的なものであると認識できる。このようなメタルモードとオキサイドモードが出現する場合には、本発明を構成することができる。
【0079】
以下、本発明による酸化ジルコニウム膜の形成について説明する。まず、(100)面方位で3〜5(Ωcm)でP形のシリコン基板を、硫酸/過酸化水素水混合溶液に浸漬し,これを純水で水洗し、次いで希フッ酸に浸漬し、これを純水で水洗する工程を2回繰り返し行い、最後にシリコン基板を乾燥させる。このシリコン基板をZrターゲットが装着されたECRスパッタ装置に装填し、以下の堆積条件でZrO2膜を堆積する。
【0080】
メタルモード;
Arガス流量:25sccm、酸素ガス流量:3sccm、マイクロ波電力:500W、高周波電力:500W、基板加熱:無
オキサイドモード;
Arガス流量:25sccm、酸素ガス流量:6sccm、マイクロ波電力:500W、高周波電力:500W、基板加熱:無
【0081】
最初に上記メタルモードの条件で1nm堆積し、続いて上記オキサイドモードの条件で2〜19nm堆積し、ZrO2膜の全膜厚が3〜20nmとなる試料を作製する。これらの試料に窒素ガスを流した急速熱処理炉中で、600℃2分のRTA処理を加えた。
つぎに、抵抗加熱型真空蒸着装置とステンシルマスクを用い、ウエハのおもて面に所定の面積のAl電極を、ウエハの裏面全面にAl電極を形成してMOSダイオードを作製する。
【0082】
以上のことにより作製した試料におけるZrO2膜に対するI−V特性を、図10に示す。膜厚が3nm以上で3Vのバイアス電圧に対し、0.2(mA/cm2)以下のリーク電流となり、微細MOSを搭載したULSIのゲートリーク電流の要求値(詳しくはSIAのホームページのテクノロジーロードマップ(ITRS)参照のこと)をクリアする値が得られる。
【0083】
図11は、上記試料におけるZrO2膜に対する高周波C−V特性である。膜厚の減少にしたがってヒステリシス幅が小さくなる傾向を示し、3〜7nmの試料では20mV以下の極めて小さな値が得られているのがわかる。なお、ZrO2膜を用いたMOS構造にRTA処理の代わりに水素処理を施すと、I−V特性における耐圧も高周波C−V特性におけるヒステリシス特性も著しく劣化する。
【0084】
現在、二酸化シリコンに代わる高誘電率ゲート絶縁膜材料として、シリコン酸窒化物、アルミナの他に、リチウム(Li)、ベリリウム(Be)、マグネシウム(M9)、カルシウム(Ca)、スカンジウム(Sc)、チタン(Ti)、ストロンチウム(Sr)、イットリウム(Y)、ジルコニウム(Zr)、ハフニウム(Hf)、および、ランタン(La)系列元素の酸化物、これらの元素のシリケート(金属、シリコン、酸素の三元化合物)、あるいは、以上の元素を含む二元合金の酸化物などが有力な候補として挙がっている。これらの材料はECRスパッタ法により、金属ターゲットと酸素ガスや窒素ガスを用いて成膜可能であり、上記アルミナの実施の形態と同様にメタルモードとオキサイドモードの出現が予想できる。したがって、これらの材料についても本発明は有効である。
【0085】
上述した実施の形態では、ECRスパッタ法で成膜する場合を示したが、一般のマグネトロンスパッタ法においてもメタルモードとオキサイドモードは存在するので、本発明を適用することができる。ただし、マグネトロンスパッタ法ではメタルモードでは透明な膜が得にくく、屈折率もエリプソメータでは測れない程大きい。すなわち、メタリックな膜が付き易い。
【0086】
しかしながら、マグネトロンスパッタ法においても、メタルモードで付ける最初の膜を薄くしておき、引き続くオキサイドモードで最初の膜を酸化または窒化できるように条件を選べばよい。このようにすれば、最初に金属を付けるよりも表面モホロジー、絶縁性、トラップ密度等においてより高品質な化合物膜が得られると同時に基板の酸化や窒化を防止することができる。表面モホロジーが改善されるのは、金属よりも絶縁物や半導体の方が、凝集しにくく、連続膜になり易い傾向があるためである。
【0087】
高品質なゲート絶縁膜が酸化法ではなく膜の堆積法で形成できれば、シリコンLSI以外の分野のトランジスタ、例えば、ディスプレイの駆動用として使われている薄膜トランジスタ(TFT)や化合物半導体基板上のMISトランジスタに対しても有効なゲート絶縁膜を提供できるものと考えられる。スパッタ法では酸化法などと比較すると、より低温で高品質な膜が形成できるため、あまり耐熱性のないガラス基板上にTFTを形成するときに好都合である。
【0088】
また、低温で堆積可能な高品質なゲート絶縁膜は、現在一般にポリシリコンが使われているTFTの半導体材料の選択に幅を広げると思われる。薄い高耐圧のゲート絶縁膜は、TFTの駆動電圧を下げること、すなわち、TFTを用いた装置の低消費電力化に貢献できる。現在、化合物半導体基板上のMISトランジスタは、良いゲート絶縁膜がないため特性が悪くほとんど使われていないが、高品質なゲート絶縁膜ができれば特性が改善され、また、ゲートリークを小さくできるので、化合物半導体基板でのより大規模なLSIの形成に道を開けるものと期待できる。
【0089】
以上の実施の形態では半導体基板が対象であったが、SOI(Silicon On Insulator)基板などの半導体層上であっても同様である。また、金属の強磁性体の層(基体)上に極めて薄い絶縁膜を堆積する場合にも本発明は有効である。金属の強磁性体は酸素プラズマや窒素プラズマで酸化や窒化が起こり、表面に絶縁層や半導体層をつくる。スピントンネル磁気抵抗効果を利用する素子では、極めて薄い絶縁膜の膜厚のコントロールが重要であるため、本願発明によって基板の酸化や窒化を抑えて高品質な絶縁膜を形成すれば、より大きな磁気抵抗効果が発現されるものと期待できる。
【0090】
【発明の効果】
以上説明したように本発明は、酸化膜などの化合物が形成されやすい基板上に、基板とは異なる基材の酸化膜や窒化膜などの化合物膜を、基板表面をほとんど化合物化せずに形成できるので、基板表面に基板を構成する材料の化合物を形成することなく、基板とは異なる材料の化合物からなる膜を、基板表面に反応性スパッタ法で形成できるというすぐれた効果が得られる。
【0091】
例えば、MOSトランジスタやMISトランジスタのゲート絶縁膜の形成、また、トンネル現象を利用する素子の極めて薄い絶縁膜の形成、あるいは、基板表面を反応性ガスで化合物化すると不都合な場合、例えば、密着力の低下を招いて剥がれなどが生ずる場合などにも、本発明は有益である。
【図面の簡単な説明】
【図1】本発明の実施の形態における薄膜形成方法を説明するための工程図である。
【図2】Alターゲットを用いて酸素ガスを添加したECRスパッタにより形成される膜の特性を示す特性図である。
【図3】ECRスパッタ法でシリコン基板上に形成したアルミナ膜の状態を断面TEMで観察した結果を示す模式図である。
【図4】本発明の実施の形態によるアルミナ膜の水素処理前のI−V特性を示す特性図である。
【図5】本発明の実施の形態によるアルミナ膜の水素処理後のI−V特性を示す特性図である。
【図6】本発明の実施の形態によるアルミナ膜の水素処理前の高周波C−V特性を示す特性図である。
【図7】本発明の実施の形態によるアルミナ膜の水素処理後の高周波C−V特性を示す特性図である。
【図8】従来のアルミナ膜(リファレンス)の水素処理後の高周波C−V特性を示す特性図である。
【図9】Zrターゲットを用いて酸素ガスを添加したECRスパッタにより形成される膜の特性を示す特性図である。
【図10】本発明の実施の形態によるZrO2膜のI−V特性を示す特性図である。
【図11】本発明の実施の形態によるZrO2膜の高周波C−V特性を示す特性図である。
【符号の説明】
101…シリコン基板、102…メタルモード膜、103…オキサイドモード膜。
Claims (1)
- 内部にターゲットが固定された密閉可能な容器内に膜形成対象の基体を載置する第1の工程と、
前記容器内を真空排気する第2の工程と、
前記容器内に希ガスからなる不活性ガス、第1の供給量とした酸素ガス、マイクロ波、及び磁場を供給して電子サイクロトロン共鳴プラズマを生成し、発散磁場により前記基体に向かうプラズマ流を形成し、前記プラズマ流を前記基体に照射する第3の工程と、
前記電子サイクロトロン共鳴プラズマと前記基体との間に配置したシリコン及び所定の金属の少なくとも1つからなるターゲットに前記プラズマ流の粒子を衝突させてスパッタ現象を起こし、前記ターゲットを構成する第1の原子と酸素とからなる第1の薄膜を前記基体の主表面に形成する第4の工程と、
前記容器内に希ガスからなる不活性ガス、第2の供給量とした酸素ガス、マイクロ波、及び磁場を供給して電子サイクロトロン共鳴プラズマを生成し、発散磁場により前記基体に向かうプラズマ流を形成し、前記プラズマ流を前記基体に照射する第5工程と、
前記電子サイクロトロン共鳴プラズマと前記基体との間に配置した前記ターゲットに前記プラズマ流の粒子を衝突させてスパッタ現象を起こし、前記ターゲットを構成する前記第1の原子と酸素とからなる第2の薄膜を前記第1の薄膜上に形成する第6の工程と
を備え、
前記第1の供給量は、零より大きく、前記不活性ガスと酸素ガスとのプラズマによる前記ターゲット表面におけるスパッタ率が、前記酸素ガスの供給量の増加と共に低下し始める量より少ない量であるスパッタがメタルモードとなる量以下であって、かつ前記第1の薄膜の光学屈折率が、前記第2の薄膜の光学屈折率と同等の値となる範囲であり、
前記第2の供給量は、前記不活性ガスと前記酸素ガスとのプラズマによる前記ターゲット表面におけるスパッタ率が、前記酸素ガスの供給量の増加と共に前記ターゲット表面に生成した化合物により低下するときの、スパッタ率の低下率が減少し始める量以上であり、かつ、前記第1の原子と酸素とからなる物質の堆積速度と前記酸素ガスの供給量との関係を示す曲線が最小曲率をもたらす酸素ガス流量よりも多い供給流量であるスパッタがオキサイドモードとなる量以上である
ことを特徴とする薄膜形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001077921A JP3593049B2 (ja) | 2001-03-19 | 2001-03-19 | 薄膜形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001077921A JP3593049B2 (ja) | 2001-03-19 | 2001-03-19 | 薄膜形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002280384A JP2002280384A (ja) | 2002-09-27 |
JP3593049B2 true JP3593049B2 (ja) | 2004-11-24 |
Family
ID=18934601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001077921A Expired - Lifetime JP3593049B2 (ja) | 2001-03-19 | 2001-03-19 | 薄膜形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3593049B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4601896B2 (ja) * | 2002-10-30 | 2010-12-22 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP3957198B2 (ja) * | 2003-03-07 | 2007-08-15 | 日本電信電話株式会社 | 薄膜形成方法 |
US7187059B2 (en) * | 2004-06-24 | 2007-03-06 | International Business Machines Corporation | Compressive SiGe <110> growth and structure of MOSFET devices |
EP2348555B9 (en) * | 2004-07-22 | 2013-05-08 | Nippon Telegraph And Telephone Corporation | Method for manufacturing a metal oxide thin film |
JP4558427B2 (ja) * | 2004-09-16 | 2010-10-06 | 株式会社アルバック | キャパシタ誘電体膜の形成方法 |
JP2007297682A (ja) * | 2006-05-01 | 2007-11-15 | Sony Corp | 酸化ジルコニウム膜及びその成膜方法、並びに反射防止膜 |
JP2008060472A (ja) * | 2006-09-01 | 2008-03-13 | Sumitomo Electric Ind Ltd | 半導体レーザ及びその製造方法 |
JP2008260977A (ja) * | 2007-04-10 | 2008-10-30 | Seiko Epson Corp | 膜形成方法 |
JP5605674B2 (ja) * | 2009-11-25 | 2014-10-15 | 株式会社アルバック | 絶縁膜の成膜方法 |
JP6480239B2 (ja) * | 2015-03-31 | 2019-03-06 | デクセリアルズ株式会社 | 多層膜構造体の製造方法 |
JP7109902B2 (ja) * | 2017-10-26 | 2022-08-01 | 株式会社ジャパンディスプレイ | 表示装置及びその製造方法 |
JP6661808B2 (ja) * | 2019-02-07 | 2020-03-11 | デクセリアルズ株式会社 | 多層膜構造体の製造方法 |
JP7128220B2 (ja) * | 2020-02-12 | 2022-08-30 | デクセリアルズ株式会社 | 多層膜構造体の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0774358A (ja) * | 1993-06-30 | 1995-03-17 | Fujitsu Ltd | ペロブスカイト系酸化膜の形成方法およびペロブスカイト系酸化膜を用いた薄膜トランジスタとその製造方法 |
JPH07172996A (ja) * | 1993-12-20 | 1995-07-11 | Matsushita Electric Ind Co Ltd | 誘電体薄膜の製造方法及びその製造装置 |
JP3430036B2 (ja) * | 1998-10-29 | 2003-07-28 | 松下電器産業株式会社 | 薄膜の形成方法及び半導体発光素子の製造方法 |
JP2002094057A (ja) * | 2000-09-20 | 2002-03-29 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2001
- 2001-03-19 JP JP2001077921A patent/JP3593049B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002280384A (ja) | 2002-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3593049B2 (ja) | 薄膜形成方法 | |
Li et al. | Gallium oxide as an insulating barrier for spin-dependent tunneling junctions | |
TWI481738B (zh) | 改善石墨烯和碳奈米管上之材料的晶核生成之方法 | |
US20100133092A1 (en) | Sputtering method and sputtering apparatus | |
JP5351140B2 (ja) | 磁気トンネル接合デバイスの製造方法 | |
JPWO2009110608A1 (ja) | 磁気抵抗素子の製造方法及び磁気抵抗素子の製造装置 | |
Chandra et al. | Structural and electrical properties of radio frequency magnetron sputtered tantalum oxide films: Influence of post-deposition annealing | |
JP2002314166A (ja) | 磁気抵抗効果素子及びその製造方法 | |
Das et al. | Evolution of microstructural and electrical properties of sputtered HfO2 ceramic thin films with RF power and substrate temperature | |
Perera et al. | Effects of post annealing on removal of defect states in silicon oxynitride films grown by oxidation of silicon substrates nitrided in inductively coupled nitrogen plasma | |
JP3571679B2 (ja) | 薄膜形成方法 | |
JP3190610B2 (ja) | 実質的に平坦な膜を形成する方法 | |
JP2005311061A (ja) | 絶縁層及びその製造方法 | |
US11682556B2 (en) | Methods of improving graphene deposition for processes using microwave surface-wave plasma on dielectric materials | |
Jin et al. | Using electron cyclotron resonance sputtering in the deposition of ultrathin Al 2 O 3 gate dielectrics | |
JP3957198B2 (ja) | 薄膜形成方法 | |
JP6006328B2 (ja) | 金属膜の酸化 | |
JP2007332397A (ja) | 導電薄膜及びその製造方法 | |
JP2000357829A (ja) | 強磁性トンネル接合素子の製造方法 | |
JP3748218B2 (ja) | Mis型半導体装置の製造方法 | |
Lee et al. | Equivalent oxide thickness reduction of interpoly dielectric using ALD-Al 2 O 3 for flash device application | |
Chandra et al. | Gold nanoparticles via alloy decomposition and their application to nonvolatile memory | |
Vinod et al. | Role of annealing temperature on charge storage characteristics of Au nanocrystals with HfO2 tunneling and blocking layers | |
Fujisaki et al. | Al 2 O 3/Si 3 N 4 stacked insulators for 0.1 μm gate metal–oxide–semiconductor transistors realized by high-density Si 3 N 4 buffer layers | |
Zhao et al. | Improvement of Electrical Characteristics and Stability in Low-Voltage Indium Oxide Thin-Film Transistors by Using Tungsten Doping |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040826 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3593049 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070903 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |