JP3190610B2 - 実質的に平坦な膜を形成する方法 - Google Patents

実質的に平坦な膜を形成する方法

Info

Publication number
JP3190610B2
JP3190610B2 JP34847797A JP34847797A JP3190610B2 JP 3190610 B2 JP3190610 B2 JP 3190610B2 JP 34847797 A JP34847797 A JP 34847797A JP 34847797 A JP34847797 A JP 34847797A JP 3190610 B2 JP3190610 B2 JP 3190610B2
Authority
JP
Japan
Prior art keywords
substrate
film
target
deposition
nbn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34847797A
Other languages
English (en)
Other versions
JPH10330937A (ja
Inventor
エル カーバー ジョージ
Original Assignee
ティアールダブリュー インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ティアールダブリュー インコーポレイテッド filed Critical ティアールダブリュー インコーポレイテッド
Publication of JPH10330937A publication Critical patent/JPH10330937A/ja
Application granted granted Critical
Publication of JP3190610B2 publication Critical patent/JP3190610B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に、実質的に
平坦な膜を形成する方法に係り、より詳細には、高性能
の超伝導集積回路（ＩＣ）の製造及びトンネル接合の製
造に使用するための酸化物フィルム及び金属フィルムの
ような非常に滑らかな実質的に平坦な膜を形成する方法
に係る。
【０００２】
【従来の技術】超伝導集積回路（ＩＣ）の製造、トンネ
ル接合の製造及びその関連用途では、酸化物フィルム及
び金属フィルムのような薄膜が使用される。このような
膜は、滑らかで平坦又は実質的に平坦な表面を有し、集
積回路における相互接続配線の信頼性を改善し、性能及
び収率を向上させ、トンネル接合におけるサブギャップ
漏洩を減少させ、膜の欠陥密度を減少させ、そしてステ
ップカバレージ（回り込み率）を改善するように形成す
ることが要望される。
【０００３】薄膜は、裸の即ち未被覆の基体上に形成さ
れてもよいし、導電性即ち被覆された基体上に形成され
てもよい。シリコンウェアのような裸の基体に薄膜を形
成する場合には、二酸化シリコン（ＳｉＯ2 ）のような
適当な誘電体物質が基体上に直接スパッタリングされ
る。スパッタ付着される二酸化シリコンは、低い温度で
付着することができ且つその欠陥密度が中規模ＩＣにと
って充分低いものであるから、超伝導ＩＣを製造するた
めの良好なレベル間誘電体物質であることが知られてい
る。しかしながら、ステップカバレージが比較的低いの
で、スパッタ付着されるＳｉＯ2 は、単独では、高い収
率の大規模ＩＣ製造プロセスに対して充分ではない。高
い周波数、即ち１３．５６ＭＨｚのＲＦ（高周波）基体
バイアスを使用し、そしてＳｉＯ2 を用いるスパッタ付
着中に基体同調を使用すると、ステップカバレージが改
善され且つ表面の粗さが減少されることが分かってい
る。しかしながら、高周波ＲＦ基体バイアス方法を使用
する場合には、基体にバイアスを発生するためにＲＦジ
ェネレータと基体との間にインピーダンス整合回路網を
使用しなければならない。インピーダンス整合回路網
は、これを同調しなければならず且つ動作が困難である
ために、使用が不便である。加えて、基体同調方法は、
整合回路網を使用して基体を同調することを含み、そし
てＲＦエネルギーで基体を付勢することを含まない。基
体同調方法は、基体を同調できる範囲が限定されるため
に、他の方法ほどの融通性を発揮せず、又、このような
方法は、同調回路網が複雑であるために不便でもある。
【０００４】導電性基体、即ち金属フィルム又は超伝導
フィルムが被覆されたシリコンウェア上に薄膜を形成す
る場合は、二酸化シリコン（ＳｉＯ2 ）のような適当な
誘電体物質を金属フィルム又は超伝導フィルムの上に付
着して、絶縁層を形成する。特に、ＳｉＯ2 をスパッタ
付着する前に基体に付着することのできる適当な金属フ
ィルムは、窒化ニオブ（ＮｂＮ）である。このＮｂＮ金
属フィルムは、トンネル接合及び複雑な超伝導ＩＣを形
成するのに重要なもので、高い超伝導遷移温度（１５Ｋ
（ケルビン）以上）及び強力な耐火性について知られて
いる。例えば、高い遷移温度の超伝導ＮｂＮフィルムを
製造する方法が、シャコール氏等の米国特許第４，７２
６，８９０号に開示されている。ＮｂＮを用いたエッジ
形状の超伝導トンネル接合を形成する方法が、ハント氏
等の米国特許第５，１００，６９４号に開示されてい
る。更に、ニオブトンネル接合を形成する方法が、Ｓ．
ハスオ著の「高速ジョセフソン集積回路技術(High-Spee
d Josephson Integrated Circuit Technology)」、ＩＥ
ＥＥトランザクションズ・オン・マグネティックス、第
２５巻、第２号、１９８９年３月、第７４０ないし７４
９ページに掲載されている。
【０００５】又、ＮｂＮフィルムは、窒化ニオブ／酸化
マグネシウム／窒化ニオブ（ＮｂＮ／ＭｇＯ／ＮｂＮ）
の薄膜三層で形成されたトンネル接合のベース電極とし
ても働くことができる。ＮｂＮ／ＭｇＯ／ＮｂＮの三層
の下に個別のＮｂＮグランドプレーンを挿入することに
より不所望な寄生回路インダクタンスを減少することが
できる。しかしながら、ＭｇＯトンネルバリア層は、厚
みが１ナノメータ程度であるので、ＮｂＮベース電極の
ある程度の表面粗さでも、装置の性能が低下する。従っ
て、厚いＮｂＮフィルム及びレベル間誘電体、例えば酸
化物フィルム、特に、スパッタ付着されたＳｉＯ2 フィ
ルムの表面の粗さにより、個別のＮｂＮグランドプレー
ンの上に高品質のＮｂＮトンネル接合を形成することは
困難である。表面の粗い厚いＮｂＮフィルムをトンネル
接合の製造に使用すると、トンネル接合の性能が不所望
に低下する。
【０００６】
【発明が解決しようとする課題】酸化物フィルム及び金
属フィルムのような薄膜を形成する既知の方法は、スパ
ッタ付着、プラズマ付着、及び化学蒸着を含む。しかし
ながら、これらの既知の方法でこのような薄膜を形成す
る基体の表面は、一般に非常に粗く、超伝導ＩＣやトン
ネル接合を形成するに充分なほど滑らかで且つ平坦では
ない。例えば、これら表面には、ナノメータ以下の（原
子的）スケールで検出できる凹凸や、ピンホールや、こ
ぶや、他の不所望な欠陥がある。従って、これら既知の
方法の１つにより粗い基体表面に薄膜を形成するときに
は、基体を覆うその薄膜の表面も、ナノメータ以下の
（原子的）スケールで粗く且つ比較的不均一である。
【０００７】非常に滑らかで平坦な又は実質的に平坦な
薄い酸化物フィルム又は金属フィルムを得るためには、
付着プロセス中に、付着された膜が付着表面の山及び谷
を埋めて、粗い付着面即ち基体表面を効果的に平坦化す
ることが必要である。これを遂行する試みにおいて、基
体にバイアスを付与してフィルム成長の特性即ち形態を
変化させる種々の既知の付着方法が提案されている。
【０００８】直流（ＤＣ）電圧バイアスのみを基体に与
えて金属フィルムを成長させる既知の方法が存在する。
しかしながら、酸化物フィルムを付着すべき基体にＤＣ
バイアスのみを付与することは、フィルムの形態を変化
させる上で有効ではない。というのは、付着が進行する
につれて酸化物フィルムに電荷が蓄積し、基体と接地点
との間にＤＣアークを発生させるからである。
【０００９】更に、上記のように、単一高周波（１３．
５６ＭＨｚ）ＲＦ付与基体バイアス又はＲＦ基体同調を
使用する既知の方法も存在する。しかしながら、このよ
うな方法は、不便な上に、基体にバイアスを発生するた
めに追加インピーダンス整合ネットワークの使用を必要
とする。
【００１０】カモシダ氏等の米国特許第４，８１６，１
２６号には、−７００Ｖ（ボルト）以上のＤＣ又はＲＦ
バイアス電圧を基体に印加して平坦な薄膜を形成する方
法が開示されている。又、Ａ．ムンタ氏等の「走査パレ
ットにおける高周波バイアスクオツの高周波マグネトロ
ンスパッタリング(Radio Frequency Magnetron Sputter
ing of Radio Frequency Biased Quartz on a Scanning
Pallet)」、Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ａ
２（２）（１９８４）、第２３７−２４０ページには、
二酸化シリコン膜を形成する方法が開示されており、こ
れは、基体同調によるか、又は０ないし−１２０ボルト
のＲＦ基体バイアスを印加することにより基体バイアス
を与えるものである。
【００１１】これら既知のプロセスは、滑らかな表面の
見掛けを有する膜を形成するが、これらの膜は、比較的
不均一で粗く、そしてナノメータ以下の（原子的）スケ
ールでピンホールやこぶのような多数の欠陥を有し、こ
れらは、ＩＣ、特に、超伝導ＩＣの製造において膜の全
体的信頼性及び性能に影響を及ぼす。
【００１２】
【課題を解決するための手段】それ故、基体上に非常に
滑らかな実質的に平坦な膜（ナノメータ以下のスケール
で）、特に、酸化物及び金属フィルムを形成するための
方法が必要とされる。本発明の方法は、基体上に酸化物
及び金属フィルムのような膜を付着し、表面の粗さを、
従来のＲＦ（１３．５６ＭＨｚ）又はＤＣ基体バイアス
スパッタ付着方法で得られる厚み以下に著しく減少する
ように適用することができる。本発明においては、酸化
物又は金属フィルムの付着中に、約１０ＫＨｚないし約
１００ＫＨｚの周波数範囲のそして最も好ましくは４０
ＫＨｚの周波数の低周波ＡＣ（交流）バイアス電圧を基
体に印加することにより、形成される膜が非常に滑らか
で且つ実質的に平坦な表面を有することが分かった。１
つの実施形態においては、本発明の方法は、酸化物フィ
ルムのような実質的に平坦な膜を基体上に直接形成し、
これら膜の表面の粗さは、約０．１ナノメータ未満であ
る。別の実施形態においては、本発明の方法は、酸化物
フィルム及び金属フィルムのような実質的に平坦な膜を
導電性即ち被覆された基体上に形成し、これら膜の表面
の粗さは、約１．０ナノメータ未満である。本発明によ
り形成される膜の表面の粗さは、既知の付着方法により
形成される他の同様の膜と比較して、表面粗さの著しい
減少を与える。
【００１３】本発明においては、スパッタ付着中に低周
波のＡＣ基体バイアスを印加することにより、基体の正
イオン衝撃と、付着した物質の再スパッタリングが生じ
る。付着率及び除去率がある範囲内にあるときには、段
上に付着される物質が滑らかになる傾向があり、そして
狭い金属線の上では、水平となって、表面を局部的に平
坦化する傾向がある。低周波バイアススパッタリングを
用いた平坦化及び表面粗さの減少は、イオン衝撃のもと
では、傾斜した特徴部の方が平らな領域よりも高い割合
で再スパッタされることによる。というのは、スパッタ
収率の角度依存性が、例えば、シリコン及び二酸化シリ
コンの場合に約６５°で最大になるからである。こぶや
ピンホールのような欠陥は平坦化され、そして膜の表面
上の理想的な位置にない他の物質は、イオン衝撃のもと
で、良質の物質を残して再放射される。
【００１４】更に、本発明では、低周波数の基体バイア
スの使用は、誘電体フィルムに対する従来のＲＦバイア
スよりも実施が簡単である。というのは、低周波数の基
体バイアスを使用する場合に、基体に対するＲＦ整合回
路網の必要性が排除されるからである。基体に対するＲ
Ｆ整合回路網の使用は、付加的な同調段階を必要とする
ので不便であり、動作が更に困難である。
【００１５】加えて、本発明の方法により形成される非
常に滑らかで実質的に平坦な膜は、トンネル接合の非常
に効率的な且つ高い収率の製造を与える。又、滑らかで
実質的に平坦な膜をトンネル接合に使用すると、トンネ
ル接合におけるサブギャップ漏洩（電流の）が増加す
る。本発明の説明上、「サブギャップ漏洩」とは、Ｎｂ
Ｎ／ＭｇＯ／ＮｂＮトンネル接合を通して流れ、３ｍＶ
（ミリボルト）において測定される電流の量を意味す
る。更に、本発明の滑らかな実質的平坦な膜は、寄生回
路インダクタンスを減少し、性能を高め、そして超伝導
ＩＣの高速動作を与えるように、ＮｂＮグランドプレー
ンに使用することができる。
【００１６】更に、本発明における低周波数基体バイア
スの使用は、垂直構造体上の再入酸化物の段を完全に排
除し、即ち、付着中に基体上に酸化物フィルム又は金属
フィルムが成長されるときに、低周波数バイアスの使用
により、基体上の再入酸化物がそれ自身に戻って、ＩＣ
の製造において不所望な亀裂や段を形成することが防止
される。例えば、ＩＣの製造において、バイアスを伴わ
ずに形成された膜上に金属が被覆され、これが亀裂又は
再入段を有するときには、金属が段領域に捕らえられそ
して金属のラインを短絡し、相互接続配線の信頼性及び
性能を低下させる。
【００１７】更に、本発明においては、低周波数バイア
スを基体に印加する状態で、固有の欠陥密度は、低周波
数バイアスでスパッタされた酸化物フィルムの場合にｃ
ｍ2当たり１未満であり、これに比して、基体バイアス
を伴わないスパッタ付着の酸化物フィルムの場合にはｃ
ｍ2 当たり約８以上である。本発明の説明上、「欠陥密
度」という用語は、回路欠陥を生じるような酸化物フィ
ルム又は金属フィルムの欠陥を意味する。
【００１８】更に、本発明の方法は、効率的で、低コス
トで且つ迅速であるという効果を有する。従って、本発
明は、超伝導ＩＣの製造、トンネル接合の形成及びそれ
らの関連用途に使用するための酸化物フィルム及び金属
フィルムのような非常に滑らかで且つ実質的に平坦な薄
膜を形成する方法を提供する。本発明の更に別の特徴及
び効果は、以下に詳細に述べる。
【００１９】本発明によれば、非常に滑らかで且つ実質
的に平坦な膜を形成する方法が開示される。この方法
は、低周波数の交流（ＡＣ）バイアス電圧を付着中に基
体に印加し、例えば、基体上に直接付着される酸化物フ
ィルムについては、表面の粗さが約０．１ナノメータ以
下の非常に滑らかで且つ実質的に平坦な膜を、そして例
えば、導電性の又は被覆された基体に付着される酸化物
及び金属フィルムについては、表面の粗さが約１．０ナ
ノメータ以下の膜を形成するように適用される。
【００２０】本発明の１つの特徴によれば、実質的に平
坦な膜を形成する方法であって、反応チャンバ内に基体
を配置し、基体と対向関係で配置したターゲット物質を
反応チャンバ内に設け、反応チャンバにガスを導入し、
このガスからプラズマを発生するに充分なエネルギーで
ターゲットに第１電力ソースを印加し、ＡＣバイアス電
圧を有する第２電力ソースを基体に印加し、このＡＣバ
イアス電圧は、約１０ＫＨｚないし約１００ＫＨｚの範
囲の周波数を有し、基体に付着するための粒子をターゲ
ットから発生させ、そして有効な量のターゲット粒子を
基体に付着して実質的に平坦な膜を基体上に形成すると
いう段階を備えた方法が提供される。
【００２１】この方法は、更に、反応チャンバ内に基体
を配置する前に、基体に金属フィルムの被覆を付着する
段階を含む。金属フィルムは、窒化ニオブ（ＮｂＮ）、
ニオブ（Ｎｂ）又は別の適当な金属で構成される。更
に、この方法は、反応チャンバ内に基体を配置する前
に、基体に超伝導フィルムを付着する段階を含む。イッ
トリウムバリウム銅酸化物（ＹＢＣＯ）のような超伝導
フィルムが使用される。更に、この方法は、超伝導集積
回路及びトンネル接合の形成に使用するための実質的に
平坦な膜をパターン化する段階を含む。
【００２２】反応チャンバ内に配置される基体は、シリ
コン、サファイア、クオツ又は別の適当な材料のような
材料を含む。好ましくは、基体は、シリコンで構成され
る。ターゲット物質は、誘電体又は金属のような物質で
構成される。好ましくは、ターゲットは、誘電体二酸化
シリコンで構成される。反応チャンバへ導入されるガス
は、アルゴン、アルゴン及び酸素の組合せ、又はアルゴ
ン及び窒素の組合せである。しかしながら、他の適当な
ガス又はガスの組合せも使用できる。ターゲットに印加
される第１電力ソースは、約１ＭＨｚないし約１００Ｍ
Ｈｚの範囲の周波数を有するＲＦジェネレータを含む。
好ましくは、ＲＦジェネレータの周波数は、１３．５６
ＭＨｚである。基体に印加される第２電力ソースは、好
ましくは約１０ＫＨｚないし約１００ＫＨｚの範囲の低
周波数ＡＣバイアス電圧を含む。更に好ましくは、この
ＡＣバイアス電圧は、約３０ＫＨｚないし約５０ＫＨｚ
の範囲であり、そして最も好ましくは、ＡＣバイアス電
圧は、４０ＫＨｚである。
【００２３】形成することのできる実質的に平坦な膜
は、表面の粗さが約１．０ナノメータ未満である。好ま
しくは、本発明のこの点については、形成される実質的
に平坦な膜は、表面の粗さが約０．１ナノメータ未満で
ある。更に、形成される実質的に平坦な膜は、酸化物フ
ィルム又は金属フィルムであるのが好ましい。しかしな
がら、選択されるターゲット物質に基づいて、他の適当
な膜も形成できる。本発明の方法は、好ましくはスパッ
タ付着によりそして好ましくは周囲温度において実施す
ることができる。
【００２４】本発明の別の特徴によれば、実質的に平坦
な膜を形成する方法であって、粗面を有する金属フィル
ムの被覆を基体上に付着し、その被覆された基体を反応
チャンバ内に配置し、基体と対向関係で配置したターゲ
ット物質を反応チャンバ内に設け、反応チャンバにガス
を導入し、このガスからプラズマを発生するに充分なエ
ネルギーでターゲットに第１電力ソースを印加し、ＡＣ
バイアス電圧を有する第２電力ソースを基体に印加し、
このＡＣバイアス電圧は、約１０ＫＨｚないし約１００
ＫＨｚの範囲の周波数を有し、被覆された基体に付着す
るための粒子をターゲットから発生させ、そして有効な
量のターゲット粒子を基体に付着して実質的に平坦な膜
を基体上に形成するという段階を備えた方法が提供され
る。
【００２５】本発明のこの特徴の方法は、超伝導集積回
路及びトンネル接合の形成に使用するための実質的に平
坦な膜をパターン化する段階を更に含む。金属フィルム
は、窒化ニオブ（ＮｂＮ）、ニオブ（Ｎｂ）又は別の適
当な金属で構成される。好ましくは、金属フィルムは、
窒化ニオブ（ＮｂＮ）で構成される。基体は、シリコ
ン、サファイア、クオツ又は別の適当な物質より成る。
好ましくは、基体は、シリコンより成る。ターゲット
は、誘電体又は金属のような物質より成る。ターゲット
物質は、誘電体二酸化シリコンであるのが好ましい。反
応チャンバに導入されるガスは、アルゴン、アルゴン及
び酸素の組合せ、又はアルゴン及び窒素の組合せであ
る。しかし、他の適当なガス又はガスの組合せを使用し
てもよい。ターゲットに印加される第１電力ソースは、
約１ＭＨｚないし約１００ＭＨｚの範囲の周波数を有す
るＲＦジェネレータを含む。好ましくは、ＲＦジェネレ
ータの周波数は、１３．５６ＭＨｚである。基体に印加
される第２電力ソースは、好ましくは、約１０ＫＨｚな
いし約１００ＫＨｚの範囲の低周波数ＡＣバイアス電圧
を含む。更に好ましくは、この低周波数ＡＣバイアス電
圧は、約３０ＫＨｚないし約５０ＫＨｚの範囲であり、
そして最も好ましくは、低周波数ＡＣバイアス電圧は、
４０ＫＨｚである。形成される実質的に平坦な膜は、表
面の粗さが約１．０ナノメータ未満であり、そして好ま
しくは、表面の粗さが約０．８ナノメータである。更
に、形成される実質的に平坦な膜は、酸化物フィルム又
は金属フィルムであるのが好ましい。しかしながら、選
択されるターゲット物質に基づいて、他の適当な膜も形
成できる。本発明のこの特徴の方法は、好ましくはスパ
ッタ付着により周囲温度又は室温において実施すること
ができる。
【００２６】
【発明の実施の形態】本発明の他の特徴及び効果は、添
付図面を参照した以下の詳細な説明及び特許請求の範囲
から明らかとなろう。本発明の好ましい実施形態の以下
の説明は、単に本発明を例示するものであって、本発明
或いはその用途又は使い方を何らこれに限定するもので
はない。本発明の好ましい実施形態を説明する前に、図
１を参照して、本発明の方法を実施するための装置の一
例を説明する。
【００２７】図１には、従来型のスパッタ付着装置１０
（ＴＲＷインクにより製造された）が示されている。こ
の装置１０は、滑らかで実質的に平坦な膜のスパッタ付
着及び形成が行われる真空反応チャンバ１２を備えてい
る。反応チャンバ１２内にはターゲット１４が配置さ
れ、このターゲットは、チャンバ１２の内部に固定され
たスパッタガン１６に取り付けられる。ターゲット１４
は、誘電体又は金属のような材料で構成される。好まし
くは、ターゲット１４は、誘電体二酸化シリコンで構成
される。本発明の実施形態に使用される好ましい二酸化
シリコンターゲット１４は、直径が１５．２ｃｍ、厚み
が６．４ｍｍそして純度が９９．９９５％である。ター
ゲット１４及びスパッタガン１６は、第１の接地シール
ド１８により部分的に取り巻かれる。第１の接地シール
ド１８は、好ましくは、金属より成り、そして反応チャ
ンバに導入されたガスから発生したプラズマ２０又はグ
ロー放電をターゲット１４付近の領域に閉じ込めると共
に、ターゲット物質とは関連しない不所望な物質のスパ
ッタリングを防止するように設計される。本発明の説明
上、「プラズマ」という用語は、同数の正及び負の電荷
より成る部分的にイオン化されたガス原子又は分子、及
びあるイオン化されない中性粒子を意味する。ターゲッ
ト１４及びスパッタガン１６は、スパッタ付着方法の間
に約２５℃の周囲温度又は室温において水冷される。
【００２８】基体２２は、基体ホルダ２４に取り付けら
れ、基体ホルダは、チャンバ１２内に配置されてその内
部に固定される。基体２２は、シリコン、サファイア、
クオツ、又は別の適当な材料で構成される。好ましく
は、基体２２は、シリコンより成る。本発明の実施形態
に使用される好ましいシリコン基体２２は、直径が７．
５ｃｍで、厚みが約０．２５ｍｍないし０．７６ｍｍの
範囲である。装置１０が動作中でありそして付着中であ
るときは、基体２２がターゲット１４と対向関係に配置
される。付着中の基体２２とターゲット１４との間の距
離は、所望の付着率に基づき、通常は、約２．５ｃｍな
いし約２５ｃｍの範囲である。基体２２とターゲット１
４との間にシャッター（図示せず）を配置し、これを開
位置又は閉位置へ調整して、付着の前に基体２２を各々
露出又は遮蔽することもできる。基体ホルダ２４は、付
着方法の間に約２５℃の周囲温度又は室温に水冷され、
その方法の間に基体２２を室温に維持する。基体ホルダ
２４は、第２の接地シールド２６に接続されそしてそれ
により部分的に取り巻かれる。第２の接地シールド２６
は、好ましくは、金属で構成され、そしてプラズマ２０
又はグロー放電を基体２２へ限定すると共に、付着した
膜を汚染することのある不所望な物質のスパッタリング
を防止するように構成される。
【００２９】反応チャンバ１２には真空ポンプ２８が取
り付けられる。この真空ポンプ２８は、最初に、チャン
バ１２を３ｘ１０-7Torr未満のバックグランド圧力にそ
して好ましくは約１ｘ１０-7Torrの圧力に排気するのに
使用される。真空ポンプ２８は、スロットルバルブ３０
を有し、これは、真空ポンプ２８のポンピング速度、ひ
いては、チャンバ１２の真空状態を制御する。又、チャ
ンバ１２には質量流量計３２も取り付けられる。この質
量流量計３２は、装置１０の動作中にチャンバ１２へ導
入されるべきガスの流量を測定する。質量流量計３２及
び圧電バルブ３４は、一定のガス圧力を維持するため
に、圧力センサ（図示せず）とのフィードバックループ
に接続される。付着中にチャンバ１２に導入されるガス
は、アルゴン、アルゴン及び酸素の組合せ、アルゴン及
び窒素の組合せ、或いは別の適当なガス又はガスの組合
せである。好ましいガスは、アルゴンである。本発明に
おいては、アルゴンの圧力は、約１ｍTorrないし約１２
ｍTorrの範囲である。アルゴンの好ましい圧力は、約
２．０ｍTorrである。
【００３０】第１の電力ソース３６は、第１の同軸ケー
ブル３８及びＲＦ整合回路網４０を経てスパッタガン１
６及びターゲット１４に電気的に接続される。装置１０
が動作中のときには、第１の電力ソース３６は、約５０
０Ｗ（ワット）の電力をスパッタガン１６に供給する。
第１の電力ソース３６からスパッタガン１６への電力
は、ターゲット１４の有効寿命にわたり一定の付着率を
維持するために約１０％ないし約２０％だけ変化させる
ことができる。第１の電力ソース３６は、好ましくは、
ＲＦ（高周波）ジェネレータである。このＲＦジェネレ
ータは、好ましくは、約１ＭＨｚないし約１００ＭＨｚ
の範囲の周波数を有する。このＲＦジェネレータは、更
に好ましくは、１３．５６ＭＨｚの周波数を有する。
【００３１】第２の電力ソース４２は、第２の同軸ケー
ブル４４を経て基体ホルダ２４及び基体２２に電気的に
接続される。第２の電力ソース４２は、約１０ＫＨｚな
いし約１００ＫＨｚの範囲の周波数を有するＡＣ（交
流）バイアス電圧電源であるのが好ましい。ＡＣバイア
ス電圧の周波数は、更に好ましくは、約３０ＫＨｚない
し約５０ＫＨｚの範囲である。ＡＣバイアス電圧の周波
数は、最も好ましくは、４０ＫＨｚである。本発明の説
明上、本発明のＡＣバイアス電圧の周波数は、１３．５
６ＭＨｚの高いＲＦ周波数に比して、スパッタ付着方法
に適用できる低い周波数であると考える。ＡＣバイアス
電圧は、基体２２、基体ホルダ２４及び第２の接地シー
ルド２６のサイズ及び機械的構成と、滑らかさ及び厚み
の均一性のような所望のフィルム特性とに基づいて選択
される。第２の電力ソース４２は、約２ｍＡないし約１
０００ｍＡの範囲の電流を放出し、好ましい電流は、基
体２２、基体ホルダ２４及び第２の接地シールド２６の
サイズ及び機械的構成に基づいて選択される。又、第２
の電力ソース４２は、直流（ＤＣ）成分も有し、これ
は、ＤＣ電圧計４６により測定され、そしてローパスフ
ィルタ４８から抽出される。ＤＣ成分は、基体２２、基
体ホルダ２４及び第２の接地シールド２６のサイズ及び
機械的構成にある程度依存する。ＤＣ成分は、約−６５
Ｖないし約−９０Ｖの範囲の電圧を有する。好ましいＤ
Ｃ電圧は、約−７５Ｖないし約−８０Ｖの範囲である。
ＡＣバイアス電圧は、ＤＣ電圧を約−７５Ｖないし約−
８０Ｖの範囲に維持するように調整できる。ＤＣ成分
は、形成されるフィルムの最適な表面平滑さ及び均一性
を得るように監視される。
【００３２】本発明の第１の実施形態は、裸の即ち未被
覆のシリコン基体に形成される滑らかな実質的に平坦の
膜に向けられる。本発明の方法の第１の実施形態が、図
１の装置１０を用いて実施されるときには、基体２２が
先ず基体ホルダ２４に取り付けられ、そしてターゲット
１４と対向関係で反応チャンバ１２に配置される。基体
２２は、シリコン、サファイア、クオツ又は別の適当な
材料より成る。好ましくは、基体２２は、シリコンより
成る。ターゲット１４は、誘電体又は金属のような材料
より成る。好ましくは、ターゲット１４は、誘電体二酸
化シリコン（ＳｉＯ2 ）より成る。二酸化シリコンは、
低い温度（室温）で付着できそして低い欠陥密度を有す
るので、超伝導ＩＣを製造するための良好なレベル間誘
電体物質である。
【００３３】好ましくはシリコンより成る基体２２が基
体ホルダ２４に取り付けられそしてチャンバ１２がシー
ルされると、チャンバ１２は、真空ポンプ２８により、
３ｘ１０-7Torr未満の範囲の圧力へと排気され、そして
好ましくは約１ｘ１０-7Torrの圧力へと排気される。チ
ャンバ１２が排気された後に、チャンバ１２には質量流
量計３２及び圧電バルブ３４を経て適当なガスが導入さ
れる。本発明に使用されるガスは、アルゴン、アルゴン
及び酸素の混合物、アルゴン及び窒素の混合物又は別の
適当なガス或いはガスの組合せである。好ましいガス
は、アルゴンである。圧電バルブ３４及び圧力センサ
（図示せず）は、チャンバ１２のガスを適当な圧力に維
持する。この方法にアルゴンガスが使用されるときに
は、圧力は、約１ｍTorrないし約１５ｍTorrの範囲であ
り、そして好ましくは、約２．０ｍTorrである。
【００３４】圧電バルブ３４によりチャンバ１２にガス
が導入された後に、第１の電力ソース３６がオンにさ
れ、そしてスパッタガン１６及びターゲット１４に電力
が電気的に供給される。第１の電力ソース３６は、約５
００Ｗの電力をスパッタガン１６に供給し、この電力ソ
ースは、好ましくは、ＲＦ電圧ジェネレータである。こ
のＲＦジェネレータは、好ましくは、約１ＭＨｚないし
約１００ＭＨｚの範囲の周波数を有する。このＲＦジェ
ネレータは、更に好ましくは、１３．５６ＭＨｚの周波
数を有する。スパッタガン１６が充分なエネルギーレベ
ルに付勢されたときに、アルゴンガスからのプラズマ２
０又はグロー放電がターゲット１４と基体２２との間に
発生される。
【００３５】ＲＦジェネレータを始動しそしてプラズマ
２０を発生する約１分以内に、第２の電力ソース４２が
オンにされる。この第２の電力ソース４２は、約１０Ｋ
Ｈｚないし約１００ＫＨｚの範囲の周波数を有するＡＣ
バイアス電圧電源であるのが好ましい。この周波数は、
更に好ましくは、約３０ＫＨｚないし約５０ＫＨｚの範
囲である。この周波数は、最も好ましくは４０ＫＨｚで
ある。第２の電力ソース４２により放電される電流は、
約２ｍＡないし約１０００ｍＡの範囲であり、そして好
ましい電流は、基体２２、基体ホルダ２４及び第２の接
地シールド２６のサイズ及び機械的構成に基づいて選択
される。第２の電力ソース４２は、約−６５Ｖないし約
−９０Ｖの範囲の電圧を有するＤＣ成分も含む。好まし
いＤＣ電圧は、約−７５Ｖないし約−８０Ｖの範囲であ
る。
【００３６】二酸化シリコンターゲットからの二酸化シ
リコン粒子は、シリコン基体の表面へのターゲット物質
のイオン衝撃により付着される。スパッタ付着中に低周
波バイアス電圧をシリコン基体に印加したときには、あ
る付着物質の再放射に対する基体のイオン衝撃が生じ
て、基体に付着した粒子の幾つかが再スパッタされる。
付着に対する基体表面の物質の再スパッタ率及び除去率
は、基体バイアスの増加関数である。付着及び除去率が
ある範囲内にあるときは、段上に付着される物質が滑ら
かな傾向となり、そして狭い金属の線上では、水平の傾
向となり、表面を局部的に平坦化する。バイアススパッ
タリングを用いて平坦化しそして表面粗さを減少するこ
とは、イオン衝撃のもとでは、例えば、シリコン及び二
酸化シリコンの場合に約６５°で最大であるスパッタ収
率の角度依存性のために、傾斜した特徴部の方が平らな
領域よりも高い率でスパッタリングされることによるも
のである。本発明の説明上、「スパッタ収率」という用
語は、入射イオン当たりにターゲット又は基体から放射
される原子又は分子の数を意味する。こぶ及びピンホー
ルのような欠陥は平坦化され、そしてフィルムの表面上
の理想的な位置にない他の物質は、イオン衝撃のもとで
再放射され、良質の物質が残される。
【００３７】スパッタリングプロセス中に、二酸化シリ
コン又は別の選択されたターゲット物質の粒子が、ター
ゲットから放射され、そして所望の酸化物フィルムの厚
みに基づいて充分な時間中に基体の表面に付着される。
基体バイアスを印加した状態では、二酸化シリコンが再
スパッタされて、基体の表面の山を埋め、基体を実質的
に平坦化し、基体上に付着した酸化物フィルムを形成す
る。
【００３８】有効量のターゲット粒子が基体２２に付着
されそして所望の厚みの膜が形成されると、第１の電力
ソース３６及び第２の電力ソース４２が同時にオフにさ
れ、そしてアルゴンガスがチャンバからポンプ放出され
る。本発明の説明上、「有効量のターゲット粒子」とい
う用語は、付着中に、基体の表面又は被覆基体の表面を
有効に平坦化及び平滑化する量を意味する。次いで、形
成された膜が付着した基体２２がチャンバ１２から取り
出される。その後、形成された膜は、リソグラフィー、
エッチング又は別の同様のプロセスによりパターン化さ
れ、超伝導ＩＣの製造及びトンネル接合の形成の準備が
できる。
【００３９】典型的に、この実施形態で作られるフィル
ム積層体は、約０．２５ｍｍないし約０．７６ｍｍの範
囲の厚みを有する基体（シリコン）と、このシリコン基
体上に付着され約６０ｎｍないし約１０００ｎｍの厚み
を有する二酸化シリコンフィルムとを備えている。付着
時間は、通常、迅速であって、所望のフィルム厚みに依
存する。例えば、約１００ｎｍの所望厚みをもつフィル
ムを図１の装置で形成するためには、付着時間が約１０
分である。
【００４０】本発明のこの実施形態では、基体に印加さ
れる低周波のＡＣバイアスの使用により、酸化物フィル
ムのような膜が基体上に直接形成され、この酸化物フィ
ルムは、原子力顕微鏡（ＡＦＭ）で測定して約０．１ｎ
ｍ（ｒｍｓ）（ナノメータ・実効値）以下の表面粗さを
もつことが分かった。
【００４１】本発明の更に別の実施形態は、反応チャン
バ１２に基体２２を配置する段階の前に、基体２２に金
属フィルム又は超伝導フィルムを被覆する段階を含み、
次いで、上記した方法を用いて、滑らかな実質的に平坦
なフィルムを形成することを含む。使用することのでき
る好ましい金属フィルムは、窒化ニオブ、ニオブ又は他
の適当な金属を含む。使用することのできる好ましい超
伝導フィルムは、イットリウムバリウム銅酸化物、又は
他の適当な超伝導フィルムを含む。基体に印加される低
周波のＡＣバイアスを使用すると、導電性基体又は被覆
された基体上に酸化物フィルム又は金属フィルムのよう
な実質的に平坦な膜が形成され、その表面粗さが原子力
顕微鏡（ＡＦＭ）で測定して１．０ｎｍ（ｒｍｓ）未満
であることが分かった。
【００４２】粗い又は実質的に粗い表面を有する金属フ
ィルムが基体２２上に最初に付着されて、基体２２上に
グランドプレーンを形成するような本発明の別の実施形
態が与えられる。金属フィルムは、窒化ニオブ（Ｎｂ
Ｎ）、ニオブ（Ｎｂ）、又は別の適当な金属のような材
料より成る。好ましくは、金属フィルムは、窒化ニオブ
（ＮｂＮ）より成る。基体は、シリコン、サファイア、
クオツ、又は別の適当な基体材料より成る。金属フィル
ム、好ましくはＮｂＮは、従来型のスパッタ付着マシン
（図示せず）において基体２２、好ましくはシリコンに
付着される。典型的に、基体に付着される金属フィルム
の厚みは、約１００ｎｍないし約１０００ｎｍの範囲で
ある。好ましくは、金属フィルムは、約３００ｎｍない
し約５００ｎｍの範囲である。金属フィルムを基体に付
着するのに要する時間周期は、使用する付着マシンの形
式及び所望のフィルム厚みに依存するが、典型的な付着
時間は、約１時間である。
【００４３】基体上に所望厚みの金属フィルムが得られ
そして導電性の即ち被覆された基体が形成されると、そ
の被覆された基体が付着マシンから取り出され、そして
図１に示すような別のスパッタ付着マシンへ移される。
被覆された基体は、反応チャンバ１２内で、ターゲット
１４と対向関係で基体ホルダ２４に取り付けられる。好
ましくは、ターゲット１４は、二酸化シリコンより成る
が、別の適当な誘電体又は金属が使用されてもよい。圧
力及び温度は、第１の実施形態について述べたのと同様
に、適宜調整される。質量流量計３２及び圧電バルブ３
４を経てチャンバにガス、好ましくは、アルゴンが導入
される。
【００４４】チャンバにガスが導入された後に、第１の
電力ソース３６、好ましくは、ＲＦジェネレータがオン
にされ、そしてスパッタガン１６に約５００Ｗの電力が
供給される。ガスからのプラズマ２０がターゲット１４
と基体２２との間に最初に発生され、次いで、第２の電
力ソース４２がオンにされる。第２の電力ソース４２
は、好ましくは、約１０ＫＨｚないし約１００ＫＨｚの
範囲の周波数をもつＡＣバイアス電圧電源である。更に
好ましくは、この周波数は、約３０ＫＨｚないし約５０
ＫＨｚの範囲である。最も好ましくは、この周波数は４
０ＫＨｚである。第１の電力ソース３６は、第１の実施
形態について上記したのと同様にＲＦ電力を供給し、そ
して本発明の第１の実施形態について上記したのと同様
にＤＣ電圧を与えてもよい。
【００４５】低周波バイアスは、フィルムの特性又は形
態を変更するために基体に印加される。基体がバイアス
されると、二酸化シリコン又は別の選択されたターゲッ
ト物質の粒子が、基体に被覆された金属フィルムにスパ
ッタ及び再スパッタされる。フィルムの付着及び成長の
間に、二酸化シリコン粒子が、粗い金属フィルムの表面
に存在する凹凸部を埋めて、金属フィルムの粗面を実質
的に平坦化する。所望のフィルム厚みに基づき有効量の
ターゲット粒子が充分な時間中に基体に付着されると、
第１及び第２の電力ソースが同時にオフにされ、そして
アルゴンがチャンバからポンプ放出される。
【００４６】形成されたフィルムが付着した基体が、次
いで、チャンバから取り出される。その後、形成された
フィルムは、リソグラフィー、エッチング又は別の同様
のプロセスによりパターン化され、超伝導ＩＣの製造及
びトンネル接合の製造の準備ができる。
【００４７】二酸化シリコンをターゲット物質として使
用する本発明のこの実施形態では、形成されるフィルム
は、被覆された基体上の酸化物フィルムである。低周波
の基体バイアスは、ＮｂＮフィルム自体の基礎的な表面
トポロジー又はマイクロ構造を平坦化し、そして絶縁酸
化物表面にナノメータ以下の（原子的）スケールの表面
粗さを与える。形成された酸化物フィルムは、表面粗さ
が原子力顕微鏡（ＡＦＭ）で測定して約１．０ｎｍ（ｒ
ｍｓ）以下である。好ましくは、表面粗さは、約０．８
ｎｍである。又、本発明は、選択されたターゲット物質
に基づき、裸の基体又は被覆された基体に金属フィルム
を形成することもできる。
【００４８】一般に、付着の後に得られるこの実施形態
のフィルム積層体は、約０．２５ｍｍないし約０．７６
ｍｍの範囲の厚みを有する基体（シリコン）と、この基
体上に付着された約１００ｎｍないし約１０００ｎｍの
範囲の厚みを有する金属フィルム層、即ちＮｂＮと、こ
の金属フィルム層の上に付着された約６０ｎｍないし約
１０００ｎｍの範囲の厚みを有する酸化物フィルム層、
即ち二酸化シリコンとを備えている。本発明の方法で
は、図１の装置１０を使用して、約１５０ｎｍの所望の
酸化物厚みを有する酸化物フィルムを形成するために、
付着時間は、約１５分である。
【００４９】ＮｂＮ超伝導ＩＣ技術に関連して、低周波
バイアスでスパッタされるＳｉＯ2を使用して、ＮｂＮ
グランドプレーン層の表面が平坦化及び平滑化され、Ｎ
ｂＮ／ＭｇＯ／ＮｂＮトンネル接合を製造する準備がで
きる。約１０００Ａ／ｃｍ2（Ａｍｐｓ／ｃｍ2 ）ない
し約５０００Ａ／ｃｍ2 の範囲の高電流密度のトンネル
接合が、ＮｂＮグランドプレーンの上に１０００ｎｍ厚
みまで形成され、これは、低いサブギャップ漏洩（Ｖ
ｍ：１０Ｋにおいてほぼ１５ｍＶに等しい）と、高いサ
ムギャップ電圧（Ｖｇａｐ：１０Ｋにおいて４．４ｍ
Ｖ）とを示す。
【００５０】図２及び３を参照し、基体バイアスを伴わ
ない二酸化シリコン（ＳｉＯ2 ）のステップカバレージ
（回り込み率）（図２）と、低周波基体バイアスを伴う
二酸化シリコン（ＳｉＯ2 ）のステップカバレージ（図
３）とを比較する。特に、図２は、基体バイアスを伴わ
ない金属段差に対するＳｉＯ2 のステップカバレージを
示す走査電子顕微鏡（ＳＥＭ）の写真である。図２は、
ＳｉＯ2 がそれ自身において後退（再入）しそして金属
線エッジを露出するか又は充分に保護し得ない線エッジ
における先鋭な亀裂領域８０を示している。図２の形成
されたフィルムでは、超伝導ＩＣの製造において、この
ように形成されたフィルムの上面に金属が被覆されたと
きに、金属が亀裂領域８０に捕らえられて、金属線を短
絡させ、ＩＣの性能及び信頼性を低下させる。
【００５１】図３においては、走査電子顕微鏡（ＳＥ
Ｍ）により撮影された写真は、本発明の方法により低周
波の基体バイアスを印加した場合の金属段差に対するＳ
ｉＯ2ステップカバレージを示す。低周波基体バイアス
の使用は、図２に示す亀裂領域８０のような不所望な亀
裂の形成を防止するように段差エッジ８２の傾斜角度を
制御する。図３に示したバイアススパッタされた基体
は、再入酸化物段差を排除し、即ち亀裂領域８０が排除
される。これにより、酸化物の質が改善されると共に、
欠陥密度が低下される。更に、トンネル接合及び超伝導
ＩＣの製造においては、酸化物段差上の隣接する金属線
間の短絡を排除することにより収率が改善される。
【００５２】図４及び５を参照し、非バイアスの厚い窒
化ニオブ（ＮｂＮ）グランドプレーンフィルムと、その
厚いＮｂＮグランドプレーンフィルム上のバイアススパ
ッタされたＳｉＯ2 との比較を行う。より詳細には、図
４は、従来のスパッタ付着されたＮｂＮフィルムを示す
原子力顕微鏡（ＡＦＭ）の写真である。ＡＦＭ走査の寸
法は、次のものを示す。即ち、Ｘ軸＝０．５マイクロメ
ータ／目盛；Ｙ軸＝０．５マイクロメータ／目盛；及び
Ｚ軸＝１５ナノメータ／目盛。ＡＦＭ走査は、微粒子の
柱状構造と、厚いＮｂＮフィルムの典型である山及び谷
を示す。表面の粗さは、約４．２ｎｍ（ｒｍｓ）（ナノ
メータ・実効値）において測定される。山−谷の粗さ
は、約１５ｎｍないし約２０ｎｍと測定される。図４に
示すＮｂＮグランドプレーンフィルムの表面は、トンネ
ル接合の形成には望ましくない。
【００５３】図５は、本発明の方法により厚いＮｂＮグ
ランドプレーン上に付着された低周波バイアススパッタ
されたＳｉＯ2 層を示す原子力顕微鏡（ＡＦＭ）の写真
であり、これは、例１において更に詳細に示す。ＡＦＭ
の寸法は、次のものを含む。即ち、Ｘ軸＝０．５マイク
ロメータ／目盛；Ｙ軸＝０．５マイクロメータ／目盛；
及びＺ軸＝１５ナノメータ／目盛。フィルム積層体は、
ほぼ２００ｎｍのＳｉＯ2 層と、５００ｎｍのＮｂＮ層
と、バルクシリコン基体とを含む。図５は、図４に示す
厚いＮｂＮフィルムの柱状特徴の高さの迅速な空間変化
が著しく減少されたことを示す。低周波バイアススパッ
タされたＳｉＯ2 は、その下の表面トポロジーを効果的
に平滑化及び平坦化し、そしてそれにより得られるＳｉ
Ｏ2 の表面粗さは約０．８ｎｍ（ｒｍｓ）（ナノメータ
・実効値）において測定される。図５に示す滑らかな実
質的に平坦な酸化物フィルムは、ＮｂＮグランドプレー
ン上にＮｂＮ／ＭｇＯ／ＮｂＮトンネル接合を形成する
のに望ましく使用される。
【００５４】例１ この例では、図１に示す装置は、窒化ニオブ（ＮｂＮ）
金属層が被覆された基体のスパッタ付着に使用された。
先ず、窒化ニオブ（ＮｂＮ）金属フィルムが、従来のス
パッタ付着マシンにおいて、直径が約７５ｍｍそして厚
みが約０．５ｍｍのシリコンウェハにスパッタ付着され
た。使用したＮｂＮフィルムは、１５．４Ｋ（ケルビ
ン）のＴｃ（遷移温度）を有する多結晶超伝導フィルム
であった。
【００５５】被覆されたシリコン基体は、５００ｎｍの
ＮｂＮ層厚みであった。ＮｂＮ層の粗さは、原子力顕微
鏡で測定して約４．２ｎｍ（ｒｍｓ）であった。ＮｂＮ
フィルムの山−谷の粗さは、原子力顕微鏡で測定して約
１５ｎｍないし２０ｎｍであった。
【００５６】基体にＮｂＮフィルム層を被覆した後に、
その被覆された基体は、図１の装置１０の反応チャンバ
内で基体ホルダに取り付けられた。基体は、二酸化シリ
コンターゲットから約１７．８ｃｍに配置した。二酸化
シリコンターゲットは、直径が１５．２ｃｍで、厚みが
６．４ｍｍで、純度が９９．９９５％であった。アルゴ
ンを２．０ｍTorrの圧力で反応チャンバに導入した。１
３．５６ＭＨｚの周波数をもつＲＦジェネレータをオン
にし、５００ＷのＲＦ電力をスパッタガン及びターゲッ
トに供給し、アルゴンプラズマ又はグロー放電を発生し
た。４０ＫＨｚの周波数をもつＡＣ基体バイアス電源を
オンにし、２０Ｗの電力を基体に供給した。基体ホルダ
と接地シールドとの間に約−８０ＶのＤＣ自己バイアス
が発生された。
【００５７】被覆された基体は、二酸化シリコンの分子
を約０．１６ｎｍ／秒の付着率で約２５℃において約２
０分間スパッタリングした。充分なスパッタ付着の後
に、付着された酸化物フィルムをもつ基体をチャンバか
ら取り出した。図５に示すように、得られるフィルム積
層体は、２００ｎｍのＳｉＯ2 層と、５００ｎｍのＮｂ
Ｎ層と、シリコン基体とを含む。ＳｉＯ2 層の表面粗さ
は、原子力顕微鏡で測定して約０．８ｎｍ（ｒｍｓ）で
あった。フィルム厚みは、７５ｍｍ直径のシリコン基体
にわたり不均一性が２％未満であった。
【００５８】低周波バイアススパッタされるＳｉＯ
2 は、その下のＮｂＮフィルムの表面トポロジー及びマ
イクロ構造を効果的に平滑化し且つ実質的に平坦化する
と共に、厚いＮｂＮフィルムの柱状特徴部の高さの急激
な空間的変動を著しく減少した。
【００５９】以上の説明は、本発明の実施形態を単に例
示するものに過ぎない。当業者であれば、特許請求の範
囲に記載された本発明の精神及び範囲から逸脱せずに、
上記説明に種々の変更や修正がなされ得ることが容易に
明らかであろう。
【図面の簡単な説明】
【図１】本発明の方法を実施する装置の概略図である。
【図２】走査電子顕微鏡（ＳＥＭ）により撮影された写
真で、基体バイアスを伴わない場合の金属段差の上の二
酸化シリコン（ＳｉＯ2 ）のステップカバレージを示す
図である。
【図３】走査電子顕微鏡（ＳＥＭ）により撮影された写
真で、本発明の方法により基体バイアスを伴う場合の金
属段差上の二酸化シリコン（ＳｉＯ2 ）のステップカバ
レージを示す図である。
【図４】原子力顕微鏡（ＡＦＭ）により撮影された写真
で、約４．２ナノメータの表面粗さを有する従来のスパ
ッタ付着された窒化ニオブ（ＮｂＮ）フィルムを示す図
である。
【図５】原子力顕微鏡（ＡＦＭ）により撮影された写真
で、本発明の方法により窒化ニオブ（ＮｂＮ）フィルム
に付着された低周波バイアススパッタされた二酸化シリ
コン（ＳｉＯ2 ）層を示し、このＳｉＯ2 フィルムの表
面粗さが約０．８ナノメータであるところを示す図であ
る。
【符号の説明】
１０ スパッタ付着装置 １２ 真空反応チャンバ １４ ターゲット １６ スパッタガン １８ 第１接地シールド ２０ プラズマ ２２ 基体 ２４ 基体ホルダ ２６ 第２接地シールド ２８ 真空ポンプ ３２ 質量流量計 ３４ 圧電バルブ ３６ 第１の電力ソース ４０ ＲＦ整合回路網 ４２ 第２の電力ソース
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−354867（ＪＰ，Ａ) 特開 昭63−34923（ＪＰ，Ａ) 特開 昭63−157862（ＪＰ，Ａ) 特開 平３−11642（ＪＰ，Ａ) 特開 昭63−205975（ＪＰ，Ａ) 特開 平８−204244（ＪＰ，Ａ) 特開 平８−83933（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) C23C 14/00 - 14/58 H01L 21/203 H01L 39/24 ZAA

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 粗い表面を有する金属フィルムの被覆を
    基体に付着させ、 上記被覆された基体を反応チャンバ内に 配置し、上記 基体と対向関係に配置したターゲット物質を反応チ
    ャンバ内に設け、上記 反応チャンバにガスを導入し、 上記ガスからプラズマを発生するに充分なエネルギーで
    ターゲットに第１電力ソースを印加し、約１０ＫＨｚないし約１００ＫＨｚの範囲の周波数の Ａ
    Ｃバイアス電圧を有する第２電力ソースを基体に印加
    し、上記被覆された 基体に付着させるための粒子をターゲッ
    トから発生させ、そして有効量のターゲット粒子を上記
    被覆された基体に付着させて有効量のターゲット粒子を
    再スパッタし、約１.０ナノメータ未満の表面粗さを有
    する実質的に平坦な膜を基体に形成するという段階を備
    えたことを特徴とする実質的に平坦な膜を形成する方
    法。
  2. 【請求項２】 金属フィルムの被覆を付着させる上記段
    階は、窒化ニオブ及びニオブより成るグループから選択
    された物質を付着させることを含む請求項１に記載の方
    法。
  3. 【請求項３】 基体を配置する段階の前に、基体に超伝
    導フィルムの被覆を付着させる段階を更に備えた請求項
    １に記載の方法。
  4. 【請求項４】 基体を配置する上記段階は、シリコン、
    サファイア及びクオツより成るグループから選択された
    物質を配置することを含む請求項１に記載の方法。
  5. 【請求項５】 ガスを導入する上記段階は、アルゴン、
    アルゴン及び酸素の組合せ、そしてアルゴン及び窒素の
    組合せより成るグループから選択されたガスを導入する
    ことを含む請求項１に記載の方法。
  6. 【請求項６】 ターゲット粒子を基体に付着させる上記
    段階は、実質的に平坦な酸化物フィルムを形成すること
    を含む請求項１に記載の方法。
  7. 【請求項７】 粒子を基体に付着させる上記段階は、ス
    パッタ付着による付着を含む請求項１に記載の方法。
JP34847797A 1996-12-04 1997-12-03 実質的に平坦な膜を形成する方法 Expired - Fee Related JP3190610B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US76062596A 1996-12-04 1996-12-04
US08/760625 1996-12-04

Publications (2)

Publication Number Publication Date
JPH10330937A JPH10330937A (ja) 1998-12-15
JP3190610B2 true JP3190610B2 (ja) 2001-07-23

Family

ID=25059677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34847797A Expired - Fee Related JP3190610B2 (ja) 1996-12-04 1997-12-03 実質的に平坦な膜を形成する方法

Country Status (2)

Country Link
US (1) US20050267000A1 (ja)
JP (1) JP3190610B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI314099B (en) * 2001-02-28 2009-09-01 Ppg Ind Ohio Inc Photo-induced hydrophilic article and method of making same
JP3844755B2 (ja) 2003-08-27 2006-11-15 Ｔｄｋ株式会社 磁気記録媒体の製造方法
JP3686067B2 (ja) 2003-10-28 2005-08-24 Ｔｄｋ株式会社 磁気記録媒体の製造方法
JP4484240B2 (ja) * 2003-11-19 2010-06-16 Ｈｏｙａ株式会社 液晶表示パネル用防塵基板及び液晶表示パネル
JP2008540070A (ja) * 2005-04-29 2008-11-20 ユニバーシティー オブ ロチェスター 超薄多孔質ナノスケール膜、その製造方法および使用
US7615385B2 (en) 2006-09-20 2009-11-10 Hypres, Inc Double-masking technique for increasing fabrication yield in superconducting electronics
JP2009007636A (ja) * 2007-06-28 2009-01-15 Sony Corp 低屈折率膜及びその成膜方法、並びに反射防止膜
JP5469893B2 (ja) * 2009-03-26 2014-04-16 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
TWI403413B (zh) * 2009-04-27 2013-08-01 Univ Tatung 親疏水性可轉換複合膜及其製備方法
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
CN116377407B (zh) * 2023-04-03 2023-08-29 之江实验室 一种低应力NbN超导薄膜及其制备方法和应用

Also Published As

Publication number Publication date
US20050267000A1 (en) 2005-12-01
JPH10330937A (ja) 1998-12-15

Similar Documents

Publication Publication Date Title
US20050267000A1 (en) Method for producing substantially planar films
US5439574A (en) Method for successive formation of thin films
US6059872A (en) Smooth titanium nitride films having low resistivity
US6709553B2 (en) Multiple-step sputter deposition
JPH09106899A (ja) プラズマｃｖｄ装置及び方法並びにドライエッチング装置及び方法
JPH09501612A (ja) 選択的プラズマ成長
JP2002505804A (ja) 高アスペクト比を持つ珪素半導体デバイス接点を金属化する方法及び装置
JP4344019B2 (ja) イオン化スパッタ方法
CN112376024B (zh) 一种氧化物薄膜的制备方法
JPH0697660B2 (ja) 薄膜形成方法
JP2002540548A (ja) 反応性イオンビームエッチング方法及び当該方法を使用して製造された薄膜ヘッド
JP2002534807A (ja) フィーチャ表面カバレッジの改善を促進する銅シード層の堆積方法
JP3189780B2 (ja) 半導体装置の製造装置及びその製造方法
Parsons et al. Sputter deposition processes
JP3593049B2 (ja) 薄膜形成方法
JP2641725B2 (ja) 基板バイアス方式のスパッタリング方法及びその装置
JP2001140066A (ja) 薄膜形成方法及び形成装置
Day et al. Low energy ion etching of aluminum oxide films and native aluminum oxide
JP3441746B2 (ja) バイアススパッタ方法およびその装置
JP4167749B2 (ja) スパッタリング方法及びスパッタリング装置
JPH1180965A (ja) 薄膜作成方法及び薄膜作成装置並びにプラズマ処理装置
JPH1192968A (ja) ドライエッチング装置とプラズマ化学的気相堆積装置
JP3273827B2 (ja) 半導体装置およびその製造方法
Iosad et al. Characterization of the fabrication process of Nb/Al–AlNx/Nb tunnel junctions with low RnA values up to 1 Ω μm2
JP3986631B2 (ja) 薄膜作成方法及び薄膜作成装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees