JP2641725B2

JP2641725B2 - 基板バイアス方式のスパッタリング方法及びその装置

Info

Publication number: JP2641725B2
Application number: JP63017041A
Authority: JP
Inventors: 英昭島村; 正雄坂田; 秀小林; 雄二米岡; 常彰亀井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-01-29
Filing date: 1988-01-29
Publication date: 1997-08-20
Anticipated expiration: 2012-08-20
Also published as: JPH01195273A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は下地の形状上に付き廻り性良く被膜を形成す
ることのできる基板バイアス印加方式のスパッタリング
方法及びその装置に関するものである。

〔従来の技術〕

スパッタリング法は近年マイクロエレクトロニクス用
部品に用いる金属薄膜や誘電体薄膜等の作成に広く用い
られている。詳しくは例えば「薄膜作成の基礎」（麻蒔
立男著：日刊工業新聞社、1984）、「スパッタリング現
象」（金原あきら著：東京大学出版1987）を参照された
い。さてスパッタリング法には当然の事ながら種々の形
態がある。本発明はその中でもバイアススパッタリング
法に関わるものであり、バイアススパッタリング法につ
いての背景についてまず説明する。

第２図はバイアススパッタリング法の基本概念につい
て説明する図である。真空容器201の中にスパッタ電極2
02、基板電極203、基板電極203に載置されたその上に被
膜を形成する基板204がある。真空容器201は適当なる真
空排気手段（図示せず）によって高真空にまで（10^-7〜
10^-8トール）排気した後、適当なるガス導入手段（図示
せず）によってスパッタリングガスを導入し、数ミリト
ールの圧力に維持される。スパッタリングガスには通常
はアルゴンなどの稀ガスを用いる。

スパッタ電極202は電気的に付勢される。即ちスパッ
タ電極202の前面に取り付けられたスパッタリングター
ゲット205の表面が負の高圧電位となるように、スパッ
タ電極に直流高電圧電源206または高周波電源（図示せ
ず）を接続する。スパッタリングターゲット205は一般
には基板上に形成する被膜材料で構成しておく。金属膜
を形成する場合には一般には直流電源を用いる。

スパッタ電極202に高電圧が印加されるとスパッタリ
ングターゲット205から放電が起こり、スパッタリング
ターゲット205の前面にプラズマ208が発生する。このプ
ラズマ中のスパッタガスイオン、即ち通常の場合であれ
ばアルゴンイオンがスパッタリングターゲット205の負
の高圧電位に引かれて加速され、スパッタリングターゲ
ット205を衝撃する。このためにスパッタリングターゲ
ット205からそれを構成する材料が叩き出され、これが
基板204上に堆積する。

基板電極203には基板バイアス電源207が接続されてい
る。基板電極203と基板バイアス電源207との目的は基板
表面に概略負の電位を与えることである。スパッタ電源
同様被膜材料が金属材料であれば直流電源をバイアス電
源207には直流電源を用い、被膜材料が絶縁材料である
場合には高周波電源が用いるといった使い分けを行うこ
とが可能であるが、総じて両方の材料に使用できる高周
波電源を用いることが多い。

さてこのバイアス電位を基板に付与することの目的に
ついて次に説明する。以下それを箇条書きにすると、 1. 被膜中の不純ガスの成膜中における除去 2. 被膜の性質の制御、即ち硬度、結晶性の改善など。

3. 被膜の下地との密着性の改善 4. 被膜の下地形状上への付き廻り性の改善などが挙げられる。バイアス電位を付与することの効果
については実用上の技術としては盛んに利用されている
が、その効果が材料や装置条件などによって複雑にこと
なるために、上記した利用目的は必ずしもが一般的な条
件について広く当てはまるものではない。

以下には本発明の目的の一つである被膜の下地形状上
への付き廻り性の改善について従来技術を説明する。

近年LSI（大規模集積回路）は益々微細化が進み、こ
れに対応してチップ内の配線を微細化するために配線膜
を絶縁膜を挾んで交互に積み重ねた、多層配線構造をと
るようになった。このような多層配線構造を工業的に生
産する際の主だった問題点の１つに、上記した絶縁層を
介しての配線層間の接続の実現がある。配線層間の接続
には絶縁層にスルーホールと呼ぶ穴を開け、この上から
配線膜を形成することによって下に位置する配線膜との
接続を行う。このスルーホールの大きさ（直径）はLSI
の微細化とともに次第に小さくなっている。

第３図はスルーホール304を介しての配線層間の接続
の様子の断面構造を示したものである。この例では第１
層の配線301の配線幅は約３μｍ、また高さ（厚さ）は
１μｍ、絶縁層302の厚さは第１、第２配線層間で約１
μｍ、第２層配線膜303の厚さは約１μｍとした。また
スルーホールの直径は約２μｍである。第４図は第１層
の配線膜401の幅を２μｍとして、更に配線の微細化に
対応した例を示している。２μｍ幅の配線同士を接続す
るのであるから、スルーホール404の大きさ（直径）も
配線幅に対応して小さくなければならず、第４図に示し
た例ではスルーホール直径は１μｍとなっている。

現在のところLSI内部の配線にはアルミまたはアルミ
ニュウム合金が使用されている。またアルミニュウムの
薄膜の形成にはスパッタリング法を使用するのが一般的
である。スパッタリング法は蒸着法に比較すると基板上
の形状に良く沿って膜形成を行うことができるが、第３
図、第４図に示したようにその下地形状が鋭角状であ
り、また穴のように成膜される面が自由空間に対して持
つ立体角が、基板の形状自身によって狭められている場
合には、その付き廻り性に問題がある。

スルーホールの形状と付き廻り性とを関連付けるため
に、アスペクト比という値を用いる。アスペクト比とは
スルーホールの深さをスルーホールの直径で除した値で
あり、その値が大きい程そのスルーホールの形状は急峻
である。即ち第３図の例ではアスペクト比は0.33、第４
図のスルーホール形状ではアスペクト比は1.0である。
従来からのスパッタリング技術ではアスペクト比約0.5
を持つスルーホールまでは大きな問題を発生することな
く、充分な付き廻り性を確保できている。しかしながら
第４図に示すようにアスペクト比が１に近付くにつれ、
次第に付き廻り性が不足する。

このLSIの多層配線構造におけるスルーホールへのア
ルミ配線膜の付き廻り性が不足する問題については、例
えばセミコンダクター・ワールド第10巻1984（Semicond
uctor World No.10、1984）、PP116〜137「特集多層
配線平坦化」に詳しい解説があるので、参照さえたい。

アルミスパッタ膜の付き廻り性を改善するためには、
もちろん下地の形状を緩いものに改めることを含めて種
々の検討がなされている。バイアススパッタ法は先に述
べた如く付き廻り性の改善に効果があるとの報告が多く
なされている。

バイアススパッタリング法による付き廻り形状の改善
の原理は以下の如くである。

基板表面に負の電位を付与するとアルゴンイオンがス
パッタ電極が発生しているプラズマから加速して引き出
され、基板表面に衝突する。この時アルゴンイオンが持
つエネルギーによって種々の効果が発生すると考えられ
ている。アルゴンイオンのエネルギが充分に大きけれ
ば、アルミ原子はアルゴンイオンによって再びスパッタ
され、膜を離れる。このためにスルーホール形状の角に
存在するアルミ原子はアルゴンイオンの衝撃によって再
スパッタされやすく、このように再スパッタを伴いなが
ら成膜を行っていくことによって、最終的には最も安定
な形状、即ちスルーホールの穴形状をアルミ膜の表面で
穏やかにした形状である、ほぼ平坦化された付き廻り形
状をとることになる。

これに対してアルゴンイオンの持つエネルギが低い
と、アルミの再スパッタは発生しないが既に成膜された
アルミ原子を熱的に励起することができる。またアルゴ
ンイオンはアルミ原子同士の結合エネルギ以上の運動エ
ネルギを持つので、スパッタリングを発生させないまで
も、アルミ原子をアルミ膜表面上で再配列させる効果を
もつことがある。

実際には上記した２つの効果が同時に発生しているこ
とがありうる。以上のアルミの付き廻り形状の改善につ
いては、例えばDavid Wらによるシグニフィキャント・
インブルーブメント・イン・ステップ・カバレッジ・ユ
ージング・バイアス・スパッタレッド・アルミニュウム
（シャーナル・バキュウム・サイエンス・テクノロジー
A4（３）、５月/6月1986年第457〜460頁）（「Signific
ant improvement in step coverage using bias sputte
red aluminum、J.Vac.Sci.Technol.A4（３）、May/Jun
e、1986、PP457〜460」）の報告がある。

第５図は基板に印加する一定の直流基板バイアス電圧
を変えた時のスルーホール部での付き回り性を評価した
結果を示した図である。同図は寸法が直径１μｍ、深さ
1.3μｍであるスルーホール部での断面を示している。
アルミの膜厚は１μｍとした。基板バイアス電圧が−75
Vでは基板バイアスを印加しない場合と殆ど同様な断面
形状501であり、付き廻り性の改善効果は小さい。とこ
ろが基板バイアス電圧を−100Vまで深くするとスルーホ
ールの形状によく沿った成膜断面形状502となり、良好
な付き廻り特性を得る。更にバイアスを深くし−150Vの
基板バイアスの時503には逆にスルーホール部での付き
廻り性が劣化する。これはアルミ膜の温度が過度に上昇
する等が原因でスルーホール周縁部のアルミがせり出し
オーバーハング形状となるためスルーホール内部へのア
ルミの成膜を疎外するためであり、時にはスルーホール
周縁部のアルミがくっついてしまいスルーホール内部に
空洞504が発生するので、配線としてのスルーホール部
での接続信頼性が著しく低下する。

〔発明が解決しようとする課題〕

以上述べたように、バイアススパッタリング法によっ
て下地形状に沿った付き廻り性のよい膜を形成すること
が可能である。しかしながら以下に述べるように実用に
供するには多くの課題がある。

1. アルゴン（スパッタリングガス）の吸蔵が起こる。
バイアス電圧が高い程多くのアルゴンガスが膜内に吸蔵
されることになる。たとえばアルミ膜を形成した後、LS
Iの製造工程ではアニーリング工程を通る。この工程で
は430℃〜475℃程度の加熱を受ける。この際アルミ膜中
に取り込まれていたアルゴンは膜内で凝集し、膜の構造
的に弱い場所から膜外に抜ける。この時に膜に数μｍ〜
数100μｍの穴ができてしまう。このような穴の発生は
バイアス電圧が高い程顕著である。

2. 膜の比抵抗が増加する。例えばアルミの１μｍ厚さ
の膜では比抵抗は2.7μΩ程度を得ることができる。し
かしながらバイアス電圧を印加した場合には、バイアス
電圧が高いほど比抵抗も上昇する。薄膜の電気伝導度は
主に結晶粒界での結晶欠陥によって制限される。従って
薄膜の電気抵抗が上昇することは、その薄膜が多くの結
晶欠陥を持つことによると考えるのが妥当である。

3. 反射率が低下する。バイアス電圧と電流のために基
板投入電力が発生し、このエネルギで成膜中の基板温度
が過度に上昇し、結晶粒が過大となって、鏡面反射率の
低下を招く。鏡面反射率は後のパターニング工程でフォ
トレジストの露光条件を大きく左右するために、露光装
置の波長においてある程度高い値でなければならない。
以上はバイアススパッタリングによる金属膜を実用とす
るために解決しなければならない課題の一例である。

さて一般に薄膜の成長の仕方は、まず基板表面にアル
ミ原子の核が形成し、続いてその核が成長して島状構造
となる（〜80A）。更に島同志がつながって一様な連続
膜になる（〜200A）といわれている。従って薄膜の膜質
は連続膜となる以前の成膜の極初期からあらゆる成膜条
件の影響を受けている。

一方基板にバイアス電圧を印加することにより膜の結
晶性や下地との密着性の向上を図れる可能性があること
を従来技術の説明に述べた。これらの膜質の改善には成
膜開始の核形成時から基板にバイアスを印加することが
特に大きな効果を呈する。成膜開始直後（〜200A）では
島状構造であり下地としての層間絶縁膜が露出している
ため直流バイアススパッタ法では基板のアルミを堆積さ
せる表面に一様な直流バイアスを印加することができな
い。従って成膜初期から基板にバイアス電圧を付与する
には、絶縁膜を介してバイアスを印加できる高周波電力
によるバイアス印加方法が有利である。しかし高周波電
力による基板バイアス印加方法は、比較的高いエネルギ
ーのアルゴンイオンを基板に入射する方法であるため
に、上記したバイアススパッタ法の実用上の課題が直流
バイアス印加法に比べて特に顕著に現れる。

本発明の目的は、上記バイアススパッタリング方法の
課題を解決すべく、スパッタリング成膜において、アス
ペクト比が0.5以上の下地形状（穴または段差部）に対
して過度の温度上昇を抑制して、良好な膜質を確保し、
しかも付き廻り性を著しく向上してIC素子等への多層配
線を可能にした基板バイアス方式のスパッタリング方法
及びその装置を提供することにある。

〔課題を解決するための手段〕

本発明は、上記目的を達成するために、成膜対象基板
上に形成された穴または段差部に、ターゲット材と前記
成膜対象基板との間に発生させたプラズマを引き込むこ
とによってターゲット材から叩きだされた成膜材料を充
填して成膜するスパッタリング成膜方法において、正イ
オンを少なく引き込む浅いバイアス電圧と正イオンを多
く引き込む深いバイアス電圧とを1MHz以下の所望の繰り
返し周波数で交互に形成し、前記深いバイアス電圧とし
て付き廻り性が改善される負の100V以上の値にし、前記
繰り返し周波数の周期に対する前記深いバイアス電圧の
デューティを前記基板または形成膜の過度の温度上昇を
抑制する0.1〜0.5の範囲に設定した振幅を周期的に脈動
する脈動バイアス電圧を、前記成膜対象基板に対して投
入してスパッタリング成膜を施すことを特徴とする基板
バイアス方式のスパッタリング方法である。

また本発明は、前記基板バイアス方式のスパッタリン
グ方法における脈動バイアス電圧を、該脈動バイアス電
圧の周波数よりも高周波である高周波の電圧信号を振幅
変調させて成膜対象基板に印加し、最も浅いバイアス電
圧が浅いバイアス電圧、最も深いバイアス電圧が深いバ
イアス電圧となるようにして得ることを特徴とする。

また本発明は、基板電極に載置された成膜対象基板上
に形成された穴または段差部に、スパッタリング電極に
設けられたターゲット材と前記成膜対象基板との間に発
生させたプラズマを引き込むことによってターゲット材
から叩きだされた成膜材料を充填して成膜するスパッタ
リング成膜装置において、正イオンを少なく引き込む浅
いバイアス電圧と正イオンを多く引き込む深いバイアス
電圧とを1MHz以下の所望の繰り返し周波数で交互に形成
し、前記深いバイアス電圧として付き廻り性が改善され
る負の100V以上の値にし、前記繰り返し周波数の周期に
対する前記深いバイアス電圧のデューティを前記基板ま
たは形成膜の過度の温度上昇を抑制する0.1〜0.5の範囲
に設定した振幅を周期的に脈動する脈動バイアス電圧を
発生させる脈動バイアス電圧発生手段を備え、該脈動バ
イアス電圧発生手段で出力される脈動バイアス電圧を前
記基板電極に接続して前記成膜対象基板に投入してスパ
ッタリング成膜を施すように構成したことを特徴とする
基板バイアス方式のスパッタリング装置である。

また本発明は、前記基板バイアス方式のスパッタリン
グ装置における脈動バイアス電圧発生手段は、脈動バイ
アス電圧に対応した脈動電圧波形を発生させる脈動電圧
波形発生手段と、前記脈動バイアス電圧波形の繰り返し
周波数よりも高周波で以て発生された高周波の電圧信号
に対して、最も浅いバイアス電圧が浅いバイアス電圧、
最も深いバイアス電圧が深いバイアス電圧となるように
前記脈動電圧波形発生手段から発生される脈動電圧波形
で振幅変調させる高周波電源と、該高周波電源と前記基
板電極とを結合する整合回路とで構成したことを特徴と
する。

まず高周波電力による基板バイアス印加方式の概略を
説明する。

成膜対象基板と高周波電源とを直流的に絶縁し、高周
波電源からは接地電位を中心にして振幅する電圧波形を
上記基板に印加する。プラズマ中の電子は高周波の電圧
波形に対応して繰り返し基板に引き込まれたり反発した
りできるのに対して、アルゴンイオンはその質量が充分
に大きいため高周波の電界に対して慣性があるので当該
高周波の電圧振幅に追従して空間を移動できない。この
ために基板上では正負の電荷の入出量の不均衡が生じ、
結果として基板表面は電子過剰のために負に帯電した状
態となり基板表面での高周波の電圧波形は全体が負電位
側にシフトして振幅する。

電力を大きくするとそれに伴い上記シフト量も大きく
なる。このシフト量は一般にセルフバイアス電圧Vdcと
称される基板バイアス電圧であり、上記負電位側への電
圧振幅のシフト量が大きくなるに対応してこのVdcも負
に大きくなる。Vdcはプラズマ中のアルゴンイオンを基
板へ向かって加速する電界として作用する。従ってVdc
は直流基板バイアス印加法における基板バイアス電圧と
等価な働きをするものであるが、直流バイアス印加方式
と異なる点は、成膜開始直後での未だ基板上に金属膜が
堆積していない状態でも基板表面にバイアス電位を付与
できるという利点をもっていることである。

さて発明者らの実験観察によれば、バイアススパッタ
リング法に於る付き廻り性の改善は、そのバイアス電圧
がある程度の値以上なければ大きな効果を認めることが
できなかった。もっと正確にかつ具体的にいえば、基板
のバイアス電圧はプラズマポテンシャルを基準に少なく
とも−100V以上負でなければ、付き廻り性の改善を観察
することができなかった。

この実験結果から、少なくとも成長中の膜表面に存在
するアルミ原子をその表面上で拡散させるにはプラズマ
ポテンシャルに対して−100V程度のバイアス電圧が必要
であると考えられる。

発明者等の実験装置ではプラズマポテンシャルはおよ
そ＋20Vであり、例えば電源出力200WでVdcが−150Vを得
たので実質基板にはプラズマポテンシャルに対して−17
0Vのバイアス電圧が印加されていることになる。連続的
に200Wの電力を基板に投入した場合、基板表面の温度上
昇は、形成された膜の鏡面反射率から400℃以上と推定
された。このような電力の影響を減ずるために、基板に
投入する電力を単純な一定波形の高周波から、電力を周
期的に強弱させ大電力を投入している時間の休止期を設
けることで、基板バイアスとして（負側に）大きな電圧
が印加されている時間を減じた。大きな負電位を印加し
ている時間に対する大きな負電位の繰り返し周期の比を
デューティファクタと呼ぶことにする。このデューティ
ファクタを適当な値まで小さくすることにより付き廻り
性の改善効果を与える大きなバイアス電圧値を維持しな
がらトータルの基板投入電力を低減できる。

〔実施例〕

以下本発明の一実施例を第１図および第６図から第10
図を用いて示す。

本実施例では、成膜対象である基板に投入する電力と
して２値を用いた場合について示す。まず始めに本実施
例に係わる装置について説明する。

第１図は、本発明に用いるスパッタ装置の構成を示し
ている。スパッタガス導入口112と排気口113とを有する
真空処理室101内にスパッタ電極108、該スパッタ電極に
装着したターゲット109、上記ターゲット109の侵食領域
以外のターゲット外周部と上記スパッタ電極108とを間
隔約2mmで覆うアノード110、上記スパッタ電極108に対
向する位置に配設した成膜対象基板102（以下基板とす
る）、該基板102に電位を印加する基板電極104とを具備
するブレーナマグネトロンスパッタ装置を用いる。例え
ば、ターゲット109としてアルミ99.999％以上の高純度
のAl−1wt％Si合金（以下アルミとする）のφ200mmの円
板を用い、基板102としては直径125mmの単結晶Siウェハ
を用いた。スパッタ電極108には直流電源または高周波
電源111を接続しアノード110および真空処理室101は接
地して用いた。基板電極104には本発明に係わる基板バ
イアス電位を上記基板102に印加するための高周波電源
（基本周波数13.56MHz）120を整合回路121を介して接続
する。高周波電源120には電圧波形発生器105が接続され
ており、電圧波形発生器により発生させた周期的な電圧
波形の強弱に従って高周波電源120の出力電力を大小さ
せて基板に入力させる。電圧波形発生器105にはバイア
ス条件の制御用コンピュータ107を接続する。当該コン
ピュータは基板でのバイアス電圧波形、バイアス電圧
値、後に述べるデューティ、上記出力電力の大小の繰り
返し周波数を設定しファイリングするため、およびファ
イリングした複数のデータファイルの中で適当なファイ
ルを成膜中に交換して用いるためのものである。

排気口113に接続した図示しない真空排気装置により
真空処理室101内の残留ガス分圧を10^-7〜10^-8Torrに保
った状態で、ガス導入口112より高純度アルゴンガスを
数百sccm導入し動作アルゴンガス圧力を3mTorr程度に維
持した後、スパッタ電極108に10〜20KWの電力を投入
し、ターゲット109上で高密度の第１のアルゴンプラズ
マ199を発生させターゲット材であるアルミをスパッタ
し上記基板102上へ堆積させる。一方成膜開始と同時に
基板102に印加されるバイアス電圧を周期的に深くする
ことを狙って、周期的に強弱をつけた高周波電力を基板
電極104に投入して基板102上に第２のプラズマ（必ずし
も積極的に発生させる必要はない。）を発生させてバイ
アススパッタ成膜を行う。基板102上において半導体素
子同志または下層配線間を接続するアルミ配線膜はその
膜厚を約１μｍとした。

次に高周波電力による基板バイアス印加方法について
説明する。高周波電源120の出力電圧波形を第６図に示
す。同図の縦軸は電圧で、横軸は時間である。周波数は
13.56MHzとした。但し、第６図は電圧波形をわかり易く
するために便宜上実際の周波数よりも低い周波数で示し
ている。大きい方の電圧振幅601の時の基板へ投入する
第１の電力値は200Wで小さい方の電圧振幅602は第２の
電力値10Wであり、電圧波形は0Vを中心として振幅させ
た。

高周波電源120から出力した上記第６図に示す強弱の
高周波電力は整合器121を介して基板電極104に投入さ
れ、基板102上で第２のプラズマを発生させる。この時
の基板102表面での電圧波形を第７図に示す。同図の縦
軸は電圧で、横軸は時間である。電圧波形は高周波電源
120の出力波形の振幅の強弱に対応している。次に第７
図に示した電圧波形の上記高周波電源120の出力波形か
らのシフト量即ちセルフバイアス電圧Vdcの電圧波形を
第８図に示す。同図の縦軸は電圧で、横軸は時間であ
る。第８図は大小２値の電力を基板に交互に投入する場
合の基板表面で発生するセルフバイアスとしての基板バ
イアス電圧Vdcの電圧波形の一例を示したものである。
第８図の場合、Vdcが負に大きい時（−150V）801の電力
値は200Wで、Vdcが浅い時（−10V）802の電力値が10Wで
あり、デューティファクタは0.2である。従ってこの時
の平均基板投入電力は、10W×0.8＋200W×0.2＝48Wとな
る。本実施例においては第１の電力値200Wの時の第１の
Vdcは−150V、第２の電力値10Wでは第２のVdc−10Vを示
した。１周期の中で第１のVdcを基板に印加している時
間をτ秒とし、第１および第２のVdcの繰り返しの１周
期をＴ秒とした場合のτ/Tをデューティファクタ（以下
デューティとする）と定義する。即ち、時間Ｔ秒のうち
τ秒だけ付き廻り性改善に効果がある電力を基板に投入
し、デューティが０から１に増すにつれて該電力を投入
している時間が長くなる。上記第８図に示すVdcの電圧
波形において第１のVdcを印加している時間をτを20μ
秒、周期Ｔを100μ秒とすると、上記第１および第２のV
dcを繰り返し周波数10KHz（周期100μ秒）、デューティ
0.2の２値パルスとして基板電極104に印加していること
になる。また上記２値のVdcの繰り返し周波数は10KHzで
あるからアルゴンイオンもこのVdcの電圧波形の変化に
追従して基板に入射させバイアススパッタ成膜を行うこ
とが可能となる。

上記第８図に示すような基板バイアス電圧波形は以下
のようにして高周波電源120において第６図に示す強弱
の高周波電力に変換されて基板電極104に投入され、基
板102の表面において第７図に示す電圧波形が付与され
る。

即ち、コンピュータ107を用いて基板での基板バイア
ス電圧波形（方形波、正弦波等）、出力（基板バイアス
電圧値）、デューティファクタを設定する。このデータ
をファイルと呼ぶことにする。このファイルを電圧波形
発生器105（10MHz程度、デューティ:0.01〜0.99）に入
力し、電圧波形発生器105は入力された設定値を基に高
周波電源120への入力電圧波形を作る。そして高周波電
源120は電圧波形発生器105からの入力波形をもらって当
該入力電圧波形の強弱に従って大小させた出力電圧を成
膜対象基板102が載置された基板電極104に投入する。

次にファイルの一例として、基板バイアス電圧として
深い方が−150Vで、浅い方が−10Vであるように定めた
方形型パルスであり、デューティは、0.2、パルスの繰
り返し周波数は10kHzと設定した場合について説明す
る。このファイルを基に電圧波形発生器105により形成
した電圧波形を第10図に示す。図中、横軸が時間で、縦
軸が電圧である。この電圧波形は、深い基板バイアス電
圧を印加する時に高電圧値1001となり、浅い基板バイア
ス電圧を印加する時低電圧値1002となるような方形型パ
ルス波形でデューティが0.2、パルスの繰り返し周波数
は10kHzである。高周波電源120は、上記第10図に示す電
圧波形を受け取り、当該電圧波形の高電圧時1001には大
きい電力（例えば200W程度）を、低電圧時1002には小さ
い電力（例えば10W程度）を、デューティが0.2、パルス
の繰り返し周波数が10kHzで、第６図に示す強弱の高周
波電力として基板電極104に投入し、上記ファイルに従
ったバイアス電圧が高周波電力として成膜対象基板102
に付与され、その結果成膜対象基板102の表面において
第７図に示す電圧波形が生じることになる。この時（成
膜中において）、電圧波形発生器105は、帰還回路151よ
り基板バイアス電圧Vdcを検出し、該Vdcの電圧波形が予
め上記データファイルに設定した値と合うように第10図
に示す電圧波形の高低を変えて高周波電源120の出力
（強弱の高周波電力）を制御することにより、成膜中で
のバイアス条件の安定化を図ることができる。

上記ファイルは、成膜途中で交換することができる。
交換の時期や用いるファイルの内容も上記コンピュータ
107により行うことができる。これは、付き廻り性の向
上を図りながら、同時に膜質をも向上させるためには、
下地の形状や下地の材質により成膜工程中にいくつかの
適したファイルに交換しながらバイアス付与することが
必須であるからである。

上記第１の実施例では電力値として２値のみを用いた
が、電力値としては２値に制限されるものではなく１周
期の中で２値以上何種類を用いてもよい。従って高周波
電源120の出力電圧波形としては第９図（ａ）に示すよ
うな振幅が連続的に強弱を繰り返す電圧波形であっても
よい。同図の縦軸は電圧で、横軸は時間である。ここで
は電圧振幅の尖頭電圧を結んだ包絡線901および902が正
弦波となるよう高周波電源120の出力を制御した。第９
図（ａ）の出力波形を基板電極104に印加すると基板電
極104では第９図（ｂ）に示すような電圧波形910とな
り、この時のVdcの変化は同図に示した電圧波形911のよ
うになる。このようにして基板102でのバイアス電位を
深い浅いを周期的に繰り返させることができる。

また第14図に示す電圧波形を印加してもよい。

以上に述べたように基板に印加するバイアス電圧はそ
の電圧波形、最深電圧値、最浅電圧値、デューティファ
クタ、繰り返し周期を本発明の主旨の範囲内において適
宜変えて用いることができる。

次に、成膜途中にパルス形状ファイルを交換する場合
について示す。

上述したようにバイアス条件を設定するファイルは、
最も深い基板バイアス電圧値（Vdc deep:Vdとする）、
最も浅い基板バイアス電圧値（Vdc shallow:Vsとす
る）、デューティ、繰り返し周期、波形のデータから構
成されている。それぞれの値を上記コンピュータを用い
て設定しファイリングする。こうして揃えた異なるファ
イルの中から成膜に必要なバイアス条件のファイルを選
定し成膜途中で逐次交換して用いることができる。もち
ろん１つのファイルだけで成膜しても差し支えない。

１回の成膜時間を大きく２つに分けたうちの成膜前期
において付き廻り性を確保し、成膜後期では基板温度の
過度の上昇を抑制するために、成膜中に以下に示す２つ
のファイルを交換して用いることが有効である。例えば
第１のファイルとして、Vs＝−10V、Vd＝−150V、デュ
ーティ0.4、の方形型パルス（100μ秒周期）とした電圧
波形、第２のファイルとしてVs＝−10V、Vd＝−150V、
デューティ0.1同じく方形型パルス（100μ秒周期）とし
た電圧波形によりバイアススパッタ成膜を行う。本実施
例に用いたスパッタ装置では−10Vの基板バイアス電圧
を基板に印加するのに約10W、−150Vの基板バイアス電
圧を基板に印加するのに約200Wを要した。従って第２の
ファイルは第１のファイルに比べてデューティを0.4か
ら0.1に小さくすることで基板への投入電力を約1/3に小
さくできる。

一方、下地の材料が例えばポリイミド系化合物のよう
な有機物である場合ではSiO₂などのような高融点で高硬
度の膜と異なり、少しのイオン衝撃に対しても即膜質に
影響を及ぼすことがある。このような場合、成膜の前期
には小さい電力のバイアスを印加するか、またはバイア
スを印加しないで成膜し、後期に必要とする適当な電力
を基板に投入するといった成膜方法が有効である。

このように成膜途中に交換できるファイルの内容およ
びファイルの数は１種以上何種でも可能であり、スルー
ホールのディメンジョンや下地膜の性質に合わせて適用
することができる。

尚、本発明はアルミ配線膜の形成手法としての適用に
限定されるものではない。配線膜としてはアルミ（もし
くはアルミ合金）に限らず、Ti、Mo、Ｗなどあらゆる金
属材料あるいはこれらの合金またはこれらの積層構造を
用いる場合の膜質改善を図ることができる。また不純物
をドープして導電性を与えたSiや層間絶縁膜として用い
るSiO₂、SiN等の無機物やポリマー等の有機物といった
幅広い材料を対象とし、基板102上の下地形状に対する
付き廻り性の改善と膜特性の向上とを同時に達成でき
る。

以上説明した本発明の実施例についての効果について
半導体用アルミ配線膜を例にとって、付き廻り性の改善効果膜温度の上昇の抑制効果成膜初期から基板バイアスを印加できることによる
膜質改善効果１回の成膜で２種以上のバイアス条件を用いる効果の順に説明する。

ここでは全て第２の電力は10W（Vdc＝−10V）、膜厚
は１μｍ共に一定とした。

第11図はデューティファクタ（以下デューティとす
る）をパラメータとしてスルーホールへの付き廻り性を
評価した結果を示したものである。高周波電力200Wを連
続的に投入した時バイアス電圧Vdcは−150Vであるが、
この場合では第５図に示すごとくスルーホール内に空洞
が残り、付き廻り形状が好ましくないが、投入電力を強
弱させることにより間欠的にパルス状でVdcを印加する
のであれば、以下に示すように付き廻り性を改善でき
る。第１の電力は200W（Vdc＝−150V）とした。第11図
の０〜0.1のデューティでの結果に示すごとく空洞の発
生はないが付き廻り性の顕著な改善は見受けられない
が、デューティをもう少し増加させ0.2〜0.4のデューテ
ィでは下地を均一に覆うような好適な付き廻り特性を得
ることができる。更にデューティを0.5〜0.7に増やすと
膜温度が必要以上に上昇するためにスルーホール内部へ
の成膜を疎外するアルミ膜のオーバーハング形状31が形
成し、更に0.8以上のデューティでは過剰なアルゴンイ
オン衝撃によりスルーホール内に空洞が発生し、第５図
の200W（Vdc＝−150V）連続投入の場合とほぼ等価の状
態となる。以上説明したことと後述する実施例において
デューティが0.2、0.4においてそれぞれ良好な結果が得
られていることから、デューティを0.1〜0.5の範囲にす
ることが、付き廻り性について改善がはかられ、過度の
温度上昇を抑制できることからして有効であることは明
らかである。

次に、膜温度の上昇の抑制効果を示す指標として膜の
表面の荒さを示す表面反射率について説明する。

第12図は405nmの波長の単色光により測定したアルミ
膜表面の反射率の結果であり、横軸には第１の電力200W
での基板バイアス電圧Vdcをとってある。1201は従来法
と等価であるデューティ１の時、1202はデューティ0.5
の時、1203はデューティ0.2の時のものである。上記３
種のいずれのデューティにおいても基板バイアスを深く
するに従い反射率が低下するが、デューティを小さくす
るほど反射率の低下を著しく小さくすることができる。
第11図に示した良好な付き廻り特性を得ることのできる
基板バイアス電圧−150Vの場合では、従来法と等価であ
るデューティ１で反射率が約50％まで低下するのに対し
て、デューティ0.2では85％を確保できる。以上本発明
によれば膜の高反射率を確保できることから膜温度の過
度の上昇を防ぐことができる。

また本発明によれば第15図に示すように比抵抗の増加
を抑制できる。

次に本発明の大きな効果の１つである成膜初期でのバ
イアス効果について説明する。

半導体配線膜の故障の中にエレクトロマイグレーショ
ン寿命がある。半導体の高集積化対応による素子の微細
化に伴い配線も細くなる。すると半導体の動作中に配線
中を流れる電流密度が細くなった分だけ大きくなり、電
子の流れのエネルギーが金属原子を移動する現象であ
る。このため配線の断線やヒロックスの成長による配線
間ショートといった故障に至る。このエレクトロマイグ
レーション寿命とアルミ膜の（111）配向性が密接に関
係していることが知られている。つまり（111）Ｘ線回
折強度Ｉ（111）と（200）Ｘ線回折強度Ｉ（200）との
比Ｉ（111）/I（200）を膜の（111）配向性と定め、こ
のＩ（111）/I（200）が大きい膜ほどエレクトロマイグ
レーション寿命が長いと報告されている。そこで、始め
の膜厚0.5μｍまでは基板バイアスを印加しないで成膜
し残り0.5μｍを第１の電力150W（Vdc＝−100V）、デュ
ーティ0.2のバイアス条件で成膜した膜と、その順序を
逆に成膜開始から膜厚0.5μｍまでを第１の電力150W（V
dc＝−100V）、デューティ0.2のバイアス条件で成膜し
残りの膜厚0.5μｍを基板バイアスを印加しないで成膜
した膜について評価した。その結果、前者の条件で形成
したまくのＩ（111）/I（200）は２×10³であるのに対
して後者の場合は５×10⁴であった。従って、成膜初期
の核生成・核成長の時期のみ適度な量と適度なエネルギ
ーのアルゴンイオンを基板表面に照射することだけで
も、（111）配向性を著しく強めることができる。

深い尖頭電圧を維持したまま基板に投入する電力を変
えた２種のファイル、例えば、第１のファイルとしてVs
＝−10V、Vd＝−150V、デューティ0.4、方形型パルス、
100μ秒の電圧波形、第２のファイルとしてVs＝−10V、
Vd＝−150V、デューティ0.1、方形型パルス、100μ秒の
電圧波形によりバイアススパッタ成膜を行う。第２のフ
ァイルは第１のファイルに比べてデューティを小さくす
ることで基板への投入電力を1/3にしている。バイアス
スパッタ成膜初期の約0.5μｍを上記第１のファイルで
成膜し、引続きより低電力である第２のファイルで残り
約0.5μｍ（合計約１μｍ）を成膜する。この際、第１
のファイルにより寸法１μｍ、深さ1.3μｍのスルーホ
ールに対して、膜厚0.5μｍまで成膜した時のスルーホ
ール部でのアルミ膜の付き廻り性を第13図に示すが、こ
の膜厚の時点で既に下地スルーホール形状にほぼ沿った
良好な付き廻り形状を得ており、第２のファイルによる
残り0.5μｍの成膜での付き廻り特性向上に対して非常
に有利な下地形状を得ることができる。また成膜後期に
おいて基板投入電力を小さくしたことにより、アルミ膜
表面の反射率を高く維持できる。例えば上記第１のファ
イルのみにより膜厚１μｍ成膜した場合の反射率が70％
であるのに対して、上記実施例による第１および第２の
２種のファイルを用いる場合は、80％の反射を確保でき
る。

また、層間絶縁膜としてポリイミド系化合物を用いる
場合は逆に、該層間絶縁膜へ膜ダメージを与える顕著な
時期である成膜初期には極低電力とし、成膜後期になる
に従い必要充分な電力にする等して過度の温度上昇を防
ぎ、該ポリイミド系化合物の蒸発収縮や該ポリイミド系
化合物からの不純物ガス脱離等を抑制して、尚かつ高品
質で良好な付き廻り特性を得ることができる。

以上述べてきたようにデューティを適当に制御するこ
とによって、付き廻り形状の改善効果を呈する深い基板
バイアス電圧値を維持したまま、基板に投入するトータ
ルの電力を適量に抑えることができると共に過剰のアル
ゴンイオン衝撃を低減できる。結果として、本発明によ
れば良好な付き廻り性を得ることと、良質なアルミ膜を
得ることとを両立することができる。そして未だ連続膜
にならない極成膜初期から膜特性の制御が可能である。
また基板に印加するバイアス電圧はその電圧波形、最深
電圧値、最浅電圧値、デューティファクタ、繰返し周期
を本発明の主旨の範囲内において変えることができる。

〔発明の効果〕

本発明によれば、基板バイアス印加方式のスパッタリ
ング成膜において、アスペクト比が0.5以上の下地形状
（穴または段差部）に対して過度の温度上昇を抑制し
て、良好な膜質を確保し、しかも付き廻り性を著しく向
上してIC素子等への多層配線を可能にする効果を奏す
る。

【図面の簡単な説明】

第１図は本実施例の装置構成説明図、第２図は従来のバ
イアススパッタ法の説明図、第３図はアスペクト比が小
さいスルーホールに対するスパッタアルミ膜の付き廻り
性を示す図、第４図はアスペクト比が大きいスルーホー
ルに対するスパッタアルミ膜の付き廻り性を示す図、第
５図は従来のバイアススパッタ法によるスルーホール部
でのアルミ膜の付き廻り性を示す図、第６図は高周波電
源の出力電圧波形を示す図、第７図は基板電極での電圧
波形を示す図、第８図は基板電極でのセルフバイアス電
圧Vdcとしての電圧波形を示す図、第９図は本発明の他
の実施例を示す図、第10図は波形発生器の出力電圧波形
を示す図、第11図乃至第13図は本発明の効果を示す図で
あり、第11図は本発明によるスルーホール部でのアルミ
膜の付き廻り性を示す図、第12図は反射率の評価結果を
示す図、第13図は成膜中にファイルを交換する場合での
成膜前期でのスルーホール部でのアルミ膜の付き廻り性
を示す図、第14図は本発明の他の実施例を示す図、第15
図は比抵抗特性を示す図である。 101……真空槽、102……成膜対象基板、104……基板電
極、105……波形発生器、107……制御用コンピュータ、
108……スパッタ電極、109……ターゲット、110……ア
ノード、111……スパッタ電源、120……高周波基板バイ
アス電源、121……整合器、151……帰還回路、199……
プラズマ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者米岡雄二神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内 (72)発明者亀井常彰神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内 (56)参考文献特開平１−195271（ＪＰ，Ａ) 特開平１−195272（ＪＰ，Ａ) 特開昭61−153275（ＪＰ，Ａ) 特公昭54−40235（ＪＰ，Ｂ２)

Claims

(57)【特許請求の範囲】

【請求項１】成膜対象基板上に形成された穴または段差
部に、ターゲット材と前記成膜対象基板との間に発生さ
せたプラズマを引き込むことによってターゲット材から
叩きだされた成膜材料を充填して成膜するスパッタリン
グ成膜方法において、正イオンを少なく引き込む浅いバ
イアス電圧と正イオンを多く引き込む深いバイアス電圧
とを1MHz以下の所望の繰り返し周波数で交互に形成し、
前記深いバイアス電圧として負の100V以上の値にし、前
記繰り返し周波数の周期に対する前記深いバイアス電圧
のデューティを0.1〜0.5の範囲に設定した振幅を周期的
に脈動する脈動バイアス電圧を、前記成膜対象基板に対
して投入してスパッタリング成膜を施すことを特徴とす
る基板バイアス方式のスパッタリング方法。
【請求項２】請求項１記載の脈動バイアス電圧を、該脈
動バイアス電圧の周波数よりも高周波である高周波の電
圧信号を振幅変調させて成膜対象基板に印加し、最も浅
いバイアス電圧が浅いバイアス電圧、最も深いバイアス
電圧が深いバイアス電圧となるようにすることを特徴と
する基板バイアス方式のスパッタリング方法。
【請求項３】基板電極に載置された成膜対象基板上に形
成された穴または段差部に、スパッタリング電極に設け
られたターゲット材と前記成膜対象基板との間に発生さ
せたプラズマを引き込むことによってターゲット材から
叩きだされた成膜材料を充填して成膜するスパッタリン
グ成膜装置において、正イオンを少なく引き込む浅いバ
イアス電圧と正イオンを多く引き込む深いバイアス電圧
とを1MHz以下の所望の繰り返し周波数で交互に形成し、
前記深いバイアス電圧として負の100V以上の値にし、前
記繰り返し周波数の周期に対する前記深いバイアス電圧
のデューティを0.1〜0.5の範囲に設定した振幅を周期的
に脈動する脈動バイアス電圧を発生させる脈動バイアス
電圧発生手段を備え、該脈動バイアス電圧発生手段で出
力される脈動バイアス電圧を前記基板電極に接続して前
記成膜対象基板に投入してスパッタリング成膜を施すよ
うに構成したことを特徴とする基板バイアス方式のスパ
ッタリング装置。
【請求項４】請求項３記載の脈動バイアス電圧発生手段
を、脈動バイアス電圧に対応した脈動電圧波形を発生さ
せる脈動電圧波形発生手段と、前記脈動バイアス電圧波
形の繰り返し周波数よりも高周波で以て発生された高周
波の電圧信号に対して、最も浅いバイアス電圧が浅いバ
イアス電圧、最も深いバイアス電圧が深いバイアス電圧
となるように前記脈動電圧波形発生手段から発生される
脈動電圧波形で振幅変調させる高周波電源と、該高周波
電源と前記基板電極とを結合する整合回路とで構成した
ことを特徴とする基板バイアス方式のスパッタリング装
置。