JP2000256845A

JP2000256845A - 薄膜作成方法および薄膜作成装置

Info

Publication number: JP2000256845A
Application number: JP11066067A
Authority: JP
Inventors: Shigeru Mizuno; 茂水野; Makoto Sato; 佐藤　　誠; Manabu Tagami; 学田上; Hideki Sato; 英樹佐藤
Original assignee: Anelva Corp
Current assignee: Canon Anelva Corp
Priority date: 1999-03-12
Filing date: 1999-03-12
Publication date: 2000-09-19
Anticipated expiration: 2019-03-12
Also published as: US6348238B1; US20010009220A1; US6872289B2; KR100372385B1; TW477824B; JP4351755B2; KR20000062570A

Abstract

(57)【要約】【課題】微細なホールの内面への被覆性を向上させつ
つ成膜速度の低下を抑制し、作成される薄膜の品質や製
造されるデバイスの特性等を損なうことのないようにす
る。【解決手段】プラズマＰの空間電位Ｖｐに対して基板
９の表面に所定の電位を与えることでバイアスしてプラ
ズマＰ中のイオンを入射させながら薄膜が作成される。
バイアス機構６は、誘電体ブロック２２内のバイアス電
極２３にパルス状の電極印加電圧Ｖｅを印加し、基板表
面電位Ｖｓをパルス状に変化させる。パルスの周波数は
プラズマＰ中のイオンの振動周波数以下であり、パルス
周期Ｔ、パルス幅ｔ、パルス高さｈはイオン入射が最適
化されるよう制御部６２で制御される。基板表面電位Ｖ
ｓがパルス周期Ｔの終わりには浮遊電位Ｖｆに回復し、
イオンの入射エネルギーが薄膜のスパッタリングしきい
値をパルス周期Ｔにおいて一時的に越えるよう、印加パ
ルスが制御される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願の発明は、スパッタリン
グやプラズマ化学蒸着（プラズマＣＶＤ）のような、基
板の表面に所定の薄膜を作成する方法及び装置に関す
る。

【０００２】

【従来の技術】スパッタリングやＣＶＤのような薄膜作
成プロセスは、ＬＳＩを始めとする各種電子デバイスや
液晶ディスプレイ等の表示装置の製造で多く行われてい
る。このうち、半導体デバイスの分野では、デバイスの
集積化と微細化はますます進んでいる。デバイスの微細
化は、製造工程に新しい技術を要求する。即ち、微細な
ホール内への充分な量の膜の埋込や、デバイス構造にお
ける段差を軽減する工夫、及び、高電流密度を原因とし
た発熱やエレクトロマイグレーションによる断線の予防
などである。とりわけ、アスペクト比（ホールの開口の
直径又は幅に対するホールの深さの比）が高い微細なホ
ールの底部に被覆性良く十分な厚さのバリア膜を形成す
る技術は、これからの半導体デバイス製造の鍵を握る技
術である。

【０００３】バリア膜は、下地材料と配線材料との相互
浸食や拡散防止（バリア性の確保）のほか、導電性の確
保、密着性の確保のために使用される。バリア膜には、
チタン膜と窒化チタン膜との積層膜、タンタル膜、窒化
タンタル膜、又は、タンタル膜と窒化タンタル膜の積層
膜などが用いられる。高アスペクト比の微細なホールの
内面へのバリア膜の成膜方法として、現在、基板をバイ
アスしながら成膜するイオン化スパッタ法やプラズマＣ
ＶＤ法などが注目されている。従来の方法の一例とし
て、イオン化スパッタ法について図９を使用して説明す
る。図９は、従来の薄膜作成装置の一例であるイオン化
スパッタ装置の概略構成を示す正面図である。

【０００４】図９に示す装置は、排気系１１によって内
部が排気される処理チャンバー１と、処理チャンバー１
内の所定位置に基板９を保持する基板ホルダー２と、処
理チャンバー１内に所定のプロセスガスを導入するガス
導入系３と、処理チャンバー１内にプラズマを発生させ
るプラズマ発生手段とを備えている。プラズマ発生手段
は、処理チャンバー１内に被スパッタ面が露出するよう
にして設けられたターゲット４１を有するカソード４
と、ターゲット４１に所定の電圧を印加してスパッタ放
電を生じさせることによりプラズマを発生させるスパッ
タ電源５とから主に構成されている。

【０００５】スパッタ電源５には、１３．５６ＭＨｚ程
度の周波数の高周波電圧をターゲット４１に印加するも
のが採用されている。ガス導入系３によって処理チャン
バー１内に所定のプロセスガスを導入し、スパッタ電源
５によってターゲット４１に高周波電圧を印加すると、
プロセスガスに高周波放電が生じてプラズマが発生す
る。スパッタ電源５とターゲット４１の被スパッタ面と
の間には、不図示の整合器等によるキャパシタンスが存
在している。キャパシタンスを介して高周波電圧を印加
すると、キャパシタンスの充放電にプラズマ中の電子及
びイオンが作用し、電子とイオンの移動度の違いから、
自己バイアス電圧がターゲット４１に生ずる。自己バイ
アス電圧は、高周波電圧に重畳した負の直流分の電圧で
あり、この自己バイアス電圧によりイオンがプラズマか
ら引き出されてターゲット４１に入射する。この結果、
ターゲット４１がスパッタされる。

【０００６】スパッタによってターゲット４１から放出
された粒子（通常は原子の状態、以下、スパッタ粒子又
はスパッタ原子と呼ぶ）は、処理チャンバー１内を飛行
して基板９の表面に達する。スパッタ粒子の到達が重な
ると、薄膜に成長する。そして、所定時間スパッタリン
グを行うことで所定の厚さの薄膜が基板９の表面に作成
される。また、上記スパッタ電源５は、スパッタによっ
てターゲット４１から放出されるスパッタ粒子をイオン
化させるイオン化手段に兼用されている。スパッタ電源
５として上述のような高周波電源を用いると、プラズマ
中の電子がスパッタ粒子に衝突してスパッタ粒子をイオ
ン化させる効率が増す。尚、イオン化手段としては、ス
パッタ粒子の飛行経路の途中に設けた高周波電極に高周
波電圧を印加する構成が採用されることがある。

【０００７】また一方、プラズマ中のイオンが基板９に
入射するよう基板９をバイアスするバイアス機構６が設
けられている。「バイアス」とは、プラズマの空間電位
に対して基板９の表面に所定の電位を与え、プラズマ中
のイオンを基板９に入射させるようにすることである。
基板ホルダー２は、接地電位に維持される金属製のホル
ダー本体２１と、ホルダー本体２１に固定した誘電体ブ
ロック２２等から構成されている。誘電体ブロック２２
内には、バイアス電極２３が設けられている。従来の装
置におけるバイアス機構６は、バイアス電極２３に接続
されたバイアス電源６１等から主に構成されている。

【０００８】バイアス機構６を使用しながらスパッタリ
ングを行うと、イオン化したスパッタ粒子（以下、イオ
ン化スパッタ粒子）の作用によってホール内への被覆性
が向上する効果がある。以下、この点を図１０を使用し
て説明する。図１０は、従来の方法及び装置における基
板９の表面電位について説明する図であり、（１）はバ
イアス電極２３に印加される電圧、（２）は基板９の表
面電位を示している。

【０００９】まず、基板９は、基板ホルダー２の一部で
ある誘電体ブロック２２の上に載置される。従って、プ
ラズマに晒された基板９の表面電位（以下、基板表面電
位Ｖs）は、まず浮遊電位となる。浮遊電位（図１０
（２）にＶfとして示す）は、数ボルト程度の負の電位
である。尚、浮遊電位Ｖｆによるシース電界の強度は、
プラズマ密度に依存する。そして、プラズマ密度は、ス
パッタ電源５として用いた高周波電源の出力に依存す
る。一方、プラズマの空間電位は（図１０（２）にＶp
として示す）０Ｖないし数十ボルト程度までの正の電位
である。プラズマ空間電位Ｖpが多少正にシフトするの
は、電子が基板ホルダー２などの表面に移動した結果、
バランスを取ろうとするためであると考えられている。
このような空間電位Ｖpであるプラズマと、浮遊電位Ｖf
が与えられた基板９との間には、基板９に向かって徐々
に電位が下がるシース電界が生ずる。シース電界の向き
は基板９に垂直であり、イオン化スパッタ粒子はこのシ
ース電界によって加速され、基板９にほぼ垂直に入射す
る。この結果、ホールの底面まで達するイオン化スパッ
タ粒子が多くなり、ホールの底面への成膜速度が増す。

【００１０】しかしながら、ターゲット４１から放出さ
れるスパッタ粒子のすべてがイオン化される訳ではな
く、中性スパッタ粒子も基板９に相当量到達する。この
中性スパッタ粒子は、シース電界によって影響を受け
ず、様々な角度で基板９に入射する。この結果、ホール
の開口の縁の部分は、このようなスパッタ粒子によって
堆積量が多くなり、オーバーハングと呼ばれる隆起が形
成され易い。オーバーハングが形成されると、ホールの
開口が小さくなり、アスペクト比が見かけ上高くなって
しまう。アスペクト比が高くなると、ホール内に進入で
きるスパッタ粒子の量が減るため、ホールの底面の被覆
性が低下してしまう。

【００１１】一方、バイアス電源６１には、スパッタ電
源５と同様に１３．５６ＭＨｚ程度の周波数の高周波電
源が使用されている。従って、プラズマが発生している
状態で、バイアス電源６１を動作させると、図１０
（２）に示すように、電子とイオンの移動度の違いから
基板９に自己バイアス電圧Ｖdcが与えられる。この結
果、自己バイアス電圧Ｖdcによる電界が浮遊電位Ｖfに
よる電界に重畳された状態となる。自己バイアス電圧は
前述した通り負の直流分の電圧であるから、シース電界
がさらに高くなり、イオンの入射エネルギーが増す。

【００１２】尚、実際には、バイアス電極２３に印加さ
れる電圧（以下、電極印加電圧）Ｖeは高周波電圧であ
り、この高周波電圧による電界があるため、基板表面電
位Ｖsは、図１０（２）中に点線で示すように正弦波状
に変化している。そして、浮遊電位Ｖfと基板表面電位
Ｖsとの差が自己バイアス電圧Ｖdcになっている。しか
しながら、基板表面電位Ｖsの変化の周波数は１３．５
６ＭＨｚであり、プラズマのイオン振動数（１０¹⁰個／
ｃｍ³程度の密度のＡｒプラズマの場合は約３．３ＭＨ
ｚ）よりも充分に高い。従って、イオンの挙動を問題に
する場合には高周波成分は無視してよい。つまり、高周
波電界に追随してイオンが移動する前に電界の向きが変
わってしまうので、高周波電界は全体としてイオンの移
動には影響を与えない。従って、イオンを移動させる主
たる電界は、自己バイアス電圧Ｖdcによる電界と浮遊電
位Ｖfによる電界である。尚、浮遊電位Ｖｆも電子とイ
オンの移動度の差によって生ずるものであるから、「自
己バイアス電圧」の一種と考えることも可能である。こ
の場合は、図１０（２）に示す基板表面電位Ｖｓの直流
分全体が自己バイアス電圧ということになる。

【００１３】上記のように、入射イオンのエネルギーが
高くなると、プロセスガスのイオンの入射エネルギー
が、堆積した膜をスパッタする際のスパッタリングしき
い値を越えるようになり、オーバーハングの部分の堆積
膜を再スパッタすることが可能となる。オーバーハング
の再スパッタにより、ホールの開口が減少するのが防止
され、また、再スパッタにより放出されたスパッタ粒子
がホール内に落下するため、ホールの内面（底面又は側
面）の被覆性が向上する。

【００１４】

【発明が解決しようとする課題】しかしながら、従来の
方法及び装置では、以下のような問題があった。即ち、
上述したように自己バイアス電圧の印加によってシース
電界の強度を高くする結果、プロセスガスのイオンによ
ってオーバーハングの部分が再スパッタされ、ホールの
内面の被覆性を高くできる。しかし、イオンはオーバー
ハングの部分以外のところにも高いエネルギーで入射
し、堆積した又は堆積しつつある薄膜をスパッタしてし
まう。このため、全体の成膜速度が遅くなり、生産性を
低下させてしまう。

【００１５】また、プロセスガスのイオンが高エネルギ
ーで入射する結果、プロセスガスのイオンが薄膜中に混
入し、作成された薄膜の品質を低下させる問題がある。
特に、膜厚が薄くなり易いホールの底面では、入射イオ
ンが薄膜を突き抜けて下地層中にまで達してしまう場合
もある。さらに、イオンの入射量が多くなると、電荷が
過剰に蓄積されることになり、デバイスの電気的ダメー
ジの問題も生ずる。

【００１６】本願の発明は、このような課題を解決する
ために成されたものであり、微細なホールの内面への被
覆性を向上させつつ成膜速度の低下を抑制し、また、作
成される薄膜の品質や製造されるデバイスの特性等を損
なうことのない薄膜作成方法及び薄膜作成装置を提供す
る技術的意義を有する。

【００１７】

【課題を解決するための手段】上記課題を解決するた
め、本願の請求項１記載の発明は、基板の表面を臨む空
間にプラズマを形成するととともに、プラズマの空間電
位に対して基板の表面に所定の電位を与えることで基板
の表面をバイアスし、バイアスによってプラズマ中のイ
オンを基板の表面に入射させながら基板の表面に所定の
薄膜を作成する薄膜作成方法であって、前記バイアス
は、前記基板にパルス状の電圧を印加することで行われ
るものであり、このパルス状の電圧の周波数は、前記プ
ラズマにおける前記イオンの振動周波数以下であり、さ
らに、パルス周期、パルス幅及びパルス高さを、前記基
板への前記イオンの入射量及びエネルギーが最適となる
ように制御しながら行うという構成を有する。上記課題
を解決するため、請求項２記載の発明は、上記請求項１
の構成において、前記パルス状の電圧の波形は、イオン
入射用のパルスと、このイオン入射用のパルスとは極性
の異なる緩和用のパルスとを含んでいるという構成を有
する。上記課題を解決するため、請求項３記載の発明
は、上記請求項２の構成において、前記緩和用のパルス
の幅は、前記パルス周期から前記イオン入射用のパルス
の幅を引いた時間よりも短く、イオン入射用のパルスも
緩和用のパルスも印加されない時間帯があるという構成
を有する。上記課題を解決するため、請求項４記載の発
明は、上記請求項１、２又は３の構成において、前記イ
オンの入射エネルギーが、前記基板の表面に作成する薄
膜をスパッタリングするのに必要な最低限のエネルギー
の値であるスパッタリングしきい値を一つのパルス周期
において一時的に越えるよう、前記パルス周期、パルス
幅及びパルス高さが制御されるという構成を有する。上
記課題を解決するため、請求項５記載の発明は、上記請
求項１、２、３又は４の構成において、前記パルス状の
電圧は、誘電体を介在させながら基板に対して間接的に
印加されるという構成を有する。上記課題を解決するた
め、本願の請求項６記載の発明は、排気系によって内部
が排気される処理チャンバーと、処理チャンバー内の所
定位置に基板を保持する基板ホルダーと、処理チャンバ
ー内に所定のプロセスガスを導入するガス導入系と、処
理チャンバー内にプラズマを発生させるプラズマ発生手
段とを備え、基板ホルダーに保持された基板の表面に所
定の薄膜を作成する薄膜作成装置であって、前記プラズ
マ空間電位に対して基板の表面に所定の電位を与えるこ
とで基板の表面をバイアスしてプラズマ中のイオンを基
板の表面に入射させるバイアス機構が設けられており、
このバイアス機構は、パルス状の電圧を基板に印加する
ものであって、このパルスの周波数は、前記プラズマ中
における前記イオンの振動周波数以下であり、さらに、
パルス周期、パルス幅及びパルス高さを、前記基板への
前記イオンの入射量及びエネルギーが最適となるように
制御する制御部を備えているという構成を有する。上記
課題を解決するため、請求項７記載の発明は、上記請求
項６の構成において、前記制御部は、イオン入射用のパ
ルスと、イオン入射用のパルスとは極性の異なる緩和用
のパルスとを含んだ波形のパルス状の電圧が基板に印加
されるよう制御するものであるという構成を有する。上
記課題を解決するため、請求項８記載の発明は、上記請
求項７の構成において、前記制御部は、前記緩和用のパ
ルスの幅は、前記パルス周期から前記イオン入射用のパ
ルスの幅を引いた時間よりも短く、イオン入射用のパル
スも緩和用のパルスも印加されない時間帯があるように
制御するものであるという構成を有する。上記課題を解
決するため、請求項９記載の発明は、上記請求項６、７
又は８の構成において、前記制御部は、前記イオンの入
射エネルギーが、前記基板の表面に作成する薄膜をスパ
ッタリングするのに最低限必要なエネルギーの値である
スパッタリングしきい値を一つのパルス周期において一
時的に越えるよう、パルス周期、パルス高さ及びパルス
幅を制御するものであるという構成を有する。上記課題
を解決するため、請求項１０記載の発明は、上記請求項
６、７、８又は９構成において、誘電体を介在させなが
ら基板に対してバイアス電極が設けられており、前記バ
イアス機構は、このバイアス電極に前記パルス状の電圧
を印加するものであるという構成を有する。

【００１８】

【発明の実施の形態】以下、本願発明の実施の形態につ
いて説明する。以下の説明では、従来と同様に、イオン
化スパッタを例にして説明する。図１は、本願発明の第
一の実施形態の薄膜作成装置の概略構成を示す正面図で
ある。図１に示す装置は、排気系１１によって内部が排
気される処理チャンバー１と、処理チャンバー１内の所
定位置に基板９を保持する基板ホルダー２と、処理チャ
ンバー１内に所定のプロセスガスを導入するガス導入系
３と、処理チャンバー１内にプラズマＰを発生させるプ
ラズマ発生手段とを備えている。プラズマ発生手段は、
処理チャンバー１内に被スパッタ面が露出するようにし
て設けられたターゲット４１を有するカソード４と、タ
ーゲット４１に所定の電圧を印加してスパッタ放電を生
じさせることによりプラズマＰを発生させるスパッタ電
源５とから構成されている。

【００１９】本実施形態の装置においても、スパッタ電
源５は、１３．５６ＭＨｚ程度の周波数の高周波電源で
あり、イオン化手段に兼用されている。そして、プラズ
マ中のイオンが基板９に入射するよう基板９の表面をバ
イアスするバイアス機構６が設けられている。本実施形
態の装置の大きな特徴点は、バイアス機構６が、パルス
状の電圧をバイアス電極２３に印加することでバイアス
を行うものであり、このパルス状の電圧印加を制御する
制御部６２が設けられている点である。以下、この点を
具体的に説明する。

【００２０】本実施形態におけるバイアス機構６は、図
１に示すように、商用交流入力を所定の直流に変換する
直流電源回路６３と、直流電源回路６３の出力をパルス
状に変換してパルス状の電圧を発生させるパルス発生回
路６４と、直流電源回路６３やパルス発生回路６４の動
作を制御する制御部６２と、制御部６２に制御信号を入
力する入力部６５とから主に構成されている。そして、
基板ホルダー２の一部を成す誘電体ブロック２２内に
は、同様にバイアス電極２３が設けられており、パルス
発生回路６４の出力電圧は、バイアス電極２３に印加さ
れるようになっている。

【００２１】直流電源回路６３は、スイッチングレギュ
レータ方式等を採用した回路であり、所定の大きさの負
の直流電圧を出力するものである。パルス発生回路６４
は、トランジスタを使用して後述するような方形波パル
スをスイッチングによって発生させるようになってい
る。

【００２２】制御部６２は、直流電源回路６３に制御信
号を送るパルス高さ制御回路６２１と、パルス発生回路
６４に制御信号を送るパルス発生制御回路６２２とを有
している。制御部６２の構成について、図２を使用して
説明する。図２は、図１に示すバイアス機構６によって
バイアス電極２３に与えられる電圧（電極印加電圧）及
びプラズマの作用によって生ずる基板表面電位の変化に
ついて説明した図であり、（１）が電極印加電圧Ｖe、
（２）が基板表面電位Ｖsの変化を示している。電極印
加電圧Ｖeは、パルス発生回路６４の出力電圧である。
この電圧は、図２に示すように、周期Ｔ、パルス幅ｔ、
パルス高さｈの極性が負である方形波パルスである。

【００２３】図１に示すパルス高さ制御回路６２１は、
入力部６５から入力された値に従い、直流電源回路６３
の出力電圧を制御し、このパルス高さｈを所定の値にす
るようになっている。例えば、直流電源回路６３内の不
図示の基準電圧発生回路に制御信号を送り、基準電圧を
所定の値に変更するよう構成される。また、パルス発生
制御回路６２２は、入力部６５から入力された値に従
い、パルス発生回路６４にトリガー信号等の所定の制御
信号を送り、トランジスタのスイッチング動作を制御す
る。この結果、前述したような方形波パルスが出力され
るようになっている。入力部６５からは、周期Ｔ、パル
ス幅ｔ、パルス高さｈのデータが入力される。これらの
データは、基板９の表面への成膜が最適となるよう予め
定められる。この点について、以下に説明する。

【００２４】上記データの選定で重要な第一の点は、パ
ルスの周波数がプラズマ中のイオンの振動周波数より低
くなるようにパルス周期Ｔが定められている点である。
イオン振動数は例えば密度１０¹⁰個／ｃｍ^-3のＡｒプラ
ズマの場合は前述した通り３．３ＭＨｚである。図２
（１）に示す電極印加電圧Ｖeの周波数は、これより低
い例えば５ｋＨｚ〜３ＭＨｚ程度とされる。周期で言う
と、０．３μ秒〜２００μ秒程度である。

【００２５】従来は、電極印加電圧Ｖeの周波数がイオ
ン振動数より充分に高かったため、それがプラズマ中の
イオンの挙動に影響を与えることがないとして無視した
が、本実施形態では、イオン振動数より低いために無視
できない。つまり、パルス状の電極印加電圧Ｖeによる
イオンの移動が基板表面電位Ｖsに影響を与える。さら
に詳しく説明すると、電極印加電圧Ｖeのパルスがオン
になり、バイアス電極２３の電位が負になると、誘電体
ブロック２２のキャパシタンスを介して図２（２）に示
すように基板９の表面に負の電位が誘起される。そし
て、この電位によってプラズマ中のイオンが基板９の表
面に引き寄せられて入射する。従って、入射イオンによ
って基板表面電位Ｖsは図２（２）に示すように徐々に
上昇する。

【００２６】そして、電極印加電圧Ｖeのパルスがオフ
になると、その時点でＶsの上昇は停止する。しかしな
がら、その時点での基板表面電位Ｖsは、バックグラウ
ンドとして存在する浮遊電位Ｖfよりもさらに低いた
め、パルスがオフになった以降も上昇を続け、浮遊電位
Ｖfに達すると上昇が止まる。つまり、浮遊電位Ｖfは、
表面へのイオンと電子の入射が平衡に達する電位であ
り、電子の高い移動度のため数ボルト程度の負の電位で
ある。パルスがオフなった時点では基板表面電位Ｖsは
浮遊電位Ｖfよりも低く、イオンと電子の入射が平衡に
達するまで基板表面電位Ｖsは上昇する。その後、次の
パルスがオンされると、基板表面電位Ｖsは同様の変化
を繰り返す。

【００２７】パルス周期Ｔ、パルス幅ｔ及びパルス高さ
ｈの選定で重要な二番目の点は、一つのパルス周期Ｔが
終わるまでに基板表面電位Ｖsが浮遊電位Ｖfまで上昇す
るよう定められることである。この点について、図３を
使用して説明する。図３は、基板表面電位Ｖsの上昇パ
ターンについて説明した図である。

【００２８】図３には、三つの基板表面電位Ｖsの上昇
パターンが描かれている。パターンａは、パルス幅ｔの
時間経過後、周期Ｔの終わりまでにＶsがＶfに達するも
のであり、上述した上昇パターンである。また、パター
ンｂは、パルス幅ｔの時間内にＶfに達する上昇パター
ンである。さらに、パターンｃは、周期Ｔの終わりまで
にはＶfに達しない上昇パターンである。パターンｃの
場合、浮遊電位Ｖfにまで上昇する前に次のパルスがバ
イアス電極２３に印加されるため、基板９や誘電体ブロ
ック２２の表面の残留電荷量が経時的に多くなってしま
う問題がある。つまり、パルスの印加のたびに基板９の
表面や誘電体ブロック２２の表面の残留電荷量が多くな
っていく。

【００２９】残留電荷量がある程度以上に多くなると、
処理チャンバー１等の接地電位である部材表面との間で
アーク放電を生じたり、誘電体ブロック２２に絶縁破壊
を生じさせてホルダー本体２１にリーク電流を流したり
することがある。アーク放電は、処理チャンバー１内の
部材を損傷したり、基板９を汚損する材料を放出させた
りする原因となる。また、誘電体ブロック２２の絶縁破
壊は、誘電体ブロック２２の破損につながったり寿命を
早めたりする原因となる。さらに深刻なのは、基板９の
表面の残留電荷量が多くなると、基板９の表面又は内部
に形成されている絶縁層を絶縁破壊し、重大な回路欠陥
を招いてしまうことである。

【００３０】このようなことから、基板表面電位Ｖsの
上昇は、パターンａ又はパターンｂによることが好まし
い。基板表面電位Ｖsの上昇は、イオン入射による表面
電荷の緩和によって生ずるから、どのような上昇パター
ンになるかは、プラズマ密度にも依存する。プラズマ密
度は、処理チャンバー１内の圧力及びスパッタ電源５の
出力等の条件により決まる。これらの条件は、必要な成
膜速度との関連で決まってしまうので、そのような条件
下においてパターンａ又はパターンｂとなるように、パ
ルス周期Ｔ、パルス幅ｔ及びパルス高さｈを定める。具
体的には、ダミーの基板を使用しながら実際の成膜条件
と同じ条件でスパッタリングを行い、基板表面電位Ｖs
の変化を測定する。そして、パルス周期Ｔの終わりに基
板表面電位Ｖsが浮遊電位Ｖfと同程度まで上昇する範囲
を調査し、その範囲でパルス周期Ｔ、パルス幅ｔ及びパ
ルス高さｈを定めるようにする。

【００３１】パルス周期Ｔ、パルス幅ｔ及びパルス高さ
ｈの選定で重要な三番目の点は、これらが、作成される
薄膜のスパッタリングしきい値との関係で定められてい
る点である。この点について、図２及び図４を使用して
説明する。図４は、スパッタリングしきい値について説
明する図である。

【００３２】図４は、ある固体表面に対して入射するイ
オンのエネルギーに対するスパッタ率の比を表したもの
であり、横軸はイオンの入射エネルギー（ｅＶ）、縦軸
はスパッタ率（１個の入射イオンに対して放出されるス
パッタ原子の数の比）を示している。図４に示すよう
に、イオンの入射エネルギーがある値以上でないと、ス
パッタ原子が放出されず、スパッタリングが起きない。
この値が、スパッタリングしきい値である。例えば、チ
タンの場合は２０ｅＶ程度である。尚、イオンの入射エ
ネルギーがある限度以上に高くなると、スパッタ率は下
がるが、これは、イオンが固体の内部に侵入してしまう
現象（イオンインプランテーション）を示している。

【００３３】前述した通り、基板９へのイオンの入射
は、プラズマＰと基板９との間のシース電界によって行
われる。プラズマ空間電位Ｖpは、０ないし数十ボルト
程度までの正の電位である。図２（２）中、プラズマ空
間電位Ｖpを点線で示す。尚、プラズマ空間電位Ｖpや、
基板表面電位Ｖsは、スパッタ電源５によって設定され
る高周波電界の影響を受け、高周波成分が実際には乗っ
ている。しかし、この高周波の周波数は１３．５６ＭＨ
ｚであり、イオン振動数より充分に高いので同様に無視
する。

【００３４】図２（２）に示すように電位が変化する基
板９の表面に対しては、プラズマ空間電位Ｖpと基板表
面電位Ｖsとの差によって生ずるシース電界によりイオ
ンが加速されて入射する。シース電界が低いうちは、イ
オンの入射エネルギーは弱く、基板９の表面をスパッタ
するには至らない。しかし、入射エネルギーが高くな
り、スパッタリングしきい値以上になると、基板９の表
面がスパッタされるようになる。この際のスパッタリン
グしきい値のエネルギーで入射させるシース電界をしき
い値電界Ｅthとする。

【００３５】図２（２）において、プラズマ空間電位Ｖ
pはほぼ一定とみて良いから、シース電界の強度は基板
表面電位Ｖsによって決められることになる。この際、
しきい値電界Ｅthになる際の基板表面電位を、しきい値
電位Ｖsthとする。電極印加電圧Ｖeのパルス周期Ｔ、パ
ルス幅ｈ、パルス高さｈは、電極印加電圧Ｖeの一つの
パルス周期Ｔの時間中、一時的に基板表面電位Ｖsがし
きい値電位Ｖsthを越えて低くなるように定められてい
る。

【００３６】このような基板表面電位Ｖsの変化がもた
らす結果について、従来の場合と比較しながら説明す
る。図１０（２）には、図２（２）と同様に、しきい値
電位Ｖsthが書き入れられている。図１０（２）から分
かるように、従来の場合、基板表面電位Ｖsは、しきい
値電位Ｖsthを常に越えて低くなっている。従って、基
板９の表面には、スパッタリングしきい値以上のエネル
ギーを持つイオンが常に入射しており、薄膜の再スパッ
タが時間的に連続して常に起きている。このため、基板
表面電位Ｖsがしきい値電位Ｖsthを僅かに越えただけで
も、時間積分した再スパッタ量は多くなってしまう。こ
の結果、どうしても過剰な再スパッタによる成膜速度の
低下の問題や薄膜中へのイオンの混入等の問題が起きや
すい。

【００３７】従来の場合でも、バイアス電源６１として
設けられた設けられた高周波電源やスパッタ電源５の出
力を調整したり、圧力を調整したりすることで、自己バ
イアス電圧Ｖdcの大きさを調整し、これによって再スパ
ッタの量を制御することはある程度可能である。しかし
ながら、図１０（２）から容易に理解されるように、従
来の技術では、本質的に再スパッタが時間的に連続して
常時生ずるか、又は、全く生じないかの二つの選択しか
できない。このため、最適な再スパッタ量（又は再スパ
ッタ速度）になるようにする制御は極めて困難である。

【００３８】一方、図２（２）では、基板表面電位Ｖs
がしきい値電位Ｖsthより低くなるのは、一つのパルス
周期Ｔのうちの一時的な時間帯に限られている。これ
は、しきい値電位Ｖsthが浮遊電位Ｖfより低いものであ
り、Ｖsは上述した通りパルス周期Ｔの終わりにはＶfま
で回復することから、当然の結果である。Ｖsがパルス
周期Ｔにおいて一時的にＶsthより低くなるということ
は、入射イオンによる基板９のスパッタリングは、断続
的に起こることになる。この点が、従来の技術との大き
な相違である。

【００３９】一つのパルスＴにおいてスパッタリングが
起こる時間帯、即ち、基板表面電位Ｖsがしきい値電位
Ｖsthより低くなる時間帯（図２（２）にｔｓで示す）
は、パルスがオンになった当初に基板表面電位Ｖsが到
達する値（以下、パルス初期電位Ｖso）、イオンの入射
によって基板表面電位Ｖsが緩和されて上昇する速度、
及び、パルス幅ｔに依存する。基板表面電位Ｖsが上昇
する速度はプラズマ密度に依存し、プラズマ密度は圧力
やスパッタ電源５の出力等に依存する。それらが一定で
あるとすると、時間帯ｔｓは、パルス初期電位Ｖsoの大
きさとパルス幅ｔにより決まる。パルス初期電位Ｖso
は、電極印加電圧Ｖeのパルス高さｈと、誘電体ブロッ
ク２２の誘電率ε及び形状寸法とによって決まる。誘電
体ブロック２２の誘電率εや形状寸法は一定であるか
ら、結局、時間帯ｔｓの長さは、パルス高さｈ及びパル
ス幅ｔにより制御できることになる。

【００４０】パルス高さｈ及びパルス幅ｔは、前述した
のと同じように実際の成膜と同じ条件で成膜実験を行
い、成膜速度やボトムカバレッジ率などの成膜特性が所
定の値になるようなパルス高さｈ及びパルス幅ｔを求め
て定める。高アスペクト比のホールの内面への被覆率を
高めるには、前述したようにオーバーハングが再スパッ
タされる量を多くしてやればよい。このためには、図２
（２）に示すｔｓを長くすればよい。ｔｓを長くすれ
ば、基板表面電位Ｖsがしきい値電位Ｖsthより低くなっ
ている時間が長くなり、時間積分した再スパッタ量が多
くなる。

【００４１】しかしながら、再スパッタ量が多くなる
と、前述したように全体の成膜速度が低下してしまう。
この点を勘案して、ホール内面の被覆率と成膜速度が両
立した最適な結果をもたらすパルス高さｈ及びパルス幅
ｔを実験的に求めて定める。いずれにしても、従来のよ
うな再スパッタが常時生ずるか全く生じないかという二
者択一的な制御ではなく、再スパッタが断続的に生じ、
各周期の再スパッタの時間幅を調整することができるの
で、最適な結果が得られる値が容易に選定可能である。

【００４２】以上のパルス周期Ｔ、パルス幅ｔ及びパル
ス高さｈの選定について、以下にまとめて記載する。（１）パルス周期Ｔは、パルスの周波数がイオン振動数
よりも低くなるように選定する。（２）パルス周期Ｔ、パルス幅ｔ及びパルス高さｈは、
パルス周期Ｔの終わりまでには基板表面電位Ｖsが浮遊
電位Ｖfと同程度まで回復するよう選定する。（３）パルス幅ｔ及びパルス高さｈは、ホールの被覆率
と成膜速度が両立した最適な結果をもたらすよう選定す
る。

【００４３】以上のように選定したパルス周期Ｔ、パル
ス幅ｔ及びパルス高さｈは、入力部６５から制御部６２
に入力され、制御部６２内の不図示のメモリに記憶され
るようになっている。そして、パルス高さｈのデータ
は、パルス高さ制御回路６２１から直流電源回路６３に
送られ、直流電源回路６３の出力電圧がそのデータに一
致するよう制御される。また、パルス周期Ｔ及びパルス
幅ｔのデータは、パルス発生制御回路６２２からパルス
発生回路６４に送られ、パルス発生回路６４の出力パル
ス周期及び幅がそれらのデータに一致するよう制御され
る。

【００４４】次に、本実施形態の薄膜作成装置の他の構
成について説明する。本実施形態の装置は、バリア膜を
作成する装置として構成されている。従って、ターゲッ
ト４１は、チタン製又はタンタル製等である。ガス導入
系３としては、アルゴンの他、窒素を導入するよう構成
される場合もある。窒素を導入しながらスパッタリング
を行うと、窒素とターゲット４１の材料との反応が生
じ、窒化チタン膜や窒化タンタル膜等がバリア膜として
作成できる。

【００４５】また、ターゲット４１の背後（被スパッタ
面とは逆側）には、磁石ユニット４２が設けられてい
る。磁石ユニット４２は、ターゲット４１とともにカソ
ード４を構成する部材である。磁石ユニット４２は、マ
グネトロンスパッタリングを可能にするため設けられて
いる。マグネトロンスパッタリングは、ターゲット４１
を介して設定される電界に直交する磁界を設定し、電子
をマグネトロン運動させることにより高効率の放電を達
成するものである。高効率の放電により、比較的低い圧
力でも高い成膜速度で成膜ができ、高品質の薄膜を高い
生産性で作成できるというメリットがある。

【００４６】磁石ユニット４２は、中央に設けられた中
心磁石４２１と、中心磁石４２１を取り囲むリング状の
周辺磁石４２２と、中心磁石４２１と周辺磁石４２２と
を繋ぐヨーク４２３とから構成されている。中心磁石４
２１と周辺磁石４２２との間には、図１に示すようにタ
ーゲット４１を貫いて膨らむ磁力線４２４が設定され
る。この磁力線４２４は、その膨らんだ頂点の付近等で
電界（電気力線）に直交し、マグネトロンスパッタリン
グが達成される。

【００４７】また、基板ホルダー２のホルダー本体２１
内には、基板９を所定温度に加熱する加熱機構２４が設
けられている。加熱機構２４は、基板９を１００〜５０
０℃程度に加熱し、成膜速度を高くするようにしてい
る。加熱機構２４には、ジュール発熱方式のものが例え
ば使用できる。尚、基板ホルダー２と基板９との間の接
触性を向上させて加熱効率を良くするなどのため、基板
９は基板ホルダー２に静電吸着されることが好ましい。
本実施形態の装置では、前述した電極印加電圧Ｖeによ
り誘電体ブロック２２の表面に静電気が誘起され、この
静電気によって基板９を静電吸着することが可能であ
る。

【００４８】また、ターゲット４１と基板９との間の空
間には、防着シールド７１が設けられている。防着シー
ルド７１は、処理チャンバー１の内面へのスパッタ粒子
の付着を防止するためのものである。さらに、基板ホル
ダー２に保持された基板９の周囲に位置するようにして
リングシールド７２が設けられている。リングシールド
７２は、プラズマの不必要な場所への拡散やスパッタ粒
子の不必要な場所への付着を防止するためのものであ
る。

【００４９】次に、実施形態の方法の説明も兼ねて、上
記構成に係る本実施形態の装置の動作について説明す
る。まず、基板９は、不図示の搬送ロボットにより不図
示のゲートバルブを通して処理チャンバー１内に搬入さ
れ、基板ホルダー２の表面（即ち、誘電体ブロック２２
の表面）の所定位置に保持される。そして、不図示のゲ
ートバルブが閉じ、排気系１１によって処理チャンバー
１内が所定の圧力に排気されているのが確認されると、
ガス導入系３が動作して処理チャンバー１内に所定のプ
ロセスガスが所定の流量で導入される。基板ホルダー２
内の加熱機構２４は、基板９を所定の温度まで予め加熱
する。

【００５０】この状態でスパッタ電源５が動作し、スパ
ッタ放電が生じてターゲット４１がスパッタされ、プラ
ズマＰが生成される。同時に、バイアス機構６が動作
し、バイアス電極２３に前述したようなパルス状の電極
印加電圧Ｖeが印加される。スパッタ放電によってター
ゲット４１から放出されたスパッタ粒子が基板９に達
し、薄膜を堆積させる。

【００５１】この際、スパッタ放電によりターゲット４
１から放出されたスパッタ粒子は、プラズマＰ中でイオ
ン化してイオン化スパッタ粒子となる。イオン化スパッ
タ粒子は、シース電界によって加速されて基板９により
垂直に多く入射する。この結果、微細なホールの内面へ
の被覆性が高まる。そして、バイアス電極２３に与えら
れる電極印加電圧Ｖeのパルス周期Ｔ、パルス幅ｔ、パ
ルス高さｈが前述したように制御される。このようにし
て所定時間成膜を行った後、スパッタ電源５、バイアス
機構６、加熱機構２４の動作を止める。その後、処理チ
ャンバー１内を再度排気した後、不図示の搬送ロボット
によって基板９を処理チャンバー１から取り出す。

【００５２】以上の構成及び動作に係る本実施形態の方
法及び装置では、バイアス電極２３にパルス状の電圧を
印加することで基板９の表面がバイアスされる上、パル
ス周期Ｔ、パルス幅ｔ、パルス高さｈが前述したように
制御されるので、過度の再スパッタによる成膜速度の低
下や基板９の表面の蓄積電荷量の増大等の問題が抑制さ
れる。

【００５３】また、従来のように高周波電圧ではなくパ
ルス状の電圧を印加して基板９をバイアスする構成は、
プラズマの状態を乱すことなく制御や調整が行えるとい
う意味で好適となっている。従来のような１３．５６Ｍ
Ｈｚ程度の高い周波数の高周波電圧を印加して基板９を
バイアスすると、高周波がプラズマを励起し、基板９の
表面付近のプラズマ密度を高くするよう作用する。この
場合、基板表面電位Ｖsの調整のため高周波の周波数や
出力を調整したりすると、基板９の表面付近でプラズマ
密度が大きく変わってしまい、再現性が低下する問題が
ある。一方、本実施形態のように、パルス状の電圧でし
かもその周波数がイオン振動数よりも低いものを印加す
る場合、基板９の表面付近のプラズマを励起する作用は
少ないので、前述のようにパルス幅等を調整しても再現
性が低下する問題はない。

【００５４】次に、本願発明の方法及び装置の第二の実
施形態について説明する。図５は、本願発明の第二の実
施形態の薄膜作成装置の概略構成を示す正面図である。
この第二の実施形態の装置は、バイアス機構６の構成が
第一の実施形態と異なるのみである。第二の実施形態に
おけるバイアス機構６は、イオン入射用のパルスに加え
て緩和用のパルスを含む波形のパルス状の電圧をバイア
ス電極２３に印加するよう構成されている。

【００５５】具体的には、バイアス機構６は、商用交流
入力から所定の周期及び幅の方形波を発生させる方形波
発生回路６６１と、方形波発生回路６６１の出力のうち
の−側の出力電圧を調整する−側電圧調整回路６６２
と、方形波発生回路６６１の出力のうちの＋側の出力電
圧を調整する＋側電圧調整回路６６３と、＋側のパルス
幅を調整する＋側パルス幅調整回路６６４と、方形波発
生回路６６１、−側電圧調整回路６６２、＋側電圧調整
回路６６３及び＋側パルス幅調整回路６６４の動作を制
御する制御部６２と、制御部６２に制御信号を入力する
入力部６５とから主に構成されている。そして、同様
に、基板ホルダー２の一部を成す誘電体ブロック２２内
には、同様にバイアス電極２３が設けられており、バイ
アス機構６の出力電圧は、バイアス電極２３に印加され
るようになっている。

【００５６】方形波発生回路６６１には、例えば、商用
交流入力を所定の周波数の交流に変換し、この交流から
シュミットトリガ回路によって所定の周期及び幅の方形
波を発生させる構成を採用することができる。制御部６
２は、交流の周波数を制御して方形波の周期を制御し、
その交流の直流分の電圧を制御することで方形波の幅を
制御することができる。

【００５７】＋側電圧調整回路６６３や−側電圧調整回
路６６２は、ツェナーダイオードを用いたリミット回路
等により構成でき、それぞれ独立して制御部６２によっ
て制御される。＋側パルス幅調整回路６６４には、スイ
ッチング回路によって＋側パルスの幅を遮断する回路が
使用できる。制御部６２は、スイッチング回路にトリガ
信号を送るトリガ回路を制御し、＋側パルスの幅を任意
のものに制御できる。

【００５８】図５に示す制御部６２の構成について、図
６を使用して説明する。図６は、図５に示すバイアス機
構６によってバイアス電極２３に与えられる電極印加電
圧及びプラズマの作用によって生ずる基板表面電位の変
化について説明した図であり、（１）が電極印加電圧Ｖ
e、（２）が基板表面電位Ｖsの変化を示している。

【００５９】図６（１）に示すように、電極印加電圧Ｖ
eは、接地電位から正負に振れる方形波パルスである。
このパルス周期をＴ、−側のパルス幅をｔ１、＋側のパ
ルス幅をｔ２、−側のパルス高さをｈ１、＋側のパルス
高さをｈ２とする。図１に示す入力部６５からは、これ
らＴ，ｔ１，ｔ２，ｈ１，ｈ２のデータを入力できるよ
うになっている。制御部６２は、入力部６５から入力さ
れた値に従い、方形波発生回路６６１、−側電圧調整回
路６６２、＋側電圧調整回路６６３及び＋側パルス幅調
整回路６６４に制御信号を送り、パルス周期Ｔ、−側パ
ルス幅ｔ１、＋側パルス幅ｔ２、−側パルス高さｈ１、
＋側パルス高さｈ２が、入力された値に一致するよう制
御する。

【００６０】入力部６５に入力されるＴ，ｔ１，ｔ２，
ｈ１，ｈ２のデータは、同様に基板９の表面への成膜が
最適となるよう予め定められる。まず、パルス周期Ｔ
は、同様にイオン振動数よりもパルスの周波数が低くな
るように定められる。また、Ｔ，ｔ１，ｔ２，ｈ１，ｈ
２のデータは、パルス周期Ｔの終わりには基板表面電位
Ｖsが浮遊電位Ｖfに回復するよう定められる。この構成
は、本実施形態では、緩和用パルスとして＋側パルスが
印加されるため、第一の実施形態とは異なっている。以
下、この点を説明する。

【００６１】図６（１）に形状の方形波パルスがバイア
ス電極２３に印加されると、基板表面電位Ｖsは、図６
（２）に示すように変化する。即ち、−側パルスの印加
開始によって基板表面電位Ｖsは瞬時に低下する。そし
て、プラズマ中のイオンの入射によって基板９の表面の
電荷が緩和され、Ｖsは徐々に上昇する。そして、−側
パルス幅ｔ１の時間が経過して＋側パルスが印加される
と、基板表面電位Ｖsは図６（２）に示すように瞬時に
上昇する。基板表面電位Ｖsが正になると、プラズマ中
の電子が基板９の表面にすぐさま集まる。電子はイオン
よりも移動度が遙かに高いので、基板９の表面電荷は短
時間に緩和され、基板表面電位Ｖsは短時間に浮遊電位
Ｖfに落ち着く。そしてその後、パルス周期Ｔの時間が
経過すると、Ｖsは同様の変化を繰り返す。

【００６２】本実施形態においても、図６（２）に示す
ように、電極印加電圧Ｖeは、一つのパルス周期Ｔの時
間中、一時的に基板表面電位Ｖsがしきい値電位Ｖsthを
越えて低くなるように定められている。そして、基板表
面電位Ｖsがしきい値電位Ｖsthを越える時間帯ｔｓの長
さが最適となるように制御される。この際、この第二の
実施形態では、上記説明から分かるように、−側パルス
の印加終了時に＋側パルスを印加することにより、基板
表面電位Ｖsを短時間に浮遊電位Ｖfに落ち着かせること
が可能である。従って、ｔ１やｈ１のデータは、「パル
ス周期Ｔの終わりには浮遊電位Ｖfに回復している」と
いう条件（１）とはほぼ無関係に定めることができ、自
由度が高い。尚、緩和用パルスとしての＋側パルスは、
−側パルスの印加終了後直ちに与えられる必要はなく、
ある程度時間をおいてから与えてもよい。

【００６３】この第二の実施形態の装置でも、過度の再
スパッタによる成膜速度の低下や基板９の表面の蓄積電
荷量の増大等の問題が抑制される。尚、＋側パルス幅ｔ
２は、−側パルスが印加されない時間帯（Ｔ−ｔ１）の
うちの一部となっており、＋側パルスも−側パルスも印
加されない時間帯がある。これは、もし、緩和用パルス
しての＋側パルスが、Ｔ−ｔ１の時間帯中ずっと印加さ
れると、緩和されすぎてしまい、逆極性の電荷（電子）
が過剰に溜まってしまうという問題を防止する技術的意
義がある。

【００６４】次に、本願発明の第三の実施形態について
説明する。図７は、第三の実施形態の薄膜作成装置の概
略構成を示す正面図である。この第三の実施形態の装置
も、バイアス機構６の構成が第一の実施形態と異なるの
みである。第三の実施形態におけるバイアス機構６は、
所定の周波数の交流をチョッピングして得られるせん断
パルスをバイアス電極２３に印加するよう構成されてい
る。本実施形態で使用される交流は、プラズマのイオン
振動数よりも低い周波数の高周波である。

【００６５】具体的には、バイアス機構６は、出力周波
数が可変である高周波電源６７１と、高周波電源６７１
の出力を所定のパターンでチョッピングするチョッパー
回路６７２と、変調回路及びチョッパー回路６７２を制
御する制御部６２と、制御部６２に制御信号を入力する
入力部６５とから主に構成されている。チョッパー回路
６７２は、サイリスタ等の制御素子を使用したものが使
用できる。尚、高周波電源６７１とバイアス電極２３の
間には、不図示の整合器が設けられている。

【００６６】図７に示す制御部６２の構成について、図
８を使用して説明する。図８は、図７に示すバイアス機
構６によってバイアス電極２３に与えられる電極印加電
圧及びプラズマの作用によって生ずる基板表面電位の変
化について説明した図であり、（１）が電極印加電圧Ｖ
e、（２）が基板表面電位Ｖsの変化を示している。

【００６７】制御部６２は、入力部６５から入力された
データに従い、高周波電源６７１及びチョッパー回路６
７２を制御し、図８（１）に示すようなせん断パルスが
バイアス電極２３に印加されるよう構成されている。ま
た、せん断パルスの元になった高周波電圧の実効値Ａ
（又は振幅）、−側パルス幅ｔ１、＋側パルス幅ｔ２の
データは、前述したのと同様に、パルス周期Ｔの終わり
には基板表面電位Ｖsが浮遊電位Ｖfに回復するよう定め
られる。以下、この点を説明する。

【００６８】図８（１）に示す形状のせん断パルスがバ
イアス電極２３に印加されると、基板表面電位Ｖsは、
図８（２）に示すように変化する。即ち、−側パルスの
印加が開始されると、基板表面電位Ｖsは電極印加電圧
Ｖeの波形と同様に電位が下がる。そして、−側パルス
の印加が終了し、電極印加電圧Ｖeが０Ｖになると、イ
オン入射により電荷が緩和されてＶsは徐々に上昇す
る。そして、半周期が経過して＋側パルスの印加が開始
されると、Ｖsも同様にアース電位を越えて＋側にシフ
トするが、移動度の高い電子がすぐさま集まってきてし
まうので、Ｖsは短時間のうちに浮遊電位Ｖfに落ち着
く。その後、一つのパルス周期Ｔの時間が経過して次の
周期のせん断パルスが印加されると、同様の変化を繰り
返す。

【００６９】本実施形態においても、図８（２）に示す
ように、電極印加電圧Ｖeは、一つのパルス周期Ｔの時
間中、一時的に基板表面電位Ｖsがしきい値電位Ｖsthよ
り低くなるように定められている。そして、基板表面電
位Ｖsがしきい値電位Ｖsthより低くなる時間帯ｔｓの長
さが最適となるように制御される。この際、第三の実施
形態でも、−側パルスの印加終了後に＋側パルスが印加
されるので、基板表面電位Ｖsを短時間に浮遊電位Ｖfに
落ち着かせることが可能である。従って、−側パルス幅
ｔ１や実効値Ａのデータは、パルス周期Ｔの終わりには
浮遊電位Ｖfに回復しているという条件（１）とはほぼ
無関係に定めることができ、自由度が高い。また、せん
断パルスの周波数が低い結果、前述した実施形態と同様
に、基板９の表面付近のプラズマを励起する作用が少な
く、調整等による再現性の低下の問題は生じない。尚、
＋側パルス幅ｔ２を長くすると、前述したのと同様に、
逆極性の電荷（電子）が過剰に溜まってしまうので注意
を要する。

【００７０】

【実施例】次に、上記各実施形態に属する実施例とし
て、以下のものを挙げることが可能である。まず、第一
の実施形態に属する実施例としては、以下のような電極
印加電圧Ｖeを印加するよう構成できる。パルス周波数：５ｋＨｚ〜３ＭＨｚパルス周期Ｔ：０．３μ秒〜２００μ秒パルス幅ｔ：パルス周期Ｔの１０〜９０％パルス高さｈ：１０Ｖ〜５００Ｖ

【００７１】また、第二の実施形態に属する実施例とし
てしては、、以下のような電極印加電圧Ｖeを印加する
よう構成できる。パルス周波数：５ｋＨｚ〜３ＭＨｚパルス周期Ｔ：０．３μ秒〜２００μ秒 −側パルス幅ｔ１：パルス周期Ｔの２０〜９０％ −側パルス高さｈ１：１０Ｖ〜５００Ｖ＋側パルス幅ｔ２：パルス周期Ｔの５〜１０％＋側パルス高さｈ２：１０Ｖ〜１００Ｖ

【００７２】さらに、第三の実施形態に属する実施例と
してしては、、以下のような電極印加電圧Ｖeを印加す
るよう構成できる。パルス周波数：５ｋＨｚ〜３ＭＨｚパルス周期Ｔ：０．３μ秒〜２００μ秒 −側パルス幅ｔ１：半周期の１０〜１００％＋側パルス幅ｔ２：半周期の５〜１０％高周波電源６７１の電圧実効値Ａ：１０Ｖ〜５００Ｖ

【００７３】上記各実施例に共通した成膜条件として
は、以下のような条件が挙げられる。圧力：数ｍＴｏｒｒ〜１００ｍＴｏｒｒプロセスガス及び流量：Ａｒ，１０〜１００ｃｃ／分スパッタ電源５：１３．５６ＭＨｚ出力１ｋＷ〜２０ｋ
Ｗターゲット４１：チタンこのような条件で成膜を行うと、アスペクト比６程度の
ホールに対するボトムカバレッジ率（ホール以外の面に
対するホールの底面の成膜速度の比）は３０％〜４０
％、全体の成膜速度は３００〜５００オングストローム
／分程度となり、実用的な優れた結果が得られる。

【００７４】上述した各実施形態及び実施例では、電極
印加電圧Ｖeは、パルス周期Ｔの時間中に基板表面電位
Ｖsが一時的にしきい値電圧Ｖsthを越えるよう印加され
るとして説明したが、これは必須条件ではなく、Ｖsが
Ｖsthを越えない範囲でＶeを印加するようにしてもよ
い。この場合は、プロセスガスのイオンによる薄膜の再
スパッタは本質的に生じないが、イオン衝撃による成膜
速度の向上という別の効果が得られるからである。例え
ば、ホールの開口の縁へのオーバーハングの形成が見ら
れず、再スパッタの必要性がない場合には、再スパッタ
が生じない範囲で最適なエネルギーでイオンを入射させ
る。これにより、入射イオンのエネルギーを膜成長に利
用して高い成膜速度で成膜を行い、高い生産性を得るこ
とが可能である。

【００７５】また、バイアス機構６は、パルス状の電圧
をバイアス電極２３に印加し、誘電体ブロック２２を介
して間接的にパルス状の電圧を与えるものであったが、
パルス状の電圧を直接基板９に印加するようにしてもよ
い。この場合、基板９の表面に誘電膜（例えば酸化シリ
コン膜）が予め形成されており、その上にチタン等の導
電性の膜を堆積させる場合、基板表面電位の変化は、図
２（２）、図６（２）又は図８（２）に示すのとほぼ等
価となる。

【００７６】但し、基板９に直接電圧を印加すると、プ
ラズマから電子又はイオンがバイアス機構６側に連続的
に流れるので、あまり好ましくない。基板９に誘電膜が
形成されている場合には遮断される場合もあるが、大き
な電流により誘電膜の絶縁破壊が生じると、回路欠陥に
つながるおそれが高いので、やはり好ましくない。この
意味では、誘電体を介して間接的にパルス状の電圧を基
板９に印加する構成が好適である。

【００７７】尚、電極印加電圧Ｖeの各パラメータは、
前述したように予め実験的に定められ、成膜中その値に
なるように制御されるが、成膜処理の内容が異なる場
合、これらのデータは、適宜変更され、入力部６５から
入力される。また尚、前述した各実施形態及び実施例で
は、陽イオンを入射させることが前提になっているた
め、イオン入射用のパルスは負電圧パルスであり、緩和
用のパルスが正電圧パルスであったが、例外的に逆の場
合があり得る。即ち、プラズマ中に陰イオンが存在し、
陰イオンを基板９の表面に入射させる場合が、これに該
当する。

【００７８】また、以上の説明では、イオン化スパッタ
の場合を採り上げたが、本願発明の構成は、イオン入射
のために基板９をバイアスしながら行うすべての成膜技
術に有効であり、例えば、ＣＶＤ等にも応用することが
できる。例えば、反応性ガスを処理チャンバー内に導入
してプラズマＣＶＤにより成膜を行う場合、プリカーサ
（最終的に薄膜となる反応の前駆体）のガスがイオン化
しており、このイオン化プリカーサをシース電界で加速
して入射させることで成膜速度の向上等の改善を得る
際、本願発明の構成は非常に効果的である。

【００７９】尚、プラズマ発生手段としては、高周波放
電や直流二極放電等によりプラズマを発生させるものが
採用されることがある。さらに、基板９としては、半導
体ウェーハに限らず、液晶ディスプレイを製造する際の
液晶基板等にも応用することができる。液晶基板の場
合、基板自体が誘電体製であるので、パルス状の電圧を
直接印加しても問題がない場合がある。

【００８０】

【発明の効果】以上説明した通り、本願の請求項１の方
法又は請求項６の装置によれば、基板にパルス状の電圧
を印加することで基板の表面がバイアスされる上、パル
ス周期、パルス幅、パルス高さが制御されるので、最適
なイオンの入射エネルギー及び入射量になるよう基板の
バイアスを最適化することができる。また、プラズマ密
度の変化による再現性の低下の問題も生じない。また、
請求項２の方法又は請求項７の装置によれば、上記効果
に加え、緩和用のパルスが基板に印加されるので、基板
の残留電荷量の増大が抑制され、また、他のパラメータ
を選定する際の自由度が増すという効果が得られる。ま
た、請求項３の方法又は請求項８の装置によれば、上記
効果加え、イオン入射用のパルスも緩和用のパルスも印
加されない時間帯があるので、過度の緩和による逆極性
の蓄積電荷量の増大の問題が抑制されるという効果が得
られる。また、請求項４の方法又は請求項９の装置によ
れば、上記効果加え、イオンの入射エネルギーがスパッ
タリングしきい値を一つのパルス周期において一時的に
越えるよう制御されるので、過度の再スパッタによる成
膜速度の低下、薄膜中へのイオン混入、基板の表面の蓄
積電荷量の増大等の問題が抑制される。このため、微細
なホールの内面への被覆性を向上させつつ生産性の低下
を防止することができる。さらに、作成される薄膜の品
質や製造させるデバイスの特性等を損なうことのない良
質なプロセスが提供される。また、請求項５の方法又は
請求項１０の装置によれば、上記効果に加え、誘電体を
介在させながら基板に対して間接的にパルス状の電圧が
印加されるので、プラズマから基板を通して大きな電流
が流れることによる基板の損傷等の問題が防止される。

【図面の簡単な説明】

【図１】本願発明の第一の実施形態の薄膜作成装置の概
略構成を示す正面図である。

【図２】図１に示すバイアス機構６によってバイアス電
極２３に与えられる電極印加電圧及びプラズマの作用に
よって生ずる基板表面電位の変化について説明した図で
あり、（１）が電極印加電圧Ｖe、（２）が基板表面電
位Ｖsの変化を示している。

【図３】基板表面電位Ｖsの上昇パターンについて説明
した図である。

【図４】スパッタリングしきい値について説明する図で
ある。

【図５】本願発明の第二の実施形態の薄膜作成装置の概
略構成を示す正面図である。

【図６】図５に示すバイアス機構６によってバイアス電
極２３に与えられる電極印加電圧及びプラズマの作用に
よって生ずる基板表面電位の変化について説明した図で
あり、（１）が電極印加電圧Ｖe、（２）が基板表面電
位Ｖsの変化を示している。

【図７】第三の実施形態の薄膜作成装置の概略構成を示
す正面図である。

【図８】図７に示すバイアス機構６によってバイアス電
極２３に与えられる電極印加電圧及びプラズマの作用に
よって生ずる基板表面電位の変化について説明した図で
あり、（１）が電極印加電圧Ｖe、（２）が基板表面電
位Ｖsの変化を示している。

【図９】従来の薄膜作成装置の一例であるイオン化スパ
ッタ装置の概略構成を示す正面図である。

【図１０】従来の方法及び装置における基板９の表面電
位について説明する図である。

【符号の説明】

１処理チャンバー１１排気系２基板ホルダー２２誘電体ブロック２３バイアス電極３ガス導入系４カソード４１ターゲット４２磁石ユニット５スパッタ電源６バイアス機構６２制御部６５入力部９基板Ｐプラズマ

───────────────────────────────────────────────────── フロントページの続き (72)発明者田上学東京都府中市四谷５丁目８番１号アネルバ株式会社内 (72)発明者佐藤英樹東京都府中市四谷５丁目８番１号アネルバ株式会社内Ｆターム(参考） 4K029 BA17 CA05 CA13 DA02 DA04 DA08 DC03 DC35 DC41 EA00 JA01 4K030 BA18 EA03 EA11 FA01 HA13 KA20 KA23 KA30 KA41 LA00 4M104 BB14 BB17 DD39 DD44 HH11 HH13

Claims

【特許請求の範囲】

【請求項１】基板の表面を臨む空間にプラズマを形成
するととともに、プラズマの空間電位に対して基板の表
面に所定の電位を与えることで基板の表面をバイアス
し、バイアスによってプラズマ中のイオンを基板の表面
に入射させながら基板の表面に所定の薄膜を作成する薄
膜作成方法であって、前記バイアスは、前記基板にパルス状の電圧を印加する
ことで行われるものであり、このパルス状の電圧の周波
数は、前記プラズマにおける前記イオンの振動周波数以
下であり、さらに、パルス周期、パルス幅及びパルス高
さを、前記基板への前記イオンの入射量及びエネルギー
が最適となるように制御しながら行うことを特徴とする
薄膜作成方法。
【請求項２】前記パルス状の電圧の波形は、イオン入
射用のパルスと、このイオン入射用のパルスとは極性の
異なる緩和用のパルスとを含んでいることを特徴とする
請求項１記載の薄膜作成方法。
【請求項３】前記緩和用のパルスの幅は、前記パルス
周期から前記イオン入射用のパルスの幅を引いた時間よ
りも短く、イオン入射用のパルスも緩和用のパルスも印
加されない時間帯があることを特徴とする請求項２記載
の薄膜作成方法。
【請求項４】前記イオンの入射エネルギーが、前記基
板の表面に作成する薄膜をスパッタリングするのに必要
な最低限のエネルギーの値であるスパッタリングしきい
値を一つのパルス周期において一時的に越えるよう、前
記パルス周期、パルス幅及びパルス高さが制御されるこ
とを特徴とする請求項１、２又は３記載の薄膜作成方
法。
【請求項５】前記パルス状の電圧は、誘電体を介在さ
せながら基板に対して間接的に印加されることを特徴と
する請求項１、２、３又は４記載の薄膜作成方法。
【請求項６】排気系によって内部が排気される処理チ
ャンバーと、処理チャンバー内の所定位置に基板を保持
する基板ホルダーと、処理チャンバー内に所定のプロセ
スガスを導入するガス導入系と、処理チャンバー内にプ
ラズマを発生させるプラズマ発生手段とを備え、基板ホ
ルダーに保持された基板の表面に所定の薄膜を作成する
薄膜作成装置であって、前記プラズマの空間電位に対して基板の表面に所定の電
位を与えることで基板の表面をバイアスしてプラズマ中
のイオンを基板の表面に入射させるバイアス機構が設け
られており、このバイアス機構は、パルス状の電圧を基
板に印加するものであって、このパルスの周波数は、前
記プラズマ中における前記イオンの振動周波数以下であ
り、さらに、パルス周期、パルス幅及びパルス高さを、
前記基板への前記イオンの入射量及びエネルギーが最適
となるように制御する制御部を備えていることを特徴と
する薄膜作成装置。
【請求項７】前記制御部は、イオン入射用のパルス
と、イオン入射用のパルスとは極性の異なる緩和用のパ
ルスとを含んだ波形のパルス状の電圧が基板に印加され
るよう制御するものであることを特徴とする請求項６記
載の薄膜作成装置。
【請求項８】前記制御部は、前記緩和用のパルスの幅
は、前記パルス周期から前記イオン入射用のパルスの幅
を引いた時間よりも短く、イオン入射用のパルスも緩和
用のパルスも印加されない時間帯があるように制御する
ものであることを特徴とする請求項７記載の薄膜作成装
置。
【請求項９】前記制御部は、前記イオンの入射エネル
ギーが、前記基板の表面に作成する薄膜をスパッタリン
グするのに最低限必要なエネルギーの値であるスパッタ
リングしきい値を一つのパルス周期において一時的に越
えるよう、パルス周期、パルス高さ及びパルス幅を制御
するものであることを特徴とする請求項６、７又は８記
載の薄膜作成装置。
【請求項１０】誘電体を介在させながら基板に対して
バイアス電極が設けられており、前記バイアス機構は、
このバイアス電極に前記パルス状の電圧を印加するもの
であることを特徴とする請求項６、７、８又は９記載の
薄膜作成装置。