KR20000062570A

KR20000062570A - 박막형성방법 및 박막형성장치

Info

Publication number: KR20000062570A
Application number: KR1020000007829A
Authority: KR
Inventors: 미즈노시게루; 사또마꼬또; 다가미마나부; 사또우히데끼
Original assignee: 니시히라 순지; 아네르바 가부시키가이샤
Priority date: 1999-03-12
Filing date: 2000-02-18
Publication date: 2000-10-25
Also published as: KR100372385B1; US20010009220A1; JP4351755B2; US6872289B2; US6348238B1; JP2000256845A; TW477824B

Abstract

(과제)

미세한 홀의 내면에 대한 피복성을 향상시키면서 막형성 속도의 저하를 억제하여, 형성되는 박막의 품질이나 제조되는 디바이스의 특성 등을 손상시키는 일이 없도록 한다.

(해결수단)

플라즈마(P)의 공간전위(Vp)에 대하여 기판(9)의 표면에 소정의 전위를 부여함으로써 바이어스하여 플라즈마(P)중의 이온을 입사시키면서 박막이 형성된다. 바이어스기구(6)는, 유전체 블록(22)내의 바이어스 전극(23)에 펄스형의 전극인가전압(Ve)을 인가하고, 기판표면전위(Vs)를 펄스형으로 변화시킨다. 펄스의 주파수는 플라즈마(P)중의 이온의 진동주파수이하로, 펄스주기(T), 펄스폭(t), 펄스높이(h)는 이온입사가 최적화되도록 제어부(62)로 제어된다. 기판표면전위(Vs)가 펄스주기(T)의 종료에는 부유전위(Vf)로 회복되어, 이온의 입사에너지가 박막의 스퍼터링 임계치를 펄스주기(T)에 있어서 일시적으로 초과하도록 인가펄스가 제어된다.

Description

박막형성방법 및 박막형성장치{THIN FILM FABRICATION METHOD AND THIN FILM FABRICATION APPARATUS}

본 발명은 스퍼터링이나 플라즈마 화학증착(플라즈마 CVD)과 같은 기판의 표면에 소정의 박막을 형성하는 방법 및 장치에 관한 것이다.

스퍼터링이나 CVD 와 같은 박막형성 프로세스는, LSI 를 비롯한 각종 전자디바이스나 액정디스플레이 등의 표시장치의 제조에서 많이 행해지고 있다. 이 중, 반도체 디바이스의 분야에서는, 디바이스의 집적화와 미세화가 점점 진행되고 있다. 디바이스의 미세화는 제조공정에 새로운 기술을 요구한다. 즉, 미세한 홀내로의 충분한 양의 막의 매입이나, 디바이스구조에 있어서의 단차를 경감시키는 연구 및, 고전류밀도를 원인으로 한 발열이나 엘렉트로 마이그레이션에 의한 단선의 예방 등이다. 특히, 애스팩트비(홀내의 개구의 직경 또는 폭에 대한 홀의 깊이의 비)가 높은 미세한 홀의 저부에 양호한 피복성으로 충분한 두께의 배리어막을 형성하는 기술은, 앞으로의 반도체 디바이스제조의 열쇠를 쥐고 있는 기술이다.

배리어막은, 기층재료와 배선재료와의 상호침식이나 확산방지(배리어성의 확보)외에, 도전성의 확보, 밀착성의 확보를 위해 사용된다. 배리어막에는, 티탄막과 질화티탄막의 적층막, 탄탈막, 질화탄탈막, 또는, 탄탈막과 질화탄탈막의 적층막 등이 사용된다.

높은 애스팩트비의 미세한 홀의 내면으로의 배리어막의 막형성방법으로서, 현재, 기판을 바이어스하면서 막형성하는 이온화 스퍼터링법이나 플라즈마 CVD 법 등이 주목되고 있다. 종래 방법의 일례로서, 이온화 스퍼터링법에 대하여 도 9 를 사용하여 설명한다. 도 9 는, 종래의 박막형성장치의 일례인 이온화 스퍼터링장치의 개략구성을 나타내는 정면도이다.

도 9 에 나타낸 장치는, 배기계(11)에 의해 내부가 배기되는 처리챔버(1)와, 처리챔버(1)내의 소정위치에 기판(9)을 지지하는 기판홀더(2)와, 처리챔버(1)내에 소정의 프로세스 가스를 도입하는 가스도입계(3)와, 처리챔버(1)내에 플라즈마를 발생시키는 플라즈마 발생수단을 구비하고 있다. 플라즈마 발생수단은, 처리챔버(1)내에 피-스퍼터링면이 노출되도록 하여 형성된 타겟(41)을 갖는 캐소드(4)와, 타겟(41)에 소정의 전압을 인가하여 스퍼터링방전을 발생시킴으로써 플라즈마를 발생시키는 스퍼터전원(5)으로 주로 구성되어 있다.

스퍼터전원(5)에는, 13.56 ㎒ 정도의 주파수의 고주파전압을 타겟(41)에 인가하는 것이 채용되고 있다. 가스도입계(3)에 의해 처리챔버(1)내에 소정의 프로세스 가스를 도입하여, 스퍼터전원(5)에 의해 타겟(41)에 고주파전압을 인가하면, 프로세스 가스에 고주파방전이 일어나 플라즈마가 발생한다. 스퍼터전원(5)과 타겟(41)의 피-스퍼터링면과의 사이에는, 도시하지 않은 정합기 등에 의한 캐패시턴스가 존재하고 있다. 캐패시턴스를 통하여 고주파전압을 인가하면, 캐패시턴스의 충방전에 플라즈마중의 전자 및 이온이 작용하여, 전자와 이온의 이동도의 차이로부터, 자기 바이어스(self-bias) 전압이 타겟(41)에 발생한다. 자기 바이어스 전압은, 고주파전압에 중첩된 음의 직류분의 전압으로, 이 자기 바이어스 전압에 의해 이온이 플라즈마로부터 인출되어 타겟(41)에 입사된다. 그 결과, 타겟(41)이 스퍼터된다.

스퍼터링에 의해 타겟(41)으로부터 방출된 입자(통상은 원자의 상태, 이하, 스퍼터입자 또는 스퍼터원자라 칭함)는, 처리챔버(1)내를 비행하여 기판(9)의 표면에 도달한다. 스퍼터입자의 도달이 중복되면 박막으로 성장한다. 그리고, 소정시간동안 스퍼터링을 행함으로써 소정의 두께의 박막이 기판(9)의 표면에 형성된다.

또, 상기 스퍼터전원(5)은, 스퍼터링에 의해 타겟(41)으로부터 방출되는 스퍼터입자를 이온화시키는 이온화수단으로 겸용되고 있다. 스퍼터전원(5)으로서 상술한 바와 같은 고주파전원을 사용하면, 플라즈마중의 전자가 스퍼터입자와 충돌하여 스퍼터입자를 이온화시키는 효율이 증가한다. 또한, 이온화수단으로서는, 스퍼터입자의 비행경로의 도중에 형성한 고주파전극에 고주파전압을 인가하는 구성이 채용되는 경우가 있다.

또 한편, 플라즈마중의 이온이 기판(9)에 입사되도록 기판(9)을 바이어스하는 바이어스기구(6)가 설치되어 있다. "바이어스"란, 플라즈마의 공간전위에 대하여 기판(9)의 표면에 소정의 전위를 부여하여, 플라즈마중의 이온을 기판(9)에 입사시키도록 하는 것이다.

기판홀더(2)는, 접지전위로 유지되는 금속제의 홀더본체(21)와, 홀더본체(21)에 고정한 유전체 블록(22)등으로 구성되어 있다. 유전체 블록(22)내에는, 바이어스 전극(23)이 형성되어 있다. 종래의 장치에서의 바이어스기구(6)는, 바이어스 전극(23)에 접속된 바이어스 전원(61)등으로 주로 구성되어 있다.

바이어스기구(6)를 사용하면서 스퍼터링을 행하면, 이온화된 스퍼터입자(이하, 이온화 스퍼터입자라 함)의 작용에 의해 홀내로의 피복성이 향상되는 효과가 있다. 이하, 이 점을 도 10 을 사용하여 설명한다. 도 10 은, 종래의 방법 및 장치에서의 기판(9)의 표면전위에 대하여 설명하는 도면으로, 도 10 (1)은 바이어스 전극(23)에 인가되는 전압, 도 10 (2)는 기판(9)의 표면전위를 나타내고 있다.

먼저, 기판(9)은, 기판홀더(2)의 일부인 유전체블록(22)상에 탑재된다. 따라서, 플라즈마에 노출된 기판(9)의 표면전위(이하, 기판표면전위(Vs)라 함)는 먼저 부유전위로 된다. 부유전위(도 10 (2)에 Vf 로 나타냄)는, 수볼트 정도의 음의 전위이다. 또한, 부유전위(Vf)에 의한 쉬드전계(sheath field)의 강도는 플라즈마밀도에 의존한다. 그리고, 플라즈마밀도는 스퍼터전원(5)으로서 사용한 고주파전원의 출력에 의존한다.

또한, 플라즈마의 공간전위(도10의 (2)에 Vp 로 나타냄)는 0V 내지 수십볼트 정도까지의 양의 전위이다. 플라즈마 공간전위(Vp)가 다소 양으로 시프트하는 것은, 전자가 기판홀더(2)등의 표면으로 이동한 결과, 균형을 취하려고 하기 때문이라고 생각된다. 이와 같은 공간전위(Vp)인 플라즈마와, 부유전위(Vf)가 부여된 기판(9)사이에는, 기판(9)을 향하여 서서히 전위가 낮아지는 쉬드전계가 발생한다. 쉬드전계의 방향은 기판(9)에 수직으로, 이온화 스퍼터입자는 이 쉬드전계에 의해 가속되어, 기판(9)에 대략 수직으로 입사된다. 그 결과, 홀의 저면까지 도달하는 이온화 스퍼터입자가 많아져, 홀의 저면으로의 막형성 속도가 증가한다.

그러나, 타겟(41)으로부터 방출되는 스퍼터입자의 전부가 이온화되는 것은 아니고, 중성 스퍼터입자도 기판(9)에 상당량 도달한다. 이 중성 스퍼터입자는, 쉬드전계에 의해 영향을 받지 않고, 여러 각도에서 기판(9)에 입사된다. 그 결과, 홀의 개구의 가장자리의 부분은, 이와 같은 스퍼터입자에 의해 퇴적량이 많아져, 오버행(overhang)이라 불리는 융기부가 형성되기 쉽다. 오버행이 형성되면, 홀의 개구가 작아져 애스팩트비가 외관상 높아진다. 애스팩트비가 높아지면 홀내로 진입할 수 있는 스퍼터입자의 양이 줄기 때문에 홀의 저면의 피복성이 저하된다.

또한, 바이어스 전원(61)에는, 스퍼터전원(5)과 동일하게 13.56 ㎒ 정도의 주파수의 고주파전원이 사용되고 있다. 따라서, 플라즈마가 발생하고 있는 상태에서, 바이어스 전원(61)을 동작시키면, 도 10 (2)에 나타낸 바와 같이, 전자와 이온의 이동도의 차이로부터 기판(9)에 자기 바이어스 전압(Vdc)이 인가된다. 그 결과, 자기 바이어스 전압(Vdc)에 의한 전계가 부유전위(Vf)에 의한 전계에 중첩된 상태로 된다. 자기 바이어스 전압은 상술한 바와 같이 음의 직류분의 전압이기 때문에, 쉬드전계가 더욱 높아져, 이온의 입사에너지가 증가한다.

또한, 실제로는, 바이어스 전극(23)에 인가되는 전압(이하, 전극인가전압 ; Ve)은 고주파전압으로, 이 고주파전압에 의한 전계가 있기 때문에, 기판표면전위(Vs)는 도 10 (2)에서 점선으로 나타낸 바와 같이 정현파형으로 변화하고 있다. 그리고, 부유전위(Vf)와 기판표면전위(Vs)와의 차이가 자기 바이어스 전압(Vdc)으로 되고 있다.

그러나, 기판표면전위(Vs)의 변화의 주파수는 13.56 ㎒ 이고, 플라즈마의 이온진동수(10¹⁰개/㎤ 정도의 밀도의 Ar 플라즈마의 경우에는 약 3.3 ㎒)보다도 충분히 높다. 따라서, 이온의 거동을 문제로 하는 경우에는 고주파성분은 무시하여도 된다. 다시말하면, 고주파전계에 추종하여 이온이 이동하기 전에 전계의 방향이 변경되므로, 고주파전계는 전체적으로 이온의 이동에는 영향을 주지 않는다. 따라서, 이온을 이동시키는 주된 전계는, 자기 바이어스 전압(Vdc)에 의한 전계와 부유전위(Vf)에 의한 전계이다. 또한, 부유전위(Vf)도 전자와 이온의 이동도의 차이에 의해 발생하기 때문에, "자기 바이어스 전압"의 일종으로 생각할 수도 있다. 이 경우에는, 도 10 (2)에 나타내는 기판표면전위(Vs)의 직류분전체가 자기 바이어스 전압으로 된다.

상기와 같이, 입사이온의 에너지가 높아지면, 프로세스 가스의 이온의 입사에너지가, 퇴적된 막을 스퍼터링할 때의 스퍼터링 임계치를 초과하게 되어, 오버행 부분의 퇴적막을 재-스퍼터링하는 것이 가능해진다. 오버행의 재-스퍼터링에 의해, 홀의 개구가 감소되는 것이 방지되고, 또, 재-스퍼터링에 의해 방출된 스퍼터입자가 홀내로 낙하하기 때문에, 홀의 내면(저면 또는 측면)의 피복성이 향상된다.

그러나, 종래의 방법 및 장치에서는, 이하와 같은 문제가 있었다.

즉, 상술한 바와 같이 자기 바이어스 전압의 인가에 의해 쉬드전계의 강도를 높게한 결과, 프로세스 가스의 이온에 의해 오버행 부분이 재-스퍼터링되어, 홀의 내면의 피복성을 높게 할 수 있다. 그러나, 이온은 오버행 부분이외의 곳에도 높은 에너지로 입사되어, 퇴적되었거나 퇴적되고 있는 박막을 스퍼터링해 버린다. 이 때문에, 전체의 막형성 속도가 늦어져 생산성을 저하시킨다.

또, 프로세스 가스의 이온이 고에너지로 입사되는 결과, 프로세스 가스의 이온이 박막중에 혼입되어, 형성된 박막의 품질을 저하시키는 문제가 있다. 특히, 막두께가 얇아지기 쉬운 홀의 저면에서는, 입사이온이 박막을 관통하여 기층내에 까지 도달해버리는 경우도 있다. 또한, 이온의 입사량이 많아지면, 전하가 과잉으로 축적되게 되어, 디바이스의 전기적 손상의 문제도 발생한다.

본원의 발명은, 이와 같은 과제를 해결하기 위해 이루어진 것으로, 미세한 홀의 내면에 대한 피복성을 향상시키면서 막형성 속도의 저하를 억제하고, 또, 형성되는 박막의 품질이나 제조되는 디바이스의 특성 등을 손상시키지 않는 박막형성방법 및 박막형성장치를 제공하는 기술적 의의를 갖는다.

도 1 은 본원발명의 제 1 실시형태의 박막형성장치의 개략구성을 나타낸 정면도.

도 2 는 도 1 에 나타낸 바이어스기구(6)에 의해 바이어스 전극(23)에 부여되는 전극인가전압 및 플라즈마의 작용으로 발생하는 기판표면전위의 변화에 대하여 설명한 도로서, 도 2 (1)이 전극인가전압(Ve), 도 2 (2)가 기판표면전위(Vs)의 변화를 나타냄.

도 3 은 기판표면전위(Vs)의 상승패턴에 대하여 설명한 도.

도 4 는 스퍼터링 임계치에 대하여 설명한 도.

도 5 는 본원발명의 제 2 실시형태의 박막형성장치의 개략구성을 나타낸 정면도.

도 6 은 도 5 에 나타낸 바이어스기구(6)에 의해 바이어스 전극(23)에 부여되는 전극인가전압 및 플라즈마의 작용에 의해 발생하는 기판표면전위의 변화에 대하여 설명한 도로서, 도 6 (1)이 전극인가전압(Ve), 도 6 (2)가 기판표면전위(Vs)의 변화를 나타냄.

도 7 은 제 3 실시형태의 박막형성장치의 개략구성을 나타낸 정면도.

도 8 은 도 7 에 나타낸 바이어스기구(6)에 의해 바이어스 전극(23)에 부여되는 전극인가전압 및 플라즈마의 작용에 의해 발생하는 기판표면전위의 변화에 대하여 설명한 도로서, 도8 (1)이 전극인가전압(Ve), 도 8 (2)가 기판표면전위(Vs)의 변화를 나타냄.

도 9 는 종래의 박막형성장치의 일례인 이온화 스퍼터링장치의 개략 구성을 나타낸 정면도.

도 10 은 종래의 방법 및 장치에서의 기판(9)의 표면전위에 대하여 설명하는 도.

*도면의 주요부분에 대한 부호의 설명

1 : 처리챔버

11 : 배기계

2 : 기판홀더

22 : 유전체블록

23 : 바이어스 전극

3 : 가스도입계

4 : 캐소드

41 : 타겟

42 : 자석유니트

5 : 스퍼터전원

6 : 바이어스기구

62 : 제어부

65 : 입력부

9 : 기판

P : 플라즈마

상기 과제를 해결하기 위해, 본원의 청구항 1 기재의 발명은, 기판의 표면을 향하는 공간에 플라즈마를 형성함과 동시에, 플라즈마의 공간전위에 대하여 기판의 표면에 소정의 전위를 부여함으로써 기판의 표면을 바이어스하고, 바이어스에 의해 플라즈마 중의 이온을 기판의 표면에 입사시키면서 기판의 표면에 소정의 박막을 형성하는 박막형성방법으로,

상기 바이어스는 상기 기판에 펄스형의 전압을 인가함으로써 행해지는 것으로, 이 펄스형의 전압의 주파수는 상기 플라즈마에서의 상기 이온의 진동주파수 이하이고, 또한, 펄스주기, 펄스폭 및 펄스높이를 상기 기판으로의 상기 이온의 입사량 및 에너지가 최적이 되도록 제어하면서 행하는 구성을 갖는다.

상기 과제를 해결하기 위해, 청구항 2 에 기재의 발명은, 상기 청구항 1 의 구성에 있어서, 상기 펄스형의 전압의 파형은, 이온입사용의 펄스와, 이 이온입사용의 펄스와는 극성이 다른 완화용의 펄스를 포함하고 있는 구성을 갖는다.

상기 과제를 해결하기 위해, 청구항 3 기재의 발명은, 상기 청구항 2 의 구성에 있어서, 상기 완화용의 펄스의 폭은, 상기 펄스주기로부터 상기 이온입사용의 펄스의 폭을 뺀 시간보다도 짧아, 이온입사용의 펄스도 완화용의 펄스도 인가되지 않는 시간대가 있는 구성을 갖는다.

상기 과제를 해결하기 위해, 청구항 4 기재의 발명은, 상기 청구항 1, 2 또는 3 의 구성에 있어서, 상기 이온의 입사에너지가, 상기 기판의 표면에 형성되는 박막을 스퍼터링하는데 필요한 최소한의 에너지 값인 스퍼터링 임계치를 하나의 펄스주기에 있어서 일시적으로 초과하도록, 상기 펄스주기, 펄스폭 및 펄스높이가 제어되는 구성을 갖는다.

상기 과제를 해결하기 위해, 청구항 5 기재의 발명은, 상기 청구항 1 , 2, 3 또는 4 의 구성에 있어서, 상기 펄스형의 전압은, 유전체를 개재시키면서 기판에 대하여 간접적으로 인가되는 구성을 갖는다.

상기 과제를 해결하기 위해, 본원의 청구항 6 기재의 발명은, 배기계에 의해 내부가 배기되는 처리챔버와, 처리챔버내의 소정위치에 기판을 지지하는 기판홀더와, 처리챔버내에 소정의 프로세스 가스를 도입하는 가스도입계와, 처리챔버내에 플라즈마를 발생시키는 플라즈마 발생수단을 구비하고, 기판홀더에 의해 지지된 기판의 표면에 소정의 박막을 형성하는 박막형성장치로,

상기 플라즈마 공간전위에 대하여 기판의 표면에 소정의 전위를 부여함으로써 기판의 표면을 바이어스하여 플라즈마중의 이온을 기판의 표면에 입사시키는 바이어스기구가 설치되어 있고, 이 바이어스기구는, 펄스형의 전압을 기판에 인가하는 것으로, 이 펄스의 주파수는, 상기 플라즈마중에서의 상기 이온의 진동주파수이하이고, 또한, 펄스주기, 펄스폭 및 펄스높이를, 상기 기판으로의 상기 이온의 입사량 및 에너지가 최적이 되도록 제어하는 제어부를 구비하고 있는 구성을 갖는다.

상기 과제를 해결하기 위해, 청구항 7 기재의 발명은, 상기 청구항 6 의 구성에 있어서, 상기 제어부는, 이온입사용의 펄스와, 이온입사용의 펄스와는 극성이 다른 완화용의 펄스를 포함한 파형의 펄스형의 전압이 기판에 인가되도록 제어하는 구성을 갖는다.

상기 과제를 해결하기 위해, 청구항 8 기재의 발명은, 상기 청구항 7 구성에 있어서, 상기 제어부는, 상기 완화용의 펄스폭은, 상기 펄스주기로부터 상기 이온입사용의 펄스의 폭을 뺀 시간보다도 짧아, 이온입사용의 펄스도 완화용의 펄스도 인가되지 않은 시간대가 있도록 제어하는 구성을 갖는다.

상기 과제를 해결하기 위해, 청구항 9 기재의 발명은, 상기 청구항 6, 7 또는 8 의 구성에 있어서, 상기 제어부는 상기 이온의 입사에너지가, 상기 기판의 표면에 형성하는 박막을 스퍼터링하는데 최소한 필요한 에너지의 값인 스퍼터링 임계치를 하나의 펄스주기에 있어서 일시적으로 초과하도록, 펄스주기, 펄스높이 및 펄스폭을 제어하는 구성을 갖는다.

상기 과제를 해결하기 위해, 청구항 10 기재의 발명은, 상기 청구항 6, 7, 8 또는 9 구성에 있어서, 유전체를 개재시키면서 기판에 대하여 바이어스 전극이 형성되어 있고, 상기 바이어스기구는, 이 바이어스 전극에 상기 펄스형의 전압을 인가하는 구성을 갖는다.

(발명의 실시형태)

이하, 본원발명의 실시형태에 대하여 설명한다. 이하의 설명에서는, 종래와 동일하게, 이온화 스퍼터링을 예를 들어 설명한다.

도 1 은, 본원발명의 제 1 실시형태의 박막형성장치의 개략구성을 나타내는 정면도이다. 도 1 에 나타낸 장치는, 배기계(11)에 의해 내부가 배기되는 처리챔버(1)와, 처리챔버(1)내의 소정위치에 기판(9)을 지지하는 기판홀더(2)와, 처리챔버(1)내에 소정의 프로세스 가스를 도입하는 가스도입계(3)와, 처리챔버(1)내에 플라즈마(P)를 발생시키는 플라즈마 발생수단을 구비하고 있다. 플라즈마 발생수단은, 처리챔버(1)내에 피-스퍼터링면이 노출되도록 하여 형성된 타겟(41)을 갖는 캐소드(4)와, 타겟(41)에 소정의 전압을 인가하여 스퍼터링방전을 일으킴으로써 플라즈마(P)를 발생시키는 스퍼터전원(5)으로 구성되어 있다.

본 실시형태의 장치에 있어서도, 스퍼터전원(5)은, 13.56 ㎒ 정도의 주파수의 고주파전원으로, 이온화 수단으로 겸용되고 있다. 그리고, 플라즈마중의 이온이 기판(9)에 입사되도록 기판(9)의 표면을 바이어스하는 바이어스기구(6)가 설치되어 있다.

본 실시형태의 장치의 큰 특징점은, 바이어스기구(6)가, 펄스형의 전압을 바이어스 전극(23)에 인가함으로써 바이어스를 행하는 것으로, 그 펄스형의 전압인가를 제어하는 제어부(62)가 형성되어 있는 점이다. 이하, 이 점을 구체적으로 설명한다.

본 실시형태에 있어서의 바이어스기구(6)는, 도 1 에 나타낸 바와 같이, 상용교류입력을 소정의 직류로 변환하는 직류전원회로(63)와, 직류전원회로(63)의 출력을 펄스형으로 변환하여 펄스형의 전압을 발생시키는 펄스발생회로(64)와, 직류전원회로(63)나 펄스발생회로(64)의 동작을 제어하는 제어부(62)와, 제어부(62)에 제어신호를 입력하는 입력부(65)로 주로 구성되어 있다. 그리고, 기판홀더(2)의 일부를 이루는 유전체블록(22)내에는, 동일하게 바이어스 전극(23)이 형성되어 있고, 펄스발생회로(64)의 출력전압은, 바이어스 전극(23)에 인가되도록 되어 있다.

직류전원회로(63)는, 스위칭 레귤레이터 방식 등을 채용한 회로로, 소정의 크기의 음의 직류전압을 출력하는 것이다. 펄스발생회로(64)는, 트랜지스터를 사용하여 후술하는 바와 같은 방형파 펄스를 스위칭에 의해 발생시키도록 되어 있다.

제어부(62)는, 직류전원회로(63)에 제어신호를 보내는 펄스높이 제어회로(621)와, 펄스발생회로(64)에 제어신호를 보내는 펄스발생제어회로(622)를 갖고 있다. 제어부(62)의 구성에 대하여, 도 2 를 사용하여 설명한다. 도 2 는, 도 1 에 나타낸 바이어스 기구(6)에 의해 바이어스 전극(23)에 인가되는 전압(전극인가전압) 및 플라즈마의 작용에 의해 발생하는 기판표면전위의 변화에 대하여 설명한 도면으로, 도 2 (1)이 전극인가전압(Ve), 도 2 (2)가 기판표면전위(Vs)의 변화를 나타내고 있다.

전극인가전압(Ve)은, 펄스발생회로(64)의 출력전압이다. 이 전압은, 도 2 에 나타낸 바와 같이, 주기(T), 펄스폭(t), 펄스높이(h)의 극성이 음인 방형파 펄스이다.

도 1 에 나타낸 펄스높이 제어회로(621)는, 입력부(65)로부터 입력된 값에 따라, 직류전원회로(63)의 출력전압을 제어하고, 이 펄스높이(h)를 소정의 값으로 하도록 되어 있다. 예를 들면, 직류전원회로(63)내의 도시하지 않은 기준전압 발생회로에 제어신호를 보내, 기준전압을 소정의 값으로 변경하도록 구성된다. 또, 펄스발생제어회로(622)는, 입력부(65)로부터 입력된 값에 따라, 펄스발생회로(64)에 트리거신호 등의 소정의 제어신호를 보내, 트랜지스터의 스위칭동작을 제어한다. 그 결과, 상술한 바와 같은 방형파 펄스가 출력되도록 되어 있다.

입력부(65)로부터는, 주기(T), 펄스폭(t), 펄스높이(h)의 데이터가 입력된다. 이들의 데이터는, 기판(9)의 표면으로의 막형성이 최적이 되도록 미리 결정된다. 이 점에 대하여 이하에 설명한다.

상기 데이터의 선정에서 중요한 첫번째 점은, 펄스의 주파수가 플라즈마중의 이온의 진동주파수보다 낮아지도록 펄스주기(T)가 결정되고 있는 점이다. 이온진동수는 예를 들면 밀도 10¹⁰개/㎝^-3의 Ar 플라즈마의 경우에는 상술한 바와 같이 3.3 ㎒ 이다. 도 2 (1)에 나타낸 전극인가전압(Ve)의 주파수는 이보다 낮은 예를 들면 5 ㎑ ∼ 3 ㎒ 정도로 된다. 주기로 말하면 0.3 μ초 ∼ 200 μ 초 정도이다.

종래에는, 전극인가전압(Ve)의 주파수가 이온진동수보다 충분히 높았기 때문에, 그것이 플라즈마중의 이온의 거동에 영향을 주는 일이 없는 것으로 무시했지만, 본 실시형태에서는, 이온진동수보다 낮기 때문에 무시할 수 없다. 다시말하면, 펄스형의 전극인가전압(Ve)에 의한 이온의 이동이 기판표면전위(Vs)에 영향을 준다.

더욱 상세하게 설명하면, 전극인가전압(Ve)의 펄스가 온으로 되어, 바이어스 전극(23)의 전위가 음이 되면, 유전체 블록(22)의 캐패시턴스를 통하여 도 2 (2)에 나타낸 바와 같이 기판(9)의 표면에 음의 전위가 유기된다. 그리고, 이 전위에 의해 플라즈마중의 이온이 기판(9)의 표면에 가까워져 입사된다. 따라서, 입사이온에 의해 기판표면전위(Vs)는 도 2 (2)에 나타낸 바와 같이 서서히 상승한다.

그리고, 전극인가전압(Ve)의 펄스가 오프로 되면, 그 시점에서 Vs 의 상승은 정지한다. 그러나, 그 시점에서의 기판표면전위(Vs)는, 백그라운드로서 존재하는 부유전위(Vf)보다도 더욱 낮기 때문에, 펄스가 오프로 된 이후에도 상승을 계속하여, 부유전위(Vf)에 도달하면 상승이 멈춘다. 다시말하면, 부유전위(Vf)는, 표면으로의 이온과 전자의 입사가 평형에 도달하는 전위로, 전자의 높은 이동도때문에 수볼트정도의 음의 전위이다. 펄스가 오프로 되는 시점에서는 기판표면전위(Vs)는 부유전위(Vf)보다도 낮아, 이온과 전자의 입사가 평형에 도달하기 까지 기판표면전위(Vs)는 상승한다. 그 후, 다음의 펄스가 온으로 되면, 기판표면전위(Vs)는 동일한 변화를 반복한다.

펄스주기(T), 펄스폭(t) 및 펄스높이(h)의 선정에서 중요한 두번째의 점은, 하나의 펄스주기(T)가 종료될 때까지 기판표면전위(Vs)가 부유전위(Vf)까지 상승되도록 결정되는 것이다. 이 점에 대하여, 도 3 을 사용하여 설명한다. 도 3 은, 기판표면전위(Vs)의 상승패턴에 대하여 설명한 도면이다.

도 3 에는, 3 개의 기판표면전위(Vs)의 상승패턴이 도시되어 있다. 패턴 a 는, 펄스폭(t)의 시간경과후, 주기(T)의 종료까지 Vs 가 Vf 에 도달하는 것으로, 상술한 상승패턴이다. 또, 패턴 b 는, 펄스폭(t)의 시간내에 Vf 에 도달하는 상승패턴이다. 또한, 패턴 c 는, 주기(T)의 종료까지는 Vf 에 도달하지 않는 상승패턴이다.

패턴 c 의 경우, 부유전위(Vf)에 까지 상승하기 전에 다음의 펄스가 바이어스 전극(23)에 인가되기 때문에, 기판(9)이나 유전체 블록(22)의 표면의 잔류전하량이 시간의 경과에 따라 많아지는 문제가 있다. 다시말하면, 펄스의 인가때마다 기판(9)의 표면이나 유전체블록(22)의 표면의 잔류전하량이 많아져간다.

잔류전하량이 어느 정도 이상으로 많아지면, 처리챔버(1)등의 접지전위인 부재표면과의 사이에서 아크방전을 일으키거나, 유전체 블록(22)에 절연파괴를 발생시켜 홀더 본체(21)에 누설전류를 흘려보내는 경우가 있다. 아크방전은, 처리챔버(1)내의 부재를 손상시키거나, 기판(9)을 오손시키는 재료를 방출시키는 원인이 된다. 또, 유전체블록(22)의 절연파괴는, 유전체블록(22)의 파손으로 이어지거나 수명을 단축하는 원인이 된다. 더욱 심각한 것은, 기판(9)의 표면의 잔류전하량이 많아지면, 기판(9)의 표면 또는 내부에 형성되어 있는 절연층을 절연파괴하여, 중대한 회로결함을 초래하는 것이다.

이와 같은 것으로부터, 기판표면전위(Vs)의 상승은, 패턴(a) 또는 패턴(b)에 의한 것이 바람직하다. 기판표면전위(Vs)의 상승은, 이온입사에 의한 표면전하의 완화에 의해 발생하기 때문에, 어떤 상승패턴으로 되는가는, 플라즈마밀도에도 의존한다. 플라즈마밀도는, 처리챔버(1)내의 압력 및 스퍼터전원(5)의 출력 등의 조건에 의해 결정된다. 이들의 조건은, 필요한 막형성속도와의 관련으로 결정되므로, 그와 같은 조건하에서 패턴(a) 또는 패턴(b)가 되도록, 펄스주기(T), 펄스폭(t) 및 펄스높이(h)를 결정한다.

구체적으로는, 더미의 기판을 사용하면서 실제의 막형성조건과 동일한 조건으로 스퍼터링을 행하여, 기판표면전위(Vs)의 변화를 측정한다. 그리고, 펄스주기(T)의 종료에 기판표면전위(Vs)가 부유전위(Vf)와 동일정도까지 상승하는 범위를 조사하여, 그 범위에서 펄스주기(T), 펄스폭(t) 및 펄스높이(h)를 결정하도록 한다.

펄스주기(T), 펄스폭(t) 및 펄스높이(h)의 선정에서 중요한 세번째의 점은, 이들이, 형성되는 박막의 스퍼터링 임계치와의 관계로 결정되고 있는 점이다. 이 점에 대하여, 도 2 및 도 4 를 사용하여 설명한다. 도 4 는 스퍼터링 임계치에 대하여 설명하는 도면이다.

도 4 는, 어느 고체표면에 대하여 입사되는 이온의 에너지에 대한 스퍼터링율의 비를 나타낸 것으로, 가로축은 이온의 입사에너지(eV), 세로축은 스퍼터링율(1 개의 입사이온에 대하여 방출되는 스퍼터원자수의 비)을 나타내고 있다. 도 4 에 나타낸 바와 같이, 이온의 입사에너지가 어느 값 이상이 아니면, 스퍼터원자가 방출되지 않아 스퍼터링이 일어나지 않는다. 이 값이 스퍼터링 임계치이다. 예를 들면, 티탄의 경우는 20 eV 정도이다. 또한, 이온의 입사에너지가 어느 한도 이상으로 높아지면, 스퍼터링율은 낮아지지만, 이것은, 이온이 고체의 내부에 침입하여 버리는 현상(이온주입)을 나타내고 있다.

상술한 바와 같이, 기판(9)으로의 이온의 입사는, 플라즈마(P)와 기판(9)사이의 쉬드전계에 의해 행해진다. 플라즈마 공간전위(Vd)는, 0 내지 수십볼트 정도까지의 양의 전위이다. 도 2 (2)중, 플라즈마 공간전위(Vp)를 점선으로 나타낸다. 또한, 플라즈마 공간전위(Vp)나 기판표면전위(Vs)는 스퍼터전극(5)에 의해 설정되는 고주파전계의 영향을 받아, 고주파성분이 실제로는 편승되어 있다. 그러나, 이 고주파의 주파수는 13.56 ㎒ 으로, 이온진동수보다 충분히 높으므로 마찬가지로 무시한다.

도 2 (2)에 나타낸 바와 같이 전위가 변화하는 기판(9)의 표면에 대해서는, 플라즈마 공간전위(Vp)와 기판표면전위(Vs)와의 차이에 의해 발생하는 쉬드전계에 의해 이온이 가속되어 입사된다. 쉬드전계가 낮은 때에는, 이온의 입사에너지는 약하여 기판(9)의 표면을 스퍼터링하기에는 부족하다. 그러나, 입사에너지가 높아져, 스퍼터링 임계치 이상으로 되면, 기판(9)의 표면이 스퍼터링되게 된다. 이 때의 스퍼터링 임계치의 에너지로 입사시키는 쉬드전계를 임계치 전계(Eth)로 한다.

도 2 (2)에 있어서, 플라즈마 공간전위(Vp)는 대략 일정한 것으로 보아도 되기 때문에, 쉬드전계의 강도는 기판표면전위(Vs)에 의해 결정되게 된다. 이 때, 임계치 전계(Eth)가 될 때의 기판표면전위를, 임계치 전위(Vsth)로 한다. 전극인가전압(Ve)의 펄스주기(T), 펄스폭(h), 펄스높이(h)는, 전극인가전압(Ve)의 하나의 펄스주기(T)의 시간중, 일시적으로 기판표면전위(Vs)가 임계치 전위(Vsth)를 초과하여 낮아지도록 결정되어 있다.

이와 같은 기판표면전위(Vs)의 변화가 초래하는 결과에 대하여, 종래의 경우와 비교하면서 설명한다. 도 10 (2)에는, 도 2 (2)와 동일하게, 임계치 전위(Vsth)가 기입되어 있다. 도 10 (2)로부터 알 수 있는 바와 같이, 종래의 경우, 기판표면전위(Vs)는, 임계치 전위(Vsth)를 항상 초과하여 낮아지고 있다. 따라서, 기판(9)의 표면에는, 스퍼터링 임계치 이상의 에너지를 갖는 이온이 항상 입사되고 있어, 박막의 재-스퍼터링이 시간적으로 연속하여 항상 일어나고 있다. 이 때문에, 기판표면전위(Vs)가 임계치 전위(Vsth)를 약간 초과하는 것만으로도, 시간 적분한 재-스퍼터링량은 많아져버린다. 그 결과, 아무리하여도 과잉의 재-스퍼터링에 의한 막형성속도의 저하의 문제나 박막중으로의 이온의 혼입 등의 문제가 일어나기 쉽다.

종래의 경우에도, 바이어스 전원(61)으로서 설치된 고주파전원이나 스퍼터전원(5)의 출력을 조정하거나 압력을 조정함으로써, 자기 바이어스 전압(Vdc)의 크기를 조정하고, 이로써 재-스퍼터링의 양을 제어하는 것은 어느 정도 가능하다. 그러나, 도 10 (2)로부터 용이하게 알 수 있는 바와 같이, 종래의 기술에서는, 본질적으로 재-스퍼터링이 시간적으로 연속하여 항상 발생하거나, 또는, 전혀 발생하지 않거나의 두개의 선택밖에 할 수 없다. 이 때문에, 최적의 재-스퍼터링량(또는 재-스퍼터링속도)가 되도록 하는 제어는 매우 곤란하다.

또한, 도 2 (2)에서는, 기판표면전위(Vs)가 임계치 전위(Vsth)보다 낮아지는 것은, 하나의 펄스주기(T)중의 일시적인 시간대에 한정되어 있다. 이것은, 임계치 전위(Vsth)가 부유전위(Vf)보다 낮은 것으로, Vs 는 상술한 바와 같이 펄스주기(T)의 종료에는 Vf 까지 회복되기 때문에 당연한 결과이다. Vs 가 펄스주기(T)에 있어서 일시적으로 Vsth 보다 낮아진다는 것은, 입사이온에 의한 기판(9)의 스퍼터링은 단속적으로 일어나게 된다. 이 점이 종래의 기술과의 큰 상이점이다.

하나의 펄스(T)에 있어서 스퍼터링이 일어나는 시간대, 즉, 기판표면전위(Vs)가 임계치 전위(Vsth)보다 낮아지는 시간대(도2의 (2)에 ts 로 표시)는, 펄스가 온으로 된 당초에 기판표면전위(Vs)가 도달하는 값(이하, 펄스초기전위(Vso)), 이온의 입사에 의해 기판표면전위(Vs)가 완화되어 상승하는 속도 및 펄스폭(t)에 의존한다. 기판표면전위(Vs)가 상숭하는 속도는 플라즈마밀도에 의존하고, 플라즈마밀도는 압력이나 스퍼터전원(5)의 출력 등에 의존한다. 이들이 일정하다고 하면, 시간대(ts)는, 펄스초기전위(Vso)의 크기와 펄스폭(t)에 의해 결정된다.

펄스초기전위(Vso)는, 전극인가전압(Ve)의 펄스높이(h)와, 유전체 블록(22)의 유전율(ε) 및 형상치수에 의해 결정된다. 유전체 블록(22)의 유전율(ε)이나 형상치수는 일정하기 때문에, 결국, 시간대(ts)의 길이는, 펄스높이(h) 및 펄스폭(t)에 의해 제어할 수 있게 된다.

펄스높이(h) 및 펄스폭(t)은, 상술한 것과 마찬가지로 실제의 막형성과 동일조건으로 막형성실험을 행하여, 막형성속도나 저면 커버리지율(bottom coverage ratio) 등의 막형성 특성이 소정의 값이 되는 펄스높이(h) 및 펄스폭(t)을 구하여 결정한다. 높은 애스팩트비의 홀의 내면에 대한 피복율을 높이기 위해서는, 상술한 바와 같이 오버행이 재-스퍼터링되는 양을 많게 해주면 된다. 이를 위해서는, 도 2 (2)에 나타낸 ts 를 길게 하면 된다. ts 를 길게 하면, 기판표면전위(Vs)가 임계치 전위(Vsth)보다 낮아지고 있는 시간이 길어져, 시간적분한 재-스퍼터링량이 많아진다.

그러나, 재-스퍼터링량이 많아지면, 상술한 바와 같이 전체의 막형성속도가 저하되어 버린다. 이 점을 감안하여, 홀 내면의 피복율과 막형성 속도가 양립된 최적한 결과를 초래하는 펄스높이(h) 및 펄스폭(t)을 실험적으로 구하여 결정한다. 어느 것으로 하여도, 종래와 같은 재-스퍼터링이 항상 발생하는지 전혀 발생하지 않는지의 양자택일적인 제어가 아니라, 재-스퍼터링이 단속적으로 발생하여, 각 주기의 재-스퍼터링의 시간폭을 조정할 수 있으므로, 최적한 결과를 얻을 수 있는 값을 용이하게 선정할 수 있다.

이상의 펄스주기(T), 펄스폭(t) 및 펄스높이(h)의 선정에 대하여, 이하에 정리하여 기재한다.

(1) 펄스주기(T)는 펄스의 주파수가 이온진동수보다도 낮아지도록 선정한다.

(2) 펄스주기(T), 펄스폭(t) 및 펄스높이(h)는, 펄스주기(T)의 종료까지는 기판표면전위(Vs)가 부유전위(Vf)와 동일정도까지 회복되도록 선정한다.

(3) 펄스폭(t) 및 펄스높이(h)는, 홀의 피복율과 막형성속도가 양립된 최적한 결과를 가져오도록 선정한다.

이상과 같이 선정한 펄스주기(T), 펄스폭(t) 및 펄스높이(h)는, 입력부(65)로부터 제어부(62)에 입력되어, 제어부(62)내의 도시하지 않은 메모리에 기억되도록 되어 있다. 그리고, 펄스높이(h)의 데이터는, 펄스높이제어회로(621)로부터 직류전원회로(63)에 보내져, 직류전원회로(63)의 출력전압이 그 데이터에 일치하도록 제어된다. 또, 펄스주기(T) 및 펄스폭(t)의 데이터는, 펄스발생제어회로(622)로부터 펄스발생회로(64)에 보내져, 펄스발생회로(64)의 출력펄스주기 및 폭이 이들의 데이터에 일치하도록 제어된다.

다음으로, 본 실시형태의 박막형성장치의 다른 구성에 대하여 설명한다.

본 실시형태의 장치는, 배리어막을 형성하는 장치로 구성되어 있다. 따라서, 타겟(41)은, 티탄제 또는 탄탈제 등이다. 가스도입계(3)로서는 아르곤 외에, 질소를 도입하도록 구성되는 경우도 있다. 질소를 도입하면서 스퍼터링을 행하면, 질소와 타겟(41)재료와의 반응이 발생하여, 질화티탄막이나 질화탄탈막 등을 배리어막으로 형성할 수 있다.

또, 타겟(41)의 배후(피-스퍼터링면과는 반대측)에는 자석유니트(42)가 설치되어 있다. 자석유니트(42)는 타겟(41)과 함께 캐소드(4)를 구성하는 부재이다. 자석유니트(42)는 마그네트론 스퍼터링을 가능하게 하기 위해 설치되어 있다. 마그네트론 스퍼터링은, 타겟(41)을 통하여 설정되는 전계에 직교하는 자계를 설정하여, 전자를 마그네트론 운동시킴으로써 고효율의 방전을 달성하는 것이다. 고효율의 방전에 의해, 비교적 낮은 압력으로도 높은 막형성 속도로 막형성할 수 있어, 고품질의 박막을 높은 생산성으로 형성할 수 있는 장점이 있다.

자석유니트(42)는, 중앙에 설치된 중심자석(421)과, 중심자석(421)을 둘러싸는 링형상의 주변자석(422)과, 중심자석(421)과 주변자석(422)을 연결하는 요크(423)로 구성되어 있다. 중심자석(421)과 주변자석(422)의 사이에는, 도 1 에 나타낸 바와 같이 타겟(41)을 관통하여 팽창되는 자력선(424)이 설정된다. 이 자력선(424)은, 그 팽창된 정점의 부근 등에서 전계(전기력선)에 직교하여, 마그네트론 스퍼터링이 달성된다.

또, 기판홀더(2)의 홀더본체(21)내에는, 기판(9)을 소정온도로 가열하는 가열기구(24)가 설치되어 있다. 가열기구(24)는, 기판(9)을 100 ∼ 500 ℃ 정도로 가열하여, 막형성 속도를 빠르게 하도록 하고 있다. 가열기구(24)에는,예를 들면 줄(Joule)발열방식의 것을 사용할 수 있다.

또한, 기판 홀더(2)와 기판(9)과의 사이의 접촉성을 향상시켜 가열효율을 좋게하는 것 등을 위해, 기판(9)은 기판홀더(2)에 정전흡착되는 것이 바람직하다. 본 실시형태의 장치에서는, 상술한 전극인가전압(Ve)에 의해 유전체 블록(22)의 표면에 정전기가 유도되어, 이 정전기에 의해 기판(9)을 정전흡착하는 것이 가능하다.

또, 타겟(41)과 기판(9)사이의 공간에는, 부착방지 실드(71)가 설치되어 있다. 부착방지 실드(71)는, 처리챔버(1)의 내면으로의 스퍼터입자의 부착을 방지하기 위한 것이다. 또한, 기판홀더(2)에 지지된 기판(9)의 주위에 위치하도록 하여 링실드(72)가 설치되어 있다. 링실드(72)는, 플라즈마의 불필요한 장소로의 확산이나 스퍼터입자의 불필요한 장소로의 부착을 방지하기 위한 것이다.

다음으로, 실시형태의 방법의 설명과 함께, 상기 구성에 관련되는 본 실시형태의 장치의 동작에 대하여 설명한다.

먼저, 기판(9)은, 도시하지 않은 반송로봇에 의해 도시하지 않은 게이트 밸브를 통하여 처리챔버(1)내에 반입되어, 기판 홀더(2)의 표면(즉, 유전체 블록(22)의 표면)의 소정위치에 지지된다. 그리고, 도시하지 않은 게이트 밸브가 닫혀, 배기계(11)에 의해 처리챔버(1)내가 소정의 압력으로 배기되어 있는 것이 확인되면, 가스도입계(3)가 동작하여 처리챔버(1)내에 소정의 프로세스 가스가 소정의 유량으로 도입된다. 기판홀더(2)내의 가열기구(24)는, 기판(9)을 소정의 온도까지 미리 가열한다.

이 상태에서 스퍼터전원(5)이 동작하고, 스퍼터링방전이 발생하여 타겟(41)이 스퍼터링되어 플라즈마(P)가 생성된다. 동시에, 바이어스기구(6)가 동작하여, 바이어스 전극(23)에 상술한 바와 같은 펄스형의 전극인가전압(Ve)이 인가된다. 스퍼터링방전에 의해 타겟(41)으로부터 방출된 스퍼터입자가 기판(9)에 도달하여 박막을 퇴적시킨다.

이 때, 스퍼터링방전에 의해 타겟(41)으로부터 방출된 스퍼터입자는, 플라즈마(P)중에서 이온화되어 이온화 스퍼터입자로 된다. 이온화 스퍼터입자는, 쉬드전계에 의해 가속되어 기판(9)에 의해 수직으로 많이 입사된다. 그 결과, 미세한 홀의 내면에 대한 피복성이 높아진다. 그리고, 바이어스 전극(23)에 부여되는 전극인가전압(Ve)의 펄스주기(T), 펄스폭(t), 펄스높이(h)기 상술한 바와 같이 제어된다.

아와 같이 하여 소정시간 막형성을 행한 후, 스퍼터전원(5), 바이어스기구(6), 가열기구(24)의 동작을 중단한다. 그 후, 처리챔버(1)내를 다시 배기한 후, 도시하지 않은 반송로봇으로 기판(9)을 처리챔버(1)로부터 꺼낸다.

이상의 구성 및 동작에 관련되는 본 실시형태의 방법 및 장치에서는, 바이어스 전극(23)에 펄스형의 전압을 인가함으로써 기판(9)표면이 바이어스되는데다, 펄스주기(T), 펄스폭(t), 펄스높이(h)가 상술한 바와 같이 제어되므로, 과도한 재-스퍼터링에 의한 막형성속도의 저하나 기판(9)의 표면의 축적전하량의 증대 등의 문제가 억제된다.

또, 종래와 같이 고주파전압이 아니라 펄스형의 전압을 인가하여 기판(9)을 바이어스하는 구성은, 플라즈마의 상태를 흐트리지 않고 제어나 조정을 행할 수 있는 의미에서 바람직하다. 종래와 같은 13.56 ㎒ 정도의 높은 주파수의 고주파전압을 인가하여 기판(9)을 바이어스하면, 고주파가 플라즈마를 여기하여, 기판(9)의 표면부근의 플라즈마밀도를 높게 하도록 작용한다. 이 경우, 기판표면전위(Vs)의 조정을 위해 고주파의 주파수나 출력을 조정하거나 하면, 기판(9)의 표면부근에서 플라즈마밀도가 크게 변화해버려, 재현성이 저하되는 문제가 있다. 또한, 본 실시형태와 같이, 펄스형의 전압으로 게다가 그 주파수가 이온진동수보다도 낮은 것을 인가하는 경우, 기판(9)표면부근의 플라즈마를 여기하는 작용은 적으므로, 상술한 바와 같이 펄스폭을 조정하여도 재현성이 저하되는 문제는 없다.

다음으로, 본원발명의 방법 및 장치의 제 2 실시형태에 대하여 설명한다.

도 5 는, 본원발명의 제 2 실시형태의 박막형성장치의 개략구성을 나타내는 정면도이다. 이 제 2 실시형태의 장치는, 바이어스기구(6)의 구성이 제 1 실시형태와 다른 것뿐이다. 제 2 실시형태에서의 바이어스기구(6)는, 이온입사용의 펄스에 추가로 완화용의 펄스를 포함하는 파형의 펄스형의 전압을 바이어스 전극(23)에 인가하도록 구성되어 있다.

구체적으로는, 바이어스기구(6)는, 상용교류입력으로부터 소정의 주기 및 폭의 방형파를 발생시키는 방형파발생회로(661)와, 방형파발생회로(661)의 출력중의 일측의 출력전압을 조정하는 -측 전압조정회로(662)와, 방형파발생회로(661)의 출력중 +측의 출력전압을 조정하는 +측 전압조정회로(663)와, +측의 펄스폭을 조정하는 +측 펄스폭조정회로(664)와, 방형파발생회로(661), -측 전압조정회로(662), +측 전압조정회로(663) 및 +측 펄스폭조정회로(664)의 동작을 제어하는 제어부(62)와, 제어부(62)에 제어신호를 입력하는 입력부(65)로 주로 구성되어 있다. 그리고, 마찬가지로, 기판홀더(2)의 일부를 이루는 유전체 블록(22)내에는, 동일하게 바이어스 전극(23)이 설치되어 있고, 바이어스기구(6)의 출력전압은, 바이어스 전극(23)에 인가되도록 되어 있다.

방형파발생회로(661)에는, 예를 들면, 상용교류입력을 소정의 주파수의 교류로 변환하고, 이 교류로부터 슈미트 트리거 회로에 의해 소정의 주기 및 폭의 방형파를 발생시키는 구성을 채용할 수 있다. 제어부(6)는, 교류의 주파수를 제어하여 방형파의 주기를 제어하고, 그 교류의 직류분의 전압을 제어함으로써 방형파의 폭을 제어할 수 있다.

+측 전압조정회로(663)나 -측 전압조정회로(662)는, 제너다이오드를 사용한 리미트회로 등으로 구성할 수 있어, 각각 독립적으로 제어부(62)에 의해 제어된다. +측 펄스폭조정회로(664)에는, 스위칭회로에 의해 +측 펄스의 폭을 차단하는 회로를 사용할 수 있다. 제어부(62)는, 스위칭회로에 트리거신호를 보내는 트리거회로를 제어하고, +측 펄스의 폭을 임의의 것으로 제어할 수 있다.

도 5 에 나타낸 제어부(62)의 구성에 대하여, 도 6 을 사용하여 설명한다. 도 6 은, 도 5 에 나타낸 바이어스기구(6)에 의해 바이어스 전극(23)에 부여되는 전극인가전압 및 플라즈마의 작용에 의해 발생하는 기판표면전위의 변화에 대하여 설명한 도면으로, 도 6 (1)이 전극인가전압(Ve), 도 6 (2)가 기판표면전위(Vs)의 변화를 나타내고 있다.

도 6 (1)에 나타낸 바와 같이, 전극인가전압(Ve)은, 접지전위로부터 양음으로 진동하는 방형파 펄스이다. 이 펄스주기를 T, -측의 펄스폭을 t1, +측의 펄스폭을 t2, -측의 펄스높이를 h1, +측의 펄스높이를 h2 로 한다. 도 1 에 나타내는 입력부(65)로부터는, 이들 T, t1, t2, h1, h2 의 데이터를 입력할 수 있도록 되어 있다. 제어부(62)는, 입력부(65)로부터 입력된 값에 따라, 방형파발생회로(661), -측 전압조정회로(662), +측 전압조정회로(663) 및 +측 펄스폭조정회로(664)에 제어신호를 보내, 펄스주기(T), -측 펄스폭(t1), +측 펄스폭(t2), -측 펄스높이(h1), +측 펄스높이(h2)가 입력된 값에 일치하도록 제어한다.

입력부(6)에 입력되는 T, t1, t2, h1, h2 의 데이터는, 동일하게 기판(9)의 표면으로의 막형성이 최적으로 되도록 미리 결정된다. 먼저, 펄스주기(T)는, 동일하게 이온진동수보다도 펄스의 주파수가 낮아지도록 결정된다.

또, T, t1, t2, h1, h2 의 데이터는, 펄스주기(T)의 종료에는 기판표면전위(Vs)가 부유전위(Vf)로 회복되도록 결정된다. 이 구성은, 본 실시형태에서는, 완화용 펄스로서 +측 펄스가 인가되기 때문에, 제 1 실시형태와는 다르다. 이하, 이 점을 설명한다.

도 6 (1)에 형상의 방형파 펄스가 바이어스 전극(23)에 인가되면, 기판표면전위(Vs)는, 도 6 (2)에 나타낸 바와 같이 변화한다. 즉, -측 펄스의 인가개시에 의해 기판표면전위(Vs)는 순간적으로 저하된다. 그리고, 플라즈마중의 이온의 입사에 의해 기판(9)표면의 전하가 완화되어 Vs 는 서서히 상승한다. 그리고, -측 펄스폭(t1)의 시간이 경과하여 +측 펄스가 인가되면, 기판표면전위(Vs)는 도 6 (2)에 나타낸 바와 같이 순간적으로 상승한다. 기판표면전위(Vs)가 양이 되면, 플라즈마중의 전자가 기판(9)의 표면에 바로 모인다. 전자는 이온보다도 이동도가 훨씬 높으므로, 기판(9)의 표면전하는 단시간에 완화되어, 기판표면전위(Vs)는 단시간에 부유전위(Vf)로 안정된다. 그리고 그 후, 펄스주기(T)의 시간이 경과하면, Vs 는 동일한 변화를 반복한다.

본 실시형태에 있어서도, 도 6 (2)에 나타낸 바와 같이, 전극인가전압(Ve)은, 하나의 펄스주기(T)의 시간중, 일시적으로 기판표면전위(Vs)가 임계치 전위(Vsth)를 초과하여 낮아지도록 결정되어 있다. 그리고, 기판표면전위(Vs)가 임계치 전위(Vsth)를 초과하는 시간대(ts)의 길이가 최적이 되도록 제어된다. 이 때, 이 제 2 실시형태에서는, 상기 설명으로 부터 알 수 있는 바와 같이, -측 펄스의 인가종료시에 +측 펄스를 인가함으로서, 기판표면전위(Vs)를 단시간에 부유전위(Vf)로 안정시키는 것이 가능하다. 따라서, t1 이나 h1 의 데이터는, "펄스주기(T)의 종료에는 부유전위(Vf)로 회복되어 있다"라는 조건(1)과는 거의 관계없이 결정할 수 있어 자유도가 높다. 또한, 완화용펄스로서의 +측 펄스는, -측 펄스의 인가종료후 바로 부여될 필요는 없고, 어느 정도 시간을 둔 후 부여하여도 된다.

이 제 2 실시형태의 장치에서도, 과도한 재-스퍼터링에 의한 막형성속도의 저하나 기판(9)표면의 축적전하량의 증대 등의 문제가 억제된다. 또한, +측펄스폭(t2)은, -측 펄스가 인가되지 않은 시간대(T - t1)중의 일부로 되어 있고, +측 펄스도 -측 펄스도 인가되지 않은 시간대가 있다. 이것은, 만약, 완화용 펄스로서의 +측 펄스가, T - t1 의 시간대중 계속 인가되면, 너무 완화되어 버려, 반대극성의 전하(전자)가 과잉으로 축적되는 문제를 방지하는 기술적 의의가 있다.

다음으로, 본원발명의 제 3 실시형태에 대하여 설명한다.

도 7 은, 제 3 실시형태의 박막형성장치의 개략구성을 나타내는 정면도이다. 이 제 3 실시형태의 장치도, 바이어스기구(6)의 구성이 제 1 실시형태와 다른 것뿐이다. 제 3 실시형태에서의 바이어스기구(6)는, 소정의 주파수의 교류를 쵸핑(chopping)하여 얻어지는 전단펄스를 바이어스 전극(23)에 인가하도록 구성되어 있다. 본 실시형태에서 사용되는 교류는, 플라즈마의 이온진동수보다도 낮은 주파수의 고주파이다.

구체적으로는, 바이어스기구(6)는, 출력주파수가 가변인 고주파전원(671)과, 고주파전원(671)의 출력을 소정의 패턴으로 쵸핑하는 초퍼회로(672)와, 변조회로 및 초퍼회로(672)를 제어하는 제어부(62)와, 제어부(62)에 제어신호를 입력하는 입력부(65)로 주로 구성되어 있다. 초퍼 회로(672)는, 사이리스터 등의 제어소자를 사용한 것을 사용할 수 있다. 또한, 고주파전원(671)과 바이어스 전극(23)의 사이에는, 도시하지 않은 정합기가 설치되어 있다.

도 7 에 나타내는 제어부(62)의 구성에 대하여, 도 8 을 사용하여 설명한다. 도 8 은, 도 7 에 나타내는 바이어스기구(6)에 의해 바이어스 전극(23)에 부여되는 전극인가전압 및 플라즈마의 작용에 의해 발생하는 기판표면전위의 변화에 대하여 설명한 도면으로, 도 8 (1)이 전극인가전압(Ve), 도 8 (2)가 기판표면전위(Vs)의 변화를 나타내고 있다.

제어부(62)는, 입력부(65)로부터 입력된 데이터에 따라, 고주파전원(671) 및 초퍼 회로(672)를 제어하고, 도 8 (1)에 나타낸 바와 같은 전단 펄스가 바이어스 전극(23)에 인가되도록 구성되어 있다.

또, 전단펄스의 기초가 된 고주파전압의 실효값 A(또는 진폭), -측 펄스폭(t1), +측 펄스폭(t2)의 데이터는, 상술한 바와 같이 동일하게, 펄스주기(T)의 종료에는 기판표면전위(Vs)가 부유전위(Vf)로 회복되도록 결정된다. 이하, 이 점을 설명한다.

도 8 (1)에 나타낸 형상의 전단펄스가 바이어스 전극(23)에 인가되면, 기판표면전위(Vs)는, 도 8 (2)에 나타낸 바와 같이 변화한다. 즉, -측 펄스의 인가가 개시되면, 기판표면전위(Vs)는 전극인가전압(Ve)의 파형과 동일하게 전위가 내려간다. 그리고, -측 펄스의 인가가 종료되어, 전극인가전압(Ve)이 0V 로 되면, 이온입사에 의해 전하가 완화되어 Vs 는 서서히 상승한다. 그리고, 반주기가 경과하여 +측 펄스의 인가가 개시되면, Vs 도 동일하게 접지전위를 초과하여 +측으로 시프트하지만, 이동도가 높은 전자가 바로 모이게되므로, Vs 는 단시간내에 부유전위(Vf)로 안정된다. 그 후, 하나의 펄스주기(T)의 시간이 경과하여 다음 주기의 차단(cut-off)펄스가 인가되면, 동일한 변화를 반복한다.

본 실시형태에 있어서도, 도 8 (2)에 나타낸 바와 같이, 전극인자전압(Ve)은, 하나의 펄스주기(T)의 시간중, 일시적으로 기판표면전위(Vs)가 임계치 전위(Vsth)보다 낮아지도록 결정되어 있다. 그리고, 기판표면전위(Vs)가 임계치 전위(Vsth)보다 낮아지는 시간대(ts)의 길이가 최적이 되도록 제어된다. 이 때, 제 3 실시형태에서도, -측 펄스의 인가종료후에 +측 펄스가 인가되므로, 기판표면전위(Vs)를 단시간에 부유전위(Vf)로 안정시키는 것이 가능하다. 따라서, -측 펄스폭(t1)이나 실효값(A)의 데이터는, 펄스주기(T)의 종료에는 부유전위(Vf)로 회복되어 있는 조건(1)과는 거의 관계없이 결정할 수 있어 자유도가 높다. 또, 전단펄스의 주파수가 낮은 결과, 상술한 실시형태와 마찬가지로, 기판(9)의 표면부근의 플라즈마를 여기하는 작용이 적어, 조정 등에 의한 재현성의 저하의 문제는 발생하지 않는다. 또한, +측 펄스폭(t2)을 길게하면, 상술한 것과 동일하게, 반대극성의 전하(전자)가 과잉으로 축적되므로 주의를 필요로 한다.

(실시예)

다음으로, 상기 각 실시형태에 속하는 실시예로서, 이하의 것을 들 수 있다.

먼저, 제 1 실시형태에 속하는 실시예로서는, 이하와 같은 전극인가전압(Ve)을 인가하도록 구성할 수 있다.

펄스주파수 : 5 ㎑ ∼ 3 ㎒

펄스주기(T): 0.3 μ초 ∼ 200 μ 초

펄스폭(t): 펄스주기(T)의 10 ∼ 90%

펄스높이(h): 10V ∼ 500V

또, 제 2 실시형태에 속하는 실시예로서는, 이하와 같은 전극인가전압(Ve)을 인가하도록 구성할 수 있다.

펄스주파수 : 5 ㎑ ∼ 3 ㎒

펄스주기(T): 0.3 μ초 ∼ 200 μ 초

-측 펄스폭(t1): 펄스주기(T)의 20 ∼ 90%

-측 펄스높이(h): 10V ∼ 500V

+측 펄스폭(t2): 펄스주기(T)의 5 ∼ 10%

+측 펄스높이(h2): 10V ∼ 100V

또한, 제 3 실시형태에 속하는 실시예로서는, 이하와 같은 전극인가전압(Ve)을 인가하도록 구성할 수 있다.

펄스주파수 : 5 ㎑ ∼ 3 ㎒

펄스주기(T): 0.3 μ초 ∼ 200 μ 초

-측 펄스폭(t1): 반주기의 10 ∼ 100%

+측 펄스폭(t2): 반주기의 5 ∼ 10%

고주파전원(671)의 전압실효값(A): 10V ∼ 500 V

상기 각 실시예에 공통된 막형성 조건으로서는, 이하와 같은 조건을 들 수 있다.

압력 : 수 mTorr ∼ 100 mTorr

프로세스 가스 및 유량 : Ar, 10 ∼ 100 ㏄/분

스퍼터전원 5 : 13.56 ㎒ 출력 1 ㎾ ∼ 20 ㎾

타겟(41): 티탄

이와 같은 조건으로 막형성을 행하면, 애스팩트비 6 정도의 홀에 대한 저면 커버리지율(홀 이외의 면에 대한 홀의 저면의 막형성속도의 비)는 30% ∼ 40%, 전체의 막형성속도는 300 ∼ 500 Å/분 정도로 되어, 실용적인 우수한 결과를 얻을 수 있다.

상술한 각 실시형태 및 실시예에서는, 전극인가전압(Ve)은, 펄스주기(T)의 시간 중에 기판표면전위(Vs)가 일시적으로 임계치 전압(Vsth)을 초과하도록 인가되는 것으로 설명했으나, 이것은 필수조건은 아니고, Vs 가 Vsth 를 초과하지 않는 범위에서 Ve 를 인가하도록 하여도 된다. 이 경우에는, 프로세스 가스의 이온에 의한 박막의 재-스퍼터링은 본질적으로 발생하지 않지만, 이온충격에 의한 막형성속도의 향상이라는 다른 효과를 얻을 수 있기 때문이다. 예를 들면, 홀의 개구의 가장자리로의 오버행의 형성이 보이지 않아 재-스퍼터링의 필요성이 없는 경우에는, 재-스퍼터링이 발생하지 않는 범위에서 최적의 에너지로 이온을 입사시킨다. 이로써, 입사이온의 에너지를 막성장에 이용하여 높은 막형성속도로 막형성을 행하여, 높은 생산성을 얻는 것이 가능하다.

또, 바이어스기구(6)는, 펄스형의 전압을 바이어스 전극(23)에 인가하여, 유전체블록(22)을 통하여 간접적으로 펄스형의 전압을 부여하는 것이었는데, 펄스형의 전압을 직접기판(9)에 인가하도록 하여도 된다. 이 경우, 기판(9)의 표면에 유전체막(예를 들면 산화실리콘막)이 미리 형성되어 있고, 그 위에 티탄 등의 도전성의 막을 퇴적시키는 경우, 기판표면전위의 변화는, 도 2 (2), 도 6 (2) 또는 도 8 (2)에 나타내는 것과 거의 등가로 된다.

단, 기판(9)에 직접 전압을 인가하면, 플라즈마로부터 전자 또는 이온이 바이어스기구(6)측으로 연속적으로 흐르므로, 그다지 바람직하지 않다. 기판(9)에 유전체막이 형성되어 있는 경우에는 차단되는 경우도 있지만, 큰 전류에 의해 유전체막의 절연파괴가 발생하면, 회로결함으로 이어질 우려가 높으므로, 역시 바람직하지 않다. 이와 같은 의미에서는, 유전체를 통하여 간접적으로 펄스형의 전압을 기판(9)에 인가하는 구성이 바람직하다.

또한, 전극인가전압(Ve)의 각 파라미터는, 상술한 바와 같이 미리 실험적으로 결정되고, 막형성 중 그 값이 되도록 제어되는데, 막형성 처리의 내용이 다른 경우, 이들의 데이터는, 적당히 변경되어, 입력부(65)로부터 입력된다.

그리고 또, 상술한 각 실시형태 및 실시예에서는, 양이온을 입사시키는 것이 전제로 되어 있기 때문에, 이온입사용의 펄스는 음전압 펄스이고, 완화용의 펄스가 양전압 펄스이었으나, 예외적으로 반대인 경우가 있을 수 있다. 즉, 플라즈마 중에 음이온이 존재하여, 음이온을 기판(9)의 표면에 입사시키는 경우가, 이것에 해당한다.

또, 이상의 설명에서는, 이온화 스퍼터링의 경우를 들었는데, 본원발명의 구성은, 이온입사를 위해 기판(9)을 바이어스하면서 행하는 모든 막형성기술에 유효하고, 예를 들면, CVD 등에도 응용할 수 있다. 예를 들면, 반응성 가스를 처리챔버내에 도입하여 플라즈마 CVD 에 의해 막형성을 행하는 경우, 프리커서(최종적으로 박막이 되는 반응의 전구체)의 가스가 이온화되어 있어, 이 이온화 프리커서를 쉬드전계로 가속하여 입사시킴으로써 막형성속도의 향상 등의 개선을 얻을 때, 본원발명의 구성은 매우 효과적이다.

또한, 플라즈마 발생수단으로서는, 고주파방전이나 직류 2극 방전등으로 플라즈마를 발생시키는 것이 채용되는 경우가 있다. 또한, 기판(9)으로서는, 반도체 웨이퍼에 한정되지 않고, 액정디스플레이를 제조할 때의 액정기판 등에도 응용할 수 있다. 액정기판의 경우, 기판자체가 유전체로 만들어져 있으므로, 펄스형의 전압을 직접 인가하여도 문제가 없는 경우가 있다.

이상, 설명한 바와 같이, 본원의 청구항 1 의 방법 또는 청구항 6 의 장치에 의하면, 기판에 펄스형의 전압을 인가함으로써 기판의 표면이 바이어스되는데다, 펄스주기, 펄스폭, 펄스높이가 제어되므로, 최적한 이온의 입사에너지 및 입사량이 되도록 기판의 바이어스를 최적화할 수 있다. 또, 플라즈마 밀도의 변화에 의한 재현성의 저하의 문제도 발생하지 않는다.

또, 청구항 2 의 방법 또는 청구항 7 의 장치에 의하면, 상기 효과에 더하여, 완화용의 펄스가 기판에 인가되므로, 기판의 잔류전하량의 증대가 억제되며, 또, 다른 파라미터를 선정할 때의 자유도가 증가하는 효과를 얻을 수 있다.

또, 청구항 3 의 방법 또는 청구항 8 의 장치에 의하면, 상기 효과에 더하여, 이온입사용의 펄스도 완화용의 펄스도 인가되지 않는 시간대가 있으므로, 과도한 완화에 의한 반대극성의 축적전하량이 증대되는 문제가 억제되는 효과를 얻을 수 있다.

또, 청구항 4 의 방법 또는 청구항 9 의 장치에 의하면, 상기 효과에 더하여, 이온의 입사에너지가 스퍼터링 임계치를 하나의 펄스주기에 있어서 일시적으로 초과하도록 제어되므로, 과도한 재-스퍼터링에 의한 막형성속도의 저하, 박막중으로의 이온혼입, 기판의 표면의 축적전하량의 증대 등의 문제가 억제된다. 이 때문에, 미세한 홀의 내면으로의 피복성을 향상시키면서 생산성의 저하를 방지할 수 있다. 또한, 형성되는 박막의 품질이나 제조되는 디바이스의 특성 등을 손상시키지 않는 양질의 프로세스가 제공된다.

또, 청구항 5 의 방법 또는 청구항 10 의 장치에 의하면, 상기 효과에 더하여, 유전체를 개재시키면서 기판에 대하여 간접적으로 펄스형의 전압이 인가되므로, 플라즈마로부터 기판의 통하여 큰 전류가 흐르는 것에 의한 기판의 손상 등의 문제가 방지된다.

Claims

기판의 표면을 향하는 공간에 플라즈마를 형성함과 동시에, 상기 플라즈마의 공간전위에 대하여 상기 기판의 표면에 소정의 전위를 부여함으로써 상기 기판의 표면을 바이어스하고, 상기 바이어스에 의해 상기 플라즈마 중의 이온을 상기 기판의 표면에 입사시키면서 기판의 표면에 소정의 박막을 형성하는 박막형성방법으로,

상기 바이어스는 상기 기판에 펄스형의 전압을 인가함으로써 행해지는 것으로, 상기 펄스형의 전압의 주파수는 상기 플라즈마에서의 상기 이온의 진동주파수 이하이고, 또한 펄스주기, 펄스폭 및 펄스높이를 상기 기판으로의 상기 이온의 입사량 및 에너지가 최적이 되도록 제어하면서 행하는 것을 특징으로 하는 박막형성방법.
제 1 항에 있어서,

상기 펄스형의 전압의 파형은, 이온입사용의 펄스와, 상기 이온입사용의 펄스와는 극성이 다른 완화용의 펄스를 포함하고 있는 것을 특징으로 하는 박막형성방법.
제 2 항에 있어서,

상기 완화용의 펄스의 폭은, 상기 펄스주기로부터 상기 이온입사용의 펄스의 폭을 뺀 시간보다도 짧아, 상기 이온입사용의 펄스도 상기 완화용의 펄스도 인가되지 않는 시간대가 있는 것을 특징으로 하는 박막형성방법.
제 1 항 내지 3 항 중의 어느 한항에 있어서,

상기 이온의 입사에너지가, 상기 기판의 표면에 형성하는 박막을 스퍼터링하는데 필요한 최소한의 에너지 값인 스퍼터링 임계치를 하나의 펄스주기에 있어서 일시적으로 초과하도록, 상기 펄스주기, 펄스폭 및 펄스높이가 제어되는 것을 특징으로 하는 박막형성방법.
상기 제 1항 내지 제 4 항 중의 어느 한항에 있어서,

상기 펄스형의 전압은, 유전체를 개재시키면서 기판에 대하여 간접적으로 인가되는 것을 특징으로 하는 박막형성방법.
배기계에 의해 내부가 배기되는 처리챔버와, 상기 처리챔버내의 소정위치에 기판을 지지하는 기판홀더와, 상기 처리챔버내에 소정의 프로세스 가스를 도입하는 가스도입계와, 상기 처리챔버내에 플라즈마를 발생시키는 플라즈마 발생수단을 구비하고, 상기 기판홀더에 의해 지지된 상기 기판의 표면에 소정의 박막을 형성하는 박막형성장치로,

상기 플라즈마 공간전위에 대하여 상기 기판의 표면에 소정의 전위를 부여함으로써 상기 기판의 표면을 바이어스하여 상기 플라즈마중의 이온을 상기 기판의 표면에 입사시키는 바이어스기구가 설치되어 있고, 상기 바이어스기구는, 펄스형의 전압을 기판에 인가하는 것으로, 상기 펄스의 주파수는, 상기 플라즈마중에서의 상기 이온의 진동주파수이하이고, 또한, 펄스주기, 펄스폭 및 펄스높이를, 상기 기판으로의 상기 이온의 입사량 및 에너지가 최적이 되도록 제어하는 제어부를 구비하고 있는 것을 특징으로 하는 박막형성장치.
제 6 항에 있어서,

상기 제어부는, 이온입사용의 펄스와, 상기 이온입사용의 펄스와는 극성이 다른 완화용의 펄스를 포함한 파형의 펄스형의 전압이 상기 기판에 인가되도록 제어하는 것을 특징으로 하는 박막형성장치.
제 7 항에 있어서,

상기 제어부는, 상기 완화용의 펄스폭은, 상기 펄스주기로부터 상기 이온입사용의 펄스의 폭을 뺀 시간보다도 짧고, 상기 이온입사용의 펄스도 상기 완화용의 펄스도 인가되지 않은 시간대가 있도록 제어하는 것을 특징으로 하는 박막형성장치.
제 6 항 내지 제 8 항 중의 어느 한항에 있어서,

상기 제어부는 상기 이온의 입사에너지가, 상기 기판의 표면에 형성하는 박막을 스퍼터링하는데 필요한 최소한의 에너지의 값인 스퍼터링 임계치를 하나의 펄스주기에 있어서 일시적으로 초과하도록, 펄스주기, 펄스높이 및 펄스폭을 제어하는 것을 특징으로 하는 박막형성장치.
제 6 항 내지 제 9 항 중의 어느 한항에 있어서,

유전체를 개재시키면서 상기 기판에 대하여 바이어스 전극이 형성되어 있고, 상기 바이어스기구는, 상기 바이어스 전극에 상기 펄스형의 전압을 인가하는 것을 특징으로 하는 박막형성장치.