JP4553476B2 - スパッタ方法及びスパッタ装置 - Google Patents

スパッタ方法及びスパッタ装置 Download PDF

Info

Publication number
JP4553476B2
JP4553476B2 JP2000323882A JP2000323882A JP4553476B2 JP 4553476 B2 JP4553476 B2 JP 4553476B2 JP 2000323882 A JP2000323882 A JP 2000323882A JP 2000323882 A JP2000323882 A JP 2000323882A JP 4553476 B2 JP4553476 B2 JP 4553476B2
Authority
JP
Japan
Prior art keywords
substrate
sputtering
control electrode
space
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000323882A
Other languages
English (en)
Other versions
JP2002129320A (ja
Inventor
森本  直樹
智保 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2000323882A priority Critical patent/JP4553476B2/ja
Publication of JP2002129320A publication Critical patent/JP2002129320A/ja
Application granted granted Critical
Publication of JP4553476B2 publication Critical patent/JP4553476B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Physical Or Chemical Processes And Apparatus (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はスパッタリング装置の技術分野にかかり、特に、スパッタリング装置のステップカバレッジを向上させる技術に関する。
【0002】
【従来の技術】
従来のスパッタリング装置を図4の符号110に示す。
このスパッタリング装置110は、真空槽112を有しており、その底壁上にはウェハステージ114が配置されている。このウェハステージ114は真空槽112とは絶縁している。
【0003】
ウェハステージ114上には、冷却装置115と台16とがこの順序で乗せられている。台16の内部には図示しない吸着電極が配置されており、真空槽112内を真空排気し、台16上に基板117を載置し、吸着電極に電圧を印加すると、基板117は台16表面に静電吸着されるようになっている。
【0004】
真空槽112の天井側には、絶縁部材118を介して、天板113が取り付けられている。天板113の表面には図示しない絶縁材を介して磁石119が配置されており、その反対側の面の真空槽112の内側には、ターゲット120が配置されている。
【0005】
ターゲット120にはスパッタ電源125が接続されており、真空槽112は接地電位に接続されている。真空槽112内部を真空排気し、台16上に基板117を静電吸着した後、真空槽112内にスパッタリングガスを導入し、スパッタ電源125を起動してターゲット120に負電圧を印加すると、磁石119の磁力線に捕らえられた電子により、ターゲット120表面近傍にプラズマが発生する。そのプラズマがターゲット120に入射すると、ターゲット120表面からターゲット120を構成する物質がスパッタリング粒子となって飛び出す。
【0006】
このスパッタリング装置110では、真空槽112内に円筒形形状の防着筒111が配置されている。この防着筒111は、真空槽112の内壁面に固定されており、真空槽112と同じ接地電位に接続されている。
【0007】
スパッタ中は、ウェハステージ114を介して基板117に負電圧が印加されており、基板117は負電位に置かれている。従って、プラズマ中の電子は防着筒111に引きつけられ、ターゲット120から飛び出した正電荷を有するスパッタリング粒子は、基板117に引きつけられる。このためスパッタリング粒子は、防着筒111の内部を防着筒111の中心軸線に沿った方向に飛行し、基板117の表面に到達し、基板117表面に薄膜が形成される。
【0008】
冷却装置115内には、通水路123が設けられており、基板117表面に所定膜厚の薄膜が形成された後、この通水路123に冷却水を流し、基板117を冷却した後、真空槽112外に搬出し、未処理の基板を真空槽112内に搬入すると、薄膜形成作業を繰り返し行うことができる。
【0009】
このように、ターゲット120と基板117との間の空間は防着筒111で取り囲まれているため、スパッタリング粒子は真空槽112の内壁面には付着しない。また、基板117を多数枚数処理し防着筒111に薄膜が付着した場合には、防着筒111を真空槽112から取り外し、洗浄すればよい。
【0010】
しかしながら、上記のようなスパッタリング装置110では、スパッタ中の基板117はフローティング電位になっているため、基板117表面には、正電荷を有するスパッタリング粒子や中性のスパッタリング粒子とは別に、多量の電子も入射し、基板117が負電位に帯電してしまう。
【0011】
基板117が仕掛かり中の半導体基板である場合や、ガラス基板である場合には、基板117表面に既に導電性薄膜や絶縁性薄膜が積層されているため、基板117内で電位差が生じると絶縁性薄膜が静電破壊してしまう。
近年では、絶縁性薄膜の膜厚は増々薄膜化しており、スパッタ中の静電破壊が問題視されている。
【0012】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、スパッタ中の静電破壊を防止する技術を提供することにある。
【0013】
【課題を解決するための手段】
上記課題を解決するために、請求項1記載の発明は、真空槽内に配置されたターゲットをスパッタし、前記ターゲットに対向配置された台上に基板を配置し、前記基板の表面に薄膜を成長させる薄膜製造方法であって、前記ターゲットの前記基板表面側の端部と、前記台の表面との間の空間をスパッタ空間としたときに、前記スパッタ空間の側方位置に制御電極を配置し、前記制御電極によって、前記スパッタ空間を取り囲み、前記スパッタ空間の、前記制御電極の端部と前記基板との間の部分の側方位置に、前記真空槽と同電位の接地電極を配置して前記接地電極によって前記制御電極の端部と前記基板との間の部分の前記スパッタ空間を取り囲み、前記台表面に垂直な方向の距離を垂直距離としたときに、前記スパッタ空間の前記接地電極で取り囲まれた部分の前記垂直距離は、前記スパッタ空間の前記制御電極で取り囲まれた部分の前記垂直距離よりも短くし、前記基板をフローティング電位に置き、前記スパッタによって前記薄膜を形成中の前記基板の電位が略ゼロVになる前記制御電極の制御電圧を予め求めておき、前記制御電極に前記制御電圧を印加しながら前記スパッタを行うスパッタ方法である。
請求項2記載の発明は、請求項1記載のスパッタ方法であって、前記台の裏面側に導電性のウェハステージを配置し、前記ウェハステージを介して、前記基板に負電圧又は交流電圧を印加しながら前記スパッタを行うスパッタ方法である。
請求項3記載の発明は、真空槽と、前記真空槽内に配置され、前記真空槽と絶縁された台と、前記台上に配置されたフローティング電位の基板と、前記基板と対向して配置されたターゲットと、前記ターゲットの前記基板表面側の端部と、前記台の表面との間の空間をスパッタ空間としたときに、前記スパッタ空間の側方位置に配置され、前記スパッタ空間を取り囲んだ制御電極と、前記スパッタ空間の、前記制御電極の端部と前記基板との間の部分の側方位置に配置され、前記制御電極の端部と前記基板との間の部分の前記スパッタ空間を取り囲み、前記真空槽と同電位にされた接地電極と、前記ターゲットのスパッタ時に前記制御電極に電圧を印加し、前記基板電位を略ゼロVにする電源手段と、を有し、前記台表面に垂直な方向の距離を垂直距離としたときに、前記スパッタ空間の前記接地電極で取り囲まれた部分の前記垂直距離は、前記スパッタ空間の前記制御電極で取り囲まれた部分の前記垂直距離よりも短くされたスパッタ装置である。
【0014】
本発明は上記のように構成されており、ターゲットの基板側先端部分と基板が配置される台表面との間のスパッタ空間の側方位置に制御電極を配置し、その制御電極に制御電圧を印加してフローティング電位に置かれた基板のスパッタ中の電位を制御できるようになっている。
【0015】
従って、予め、実際にスパッタを行う条件か、又はそれに近い条件でスパッタ中の基板が略ゼロVになる制御電圧を求めておき、実際の製造工程でも、その制御電圧を制御電極に印加しながらスパッタを行うと、基板はゼロVとなり、静電破壊を防止することができる。
【0016】
制御電極は、防着筒の内側に配置してもよいし、防着筒を真空槽とは絶縁させ、防着筒自体を制御電極にしてもよい。
【0017】
制御電極が基板に近すぎると基板表面に入射するイオンの制御性が悪化するので、基板と制御電極とを離し、その間の空間の側方に真空槽と同電位の接地電位に接続した接地電極を配置したり、また、基板と制御電極の間の空間をその接地電極で取り囲むとよい。
【0018】
【発明の実施の形態】
図1を参照し、符号10は、本発明を適用できるスパッタリング装置の一例である。このスパッタリング装置10は真空槽12を有しており、その底面側にはリング部材41が配置されている。このリング部材41には、絶縁部材28を介してウェハステージ14が配置されている。
【0019】
リング部材41とウェハステージ14は金属製であり、リング部材41は真空槽12と同電位に置かれるが、ウェハステージ14は絶縁部材28によってリング部材41とは電気的に絶縁されている。
【0020】
ウェハステージ14上には、絶縁材料で構成された冷却装置15が配置されている。冷却装置15上には、台16が配置されており、台16の表面に基板を載置できるように構成されている。符号17は、台16上に載置された基板を示している。基板17は、板状の半導体基板やガラス基板であり、厚みは略一定である。従って、台16上に配置された状態では、基板17の表面及び裏面は台16の表面と平行になっている。
【0021】
真空槽12の上端は開放されており、その上端部には、それぞれリング形状をした第1の絶縁部材31と、導電性の端子部材33と、第2の絶縁部材32とがこの順序で配置されている。
【0022】
符号44は、略円筒形形状の金属から成る制御電極を示している。この制御電極44は、中心軸線35を台16表面と垂直にして真空槽12内に配置されている。制御電極44の上端部は円筒部分よりも外側に張り出され、その部分でフランジ部45が形成されている。
【0023】
このフランジ部45は、端子部材33に乗せられており、端子部材33から吊り下げられている。従って、制御電極44は端子部材33に電気的に接続されている。
【0024】
また、第2の絶縁部材32上には天板13が配置されており、真空槽12は天板13によって蓋をされており、真空槽12の内部は大気から遮断れるようになっている。
この状態では、真空槽12と端子部材33と天板13とは、第1、第2の絶縁部材31、32によって、互いに電気的に絶縁されている。
【0025】
天板13の上側には磁石19が配置されており、磁石19が配置された側とは反対の面であって、真空槽12の内部側の表面には、ターゲット20が配置されている。この磁石19が生成する磁力線は、ターゲット20の表面を貫通し、ターゲット20表面に高密度のプラズマを生成するようになっている。
【0026】
ターゲット20の表面と台16の表面とは互いに平行になるように配置されている。ターゲット20の表面、及び台16の表面は水平に配置されており、従って、制御電極44は鉛直になっている。
【0027】
台16の表面と制御電極44の下端部とは所定距離だけ離間して配置されている。ターゲット20の中心と台16の中心は、制御電極44の中心軸線35上に位置しており、従って、台16の表面に対して平行な方向の距離を水平距離とした場合、台16表面に対して垂直な方向の距離を垂直距離とした場合、台16の外周位置と制御電極44の下端部との間の水平距離は、制御電極44の半径と基板17の半径の差に等しい。
【0028】
また、台16の表面に対して垂直な方向の距離を垂直距離とした場合、制御電極44の下端部と台16表面との間の垂直距離W1は、ターゲット20の基板17側の端部(ターゲット20が平板であればターゲット20の表面)と制御電極44の下端部の間の垂直距離W2よりも小さくなるように設定されている(W1<W2)。W1+W2はターゲット20の表面と台16表面の間の垂直距離である。
【0029】
符号21は、ターゲット20表面と台16の表面の間のスパッタ空間を示しており、一般に、台16の面積の方がターゲット20の表面の面積よりも小さいから、スパッタ空間21は、ターゲット20を上面とする円筒形の空間である。このスパッタ空間21は、ターゲット20の表面から垂直距離W2だけ離れた位置まで、制御電極44で取り囲まれている。
【0030】
制御電極44の下方には、筒状の2個の接地電極42、43が配置されており、スパッタ空間21は、台16表面から垂直距離W1だけ離れた位置まで、周囲を2個の接地電極42、43によって取り囲まれている。
【0031】
この接地電極42、43のうち、上方位置の接地電極43は真空槽12に取り付けられており、下方位置の接地電極42は、真空槽12の底壁上に気密に挿通された支持棒48によって支持されている。
【0032】
支持棒48は金属製であり、真空槽12と同電位に置かれている。従って、各接地電極42、43は、それぞれ真空槽12に電気的に接続されており、真空槽12は接地電位に接続されているから、各接地電極42、43も接地電位になっている。
【0033】
支持棒48の真空槽12外部に導出された部分には、図示しない昇降機構が接続されており、真空槽12内の気密状態を維持したまま昇降移動し、下方位置の接地電極42を、台16上の付近からよりも下方に移動させ、基板の搬出入ができるようになっている。
【0034】
また、リング部材41の上端部分には、台16及び冷却装置15の周囲を取り囲む接地電極47が設けられている。リング部材41は真空槽12に接続されているから、この接地電極47は、リング部材41と共に接地電位に接続されている。下方位置の接地電極43とリング部材41上の接地電極47との間には、隙間が設けられている。
【0035】
他方、スパッタ空間21の、ターゲット20表面から鉛直方向の距離W2の範囲は、制御電極44によって取り囲まれている。後述するように、制御電極44に基板17をゼロVにする制御電圧を印加した場合に、スパッタ空間21のターゲット20表面から垂直距離W2の間の部分の側方の電位は制御電圧の電位になり、台16表面から垂直距離W1の部分の側方の電位が接地電位になる。
【0036】
この場合、垂直距離W1<垂直距離W2という大小関係により、基板17表面にスパッタリング粒子が垂直に入射し、高アスペクト比の薄膜を形成できる。
【0037】
真空槽12外部には、 真空槽12の外部には、スパッタ電源25と、バイアス電源26と、制御電源27とが配置されており、制御電極27は端子部材33に接続されている。従って、制御電極44は端子部材33を介して制御電源27に接続されている。制御電源27は可変電圧源であり、所望の大きさの正電圧又は負電圧を出力できるように構成されている。
【0038】
制御電極44は、接地電極42、43とは非接触にされており、また、絶縁部材31によって真空槽12とも絶縁されている。従って、制御電源27を動作させると、制御電極44に所望の電圧を印加することができる。
【0039】
スパッタ電源25は天板13に接続されている。この天板13は、絶縁部材32によって真空槽12とは電気的に絶縁されており、スパッタ電源25によって負電圧を印加できるようになっている。
【0040】
また、バイアス電源26はウェハステージ14に接続されている。このウェハステージ14は、絶縁部材28によってリング部材41とは絶縁されているから、バイアス電源26によって所望の電圧を印加できる。ここではバイアス電源26は交流電源である。
【0041】
真空槽12底面のリング部材12の外側には、排気口34が設けられており、この排気口34には真空ポンプ28が接続されている。
【0042】
上記のようなスパッタリング装置10を用いた薄膜製造工程を説明すると、先ず、真空ポンプ28を動作させ、真空槽12内部を真空排気する。2個の接地電極42、43の間には、隙間49が形成されており、制御電極44の内部の気体は、その隙間49を通って排気口34から真空排気される。
【0043】
真空槽12内が所定圧力まで真空排気された後、基板を搬入し、台16上に載置する。符号17は台16上に載置された基板を示しており、この状態では基板17は接地電極42、43や真空槽12とは非接触であり、また、冷却装置15や台16は絶縁性材料で構成されているから、基板17は電気的にはフローティング電位(浮遊電位)の状態にある。
【0044】
次いで、バイアス電源26を起動し、ウェハステージ14に交流電圧を印加すると共に、制御電源27を起動し、制御電極44に所定の大きさの制御電圧を印加し、真空槽12内にスパッタリングガスを導入する。次いで、スパッタ電源25を起動し、天板13に負電圧を印加すると、ターゲット20表面近傍にプラズマが形成され、ターゲット20がスパッタリングされる。ターゲット20から飛び出したスパッタリング粒子により、基板17表面に薄膜が形成される。
【0045】
従来技術のスパッタリング装置では、負電荷の電子と正電荷のスパッタリング粒子やガス粒子の易動度の差により、基板に入射する正電荷のスパッタリング粒子の量と負電荷の電子の量の差が大きく、基板は負電圧にバイアスされてしまう(セルフバイアス)。
【0046】
本発明のスパッタリング装置10では、制御電源27が制御電極44に制御電圧を印加しており、制御電極44に電子を集められるようになっている。
従って制御電極44の電位(制御電圧)を変えることで、スパッタ中の基板17の電位を制御できるようになっている。
【0047】
スパッタによる薄膜成長中の基板17の電位が略ゼロVであれば、基板17の表面に形成されている絶縁性薄膜が静電破壊することがなくなる。
【0048】
基板17をゼロVにするような制御電圧は、ターゲット20の材料やスパッタ電源25が出力する負電圧の大きさ、バイアス電源26が出力する交流電圧、又は直流電圧の大きさによって変わるため、ここでは、予め基板17の電位を測定しながら制御電圧の大きさを変えてターゲット20をスパッタし、基板17が略ゼロVの電位になる大きさの制御電圧が求められている。
【0049】
図2のグラフは、このスパッタリング装置10を用い、制御電圧の極性及び大きさを変化させた場合の、基板17の電位と、制御電極44に流れる電流(制御電源27の出力電流)と、ターゲット20に流れる電流(スパッタリング電源25の出力電流)の関係を示している。符号L1は基板17の電位であり、符号L2はターゲット20に流れる電流であり、符号L3は制御電極44に流れる電流である。
【0050】
このグラフから、制御電極44に、このスパッタリング装置10では、あるスパッタ条件のとき、+25Vを印加した場合に基板17の電位は約ゼロVとなっている。
【0051】
上記のように、制御電極44に、予め測定して置いた基板17をゼロVにする電圧を印加しながらスパッタリングを行い、基板17表面に所定膜厚の薄膜が形成された後、各電源25〜27の動作とスパッタリングガスの導入を停止させ、台16内部に配置されらヒータへの通電を終了させると共に、冷却装置15内部の通水路23に冷却水を流し、基板17を冷却した後、真空槽12外に搬出する。
【0052】
そして、未処理の基板を真空槽12内に搬入し、上記と同じ工程によってスパッタリングを行う。
【0053】
なお、ここで用いたターゲット20の直径は300mmであり、ターゲット20表面から基板台16表面までの鉛直方向の距離W1+W1は300mmである。台16表面から制御電極44下端部までの鉛直方向の距離W1は約80mm、ターゲット20表面から制御電極44の下端部までの鉛直方向の距離W2は約220mmである。
【0054】
また、制御電極44の直径は約330mm程度であり、ターゲット20の直径よりも大きくなっているが、制御電極44の上端部は、ターゲット20側に曲げられており、上端部の直径はターゲット20の直径とほぼ同じ大きさになっている。
【0055】
次に、本発明を適用できる他のスパッタリング装置を説明する。
図3の符号50は、そのスパッタリング装置を示しており、真空槽62の内部に、真空槽62と同電位にされた防着筒61が配置されている。この防着筒61は略円筒形形状であり、開口は上下に向けられている。
【0056】
真空槽12の天井側には、絶縁材料68を介して天板63が配置されている。
天板63の上側表面には、磁石69が配置されており、その反対側の面の、真空槽12内部に向けられた表面には、ターゲット70が配置されている。このターゲット70は、防着筒61の上側の開口付近に、防着筒61とは非接触の状態で配置されている。
【0057】
真空槽62の底壁上には、リング部材81が配置されている。リング部材81上には、絶縁部材78を介してウェハステージ64が乗せられている。
ウェハステージ64上には、冷却装置65と台66とがこの順序で配置されており、冷却装置65の周囲は、リング部材81に接続された円筒電極92によって取り囲まれている。
【0058】
防着筒61の内部には、防着筒61や真空槽62とは絶縁された複数の制御電極54が配置されている。この制御電極54は、棒又は線状であり、ターゲット70表面及び台66表面に対して垂直な姿勢で、防着筒61付近に配置されている。
【0059】
符号67は、台66上に配置した基板を示しており、符号71は、ターゲット70の基板67側の端部(ターゲット70表面が平らであればターゲット70の表面)と台66の表面との間のスパッタ空間を示している。制御電極54は、スパッタ空間71の側方に配置されており、基板67に入射するスパッタリング粒子を遮らないようになっている。
【0060】
真空槽62の外部には、真空ポンプ72が配置されており、真空槽62の底壁に設けられた排気口84から真空槽62内部を真空排気できるように構成されている。防着筒61の内部は防着筒61の上端部と下端部の隙間から真空排気される。
【0061】
真空槽62の外部には、スパッタ電源75と、バイアス電源76と、制御電源77とが配置されている。スパッタ電源75は、天板63に接続されており、天板63を介してターゲット70に負電圧を印加するようになっており、バイアス電源76は、ウェハステージ64に交流電圧、又は負の直流電圧を印加するように構成されている。
【0062】
各制御電極54は、制御電源77に接続されており、制御電源77が出力する制御電圧が印加されるように構成されている。ここでは、各制御電極54には、同じ大きさの制御電圧が印加されるようになっている。
【0063】
各制御電極54の下端部と台66表面の間は離間して配置されており、制御電極54下端部と、台66表面の間の垂直距離W3は、ターゲット70表面と制御電極54の下端部との間の垂直距離W4よりも小さくされている(W3<W4)。
【0064】
制御電極54の下方位置では、防着筒61が制御電極54よりもはみ出しており、従って、スパッタ空間71の下部は、垂直距離W3の分だけ、防着筒61で取り囲まれている。この防着筒61は、真空槽62に接続されており、従って、真空槽62と同電位の接地電位に接続されている。
【0065】
このスパッタリング装置50においても台66上に配置された基板67はフローティング電位に置かれるから、予め、スパッタ中の基板67がゼロVになるような制御電極54の電圧を求めておき、その電圧を制御電圧として、実際のスパッタ工程中の制御電極54に印加すると、静電破壊を起こさずに基板67表面に薄膜を形成することができる。
【0066】
なお、本発明は、アルゴンガス等のスパッタガスを用いてターゲット20、70をスパッタする方法の他、特に、ターゲット20が銅で構成されている場合には、スパッタの開始のときだけスパッタリングガスを導入し、ターゲット20、70表面のスパッタが開始された後はスパッタリングガスの導入を停止し、ターゲット20、70表面から飛び出した銅のスパッタリング粒子の電離によってターゲット20、70表面のプラズマを維持する自己放電スパッタ法にも適用することができる。
【0067】
また、本発明は、スパッタリングガス中に反応性ガスを添加し、ターゲット組成物と反応性ガスとの反応生成物の薄膜を基板17、67表面に形成する反応性スパッタ法にも適用することができる。
【0068】
更にまた、上記の制御電極44、54は、円筒形や棒状のものに限定されるものではなく、角筒型の電極や網状の電極等、形状は種々のものが含まれる。要するに、制御電極44、54は、ターゲット20、70と基板17、67とが対向する間のスパッタ空間21、71の側方に位置し、スパッタ空間21、71を均等に取り囲む形状であればよい。
【0069】
【発明の効果】
基板表面の絶縁性薄膜を静電破壊させずに薄膜を形成することができる。
【図面の簡単な説明】
【図1】本発明を適用できるスパッタリング装置の例
【図2】そのスパッタリング装置の制御電極の電位と基板の電位、及びターゲットと防着板に流れる電流の関係を示すグラフ
【図3】本発明を適用できる他のスパッタリング装置の例
【図4】従来技術のスパッタリング装置を説明するための図
【符号の説明】
10、50……スパッタリング装置
12、62……真空槽
16、66……基板台
17、67……基板
20、70……ターゲット
21、72……スパッタ空間
44、54……制御電極

Claims (3)

  1. 真空槽内に配置されたターゲットをスパッタし、前記ターゲットに対向配置された台上に基板を配置し、前記基板の表面に薄膜を成長させる薄膜製造方法であって、
    前記ターゲットの前記基板表面側の端部と、前記台の表面との間の空間をスパッタ空間としたときに、
    前記スパッタ空間の側方位置に制御電極を配置し、前記制御電極によって、前記スパッタ空間を取り囲み、
    前記スパッタ空間の、前記制御電極の端部と前記基板との間の部分の側方位置に、前記真空槽と同電位の接地電極を配置して前記接地電極によって前記制御電極の端部と前記基板との間の部分の前記スパッタ空間を取り囲み、
    前記台表面に垂直な方向の距離を垂直距離としたときに、前記スパッタ空間の前記接地電極で取り囲まれた部分の前記垂直距離は、前記スパッタ空間の前記制御電極で取り囲まれた部分の前記垂直距離よりも短くし、
    前記基板をフローティング電位に置き、
    前記スパッタによって前記薄膜を形成中の前記基板の電位が略ゼロVになる前記制御電極の制御電圧を予め求めておき、前記制御電極に前記制御電圧を印加しながら前記スパッタを行うスパッタ方法。
  2. 前記台の裏面側に導電性のウェハステージを配置し、前記ウェハステージを介して、前記基板に負電圧又は交流電圧を印加しながら前記スパッタを行う請求項1記載のスパッタ方法。
  3. 真空槽と、
    前記真空槽内に配置され、前記真空槽と絶縁された台と、
    前記台上に配置されたフローティング電位の基板と、
    前記基板と対向して配置されたターゲットと、
    前記ターゲットの前記基板表面側の端部と、前記台の表面との間の空間をスパッタ空間としたときに、
    前記スパッタ空間の側方位置に配置され、前記スパッタ空間を取り囲んだ制御電極と、
    前記スパッタ空間の、前記制御電極の端部と前記基板との間の部分の側方位置に配置され、前記制御電極の端部と前記基板との間の部分の前記スパッタ空間を取り囲み、前記真空槽と同電位にされた接地電極と、
    前記ターゲットのスパッタ時に前記制御電極に電圧を印加し、前記基板電位を略ゼロVにする電源手段と、を有し、
    前記台表面に垂直な方向の距離を垂直距離としたときに、前記スパッタ空間の前記接地電極で取り囲まれた部分の前記垂直距離は、前記スパッタ空間の前記制御電極で取り囲まれた部分の前記垂直距離よりも短くされたスパッタ装置。
JP2000323882A 2000-10-24 2000-10-24 スパッタ方法及びスパッタ装置 Expired - Fee Related JP4553476B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000323882A JP4553476B2 (ja) 2000-10-24 2000-10-24 スパッタ方法及びスパッタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000323882A JP4553476B2 (ja) 2000-10-24 2000-10-24 スパッタ方法及びスパッタ装置

Publications (2)

Publication Number Publication Date
JP2002129320A JP2002129320A (ja) 2002-05-09
JP4553476B2 true JP4553476B2 (ja) 2010-09-29

Family

ID=18801492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000323882A Expired - Fee Related JP4553476B2 (ja) 2000-10-24 2000-10-24 スパッタ方法及びスパッタ装置

Country Status (1)

Country Link
JP (1) JP4553476B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4317888B2 (ja) 2007-08-31 2009-08-19 富士フイルム株式会社 スパッタ方法およびスパッタ装置
JP2010090445A (ja) * 2008-10-09 2010-04-22 Ulvac Japan Ltd スパッタリング装置、および成膜方法
JP5399165B2 (ja) 2008-11-17 2014-01-29 富士フイルム株式会社 成膜方法、成膜装置、圧電体膜、圧電素子、液体吐出装置、及び圧電型超音波振動子
US8557088B2 (en) 2009-02-19 2013-10-15 Fujifilm Corporation Physical vapor deposition with phase shift
US8540851B2 (en) 2009-02-19 2013-09-24 Fujifilm Corporation Physical vapor deposition with impedance matching network
JP5658170B2 (ja) 2009-12-25 2015-01-21 キヤノンアネルバ株式会社 スパッタリング方法およびスパッタリング装置
JP5654939B2 (ja) * 2011-04-20 2015-01-14 株式会社アルバック 成膜装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH042774A (ja) * 1990-04-19 1992-01-07 Seiko Epson Corp 透明導電膜の形成方法及び形成装置
JPH09176850A (ja) * 1995-12-22 1997-07-08 Ulvac Japan Ltd スパッタリング装置、及び誘電体膜製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS613879A (ja) * 1984-06-15 1986-01-09 Tdk Corp スパツタ装置
JP3126698B2 (ja) * 1998-06-02 2001-01-22 富士通株式会社 スパッタ成膜方法、スパッタ成膜装置及び半導体装置の製造方法
JP4351755B2 (ja) * 1999-03-12 2009-10-28 キヤノンアネルバ株式会社 薄膜作成方法および薄膜作成装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH042774A (ja) * 1990-04-19 1992-01-07 Seiko Epson Corp 透明導電膜の形成方法及び形成装置
JPH09176850A (ja) * 1995-12-22 1997-07-08 Ulvac Japan Ltd スパッタリング装置、及び誘電体膜製造方法

Also Published As

Publication number Publication date
JP2002129320A (ja) 2002-05-09

Similar Documents

Publication Publication Date Title
JP4703828B2 (ja) スパッタリング装置及び薄膜製造方法
CN110225995A (zh) 用于沉积、注入和处理的具有多种反应气体、高偏置功率和高功率脉冲源的pvd腔室的增设部分
US6013159A (en) Particle trap in a magnetron sputtering chamber
US20110209984A1 (en) Physical Vapor Deposition With Multi-Point Clamp
JP2007023386A (ja) 大面積基板用の低電圧スパッタリング
JP6007070B2 (ja) スパッタリング方法及びスパッタリング装置
CN102376521A (zh) 等离子体处理装置和等离子体控制方法
JP2011179119A (ja) 熱拡散器を用いた物理蒸着装置及び方法
TW201702412A (zh) 成膜裝置及成膜方法
KR101438129B1 (ko) 스퍼터링 장치
JP4553476B2 (ja) スパッタ方法及びスパッタ装置
JP2013139642A (ja) スパッタ成膜応用のためのプラズマ処理装置
JP4614578B2 (ja) スパッタ成膜応用のためのプラズマ処理装置
US9011634B2 (en) Plasma processing apparatus and plasma processing method
JPH11330217A (ja) 静電チャックプレート表面からの基板離脱方法
JP6088780B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP6030404B2 (ja) スパッタリング装置
US6922325B2 (en) Electrostatic attraction mechanism, surface processing method and surface processing device
JP2018204060A (ja) スパッタリング装置
TWI778032B (zh) 濺鍍裝置
US20110209989A1 (en) Physical vapor deposition with insulated clamp
JPH01162762A (ja) スパッタリング装置
JP2011017088A (ja) スパッタ成膜応用のためのプラズマ処理装置
CN109477219A (zh) 单一氧化物金属沉积腔室
WO2020161957A1 (ja) 成膜装置および成膜方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100312

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100312

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100713

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4553476

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees