JP5351140B2 - 磁気トンネル接合デバイスの製造方法 - Google Patents

磁気トンネル接合デバイスの製造方法 Download PDF

Info

Publication number
JP5351140B2
JP5351140B2 JP2010501916A JP2010501916A JP5351140B2 JP 5351140 B2 JP5351140 B2 JP 5351140B2 JP 2010501916 A JP2010501916 A JP 2010501916A JP 2010501916 A JP2010501916 A JP 2010501916A JP 5351140 B2 JP5351140 B2 JP 5351140B2
Authority
JP
Japan
Prior art keywords
layer
metal
oxidation
oxygen
tunnel barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010501916A
Other languages
English (en)
Other versions
JPWO2009110469A1 (ja
Inventor
ヨンスック チョイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP2010501916A priority Critical patent/JP5351140B2/ja
Publication of JPWO2009110469A1 publication Critical patent/JPWO2009110469A1/ja
Application granted granted Critical
Publication of JP5351140B2 publication Critical patent/JP5351140B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/305—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
    • H01F41/307—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling insulating or semiconductive spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)

Description

本発明は、磁気トンネル接合（ＭＴＪ）デバイスに関し、特に磁気読み取りヘッド及び磁気ランダムアクセスメモリ（ＭＲＡＭ）等に適用可能なＭＴＪデバイスに関する。
磁気トンネル接合（ＭＴＪ）デバイスは、基本的に、２つの強磁性体層及びこれらに挟まれたトンネルバリアからなる可変抵抗器である。２つの強磁性層の相対的な磁化配向は、トンネルバリアを通過し、スピン分極した電子のトンネル確率の違いを生じ、これにより抵抗の変化がもたらされる。
トンネルバリアは、一般的には絶縁体材料であり、かつ、非常に薄く、厚さ及び構成が極めて均一でなければならない。化学組成又は厚さの点で不均一な部分があると、デバイスのパフォーマンスが著しく劣化する。
ＭＴＪデバイスの発明以降、室温で高ＴＭＲ値を有するＭＴＪデバイスの開発は、不揮発性磁気ランダムアクセスメモリ及び面密度が１００Ｇｂｉｔ／ｉｎ２を超えるハードディスクの読み取りヘッドのようなスピントロニクス製品を実現するために、工業的にホットな話題の１つとなっている。（Ｍｏｏｄｅｒａら，Ｐｈｙｓ． Ｒｅｖ． Ｌｅｔｔ．，７４（１９９５），ｐ３２７３）
当初、高ＴＭＲ値は、高いスピン分極の強磁性電極層と共に、アモルファスのＡｌＯＸトンネルバリアによって実現された。この構成で実現した、室温での最も高いＴＭＲ値は約７０％である。その後、理論計算によって、ＮａＣｌ構造の単結晶ＭｇＯのトンネルバリアによるスピンフィルター効果が提案され（Ｂｕｔｌｅｒら，Ｐｈｙｓ． Ｒｅｖ．，Ｂ６３，（２００１），ｐ０５４４１６）、室温で６０００％にもなる高いＴＭＲ値が実現できると予測された。
これは、単結晶ＭｇＯの結晶構造は４回対称性を持つため、ＭｇＯを透過するのに十分なトンネル確率をもつ電子状態は４回対称性を有するΔ１状態だけである。そのため、単結晶Ｆｅ／ＭｇＯ／Ｆｅ構造のＭＴＪの場合には、Δ１バンドによる伝導が支配的になるが、Ｆｅ中のΔ１バンドはフェルミ準位で１００％スピン分極しているため、ＭＴＪが反平行磁化配置の場合には十分なトンネル確率が得られない。つまり、ＭｇＯは磁化の配置状態によってスピンをフィルタリングする効果がある。
これはコヒーレントトンネリングを許容し、さらに巨大なＴＭＲ値を可能にする。この巨大ＴＭＲを実現すべく、分子ビームエピタキシーにより単結晶のＦｅ／ＭｇＯ／Ｆｅを成長させる実験が行われ、これは室温で１８０％のＴＭＲ値を示した（Ｙｕａｓａら，Ｎａｔｕｒｅ ｍａｔｅｒｉａｌｓ、３ （２００４） ）。
多結晶のＣｏＦｅ強磁性電極及びＭｇＯトンネルバリアの組合せでは、室温で２２０％のＴＭＲ値が報告されている（Ｐａｒｋｉｎら、Ｎａｔ． Ｍａｔｅｒ．、３（２００４）、ｐ８６２）。さらに、熱酸化シリコンが堆積されたシリコン基板上に、実用的な成膜方法であるマグネトロンスパッタリング法によって、アモルファスＣｏＦｅＢとＭｇＯトンネルバリアの組合せによるＭＴＪでは、より大きなＴＭＲ値が報告されている。（Ｄｊａｙａｐｒａｗｉｒａら、Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、８６ （２００５）、ｐ０９２５０２）。
非常に薄く、厚さ及び組成がきわめて均一なＭＴＪのトンネルバリアを形成するために、多くの努力がなされている。酸化物トンネルバリアの作製における重要なポイントは、トンネルバリアの下地となる強磁性電極層の表面酸化及び酸化物トンネルバリア中の酸素プロファイルの不均一化をいかにして避けるか、にある。
一般的に、トンネルバリアの堆積方法は、酸化物を直接堆積する方法と、金属を堆積した後、その酸化処理を行う方法に分かれる。直接堆積する方法としては、酸化物ターゲットを用いたＲＦ−スパッタリング、又は、酸素雰囲気下で金属ターゲットをスパッタリングする反応性スパッタリングが挙げられる。金属を堆積後、酸化処理を行う場合の酸化処理方法として、自然酸化、プラズマ酸化、ラジカル酸化、あるいは、オゾン酸化を行う方法が挙げられる。
室温で十分な大きさのＴＭＲ値を有し、スピントロニクス製品として許容される範囲のＲＡであるＭＴＪデバイスを作製するのは難しい。これは、スピントランスファトルクＭＲＡＭ製品であれば、ＲＡは５０Ωμｍ２未満、ＴＭＲ値が１５０％より高いことが求められ、面密度が２５０Ｇｂｉｔ／ｉｎ２程度のハードディスクの読み取りヘッドであれば、ＲＡは２Ωμｍ２以下、ＴＭＲ値が室温で３０％を超えることが求められるからである。
ＭＴＪ開発における致命的な障害の１つは、きわめて薄い膜厚においてトンネルバリアの膜厚を均一に制御することである。トンネルバリアの膜厚があまりにも薄くなると、電気的なピンホールなどが生じ、スピン依存トンネリングに寄与しないリーク電流が発生する可能性が高い。これは信号対雑音比（Ｓ／Ｎ）を大きく劣化させる原因となる。
もう１つの障害は、過剰な酸化又は酸化不足や、下地強磁性電極層などによって起こるトンネルバリア材料の化学量論からのずれである。これらは、表面酸化した下地強磁性層でのスピン散乱によりトンネルバリアの厚みが増加したのと同じ効果をもたらし、このため印加電圧に対する電気的特性の不均等や、異常なＲＡの増加やＴＭＲ値の減少を引き起こす（Ｐａｒｋら、Ｊ． Ｍａｇｎ． Ｍａｇｎ． Ｍａｔ．，２２６−２３０ （２００１）、ｐ９２６）。図２はトンネルバリアを形成する際の種々の酸化状態を示す。図２中、「ＲＬ」はトンネルバリアの下に形成される強磁性リフェレンス層を示し、「ＦＬ」はトンネルバリア上に形成される強磁性フリー層を示す。
近年、ＭｇＯを有するＭＴＪのように、ＲＦ−スパッタリングにより焼結酸化物ターゲットからトンネルバリアを直接堆積すると、全てのスピントロニクス製品で求められるＲＡが得られ、ピンホール構造もなく、非常に高いＴＭＲ値が得られることが確認された（特願２００６−０５８７４８号）。しかし、ＲＦ−スパッタリングではチャンバの状態やパーティクルの発生により、ＭＲ値及びＲＡが非常に変化しやすいという、量産化にあたり解決が困難な問題がある（Ｏｈら、ＩＥＥＥ Ｔｒａｎｓ． Ｍａｇｎ．，４２（２００６）、ｐ２６４２）。さらに、ＲＦ−スパッタリングにより作製したＭｇＯトンネルバリアのＭＴＪデバイスの最終的なＲＡ分布（１σ）は１０％以上であることが報告されている。これに対し、Ｍｇを堆積させた後に酸化処理を行い作製したＭｇＯトンネルバリアのＭＴＪデバイスは、ＲＡ分布（１σ）は３％未満である（米国特許出願公開2007/0111332）。
また、ＡｌＯｘトンネルバリアのＭＴＪデバイスを作製するには、金属を堆積させた後、プラズマ酸化する方法が広く用いられている。しかし、プラズマ酸化では反応性が高いために、極薄い金属層のみを酸化することは難しく、特にＭｇＯを形成する際のＭｇの酸化速度は非常に速く、確実に下地強磁性層の界面まで酸化されてしまう。下地強磁性層の酸化は、オゾン酸化と比較すると、ＴＭＲ値はほぼ同等であるものの、ＲＡの著しい増加をもたらす。ＡｌＯｘトンネルバリアのＭＴＪについて、プラズマ酸化処理をした場合のＲＡ及びＴＭＲ値は、１００００Ωμｍ２、４５％（Ｔｅｈｒａｎｉ ｅｔ ａｌ． ＩＥＥＥ Ｔｒａｎｓ． Ｍａｇｎ．， ９１ （２００３） ｐ７０３）、一方オゾン酸化処理をした場合のＲＡ及びＴＭＲ値は、１０００Ωμｍ２、３０％である（Ｐａｒｋ ｅｔ ａｌ． Ｊ． Ｍａｇｎ． Ｍａｇｎ． Ｍａｔ．，２２６−２３０（２００１）、ｐ９２６）。
これに対し、ＭｇＯトンネルバリアを形成する方法としてラジカル酸化やオゾン酸化といった、より低エネルギーの酸化処理が提案されている。しかし、８ÅのＭｇをラジカル酸化することで得られたＲＡ及びＴＭＲ値は、２３０Ωμｍ２、９０％、及び、１３ÅのＭｇをオゾン酸化することで得られたＲＡ及びＴＭＲ値は、１０００Ωμｍ２、１０％である（Ｏｈら、ＩＥＥＥ Ｔｒａｎｓ． Ｍａｇｎ．， ４２ （２００６） ｐ２６４２， Ｙｏｓｈｉｍｕｒａら、Ｊ． Ｍａｇｎ． Ｍａｇｎ． Ｍａｔ．， ３１２ （２００７） ｐ１７６）。スピントランスファトルクＭＲＡＭ製品にはＲＡが５０Ωμｍ２未満で、ＴＭＲ値が１５０％を超える必要があり、これらに適用するにはＴＭＲ値が低すぎ、ＲＡが高すぎる。これは、Ｍｇのラジカル酸化及びオゾン酸化処理が、ＭｇＯトンネルバリアを形成する際Ｍｇの酸化をコントロールするのに十分低エネルギーで、酸化速度が遅いということはできない、ということを暗示している。さらにエネルギーの低い酸化処理は、自然酸化によって達成できる。しかし、接合の抵抗は極めて低く、これは不均一な酸化が接合領域の不均一な電流を引き起こしているためと考えられる（Ｐａｒｋら、Ｊ． Ｍａｇｎ． Ｍａｇｎ． Ｍａｔ．，２２６−２３０（２００１）、ｐ９２６）。
また、Ｈｏｒｎｇは、ＭＴＪのトンネルバリアを形成する方法として、酸化処理の後に金属Ｍｇを被覆する方法、ラジカル酸化及び自然酸化を組み合わせる方法、及び、複数回のラジカル酸化とこれに続いて金属層の被覆を行う方法を提案している（米国特許出願公開２００７／０１４８７８６号明細書）。しかし、金属Ｍｇ被覆の挿入は磁気輸送特性を改善するのに効果的でなく、これらの方法によって得られたＲＡ及びＴＭＲ値は、表１に示すように、ＳＴＴ（ｓｐｉｎ ｔｏｒｑｕｅ ｔｒａｎｓｆｅｒ）−ＭＲＡＭの製造には不十分であった。
なお、表１中、「Ｒ−Ｏｘ」はラジカル酸化を行ったことを表し、「Ｎ−Ｏｘ」は自然酸化を行ったことを表す。
ＳｕｎもＭＴＪのＡｌＯｘトンネルバリアを形成するためにアルミニウムの酸化をした後の金属アルミニウム層の挿入を提案し、ＲＡの低減及び印加電圧に対する電気的特性の均一化に効果的であると主張している（米国特許６７１０９８７号明細書）。１０ÅのＡｌを酸化した後に３Åの金属Ａｌを被覆して形成したＡｌＯｘトンネルバリアのＭＴＪでは、ＲＡが効果的に低減されたものの、ＴＭＲ値が１６％から８％と半分に減少している。
ＭＴＪのＡｌＯｘトンネルバリアを形成する前に下地強磁性層上に酸素サーフェクタント層を形成する構成が提案されている（米国特許６９７４７０８号明細書、米国特許６９７４７０８号明細書）。これにより、酸素サーフェクタント層によりＡｌＯｘ層の構成を均一化できると主張されている。しかし、ＭｇＯトンネルバリアを有するＭＴＪについてこの処理を用いた評価では、下地強磁性層上に直接形成した酸素サーフェクタント層はＴＭＲ値が著しく減少している。これは、トンネルバリアとの界面における下地強磁性層の薄い表面酸化物が、前述したスピン散乱により、ＴＭＲ値を著しく減少させていることを暗示している。
本発明の課題は、トンネルバリアの均一な膜厚の制御及び化学両論組成の均一化を実現し、高ＴＭＲ、低ＲＡを達成可能な磁気トンネル接合デバイスの製造方法、及び、磁気トンネル接合デバイスの製造方法に関する。
上述の課題は、本発明で提案する方法、すなわち、酸素サーフェクタント層の使用による酸化処理の前の金属層の微細構造の修飾、及び、下地強磁性層の表面酸化を防ぐために酸素サーフェクタント層の形成前の極薄金属層の挿入、により達成される。
本発明者は、以下の知見等から本発明の方法を見出した。
金属界面上における酸化物の単分子層の形成は、２つの反応物質（金属及び酸素）を分離し、その分離は酸化の進行に伴って大きくなる。これは、酸化処理を継続するには、反応物質の一方または双方の移動が必要であることを暗示している。
金属酸化の理論に従い、Ｍｏｔｔ及びＣａｒｂｒｅｒａは、酸化物に形成される電場により、室温でのイオン移動度が低くなる傾向が強まると提案している（Ｍｏｔｔ， Ｔｒａｎｓ． Ｆａｒａｄａｙ Ｓｏｃ．，３５（１９３９）、ｐ１１７５、及び、Ｃａｂｒｅｒａ， Ｐｈｉｌ． Ｍａｇａｚ．，４０ （１９４９）、ｐ１７５）。
このモデルは、図３（ａ）に示すように、電子が金属表面に最初に形成される酸化物薄層をトンネリングし、酸化物表面に化学吸着した酸素原子をイオン化する。これは、酸化物を横断する均等な電場を形成し、この均等な電場が、図３（ｂ）に示すようにフェルミエネルギー準位のシフトをもたらす。
Ｍｏｔｔ及びＣａｒｂｒｅｒａは、金属イオンは酸化物の中で移動種となり、金属／酸化物界面又は酸化物／金属界面の欠陥部分をホッピングして、酸化物を通過すると、想定している。
電場が形成されていない場合の金属イオンのホッピング確率は式（１）に示されている。式（１）中、νは振動数、Ｗは金属から酸化物にホップするのに必要な活性化エネルギー、ｋＢはボルツマン定数、Ｔは温度である。酸化物を横断する電場が形成されているときの金属イオンのホッピング確率は、式（２）に示される。式（２）中、ｑは電子の電荷、ａは図４に示すようにホッピング距離である。
酸化物を横断して形成された電場の駆動により、イオンのホッピング確率は著しく大きくなっており、これにより金属の最初の酸化が低温で起こることが説明される。Ｍｏｔｔ及びＣａｒｂｒｅｒａモデルは、移動種は金属／酸化物界面から誘導された金属イオンであると想定しているが、近年、酸化物における深さ方向の酸素プロファイリングによって、酸素イオンは酸化物格子欠陥のマイグレーションによって輸送されることが明らかになった（Ｓｔａｒｏｄｕｂら、Ｓｕｒｆ． Ｓｃｉｅ．（２００４）、ｐ１９９）。
さらに、Ｍｏｔｔ及びＣａｒｂｒｅｒａモデルは、金属及び酸化物の均一で平坦な層を想定している。しかし、実際に物理的気相成長法（ＰＶＤ）により堆積した金属の薄い膜は、結晶粒構造に関係した表面モルフォロジーを有するナノメータースケールの結晶粒で構成されている。
この結晶粒の構造は、金属表面の仕事関数を式（３）に示すように修正する。式（３）中、Φ∞は均一な金属の仕事関数、ΔΦは結晶粒構造に関係したモルフォロジーによる仕事関数の変化である。
式（４）中、Ｒは結晶粒の半径、ε０は真空の誘電率、εｒは比誘電率である（Ｗｏｏｄ， Ｐｈｙｓ． Ｒｅｖ． Ｌｅｔｔ．，４６（１９８１）、ｐ７４９）。
仕事関数は酸化物を横断する駆動電場を制御し、これにより、酸化速度もまた指数関数的に著しく修正されうる。金属層の結晶粒サイズが小さく、表面が滑らかになると、仕事関数は増大し、酸化物における電場の均衡及びポテンシャルの相違が減少し、結果として、酸化速度は著しく減少する。
従って、ＭＴＪのトンネルバリアの均一な膜厚の制御及び化学量論組成の均一性を達成する際の前述した障害を克服するために、金属層の微細構造を修飾することで、酸化速度を抑制した酸化を行うことが必要である。
つまり、本発明において、酸素サーフェクタント層の形成し、酸素サーフェクタント上に金属層を形成することによって、実現可能である。酸素サーフェクタント層の形成により、金属の微細構造の修飾、つまり、より小さく、均一な結晶粒を有するあるいはアモルファスの金属層を形成できる。こうして、ラジカル酸化のような酸化処理によって金属層が酸化されるときに、結晶粒構造の改善によって酸化物を横断する駆動電場が減少し、これが酸化速度を大きく低下させ、これにより下地強磁性リファレンス層の表面酸化が防がれる。
さらに、下地強磁性層及び酸素サーフェクタント層の間に金属層を挿入することによって、酸素サーフェクタント層の形成時における、下地強磁性リファレンス層の表面酸化を防ぎあるいは最小化することができる。
本発明により、均一な膜厚制御、及び、強磁性リフェレンス層及びフリー層間の化学量論組成を含めた化学的均一性を有するＭＴＪデバイスのトンネルバリアを形成することができる。
また、トンネルバリアの形成中に起こる、下地強磁性リファレンス層の表面酸化の防止又は最小化することができる。
これにより、ＲＡを大きく低減し、高ＴＭＲ値を有するＭＴＪデバイスを提供できる。さらには、大量生産に適し、製造物の品質の安定性に優れると共に面内均一性にも優れたＭＴＪデバイスを提供できる。
添付図面は明細書に含まれ、その一部を構成し、本発明の実施の形態を示し、その記述を共に本発明の原理を説明するために用いられる。
図１は、磁気トンネル接合の概略図である。 図２は金属堆積に続く酸化後のトンネルバリアの種々の酸化状態を示す概略図であり、（ａ）理想的なバリア、（ｂ）下地酸化、（ｃ）過酸化、（ｄ）不均一な酸化を示す。 図３は、酸化層を横断して形成される電場の概略図であり、（ａ）初期状態；金属のＥＦよりもＯの２ｐ軌道の準位が低い状態、（ｂ）金属から酸素への電子のトンネリングによって、平衡状態でかつ酸化物層を横断する電場中におけるエネルギーレベルを示す。 図４は、金属イオンが最初にホップするのに必要な活性化エネルギーの概略図であり、（ａ）酸化物を横断する電場がない状態、（ｂ）酸化物を横断する電場がある状態を示す。 図５Ａは、本発明の方法により作製したＭｇＯトンネルバリアを有するＭＴＪの堆積シーケンスの概略図であり、ａはＣｏＦｅＢリファレンス層上への堆積を示す。ｂは第１金属Ｍｇ層の堆積を示す。ｃは酸素サーフェクタント層（ＯＳＬ：酸素サーフェクタント層）の形成を示す。ｄは第２金属Ｍｇ層の堆積を示す。ｅは酸化を示す。ｆは第３金属Ｍｇキャップ層の堆積を示す。ｇはＭＴＪスタックの残りの堆積を示す。 図５Ｂは、本発明の方法により作製したＭｇＯトンネルバリアを有するＭＴＪの堆積シーケンスの概略図であり、ｈはＣｏＦｅＢリファレンス層上への堆積を示す。ｉは第１金属Ｍｇ層の堆積を示す。ｊは第１酸素サーフェクタント層（ＯＳＬ：酸素サーフェクタント層）の形成を示す。ｋは第２金属Ｍｇ層の堆積を示す。ｌは第２酸素サーフェクタント層（ＯＳＬ：酸素サーフェクタント層）の形成を示す。ｍは第３金属Ｍｇ層の堆積を示す。ｎは酸化を示す。ｏは金属Ｍｇキャップ層の堆積を示す。ｐはＭＴＪスタックの残りの堆積を示す。 図６は、異なるスパッタリング処理による発生するパーティクル数の比較を示す。 図７は、酸素サーフェクタント層を形成する真空チャンバ内での酸素流量と圧力の関係を示す。右軸は、１８０秒間の酸素流量をＬａｎｇｍｕｉｒに換算した値である。 種々の方法でＭｇＯトンネルバリアを作製して得たＭＴＪの磁気輸送特性の比較を示す図であり、図８Ａはラジカル酸化時間に伴うＲＡの関係を示す。 種々の方法でＭｇＯトンネルバリアを作製して得たＭＴＪの磁気輸送特性の比較を示す図であり、図８ＢはＲＡとＴＭＲ値の関係を示す。 図９は、ＭＴＪの製造装置を例示している。 ＭｇＯトンネルバリアの厚さの比較を示す。（ａ）Ｍｇ／ＯＳＬ／Ｍｇ／Ｒ−Ｏｘ（３００Ｗ）／Ｍｇ、（ｂ）Ｍｇ／Ｒ−Ｏｘ（３００Ｗ）／Ｍｇ，（ｃ）Ｍｇ／Ｒ−Ｏｘ（３００Ｗ）、（ｄ）Ｍｇ／Ｒ−Ｏｘ（８００Ｗ）／Ｍｇ。写真は高分解能電子顕微鏡により得たものである。
以下、本発明の実施形態について詳細に説明する。ただし、この実施形態に記載されている構成要素はあくまで例示であり、本発明の技術的範囲は、請求の範囲によって確定されるのであって、以下の個別の実施形態によって限定されるわけではない。
（第１実施形態）
図１に、トンネル抵抗（ＴＭＲ）センサ又は記憶素子の典型的な堆積構造を示す。多くのＭＴＪは、強磁性のピニング層１１０、合成反強磁性ピンド層１２０、トンネルバリア１３０、及び、強磁性フリー層１４０を含んで構成される。図１に示す堆積構造では、合成反強磁性ピンド層１２０は、強磁性ピンド層１２１、非磁性スペーサ１２２及び強磁性リファレンス層１２３を含んで形成される。
図９は、第１実施形態におけるＭＴＪデバイス製造装置を例示しており、磁気トンネル接合デバイスを加工するための真空処理システムの概略平面図である。
図９の真空処理システムは、物理的気相成長法により薄膜を堆積可能な複数の堆積チャンバ２３０，２４０，２５０を備えたクラスタ型のシステムである。この複数の堆積チャンバ２３０，２４０，２５０は、中央にロボットローダ（不図示）を備えた真空搬送チャンバ２８０に接続されている。また、真空搬送チャンバ２８０には、基板を搭載又は脱離させるための２つのロードロックチャンバ２１０が接続され、ロボットフィーダに基板を供給又はロボットフィーダによって搬送される基板を回収可能になっている。
また、真空処理システムは、脱ガスチャンバ２７０及び前処理エッチ／エッチチャンバ２２０を備える。さらに、真空処理システムは、酸化チャンバ２６０を備える。真空処理システムの各チャンバは、チャンバ間の通路を開閉するためのゲートバルブを介して接続されている。
また、真空処理システムの各チャンバは、ポンプシステム、ガス導入システム、及び、電力供給システムを備える。さらに、ガス導入システムはマスフローコントローラなどの流量制御装置を備え、ポンプシステムはポンプとチャンバの間に配されるバルブなどのコンダクタンスを調整するコンダクタンス調整手段を備える。また、図示していないがチャンバ内の圧力を測定するための圧力計を備える。そして、圧力計の出力結果に基づく、流量制御装置及びコンダクタンス調整手段の動作により、所定時間、チャンバを所定圧力に制御することができる。
真空処理システムの各堆積チャンバ２３０，２４０，２５０では、磁性層及び非磁性金属層を１層ずつスパッタリング法により基板上に堆積させる。堆積チャンバには、例えば、ＣｏＦｅを含むターゲット、Ｒｕを含むターゲット、ＣｏＦｅＢを含むターゲット及びＭｇを含むターゲットが配される。また、反強磁性材料、シード材料、キャッピング材料のターゲットがいずれか１以上の堆積チャンバに配される。
さらに、上部電極材料、及び、下部電極材料のターゲットがいずれか１以上の堆積チャンバに設けられる。前処理エッチング及びエッチングは、前処理エッチ／エッチチャンバ２２０で実施される。酸化処理は、酸化チャンバ２６０で実施される。酸素サーフェクタント層（ＯＳＬ）は、Ｍｇ層の形成後、酸素サーフェクタント層を形成するための搬送によるコンタミネーションを避けるために、できる限りＭｇ層を堆積したのと同じチャンバで形成する。
このため、トンネルバリアを形成するための金属を堆積するチャンバは、堆積用の不活性ガス供給源、及び、酸素サーフェクタント層（ＯＳＬ）の形成用の酸素ガス供給源にこれらを切替えるためのバルブ（不図示）を介して接続されている。バルブを切替えることにより、不活性ガス又は酸素ガスがチャンバに導入される。さらに、堆積チャンバは、ＤＣ−スパッタリングが可能なスパッタリング装置を備える。各チャンバへのガスの導入、バルブの切り替え、電力供給のＯＮ／ＯＦＦ、排気、及び、基板の搬送のような手順は、システムコントローラ（不図示）により実行される。
第１実施形態では、極薄金属Ｍｇ層の挿入、酸素サーフェクタント層の形成、ラジカル酸化、及び、金属Ｍｇキャップ層の堆積により、ＭＴＪデバイスのトンネルバリアを形成する。
図５Ａを参照すると、第１実施形態において、ＭｇＯトンネルバリア１３０は、次のようにして形成される。まず、ＣｏＦｅＢ強磁性リファレンス層１２３上に第１金属Ｍｇ層１３１を２原子層厚（０．４３ｎｍ）に堆積する。次に、これを１．１７×１０−２Ｐａ・ｓｅｃ（９０ Ｌａｎｇｍｕｉｒ）の酸素暴露条件に置くことで、第１金属Ｍｇ層１３１上に酸素サーフェクタント層１３２を形成する。そして、その酸素サーフェクタント層１３２上に第２金属Ｍｇ層１３３を０．８ｎｍの厚さで堆積し、ラジカル酸化処理により第１及び第２Ｍｇ金属層１３１，１３３を酸化することで、ＭｇＯトンネルバリア１３０を形成する。そして、ＭｇＯトンネルバリア１３０上に金属Ｍｇキャップ層１３９を０．３ｎｍの厚さに堆積する。
上記実施形態において、金属Ｍｇ層１３１，１３３，１３９の形成方法は必ずしも限定されないが、ＤＣ−スパッタリングにより形成することが好ましい。パーティクルの発生は、ＭＲＡＭの大量生産において注意すべき事項であり、これはＭｇＯ酸化物ターゲットを用いてＲＦ−スパッタリングによりＭｇＯトンネルバリアを作製した場合に起こりやすい。図６に示すように、ＲＦ−スパッタリングとＤＣ−スパッタリングにより生成されるパーティクルの数は明らかに異なる。堆積チャンバ間で基板を搬送する間に生成されるメカニカルパーティクルの数を比較すると、０．１６μｍよりも大きいサイズのパーティクルの数が、金属Ｍｇターゲットを用いたＤＣ−スパッタリングによる場合よりも、ＭｇＯ酸化物ターゲットを用いたＲＦ−スパッタリングによる場合の方が１桁多い。パーティクル数は、ＫＬＡ Ｔｅｎｃｏｒ ＳＰ１システムにより２００ｍｍ基板について測定することで得た。このため、金属Ｍｇ層をＤＣ−スパッタリングにより堆積する処理は、パーティクルフリープロセスと言える。
第１実施形態における酸素サーフェクタント層１３２は、真空チャンバ内で酸素流量がコントロールされた酸素雰囲気に、０．４３ｎｍの金属Ｍｇ層１３１を晒すことで形成される。図７は、圧力と酸素流量の関係、及び、酸素暴露時間を１８０秒間としたときのＬａｎｇｍｕｉｒ（１Ｌａｎｇｍｕｉｒ＝１×１０−６Ｔｏｒｒ・ｓｅｃ）に換算した酸素暴露量を示す。この関係に基づき、前述した０．４３ｎｍの金属Ｍｇ層１３１は、酸素サーフェクタント層１３２を形成するために所定の酸素雰囲気に晒される。
第１実施形態においてラジカル酸化は、上部イオン化電極と基板との間に電気的に接地されたシャワープレートを備えた酸化チャンバ２６０で実施する。酸素プラズマは、例えば、酸素流量７００ｓｃｃｍの条件下で上部イオン化電極に３００ＷのＲＦ電力を投入することにより生成される。シャワープレートが電気的に接地されているためイオンや電子のような荷電粒子は通過できないが、酸素ラジカルはシャワープレートを通過し、基板に照射される。
上述のように、ラジカル酸化処理が終了し、金属Ｍｇキャップ層１３９を形成した後、図５Ａのｇに示すように、ＣｏＦｅＢ強磁性フリー層１４０、キャッピング層１５０、及び、上部電極層１６０を金属Ｍｇキャップ層１３９上に堆積する。そして、磁場アニーリングを、３ＫＯｅの磁場条件下で１８０℃、２時間、その後に３ＫＯｅの磁場条件下で３６０℃、２時間実行する。このように２ステップアニーリングでは、まず、比較的低温のアニーリングでＭｇＯトンネルバリア１３０の結晶化が促進される。そして、その後のより高温のアニーリングにより、ＣｏＦｅＢ強磁性フリー層１４０がＭｇＯトンネルバリア１３０の結晶を鋳型として結晶化される。これにより、高ＴＭＲ比を実現する良好な結晶構造が形成される。
次に、本発明の効果を確認するために、上述のようにして作製したＭｇＯトンネルバリアのＭＴＪの磁気輸送特性をＣＩＰＴ法（平面電流トンネル法）により測定した。ＭｇＯトンネルバリアの作製方法の違いによる効果の違いを検討するために、ＭｇＯトンネルバリアを除き、ＭＴＪのスタックは同一とした。表２にＭｇＯトンネルバリアの各作製方法を示す。
表２中、Ｒ−Ｏｘはラジカル酸化を表し、数値はラジカル酸化時のプラズマ形成用の電力の大きさ（Ｗ）を示す。各実施例及び比較例の条件について、具体的に説明すると、実施例１では、Ｍｇ層１３１を形成した後、９０Ｌａｎｇｍｕｉｒの酸素暴露条件でＯＳＬ層を形成し、Ｍｇ層１３３を形成し、ラジカル酸化を３００Ｗの条件で実施し、Ｍｇキャップ層１３９を形成した。一方、比較例１では、ＯＳＬ層１３２を形成することなく、Ｍｇ層１３３を形成し、ラジカル酸化を３００Ｗの条件で実施し、Ｍｇキャップ層１３９を形成しなかった。比較例２では、Ｍｇ層１３３を形成した後、３００Ｗでラジカル酸化を行って、Ｍｇキャップ層１３９を形成した。比較例３では、Ｍｇ層１３３を形成した後、８００Ｗの条件でラジカル酸化を行って、Ｍｇキャップ層１３９を形成しなかった。
この結果、図８Ａに示すように、ラジカル酸化時間の増加に伴うＲＡの増大率は、ＭｇＯトンネルバリアの作製方法に著しく依存していることが確認された。これにより、第１実施形態により形成されたＭｇＯトンネルバリアはＲＡの増大率が低く、酸化速度が低減し、下地強磁性リフェレンス層の表面酸化が防止又は最小化されたことが証明された。
図８Ｂに示すように、第１実施形態のＭＴＪにおけるＭｇＯトンネルバリアの形成方法が、２３０％に上る高ＴＭＲ値及び６５Ωμｍ２というＲＡの低減を実現し、さらに他と比較して高ＴＭＲ値、低ＲＡの傾向を示すことが明らかになった。これは、本発明の方法により作製されるＭｇＯトンネルバリアを有するＭＴＪはＳＴＴ−ＭＲＡＭのためのＭＴＪデバイスに与えられる要求値を満足することを暗示する。
また、第１実施形態の方法及び表２に示す従来法で作製したＭＴＪについて、ＨＲＴＥＭ（高分解能透過電子顕微鏡法）を用いて構造解析を行った。その結果、図１０に示すように、第１実施形態の方法により作製したＭｇＯトンネルバリアのＭＴＪにおける厚さは１．１６ｎｍ（実施例１）であり、ＭｇＯトンネルバリア、強磁性リファレンス層及びフリー層は高度に結晶化しているのが確認された。
一方、表２に示す従来法により形成したＭｇＯトンネルバリアのＭＴＪにおける厚さは、１．１６ｎｍよりはるかに厚かった。比較例２のＭｇＯの厚さは１．５１ｎｍである。特に、ラジカル酸化時のＲＦ電力が３００Ｗで、Ｍｇキャップ層１３９がない比較例１（ＭｇＯの厚さ１．８３ｎｍ）、及び、ラジカル酸化時のＲＦ電力が８００Ｗで、Ｍｇキャップ層１３９がない比較例３（ＭｇＯの厚さ１．９８ｎｍ）のＭｇＯトンネルバリア及び強磁性リファレンス層は、結晶性が著しく低かった。これは、ラジカル酸化処理中におけるＭｇＯトンネルバリアの過酸化及び強磁性ＣｏＦｅＢリファレンス層の界面酸化に起因する。この界面酸化層の構造が、磁場アニーリング中のアモルファスＣｏＦｅＢの結晶化におけるＭｇＯトンネルバリアの鋳型作用を妨げる。ＭｇＯトンネルバリアの厚さ及び磁場アニーリング後の結晶性におけるこの明確な違いによって、ＭＴＪのＲＡ及びＴＭＲ値の大きな違いが生じる。
以上、第１実施形態について説明したが、第１実施形態のＭｇＯ構造及びプロセスの更なる調整によって、ＴＭＲ値が１６０％を超え、ＲＡが５０Ωμｍ２よりも低いＭｇＯトンネルバリアを有するＳＴＴ−ＭＲＡＭ製品用のＭＴＪ、さらには、ＲＡが２Ωμｍ２よりも低くＴＭＲ値が３０％を超える読み取りヘッド製品用のＭＴＪを得ることが期待できる。第１実施形態によって作製したＭｇＯトンネルバリアを有するＭＴＪは、高密度／高パフォーマンスのスピントロニクス製品に適するだろう。
なお、第１実施形態は例に過ぎず、本発明は上述のものに限定されない。例えば、ＭＴＪを有する素子の積層構成は、図１に示したものに限定されない。
また、酸化処理はラジカル酸化に限定されず、例えば、プラズマ酸化、オゾン酸化及び自然酸化も適用可能である。
また、トンネルバリアを形成するための第１及び第２金属層は、さらに、Ａｌ，Ｃｒ，Ｎｉ，Ｔａ，Ｔｉ，Ｈｆ，Ｓｉ，Ｚｒ及びＧａのうちの１種又は２種以上を含有しうる。同様に、キャップ層はＭｇのみを含有するものに限定されず、例えば、Ａｌ，Ｃｒ，Ｎｉ，Ｔａ，Ｔｉ，Ｈｆ，Ｓｉ，Ｚｒ及びＧａの少なくとも１種以上をさらに含有する層とすることができる。
さらに、強磁性フリー層は、ＣｏＦｅＢから形成されるものに限定されず、例えば、強磁性層に用いられる材料としては、ＣｏＦｅ，Ｆｅ，ＮｉＦｅ，これらを主成分として他の添加物を含む材料が挙げられる。さらに、Ｃｏ，Ｆｅ，Ｂを１：１：１以外の構成比で含む材料も用いることができる。さらに、異なる元素を含む材料を用いることもできる。
また、強磁性フリー層は、単層に限定されず、保磁力の異なる２つ以上の強磁性層で構成してもよく、あるいは、保磁力の異なる強磁性層間に非磁性スペーサを介在させてもよい。
また、このような強磁性フリー層の例としては、トンネルバリアとの界面がＣｏＦｅＢを含む層であり、当該ＣｏＦｅＢを含む層のトンネルバリアとは反対側にＮｉＦｅを含む層を形成することが例示できる。
さらに、非磁性のスペーサを介在させる例としては、トンネルバリアとの界面がＣｏＦｅＢを含む層であり、当該ＣｏＦｅＢの反対側の界面にＲｕ層、ＮｉＦｅ層を順に形成した構造を例示できる。
また、第１実施形態では、強磁性リファレンス層が強磁性フリー層よりも基板側に形成されているが、逆に強磁性フリー層を基板側に形成してもよい。
トンネルバリアとの界面がアモルファス状態である層は、トンネルバリアを結晶化の鋳型として、前述した磁場アニーリング処理中に結晶化される。これが高ＴＭＲの実現を可能にする。
さらに、ＤＣ−スパッタリングのみでなく、ＲＦ−スパッタリングにより強磁性層を形成してもよい。さらに、スパッタリングに限らず、エピタキシャル成長により、強磁性層を形成してもよい。スパッタリング法を用いることで、低コストでかつ迅速に製造可能である。
さらに、酸素サーフェクタント層の形成処理は、酸素暴露量において、金属層全体を酸化する酸化処理とは異なる。酸素暴露量の単位はＬａｎｇｍｕｉｒである。３０ÅのＡｌ層の全体を酸化するのに必要な酸素暴露量は、４．６８×１０６Ｐａ・ｓｅｃ（３．６×１０１０Ｌａｎｇｍｕｉｒ）である（Ｂａｅ等、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、８０（２００２）、ｐ１１６８））。また、７ÅのＭｇ層をフルに酸化するのに必要な酸素暴露量は、３．９×１０２Ｐａ・ｓｅｃ（３×１０８Ｌａｎｇｍｕｉｒ）である（Ｚｈａｏら、米国特許出願公開２００７／０１１１３３２）。本発明において酸素サーフェクタント層にを形成するために４．３ÅのＭｇに適用する酸素暴露量は、１０２Ｌａｎｇｍｕｉｒのオーダーである。ＯＳＬは、酸素を元素として含むガス（例えば、酸素ガス）の非プラズマ性雰囲気下にＭｇなどの金属層を置くことで形成される。例えば、真空容器内を所定時間所定圧力、例えば酸素暴露量が３．９×１０−３Ｐａ・ｓｅｃ（３０Ｌａｎｇｍｕｉｒ）〜２．６×１０−２Ｐａ・ｓｅｅ（２００Ｌａｎｇｍｕｉｒ）となるような範囲に維持された高純度の酸素雰囲気下で形成可能である。
また、図５Ａには第１金属Ｍｇ層１３１の厚さは０．４３ｎｍとしているが、これに限定されない。層平均厚さが１原子層以上３原子層以下の範囲で形成することが好ましい。また、第２金属層１３３の厚さは０．８ｎｍに限定されない。５オングストローム以上１５オングストローム以下の平均厚さに形成することが好ましい。同様に、金属Ｍｇキャップ層１３９の厚さも限定されないが、２オングストローム以上５オングストローム以下の平均厚さに形成することが好ましい。
（第２実施形態）
第２実施形態では、極薄金属Ｍｇ層の挿入、酸素サーフェクタント層の形成、低ＲＦ電力でのラジカル酸化、及び、金属Ｍｇキャップ層の堆積によりトンネルバリアを形成する、ＭＴＪのトンネルバリアの形成方法である。
図５Ｂに示すように、本発明においてＭｇＯバリアは、ＣｏＦｅＢ強磁性リファレンス層１２３上に第１金属Ｍｇ層１３１を２原子層の厚さ（０．４３ｎｍ）に堆積し、第１金属Ｍｇ層を１．１７×１０−２Ｐａ・ｓｅｃ（９０Ｌａｎｇｍｕｉｒ）の酸素雰囲気に暴露することによって、第１酸素サーフェクタント層１３２を形成し、第１酸素サーフェクタント層１３２上に第２金属Ｍｇ層１３３′を２原子層（０．４３ｎｍ）堆積し、第２金属Ｍｇ層１３３′を１．１７×１０−２Ｐａ・ｓｅｃ（９０Ｌａｎｇｍｕｉｒ）の酸素雰囲気に暴露することによって、第２酸素サーフェクタント層１３５を形成し、第２酸素サーフェクタント層１３５上に第３金属Ｍｇ層１３６を２原子層（０．４３ｎｍ）の厚さに堆積し、そして、第１，２，３金属Ｍｇ層１３１，１３３′，１３６をラジカル酸化処理によって酸化することでＭｇＯを形成し、そして、第３金属Ｍｇキャップ層１３９をＭｇＯトンネルバリア１３７上に０．３ｎｍの厚さに堆積する。
第２実施形態における酸素サーフェクタント層は、各０．４３ｎｍの金属Ｍｇ層を酸素雰囲気に晒すことによって、真空チャンバ内で形成される。酸素雰囲気は、図７に示すような関係で得られる酸素流量によってコントロールされる。
本発明におけるラジカル酸化は、電気的に接地されたシャワープレートが上部イオン化電極と基板の間に配された酸化チャンバで実施される。酸素プラズマは、３００ＷのＲＦ電力を上部イオン化電極に印加し、酸素ガスの流量を７００ｓｃｃｍで導入することで生成する。イオンや電子のような荷電粒子は電気的に接地されたシャワープレートを通過できないが、酸素ラジカルシャワーはシャワープレートを通過して流れる。
図５Ｂのｏに示すように、ＣｏＦｅＢ強磁性フリー層、キャッピング層及び上部電極層は金属Ｍｇキャップ層１３９上に形成される。
そして、磁場アニーリングを、３ＫＯｅの磁場条件下で１８０℃、２時間、その後に３ＫＯｅの磁場条件下で３６０℃、２時間実行する。このように２ステップアニーリングでは、まず、比較的低温のアニーリングでＭｇＯトンネルバリア１３０の結晶化が促進される。そして、その後のより高温のアニーリングにより、ＣｏＦｅＢ強磁性フリー層１４０がＭｇＯトンネルバリア１３０の結晶を鋳型として結晶化される。これにより、高ＴＭＲ比を実現する良好な結晶構造が形成される。
本発明のＭｇＯ構造及びプロセスの更なる調整によって、ＴＭＲ値が１６０％を超え、ＲＡが５０Ωμｍ２よりも低いＭｇＯトンネルバリアを有するＳＴＴ−ＭＲＡＭ製品用のＭＴＪ、さらには、ＲＡが２Ωμｍ２よりも低くＴＭＲ値が３０％を超える読み取りヘッド製品用のＭＴＪを得ることが期待できる。第１実施形態によって作製したＭｇＯトンネルバリアを有するＭＴＪは、高密度／高パフォーマンスのスピントロニクス製品に適するだろう。
以上、本発明の好ましい実施形態を添付図面の参照により説明したが、本発明はかかる実施形態に限定されるものではなく、請求の範囲の記載から把握される技術的範囲において種々な形態に変更可能である。
本願は、２００８年３月３日提出の日本国特許出願特願２００８−５２５５８を基礎として優先権を主張するものであり、その記載内容の全てを、ここに援用する。

Claims (9)

  1. 第１金属層を堆積するステップと、
    酸素を元素として含むガスの非プラズマ雰囲気であって、３．９×１０−３Ｐａ・ｓｅｃ以上２．６×１０−２Ｐａ・ｓｅｃ以下の前記ガス雰囲気中に、前記第１金属層を置くことで、前記第１金属層の一部に酸素が吸着した酸素サーフェクタント層を形成する酸素サーフェクタント層形成ステップと、
    前記酸素サーフェクタント層上に第２金属層を堆積するステップと、
    前記第１及び第２金属層を酸化することで、金属酸化物層を形成する酸化ステップと、
    を有するバリア層形成ステップにより、トンネルバリア層を形成することを特徴とする磁気トンネル接合デバイスの製造方法。
  2. 前記バリア層形成ステップは、さらに、前記金属酸化物層より上側にキャップ金属層を堆積するステップを有することを特徴とする請求項１に記載の磁気トンネル接合デバイスの製造方法。
  3. 前記キャップ金属層は、２オングストローム以上５オングストローム以下の平均厚さに形成されることを特徴とする請求項２に記載の磁気トンネル接合デバイスの製造方法。
  4. 前記第１金属層は、平均厚さが１原子層以上３原子層以下の厚さに形成されることを特徴とする請求項１に記載の磁気トンネル接合デバイスの製造方法。
  5. 前記第２金属層は、５オングストローム以上１５オングストローム以下の平均厚さに形成されることを特徴とする請求項１に記載の磁気トンネル接合デバイスの製造方法。
  6. 前記酸化ステップは、ラジカル酸化、プラズマ酸化、オゾン酸化及び自然酸化による処理を含むことを特徴とする請求項１に記載の磁気トンネル接合デバイスの製造方法。
  7. 前記金属酸化物層は、酸化マグネシウムを含む層であることを特徴とする請求項１に記載の磁気トンネル接合デバイスの製造方法。
  8. 前記第１又は第２金属層は、金属ターゲットを用いたＤＣ−スパッタリングにより形成することを特徴とする請求項１に記載の磁気トンネル接合デバイスの製造方法。
  9. 前記バリア層形成ステップは、アモルファスに形成した強磁性層上に、前記トンネルバリア層を形成し、
    前記トンネルバリア層を結晶化する第１アニーリングステップと、前記第１アニーリングステップよりも高い温度で、前記強磁性層を結晶化する第２アニーリングステップと、を有することを特徴とする請求項１に記載の磁気トンネル接合デバイスの製造方法。
JP2010501916A 2008-03-03 2009-03-03 磁気トンネル接合デバイスの製造方法 Active JP5351140B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010501916A JP5351140B2 (ja) 2008-03-03 2009-03-03 磁気トンネル接合デバイスの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008052558 2008-03-03
JP2008052558 2008-03-03
JP2010501916A JP5351140B2 (ja) 2008-03-03 2009-03-03 磁気トンネル接合デバイスの製造方法
PCT/JP2009/053966 WO2009110469A1 (ja) 2008-03-03 2009-03-03 磁気トンネル接合デバイスの製造方法及び磁気トンネル接合デバイスの製造装置

Publications (2)

Publication Number Publication Date
JPWO2009110469A1 JPWO2009110469A1 (ja) 2011-07-14
JP5351140B2 true JP5351140B2 (ja) 2013-11-27

Family

ID=41056023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010501916A Active JP5351140B2 (ja) 2008-03-03 2009-03-03 磁気トンネル接合デバイスの製造方法

Country Status (4)

Country Link
US (1) US8431418B2 (ja)
JP (1) JP5351140B2 (ja)
CN (1) CN101960629B (ja)
WO (1) WO2009110469A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101616046B1 (ko) * 2009-10-05 2016-04-27 삼성전자주식회사 발진기 및 그 동작방법
JP2011114333A (ja) * 2009-11-24 2011-06-09 Goro Igarashi 多用途利用の蓄電器
EP2568305B1 (en) * 2011-09-09 2016-03-02 Crocus Technology S.A. Magnetic tunnel junction with an improved tunnel barrier
US9006849B2 (en) * 2013-04-07 2015-04-14 Yimin Guo Hybrid method of patterning MTJ stack
JP6077133B2 (ja) * 2013-11-18 2017-02-08 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
US9741927B2 (en) 2014-04-10 2017-08-22 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having a gradient in magnetic ordering temperature
US20150333254A1 (en) * 2014-05-15 2015-11-19 Headway Technologies, Inc. Reduction of Barrier Resistance X Area (RA) Product and Protection of Perpendicular Magnetic Anisotropy (PMA) for Magnetic Device Applications
US9281168B2 (en) * 2014-06-06 2016-03-08 Everspin Technologies, Inc. Reducing switching variation in magnetoresistive devices
US9559296B2 (en) 2014-07-03 2017-01-31 Samsung Electronics Co., Ltd. Method for providing a perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic devices using a sacrificial insertion layer
US9799382B2 (en) 2014-09-21 2017-10-24 Samsung Electronics Co., Ltd. Method for providing a magnetic junction on a substrate and usable in a magnetic device
CN106129245B (zh) * 2016-07-11 2019-06-28 北京航空航天大学 基于铁磁绝缘体的磁隧道结
US10347824B2 (en) * 2017-06-02 2019-07-09 Sandisk Technologies Llc Composite free layer for magnetoresistive random access memory
US10648069B2 (en) * 2018-10-16 2020-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Monolayer-by-monolayer growth of MgO layers using Mg sublimation and oxidation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314166A (ja) * 2001-04-16 2002-10-25 Nec Corp 磁気抵抗効果素子及びその製造方法
JP2003008106A (ja) * 2001-06-25 2003-01-10 Tdk Corp 磁気抵抗効果センサの製造方法及び薄膜磁気ヘッドの製造方法
JP2007142424A (ja) * 2005-11-16 2007-06-07 Headway Technologies Inc トンネルバリア層の形成方法、ならびにｔｍｒセンサおよびその製造方法
JP2007294737A (ja) * 2006-04-26 2007-11-08 Hitachi Ltd トンネル磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4614212B2 (ja) * 1998-07-17 2011-01-19 ヤマハ株式会社 磁気トンネル接合素子の製造方法
US6710987B2 (en) * 2000-11-17 2004-03-23 Tdk Corporation Magnetic tunnel junction read head devices having a tunneling barrier formed by multi-layer, multi-oxidation processes
JP2002167661A (ja) * 2000-11-30 2002-06-11 Anelva Corp 磁性多層膜作製装置
KR100867662B1 (ko) * 2004-03-12 2008-11-10 도쿠리쓰교세이호징 가가쿠 기주쓰 신코 기코 자기저항소자, 터널 장벽층 및 자기저항소자의 제조방법
US6974708B2 (en) * 2004-04-08 2005-12-13 Headway Technologies, Inc. Oxidation structure/method to fabricate a high-performance magnetic tunneling junction MRAM
JPWO2006006630A1 (ja) 2004-07-14 2008-05-01 日本電気株式会社 磁気抵抗効果素子及び磁気抵抗効果素子の製造方法、磁気ランダムアクセスメモリ
JP4766855B2 (ja) 2004-08-23 2011-09-07 株式会社リコー 画像形成装置
JP2006148074A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
US7479394B2 (en) * 2005-12-22 2009-01-20 Magic Technologies, Inc. MgO/NiFe MTJ for high performance MRAM application
JP4876708B2 (ja) * 2006-05-11 2012-02-15 Ｔｄｋ株式会社 トンネル磁気抵抗効果素子の製造方法、薄膜磁気ヘッドの製造方法及び磁気メモリの製造方法
JP4385156B2 (ja) * 2006-07-27 2009-12-16 独立行政法人産業技術総合研究所 Ｃｃｐ−ｃｐｐ型巨大磁気抵抗素子
JP2008052558A (ja) 2006-08-25 2008-03-06 Matsushita Electric Works Ltd 警報システム
US7602033B2 (en) * 2007-05-29 2009-10-13 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with composite inner pinned layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314166A (ja) * 2001-04-16 2002-10-25 Nec Corp 磁気抵抗効果素子及びその製造方法
JP2003008106A (ja) * 2001-06-25 2003-01-10 Tdk Corp 磁気抵抗効果センサの製造方法及び薄膜磁気ヘッドの製造方法
JP2007142424A (ja) * 2005-11-16 2007-06-07 Headway Technologies Inc トンネルバリア層の形成方法、ならびにｔｍｒセンサおよびその製造方法
JP2007294737A (ja) * 2006-04-26 2007-11-08 Hitachi Ltd トンネル磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ

Also Published As

Publication number Publication date
US8431418B2 (en) 2013-04-30
JPWO2009110469A1 (ja) 2011-07-14
CN101960629A (zh) 2011-01-26
CN101960629B (zh) 2013-12-18
WO2009110469A1 (ja) 2009-09-11
US20110081732A1 (en) 2011-04-07

Similar Documents

Publication Publication Date Title
JP4908556B2 (ja) 磁気抵抗素子の製造方法
JP5351140B2 (ja) 磁気トンネル接合デバイスの製造方法
KR101242628B1 (ko) 비정질 또는 미세결정질 ＭｇＯ 터널 배리어용 강자성 우선 과립 성장 촉진 시드층
JP4292128B2 (ja) 磁気抵抗効果素子の製造方法
JP5341082B2 (ja) トンネル磁気抵抗素子の製造方法および製造装置
JP4774082B2 (ja) 磁気抵抗効果素子の製造方法
JP2011138954A (ja) 強磁性層の垂直磁化を用いた磁気トンネル接合デバイスの製造方法
JP2002319722A (ja) 磁気抵抗効果素子とその製造方法
JP2012502447A (ja) 非晶質または微結晶質ＭｇＯトンネル障壁に用いる優先グレイン成長強磁性シード層
JP5689932B2 (ja) トンネル磁気抵抗素子の製造方法
JP4902686B2 (ja) 磁気抵抗効果素子の製造方法
JP4774116B2 (ja) 磁気抵抗効果素子
JP2009044173A (ja) 磁性多層膜形成装置
JPWO2010029701A1 (ja) 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130822

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5351140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250