JP3571679B2 - 薄膜形成方法 - Google Patents

薄膜形成方法 Download PDF

Info

Publication number
JP3571679B2
JP3571679B2 JP2001270029A JP2001270029A JP3571679B2 JP 3571679 B2 JP3571679 B2 JP 3571679B2 JP 2001270029 A JP2001270029 A JP 2001270029A JP 2001270029 A JP2001270029 A JP 2001270029A JP 3571679 B2 JP3571679 B2 JP 3571679B2
Authority
JP
Japan
Prior art keywords
film
plasma
gas
target
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001270029A
Other languages
English (en)
Other versions
JP2003077911A (ja
Inventor
好人 神
國夫 斎藤
俊郎 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2001270029A priority Critical patent/JP3571679B2/ja
Publication of JP2003077911A publication Critical patent/JP2003077911A/ja
Application granted granted Critical
Publication of JP3571679B2 publication Critical patent/JP3571679B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置や磁気記憶装置などの電子装置に使われる薄膜を形成する薄膜形成方法に関する。
【0002】
【従来の技術】
最初に半導体装置の状況について述べる。シリコン(Si)基板上につくられる大規模集積回路(LSI)は、素子を微細化することで素子の集積度を上げることが行われてきた。素子を微細化する際、ゲート電極/ゲート絶縁膜/半導体の構造からなるMOSトランジスタのゲート長を短縮すると動作速度が向上する。微細化による集積度と動作速度の向上は、LSI技術開発の原動力であり、様々な限界を打破すべく研究・開発が行われている。微細化は、いわゆるスケーリングによって成すことができ、電源電圧やゲート電圧もスケーリングされる。
【0003】
ゲート電圧を低く抑えてMOSトランジスタを動作させるには、半導体に反転層を生じさせるだけのMOS容量を与える必要があるため、ゲート絶縁膜を薄くして容量を確保することが行われてきた。これにより、最近では、MOSトランジスタのゲート酸化膜が直接トンネル電流が流れる程薄く(3nm以下)なってきた。特に、低消費電力が要求される携帯電話やPDAを含む携帯端末などの装置では、トンネル電流を抑えて電力消費を抑えることが重要である。
【0004】
最近では、これまでゲート酸化膜に用いられてきた二酸化シリコン(SiO)膜よりも比誘電率の大きい絶縁膜をゲート絶縁膜に用い、容量を確保しつつ膜厚を厚くすることにより、トンネル電流を抑える方法が盛んに研究されている。
【0005】
二酸化シリコンに代わる高誘電率材料として、シリコン酸窒化物(SiO)、アルミナ(Al)、二酸化チタン(TiO)、二酸化ジルコニウム(ZrO)、二酸化ハフニウム(HfO)、二酸化ランタン(LaO)、あるいは、二元合金の酸化物、窒化シリコン(Si)、窒化アルミニウム(AlN)、窒化チタン(TiN)、窒化ジルコニウム(ZrN)、窒化ハフニウム(HfN)、窒化ランタン(LaN)、あるいは、二元合金の窒化物などが有力な候補として挙げられている。さらに、これらの高誘電体材料を層状に組み合わせてゲート絶縁膜に用いている。
【0006】
このような材料をゲート絶縁膜として用いるために、様々な薄膜形成装置および種々の薄膜形成方法が試みられている。中でもスパッタ(スパッタリング)法は、危険度の高いガスや有毒ガスなどが必要なく、堆積する膜の表面(凹凸)モフォロジが比較的良いなどの理由により、有望な装置・方法の一つになっている。スパッタ法において化学量論的組成の膜を得るための優れた装置・方法として、酸素ガスや窒素ガスを供給し、膜中の酸素や窒素が欠落するのを防止する装置・方法、すなわち、反応性スパッタ装置・方法が有望である。
【0007】
スパッタ法において、高誘電率膜を堆積するとき使用するターゲットとして、金属を用いる場合と、形成する膜となる化合物を用いる場合とがあるが、一般には金属の方がターゲットとして製造し易い。化合物ターゲットは焼結等の工程を必要とし、整形や組成の調整に難しさがある。
しかしながら、ターゲットとして金属を用いる従来のスパッタ法では、不活性ガスとしてアルゴン,反応性ガスとして酸素を用いて酸化物を形成する場合、形成する膜中に酸素が充分に取り込まれずに、良好な膜質の絶縁膜が得られないと言う問題があった。このため、従来では、膜を形成した後、加熱炉などを用いた酸素中のアニーリング(加熱処理)により膜質の改善を行うようにしていた。従って、上記反応性スパッタ法では、アニーリング工程が必要となり、製造工程に煩雑性が増加するという問題があった。また、このアニーリング工程では、一定の膜質を得るように制御するため、温度や処理時間などの条件を厳密に管理する必要があった。加えて、形成する膜の材料によっては、アニーリング処理を行うことができない場合もあった。
【0008】
また、スパッタ膜の膜品質を改善する方法として、電子サイクロトロン共鳴(ECR)と発散磁場を利用してつくられたプラズマ流を基板に照射し、同時に、ターゲットと接地間に高周波かまたは直流高電圧を加え、上記ECRで発生させたプラズマ中のイオンをターゲットに衝突させてスパッタリングし、膜を基板に堆積させる方法(以下、これをECRスパッタ法という)がある。
【0009】
マグネトロンスパッタ法では、0.1Pa台以上でないと安定なプラズマは得られないのに対し、上記ECRスパッタ法では、安定なECRプラズマが0.01Pa台の圧力で得られる。また、ECRスパッタは、高周波かまたは直流高電圧により、ECRにより生成した粒子をターゲットに当ててスパッタリングを行うため、低い圧力でスパッタリングができる。
【0010】
ECRスパッタ法では、基板にECRプラズマ流とスパッタされた粒子が照射される。ECRプラズマ流のイオンは、発散磁場により10eV〜数10eVのエネルギーを持っている。また、気体が分子流として振る舞う程度の低い圧力でプラズマを生成・輸送しているため、基板に到達するイオンのイオン電流密度も大きくとれる。従って、ECRプラズマ流のイオンは、スパッタされて基板上に飛来した原料粒子にエネルギーを与えるとともに、原料粒子と酸素との結合反応を促進することとなり、ECRスパッタ法で堆積した膜の膜質が改善される。
【0011】
ECRスパッタ法では、特に、低い基板温度で高品質の膜が成膜できることが特徴になっている。ECRスパッタ法でいかに高品質な薄膜を堆積し得るかは、例えば、天澤他、ジャーナルオブバキュームサイエンスアンドテクノロジー、第B17巻、第5号、2222頁、1999年(J.Vac.Sci.Techno1.B17,No.5.2222(1999).)(文献1)を参照されたい。
【0012】
ECRスパッタ法は、膜の堆積速度が比較的小さいため、ゲート絶縁膜などの極めて薄い膜を、膜厚の制御性良く形成するのに適している。また、ECRスパッタ法で堆積した膜の表面モフォロジは、原子スケールのオーダーで平坦である。従って、ECRスパッタ法は、高誘電率ゲート絶縁膜を形成するための有望な方法であるといえる。
【0013】
【発明が解決しようとする課題】
しかしながら、ECRスパッタ法においても、酸素流量が多い場合には、バルクに近い特性の膜厚が得られるが、酸素流量が小さい場合に形成された膜はヒステリシスが大きくなるなど、高誘電率ゲート絶縁膜として要求される膜質として不十分である場合があった。上記半導体装置の分野における高誘電率ゲート酸化膜をECRスパッタ法で形成すると、基板のシリコン表面が酸化または窒化するため、高誘電率ゲート絶縁膜とシリコン基板との間にシリコンの酸化物層または窒化物層が生ずることが判明した。この現象の詳細は、以降の実施の形態で説明する。
【0014】
高誘電率ゲート絶縁膜とシリコン基板との間にシリコンの酸化物層または窒化物層が形成されると、ゲート電極とシリコン基板間の容量が、高誘電率ゲート絶縁膜のみの場合に比べて小さくなる。このため、この状態では、ゲート絶縁膜の誘電率が実質的に小さくなったように振る舞う。また、上記シリコンの酸化物層または窒化物層が厚くなると、高誘電率ゲート絶縁膜を形成する意義が失われる。
【0015】
一方、絶縁膜を形成する際に、例えばアルミニウム(Al)をマグネトロンスパッタにて堆積してからプラズマ酸化することで、極めて薄いアルミナ膜を得られるとの報告がある(文献2:久保田均、宮崎照宣著、「ECRプラズマ酸化により作製したNi80Fe20/Co/Al−O/Co接合のTMR」、日本応用磁気学会誌、第23巻、第4−2号、1999年、1277−1280頁)。
【0016】
しかし、金属のアルミニウムは、物体の表面で(濡れ性によるが)比較的凝集し易い性質が一般に知られており、極めて薄いAl膜の表面モホロジーは悪い(凹凸が激しい)ものと想像される。あるいは、上記Al膜は、実際には膜となっておらず、島状になっている可能性もある。従って、このようなAl膜を酸化して形成したアルミナ膜の膜厚は、場所によりバラツキが大きいものと想像される。
【0017】
本発明は、以上のような問題点を解消するためになされたものであり、基体(基板)とは異なる材料の化合物からなる膜を、より膜質の良い状態で、基体表面に反応性スパッタ法で形成することを目的とする。
【0018】
【課題を解決するための手段】
本発明の一形態における薄膜形成方法は、内部にターゲットが固定された密閉可能な容器内に膜形成対象の基体を載置する第1の工程と、容器内を真空排気する第2の工程と、容器内に第1のガス組成からなる不活性ガスと反応性ガスを導入してこれら不活性ガスと反応性ガスとのプラズマを生成し、ターゲットに負のバイアスを印加してプラズマにより発生した粒子をターゲットに衝突させてスパッタ現象を起こし、ターゲットを構成する第1の原子と反応性ガスを構成する第2の原子とからなる薄膜を基体の主表面に形成する第3の工程と、容器内に第2のガス組成からなる不活性ガスと反応性ガスを導入して、これら不活性ガスと反応性ガスとのプラズマを生成し、このプラズマにより発生した粒子をターゲットに衝突させることなく、このプラズマを薄膜に照射する第4の工程とを備えたことものである。
この薄膜形成方法によれば、第3の工程によって基体上に形成された薄膜が、第4の工程のプラズマ照射により、エネルギーを受け取り、結合の不足を補う。
【0019】
上記薄膜形成方法において、不活性ガスは、例えば希ガスであり、反応性ガスは、例えば酸素ガス,窒素ガス,水素またはこれらの混合ガスのいずれかであり、ターゲットは、例えば半導体または金属のいずれかである。また、ターゲットは、例えば、アルミニウム,シリコン,リチウム,ベリリウム,マグネシウム,カルシウム,スカンジウム,チタン,ストロンチウム,イットリウム,ジルコニウム,ハフニウム,またはランタン系列の元素のいずれか、もしくは複数から構成されたものである。
【0020】
上記薄膜形成方法において、基体は、例えば、酸化,窒化,酸窒化のいずれかの反応性を有する材料から構成された基板または層である。
記薄膜形成方法においてプラズマは、電子サイクロトロン共鳴により生成されて発散磁界により運動エネルギーが与えられた電子サイクロトロン共鳴プラズマであり、第3および第4の工程では、電子サイクロトロン共鳴プラズマの一部を基体上に堆積する堆積物に照射するようにすればよい。
【0021】
また、上記、薄膜形成方法において、第1のガス組成における反応性ガスの供給流量は、反応性ガスの供給流量の増加に対して不活性ガスとのプラズマによるターゲット表面におけるスパッタ率がターゲット表面に生成した化合物によって低下する量以下である状態としても良い。
また、上記薄膜形成方法において、第3および第4の工程において、基体に、プラズマ中のイオンエネルギーを制御するためのバイアスを印加するようにしてもよい。
【0022】
【発明の実施の形態】
以下、本発明の実施の形態について図を参照して説明する。
図1は、本発明の実施の形態における薄膜形成方法を説明するための概略的な工程図である。図1(a)〜(d)は、シリコン基板101(基体)上に薄膜が形成される状態の断面を、模式的に示したものである。
まず、図1(a)に示すように、主表面が面方位(100)で抵抗率が3〜5Ωcmのp形のシリコン基板101を用意し、これを硫酸/過酸化水素水混合液と純水と希フッ化水素水とにより洗浄し、乾燥させる。
【0023】
次いで、洗浄・乾燥したシリコン基板101を、例えば図2に示すようなECRスパッタ装置の、処理室201内の基板ホルダ202に固定し、ターゲット203として純Alを用い、プラズマガスとしてアルゴン(Ar)と酸素を用いたメタルモードの膜形成条件としたECRスパッタ法により、図1(b)に示すように、シリコン基板101上に、この表面を覆う程度にAl−O分子によるメタルモード膜102を形成する。なお、メタルモードについては、以降に説明する。
【0024】
図2に示すECRスパッタ装置において、図示していないマイクロ波発生部より、例えば2.45GHzのマイクロ波(500W)を供給し、これを導波管204,石英窓205,真空導波管206を介してプラズマ生成室207内に導入する。また、プラズマ生成室207内に、不活性ガス導入部208より例えば流量20sccmで希ガスであるArガスを導入し、例えば10−3Pa台の圧力に設定する。加えて、プラズマ生成室207には、磁気コイル209にコイル電流28Aを供給することで電子サイクロトロン共鳴条件の磁場を与え、上記マイクロ波の導入により、プラズマ生成室207にArのプラズマが生成する。なお、sccmは流量の単位であり0℃・1気圧の流体が1分間に1cm流れることを示す。
【0025】
この生成されたプラズマは、磁気コイル209の発散磁場によりプラズマ生成室207より処理室201側に放出される。また、プラズマ生成室207の出口に配置されたターゲット203に、高周波電極供給部210より高周波電力(500W)を供給する。このことにより、ターゲット203にAr粒子が衝突してスパッタリング現象を起こし、Al粒子がターゲット203より飛び出す。なお、ターゲット203の周囲は、絶縁膜203aにより覆われている。
【0026】
ターゲット203より飛び出したAl粒子は、プラズマ生成室207より放出されたプラズマおよび反応性ガス導入口211より導入されてプラズマにより活性化された酸素ガスとともにシリコン基板101表面に到達し、活性化された酸素により酸化される。以上のことにより、シリコン基板101上に、Al−O分子によるメタルモード膜102を、0.5〜5nm程度の膜厚に形成する(図1(b))。なお、シリコン基板101に対して、加熱はしない。
【0027】
この後、ターゲット203に対する高周波電力の供給を停止するなどにより、ターゲット203におけるスパッタ状態を停止し、図1(c)に示すように、シリコン基板101上のメタルモード膜102表面に、Arと酸素のプラズマ110が照射される状態とする。このとき、Arガスの流量は20sccm,酸素ガスの流量は8sccm、マイクロ波電力は500W、磁気コイル209に対するコイル電流は28Aとし、シリコン基板101の加熱は行わないものとした。
【0028】
このプラズマ110の照射を5秒〜60秒間行うことにより、メタルモード膜102は改質され、図1(d)に示すように、シリコン基板101上にアルミナからなる絶縁膜103が形成された状態となる。形成された絶縁膜103は、メタルモード膜102の膜厚が継承され、0.5nmから5nm程度となる。
【0029】
ここで、本発明を成す上で契機となった実験についての説明とともに、上述したメタルモードについて説明する。本願発明者等は、図2に示したようなECRスパッタ装置を用いてシリコン基板上に高誘電率絶縁膜を形成し、成膜特性とMOSダイオード特性を検討していた。スパッタ装置では、前述したように、マイクロ波と磁場により電子サイクロトロン共鳴プラズマを生成し、発散磁場によって基板に向かうプラズマ流をつくる。ECRプラズマ源と基板との間にリング状ターゲットを配置し、ターゲットに高周波電圧を印加してスパッタリングを行う。
【0030】
このようなECRスパッタでは、プラズマ流のイオンをスパッタリングに利用するため、ターゲットに加える高周波自身でプラズマを生成しなくともスパッタリングが可能になっている。ECRプラズマは、すでに述べたように、低い圧力で生成可能であるため、ECRスパッタ法は一般のスパッタ法よりも低い圧力(ほぼ分子流に近い領域)で成膜できる。
【0031】
以下に、上述した条件で、ターゲットに純Alを用い、また、反応性ガスとして酸素ガスを用いたアルミナ膜の形成について説明する。ECRプラズマ源にはArを供給し、酸素ガスの供給流量の多少にかかわらず安定なECRプラズマ流が得られるようにする。このようにして、シリコン基板上に成膜したアルミナ膜の堆積速度と屈折率の酸素流量依存性の代表的な特性を図3に示す。図3に示す特性となる堆積条件は、Arガス流量:20sccm,酸素流量:0〜10sccm,マイクロ波電力:500W,ターゲットに印加する高周波電力:500Wであり、また、基板は加熱しない。なお、屈折率はエリプソメータを用いて測定した。
【0032】
図3に示されているように、アルミナの堆積速度は、酸素流量の増加に従ってって増加した後、酸素ガス流量が4sccm付近を最大に穏やかに減少し、酸素ガス流量が7sccm付近で急激に減少し、最大値の約10分の1程度の小さな堆積速度で落ち着く。なお、堆積速度が急激に小さくなる領域が現れる現象の詳細は、例えば、「嶋田他、バキューム、第59巻、727頁、2000年」を参照されたい。酸素ガス流量が7sccm付近で急激に堆積速度が減少するのは、ターゲット表面のAlが酸化されてスパッタリングされにくいアルミナになるためである。堆積速度は、スパッタ率が大きいほど速くなるので、ターゲット表面がスパッタリングされにくくなってスパッタ率が低下すれば、堆積速度も遅くなる。
【0033】
酸素ガス流量が増えると、ターゲット表面の酸化層をスパッタリングで取り除く速度よりも、ターゲット表面が酸化される速度の方が大きくなったため、スパッタ率が低下するものと考えられる。この状態は反応性スパッタ法において広く一般に知られている現象である。この現象の詳細は、例えば、金原粲著、「スパッタリング現象」、東京大学出版会、120〜132頁を参照されたい。
【0034】
一方、形成されるアルミナ膜の屈折率は、酸素ガス流量が4sccm付近で急激に減少し、屈折率が化学量論的組成を満たすサファイア基板の屈折率に近い約1.6から1.65の間では、ほぼ一定となる。エリプソメータの測定でアルミナ膜として妥当な屈折率の値が得られていることは、形成された膜の透明度が高く、膜質も高いことを意味している。
【0035】
酸素ガス流量が少ない領域でも、透明な膜が得られた理由について以下に説明する。まず、酸素流量が0〜7sccmのときには、ターゲットの表面は充分にはアルミナ化していないため、AlがスパッタされAlリッチな粒子が基板に到達するものと考えられる。この状態が支配的である場合、透明度の良い膜は形成されない。
しかしながら、ECRを用いた反応性スパッタの場合、Arと酸素ガスのプラズマ流中のイオンが基板に降り注いでいるため、基板表面でAlリッチなスパッタ粒子の酸化がアシストまたは促進され、化学量論的組成(Al)に近いアルミナが堆積するものと考えられる。
【0036】
なお、酸素ガス流量が0から4sccmで屈折率が大きくなるのは、絶対的な酸素流量の不足により、透明な膜が堆積できないことを示している。ECRスパッタ法では、ECRプラズマ流がECRポイント(プラズマ生成室)から発散磁場により引き出されて加速されるため、プラズマ中のイオンまたは中性粒子のもつ運動エネルギーは、10eV〜数10eVと低い。このため、基板および堆積過程にある反応系やすでに形成されている薄膜表面に、大きなダメージを与えることなく、エネルギーを与えることができるという特徴がある。
【0037】
以上説明したように、酸素流量が少ない領域で大きな堆積速度が得られる領域、言い換えるとスパッタ率が大きい領域が、メタルモードと呼ばれる成膜領域である。これに対し、酸素流量が多い領域で小さな堆積速度となる領域、言い換えると、スパッタ率が小さくなった領域が、酸化物モード(オキサイドモード)と呼ばれる成膜領域である。また、メタルモード領域と酸化物モード領域との中間に当たり、堆積速度が大きく変化する領域が遷移領域である。この遷移領域では、ターゲット表面の酸化が完全に進んでいないメタルモードと類似の状態といえる。従って、膜の形成モードを厳密に規定すると、酸素流量が多い領域で成膜速度が減少した後の領域が酸化物モードであり、これ以下の酸素流量が小さい領域は、遷移領域を含めてメタルモードである。
【0038】
ところで、マグネトロンスパッタ法やイオンビームスパッタ法等では、酸素流量を抑制すると、化学量論的なアルミナの組成よりも酸素原子数の足りないAlO(0<x<1.5)膜が堆積し易く、堆積速度の大きい領域では良質なアルミナ膜が得られない。しかし、これらのスパッタ法においても、基板に外部から直流や高周波のバイアスを印加してイオンの数とエネルギーを増加させたり、基板を外部からのエネルギーで加熱して温度を上げたり、あるいは基板に光を照射して基板での反応を促進させることができる。このような、スパッタ現象を起こす以外のエネルギーを供給する手段を搭載し、また、堆積速度が適度になるように装置を改良した場合には、メタルモードでECRスパッタ法と同様な成膜を行うことができる。
【0039】
つぎに、ECRスパッタ法でシリコン基板上に成膜したアルミナ膜の断面を透過型電子顕微鏡(TEM)で観察した結果を図4に示す。メタルモード(酸素ガス流量:5sccm)で膜を形成した場合の観察結果を図4(a)に示し、酸化物モード(酸素ガス流量:8sccm)で膜を形成した場合の観察結果を、図4(b)に模式的に示す。この観察結果では、まず、シリコン基板101上にメタルモードで堆積したアルミナ膜401(図4(a))も、酸化物モードで堆積したアルミナ膜402も、アモルファス状態であった。
【0040】
メタルモードで形成したアルミナ膜401下には、シリコン基板101との間に、アルミナ膜401とはコントラストが異なり、0.5nm以下の極めて薄い界面層403が観察された。一方、酸化物モードで形成したアルミナ膜402下には、シリコン基板101との間に、アルミナ膜402とはコントラストの異なる厚さが約4nmのアモルファスの界面層404が観察された。
【0041】
ただし、メタルモードの場合に確認された極めて薄いコントラストの異なる界面層403は、TEMによる観察限界が1nmであることと、原子間力顕微鏡(AFM)で観察したときのシリコン表面における凹凸の大きさ程度と一致することから、シリコン基板101表面の凹凸の影響を見ている可能性もある。
【0042】
この界面層をX線光電子分光(XPS)で深さ方向分析を行った。この分析の結果、酸化物モードでアルミナ膜を形成した場合のアルミナ/シリコン基板界面には、シリコンと酸素とが結合したときにできる高エネルギー側に化学シフトしたSi−2pのピークが観察された。このことから、酸化物モードで成膜したアルミナ/シリコン基板界面に存在するコントラストが異なる層は、シリコンの酸化物(SiOx(0<x≦2))であることが判る。
一方、メタルモードでアルミナ膜を形成した場合のアルミナ/シリコン基板界面には、化学シフトしたSi−2pピークは極めてわずかしか観察されず、アルミナ膜とシリコン基板の界面でのシリコンの酸化が抑制されていることが判った。
【0043】
酸化物モードでアルミナ膜を成膜したときシリコン基板表面が酸化される原因としては、以下のことが考えられる。ECRスパッタ法では、不活性ガス(ここではAr)と酸素ガスのECRプラズマ流を発散磁場によって基板方向に引き出して加速し、ターゲット表面のスパッタリングと同時にプラズマ流を基板に照射している。
【0044】
酸化物モードの堆積速度は、図3からも判るように、毎分0.6nm程度である。アルミニウム原子−酸素原子から構成されるAl−O分子の結合を0.3nmと見込むと、スパッタリングによって1分子が堆積するまでには約30秒間の時間が必要となる。この1分子が堆積するまでの間、シリコン表面は、Arガスと酸素ガスのプラズマ流に曝されていることになる。このために、酸化物モードでの堆積では、シリコン基板が酸化されやすいものと考えられる。
【0045】
これに対し、メタルモードでの膜の形成では、堆積速度が酸化物モードの約10倍であるため、数秒でシリコン表面はアルミナ膜で覆われることになる。このため、メタルモード堆積では、シリコン基板表面での酸化が抑制できるものと考えられる。さらに、酸化物モードとメタルモードとの酸素流量の違いも、シリコン表面の酸化に影響しているものと考えられる。
【0046】
以上のことから明らかなように、MOSトランジスタのゲート絶縁膜用としてECRスパッタ法で高誘電率膜を形成する際に、酸化物モードのみで高誘電率膜を堆積すると、高誘電率膜とシリコン基板との界面に4nmもの膜厚の酸化シリコン膜が形成されてしまうことになる。これでは、高誘電率膜を堆積して二酸化シリコン換算膜厚((高誘電率膜の実際の膜厚)×(二酸化シリコンの誘電率)÷(高誘電率膜の誘電率))を薄くしようとする意義が失われてしまう。
【0047】
一方、メタルモードで高誘電率膜を堆積すれば基板表面が酸化されることは抑制されるが、メタルモード単独では欠陥の少ない高品質な絶縁膜が得られないことが判明した。メタルモードで堆積した膜は、酸化物モードでの膜よりも耐圧が低い。また、メタルモードで形成した高誘電率膜では、MOSダイオードの電圧に対する容量特性の測定で、膜中の固定電荷によって現れる大きなフラットバンドシフトや、ヒステリシスが大きくなってしまうことが判った。これらの原因としては、アルミニウム−アルミニウムの結合やダングリングボンドが、酸素不足によって膜中に残ってしまうことが考えられる。
【0048】
本願発明者等は以上の分析結果と考察をもとに、図1に示したように、シリコン基板101の表面酸化を抑制しながら、高品質なアルミナからなる絶縁膜103を形成する方法を見いだした。
図1(b)におけるメタルモード膜102の堆積においては、堆積速度の大きい堆積条件であるメタルモードを用いることにより、基板表面を粒子が覆うまでの間に反応性ガスを含むプラズマに基板表面が曝されている時間を短縮し、基板表面が化合物化するのを抑制する。
【0049】
また、堆積速度が大きいメタルモードの領域での堆積においては、反応性ガスの供給流量も少なく、シリコン基板101表面に吸着する反応性ガスやイオンも少なくなり、シリコン基板101表面の酸化(化合物化)が抑制できる効果も期待できる。
【0050】
ECRスパッタ法では、基板表面に低エネルギー・高密度のイオンを供給できるため、ターゲット表面が充分には化合物化しないメタルモードでの膜形成(成膜)であっても、基板表面での堆積膜の化合物化が促進される。このため、メタルモード膜102は、透明度の良い薄膜となる。金属と酸素や窒素との化合物が透明化するのは、酸素や窒素との化合により自由電子が少なくなるためであり、電気的には高抵抗になる状態である。
【0051】
このように、メタルモードでの成膜であっても化学量論的な組成に近い組成を持つ化合物薄膜を堆積することもできる。この場合、光学屈折率も、化学量論的組成の化合物が示す値に近い値が得られる。さらに、メタルモード膜102にプラズマ照射することにより、メタルモード膜102中に残存するダングリングボンドの消滅や、化学量論的組成の改善が行われる。従って、プラズマ照射した結果得られた絶縁膜103は、メタルモード膜102よりも化学量論的組成に近く、高品質な状態となっている。この結果、本実施の形態におけるメタルモード膜102にプラズマを照射して形成した絶縁膜103を用いれば、高品質なMOSトランジスタを得ることができる。
【0052】
図1(d)に示したように、シリコン基板101上に絶縁膜103を形成した後、絶縁膜103表面上に所定の面積のAl電極(ゲート電極)を形成し、また、シリコン基板101の裏面全域にAl電極を形成してMOSダイオードを作製し、以下に示すようにこの特性を調査した。まず、MOSダイオードを作製したシリコン基板101を、適当な面積で分割し、分割した一部に、0.01Pa以下の真空中で、550℃・2分間の熱処理を施した。この真空中の熱処理において、絶縁膜103とこの上に形成した電極との界面や、シリコン基板101とこの裏面の電極との界面、また、電極中に残存するダングリングボンドなどの欠陥、さらに、プラズマ照射でも取りきれなかったシリコン基板101と絶縁膜103との界面や、絶縁膜103中にわずかに残存する欠陥を消滅させ、電気的特性を改善させるものと考えられる。
【0053】
以上のようにして作製した各試料について、MOSダイオードのゲート電極に直流電流を印加して流れる電流を測定した。以下、この測定は、I−V測定と呼ぶ。また、直流電流に微少振幅の高周波電圧を重畳させたものをMOSダイオードのゲート電極に印加し、電圧を掃引して高周波の電気容量を測定した。以下、この測定は、C−V測定と呼ぶ。さらに、絶縁膜103の膜厚に対する、二酸化シリコン換算膜厚を求めた。
【0054】
図5に、上記作製したMOSダイオードのI−V測定の結果を示す。横軸は、ゲート電極に加えたバイアス電圧を示し、縦軸は、測定電流をゲート電極面積で除した値で電流密度を表し、対数表示とした。図5のグラフは、縦軸,横軸共に正の値で示している。実際には、p形半導体では半導体表面にホールの蓄積層ができる極性のため、MOSダイオードのゲート電極には負の電圧をかけており、測定電流も負の値であるが、図5では、便宜的に正の値にした。
【0055】
全ての試料は、メタルモード膜102を所定の膜厚まで堆積した後、30秒間のプラズマ照射(図1(c))を施したものである。図5に示すように、絶縁膜103の膜厚が2nm以上の試料(b),(c),(d),(e)において、3Vの印加電圧に対してのリーク電流は、1mA/cm以下であり、良好な絶縁特性を示している。また、1Vの印加電圧に対してのリーク電流においては、膜厚1nm以下の試料(a)で、0.1mA/cmであり、低消費デバイスや低電圧デバイスであれば、充分に対応できる値である。
【0056】
また、膜厚が1nmの試料(a)と2nmの試料(b)では、低電圧側で電流密度が大きいが、これはトンネル電流である。I−V測定時のゲート電極の大きさは、直径0.1nm程度であるが、トンネル電流がきれいに流れていると言うことは、極めて薄い膜であっても、欠陥やピンホールの少ない良好な膜が形成されていることを示している。
アルミナのような約8eV程度の大きなバンドギャップエネルギーをもつ絶縁膜では、3nm程度の膜厚からトンネル電流が顕著に流れはじめることが知られており、図5の結果は、期待される特性を示している。
【0057】
つぎに、C−V測定について説明する。測定に用いた高周波電圧の周波数は、全測定で1MHzとした。図6に、メタルモード膜102の膜厚が1nmのものと5nmのものに、各々プラズマを30秒間照射して形成した絶縁膜103のC−V測定結果を示す。横軸はゲート電極に印加したゲート電圧を示し、縦軸はゲート電圧が−5Vのときの電気容量(Cox)で規格化した電気容量(C/Cox)を示している。なお、シリコン基板101の界面側では、強い蓄積状態になっており、電気容量はほぼ絶縁膜のみの容量になると考えることができる。
【0058】
直流バイアスは、最初、正の電圧側から負の電圧側に掃引し、続いて、 負の電圧側から正の電圧側に掃引して測定を行った。この測定では、ゲート電圧の往復掃引で生ずるヒステリシス幅の大きさと、半導体中のバンドが平坦になるゲート電圧であるフラットバンド電位(VFB)のシフトとに注目する。ヒステリシスは、主に、絶縁膜中の欠陥に起因する電荷を保持するトラップに電荷が束縛されたり、トラップから電荷が送出されるために生ずるものである。
【0059】
図6から、この場合、ゲート電圧とヒステリシスの方向から、キャリアが絶縁膜103に注入されることにより生ずる注入型のヒステリシスとなっていることが判る。本実施の形態による絶縁膜103のヒステリシス幅は、高々50mV以下であり、充分高品質な絶縁膜が得られていることが判る。また、この場合のゲート電極とシリコン基板の理論的なフラットバンド電位は、約−1Vであることを考慮すると、フラットバンド電位のシフトはほとんど無く、固定電荷もほぼ無い、高品質な絶縁膜が形成されていることが判る。
【0060】
なお、メタルモードによる膜の形成後に、プラズマ照射を行わない場合の試料を用い、上記と同様にAl電極を形成した後、真空中の熱処理を行って作製したMOSダイオードでは、上述した用の優れた特性は得られなかった。このことから、Al電極作製後の熱処理だけでは、ゲート絶縁膜の膜質を大きく改善することができないものと考えられる。このことは、すでに発明者らが報告している、例えば、神他,2001年(平成13年度)第48回応用物理学関係連合講演会講演30p−YF−14を参照されたい。
【0061】
つぎに、絶縁膜103の膜厚に対する二酸化シリコン換算膜厚について、図7に示す。図7において、横軸は、形成したアルミナ膜(絶縁膜103)の実際の膜厚を示し、縦軸は二酸化シリコン換算膜厚を示す。この場合の二酸化シリコン換算膜厚は、(アルミナ膜の実際の膜厚)×(二酸化シリコンの誘電率)÷(アルミナ膜の誘電率)から求められる。図7より、アルミナ膜が3nmのときに二酸化シリコン換算膜厚が1.5nmとなっており、3nmのアルミナ膜で1.5nmの二酸化シリコンと同様の電気的特性が可能となることを示している。図5に示したように、アルミナ膜(絶縁膜103)の膜厚が3nm(c)のリーク電流は、ゲート電圧が3Vで1μA/cm程度であり、デバイス駆動にとって充分に低いリーク電流であることが判る。
【0062】
上記実施の形態における絶縁膜103の形成では、ECRプラズマ生成のためのマイクロ波電力を500Wとした場合について示したが、マイクロ波電力が100W以下でも安定なECRプラズマが得られており、広範囲で膜の形成とプラズマ照射が可能となる。マイクロ波電力の大小は、主にプラズマ密度とイオン電流の大小にかかわり、シリコン基板101表面の酸化の度合いに影響する。具体的には、マイクロ波電力を小さくすると、酸化されやすさが低下し、酸素流量のより多い領域でのメタルモードの膜形成が可能となる。また、メタルモードで膜が形成できる範囲の酸素流量は、ターゲットに印加する高周波電力にも依存する。高周波電力を小さくすると、堆積速度が小さくなり、酸素流量の少ない領域でメタルモードによる膜の形成が可能となる傾向にある。
【0063】
なお、上記実施の形態では、シリコン基板101を加熱するようにはしていないが、加熱するようにしても良い。また、上記実施の形態では、基板ホルダ202(図2)にバイアスを印加するようにはしていないが、イオン密度やイオンエネルギーを制御する必要がある場合は、薄膜を形成する基板および基板ホルダに、イオンエネルギーを制御するバイアス印加機構を設けることで、効果的な膜の形成が可能となる。
【0064】
また、上記実施の形態では、アルミナからなる絶縁膜を形成するようにしたが、これに限るものではない。他の金属からなるターゲットを用い、この金属の化合物薄膜を形成する場合であっても、上述と同様の効果が得られる。他の金属化合物の例として、ジルコニウムターゲットを用いた酸化ジルコニウム薄膜の形成においても、上述と同様のことにより同様の効果が得られる。
また、上記実施の形態では金属酸化物膜の形成について説明したが、反応性ガスとして窒素ガスを用いて金属窒化物の膜を形成するようにしても同様である。例えば、窒化アルミニウムの膜を形成する場合、図1を用いて説明した中で、酸素ガスを窒素ガスに置き換えれば、同様の効果が得られる。
【0065】
現在、二酸化シリコンに代わる高誘電率ゲート絶縁膜材料として、シリコン酸窒化物、アルミナの他に、リチウム(Li)、ベリリウム(Be)、マグネシウム(M9)、カルシウム(Ca)、スカンジウム(Sc)、チタン(Ti)、ストロンチウム(Sr)、イットリウム(Y)、ジルコニウム(Zr)、ハフニウム(Hf)、および、ランタン(La)系列元素の酸化物、これらの元素のシリケート(金属、シリコン、酸素の三元化合物)、あるいは、以上の元素を含む二元合金の酸化物などが有力な候補として挙がっている。これらの材料は、ECRスパッタ法により、金属ターゲットと酸素ガスや窒素ガスを用いて成膜可能であり、前述したアルミナの実施の形態と同様に、メタルモードと酸化物モードの出現が予想できる。従って、これらの材料についても本発明は有効である。
【0066】
前述した実施の形態では、ECRスパッタ法で成膜する場合を示したが、一般のマグネトロンスパッタ法においてもメタルモードと酸化物モードは存在するので、本発明を適用することができる。ただし、マグネトロンスパッタ法ではメタルモードで膜を形成した場合、ECRスパッタ法に比較してメタルリッチな膜となり、透明な膜が形成されにくい。しかしながら、基板上に金属を堆積させるよりも、表面凹凸,絶縁性,界面準位などにおいて、より高品位な絶縁物の膜が得られるとともに、基板の酸化や窒化を抑制できるという効果が得られる。
【0067】
ところで、マグネトロンスパッタ法では、ECRスパッタ法に比較して、ターゲットをスパッタすることなくプラズマだけを基板に照射することが容易ではないが、ターゲット部分にシャッター板を配設するなどにより、プラズマだけを基板に照射させるようにもできる。しかし、この場合には、プラズマ密度が低くなるため、メタルモードで膜を形成した後、プラズマ照射の時間を長くする必要がある。
【0068】
上述した本実施の形態に示すように、高品位なゲート絶縁膜が実現できれば、シリコンLSI以外の分野のトランジスタ,例えば、フラットディスプレイの駆動用として使用されている薄膜トランジスタ(TFT)や、化合物半導体上のMISトランジスタに対しても、有効ゲート絶縁膜を提供できる。スパッタ法による酸化膜の形成は、熱酸化法などと比較すると、より低温で高品質が膜が形成できるので、耐熱性のないガラス基板上に絶縁膜を形成する場合に、有効な手段となる。
【0069】
また、薄い高耐圧のゲート絶縁膜は、TFTの駆動電圧を下げることでTFT装置の低消費電力化に貢献できる。また、化合物半導体基板上のMISトランジスタは、現状、最適なゲート絶縁膜が存在しないために特性が悪く使用されていないが、高品質なゲート絶縁膜が形成できれば特性が劇的に改善される。また、上記実施の形態による絶縁膜では、ゲートリークを小さくできるので、化合物半導体基板でのより大規模なLSIの形成に道を開けるものと期待できる。
【0070】
以上の実施の形態では半導体基板を用いるようにしたが、SOI(Silicon On Insulator)基板などの半導体層上であっても同様の効果が得られる。また、金属の強磁性体の基板上に極めて薄い絶縁膜を堆積する場合にも、本発明は有効である。金属の強磁性体は、酸素プラズマや窒素プラズマで酸化や窒化が起こり易く、表面に絶縁層や半導体層を形成し易い。スピントンネル磁気抵抗効果を利用する素子では、極めて薄い絶縁膜の膜厚制御が重要であるため、上記実施の形態のようにすることで、基板の酸化や窒化を抑えて高品質な絶縁膜を形成すれば、より大きな磁気抵抗効果が発現されるものと期待できる。
【0071】
さらに、膜を形成している最中や膜を形成した後のプラズマ照射において、反応性ガスとして水素ガスを導入することによって、形成した膜中に存在するダングリングボンドを消滅させ、さらなる膜質の改善を期待することができる。
【0072】
【発明の効果】
以上説明したように本発明によれば、膜質の良い状態で酸化膜や窒化膜などの化合物膜を、基体(基板)表面に反応性スパッタ法で形成できるという優れた効果が得られる。従って、例えば、MOSトランジスタやMISトランジスタのゲート絶縁膜の形成、また、トンネル現象を利用する素子の極めて薄い絶縁膜の形成、あるいは、基板表面を反応性ガスで化合物化すると不都合な場合、例えば、密着力の低下を招いて剥がれなどが生ずる場合などにも、本発明は有益である。
【図面の簡単な説明】
【図1】本発明の実施の形態における薄膜形成方法を説明するための工程図である。
【図2】ECRスパッタ装置の概略的な構成を示す断面図である。
【図3】Alターゲットを用いて酸素ガスを添加したECRスパッタにより形成される膜の特性を示す特性図である。
【図4】ECRスパッタ法でシリコン基板上に形成したアルミナ膜の状態を断面TEMで観察した結果を示す模式図である。
【図5】本発明の実施の形態によるアルミナ膜を用いたMOSダイオードのI−V特性を示す特性図である。
【図6】メタルモード膜102の膜厚が1nmのものと5nmのものに、各々プラズマを30秒間照射して形成した絶縁膜103のC−V測定結果を示す特性図である。
【図7】絶縁膜103の膜厚に対する二酸化シリコン換算膜厚について示す相関図である。
【符号の説明】
101…シリコン基板、102…メタルモード膜、103…絶縁膜、110…プラズマ。

Claims (5)

  1. 内部にターゲットが固定された密閉可能な容器内に膜形成対象の基体を載置する第1の工程と、
    前記容器内を真空排気する第2の工程と、
    前記容器内に第1のガス組成からなる不活性ガスと反応性ガスを導入して前記第1のガス組成からなる不活性ガスと反応性ガスとのプラズマを生成し、前記ターゲットに負のバイアスを印加して前記プラズマにより発生した粒子を前記ターゲットに衝突させてスパッタ現象を起こし、前記ターゲットを構成する第1の原子と前記反応性ガスを構成する第2の原子とからなる薄膜を前記基体の主表面に形成する第3の工程と、
    前記容器内に第2のガス組成からなる不活性ガスと反応性ガスを導入して前記第2のガス組成からなる不活性ガスと反応性ガスとのプラズマを生成し、このプラズマにより発生した粒子を前記ターゲットに衝突させることなく、このプラズマを前記薄膜に照射する第4の工程と
    を備え
    前記プラズマは、電子サイクロトロン共鳴により生成されて発散磁界により運動エネルギーが与えられた電子サイクロトロン共鳴プラズマであり、
    前記第3および第4の工程では、前記電子サイクロトロン共鳴プラズマの一部を前記基体上に堆積する堆積物に照射する
    ことを特徴とする薄膜形成方法。
  2. 請求項1記載の薄膜形成方法において、
    前記不活性ガスは、希ガスであり、
    前記反応性ガスは、酸素ガス,窒素ガス,水素またはこれらの混合ガスのいずれかであり、
    前記ターゲットは、半導体または金属のいずれかである
    ことを特徴とする薄膜形成方法。
  3. 請求項2記載の薄膜形成方法において
    前記ターゲットは、アルミニウム,シリコン,リチウム,ベリリウム,マグネシウム,カルシウム,スカンジウム,チタン,ストロンチウム,イットリウム,ジルコニウム,ハフニウム,またはランタン系列の元素のいずれか、もしくは複数から構成されたものである
    ことを特徴とする薄膜形成方法。
  4. 請求項1〜3のいずれか1項に記載の薄膜形成方法において、
    前記第1のガス組成における前記反応性ガスの供給流量は、前記反応性ガスの供給流量の増加に対して前記不活性ガスとのプラズマによる前記ターゲット表面におけるスパッタ率が前記ターゲット表面に生成した化合物によって低下する量以下であることを特徴とする薄膜形成方法。
  5. 請求項1〜4のいずれか1項に記載の薄膜形成方法において、
    前記第3および第4の工程において、前記基体に、前記プラズマ中のイオンエネルギーを制御するためのバイアスを印加することを特徴とする薄膜形成方法。
JP2001270029A 2001-09-06 2001-09-06 薄膜形成方法 Expired - Fee Related JP3571679B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001270029A JP3571679B2 (ja) 2001-09-06 2001-09-06 薄膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001270029A JP3571679B2 (ja) 2001-09-06 2001-09-06 薄膜形成方法

Publications (2)

Publication Number Publication Date
JP2003077911A JP2003077911A (ja) 2003-03-14
JP3571679B2 true JP3571679B2 (ja) 2004-09-29

Family

ID=19095738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001270029A Expired - Fee Related JP3571679B2 (ja) 2001-09-06 2001-09-06 薄膜形成方法

Country Status (1)

Country Link
JP (1) JP3571679B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273730A (ja) * 2003-03-07 2004-09-30 Nippon Telegr & Teleph Corp <Ntt> 薄膜形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10347521A1 (de) * 2002-12-04 2004-06-24 Leybold Optics Gmbh Verfahren zur Herstellung Multilayerschicht und Vorrichtung zur Durchführung des Verfahrens
JP5697829B2 (ja) * 2002-12-04 2015-04-08 ライボルト オプティクス ゲゼルシャフト ミット ベシュレンクテル ハフツングLeybold Optics GmbH 多層膜を製造する方法および前記方法を実施するための装置
JP3776889B2 (ja) 2003-02-07 2006-05-17 株式会社東芝 半導体装置およびその製造方法
JP4703116B2 (ja) * 2004-02-10 2011-06-15 日本電信電話株式会社 記憶素子およびその製造方法
EP2348555B9 (en) 2004-07-22 2013-05-08 Nippon Telegraph And Telephone Corporation Method for manufacturing a metal oxide thin film
JP2007158065A (ja) * 2005-12-06 2007-06-21 Nec Electronics Corp 半導体装置の製造方法および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273730A (ja) * 2003-03-07 2004-09-30 Nippon Telegr & Teleph Corp <Ntt> 薄膜形成方法

Also Published As

Publication number Publication date
JP2003077911A (ja) 2003-03-14

Similar Documents

Publication Publication Date Title
TWI481738B (zh) 改善石墨烯和碳奈米管上之材料的晶核生成之方法
TWI482218B (zh) 高介電常數閘極介電材料的形成方法與半導體元件
JP4401290B2 (ja) 酸化膜形成方法および電子デバイス材料の製造方法
JP2001284349A (ja) シリコン基材装置のための高誘電率ゲート酸化物
JP3593049B2 (ja) 薄膜形成方法
Tsui et al. Formation of interfacial layer during reactive sputtering of hafnium oxide
WO2004107431A1 (ja) 絶縁膜の改質方法
Fukuda et al. Low-Temperature Formation of High-Quality $\hbox {GeO} _ {2} $ Interlayer for High-$\kappa $ Gate Dielectrics/Ge by Electron-Cyclotron-Resonance Plasma Techniques
US6689646B1 (en) Plasma method for fabricating oxide thin films
Watanabe et al. La–silicate gate dielectrics fabricated by solid phase reaction between La metal and SiO 2 underlayers
JP2013225682A (ja) プラズマ窒化処理方法および半導体装置の製造方法
TW200402796A (en) Forming method of substrate insulation film
JP3571679B2 (ja) 薄膜形成方法
Das et al. Evolution of microstructural and electrical properties of sputtered HfO2 ceramic thin films with RF power and substrate temperature
Xu et al. Impacts of Ti on electrical properties of Ge metal–oxide–semiconductor capacitors with ultrathin high-k LaTiON gate dielectric
JP2005311061A (ja) 絶縁層及びその製造方法
Jin et al. Using electron cyclotron resonance sputtering in the deposition of ultrathin Al 2 O 3 gate dielectrics
JP3957198B2 (ja) 薄膜形成方法
Saito et al. Low-temperature silicon oxidation with very small activation energy and high-quality interface by electron cyclotron resonance plasma stream irradiation
JP3748218B2 (ja) Mis型半導体装置の製造方法
JP2009512995A (ja) 高誘電率誘電体層を形成するための方法
Pan et al. Al/Al2O3/Sm2O3/SiO2/Si structure memory for nonvolatile memory application
Hattori et al. Study of the gate insulator/silicon interface utilizing soft and hard x-ray photoelectron spectroscopy at SPring-8
Zhao et al. Improvement of Electrical Characteristics and Stability in Low-Voltage Indium Oxide Thin-Film Transistors by Using Tungsten Doping
KR102299641B1 (ko) 파워에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080702

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090702

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees