CN105206615A - 一种高介电系数复合氧化物电荷存储介质薄膜及应用 - Google Patents

一种高介电系数复合氧化物电荷存储介质薄膜及应用 Download PDF

Info

Publication number
CN105206615A
CN105206615A CN201510629080.1A CN201510629080A CN105206615A CN 105206615 A CN105206615 A CN 105206615A CN 201510629080 A CN201510629080 A CN 201510629080A CN 105206615 A CN105206615 A CN 105206615A
Authority
CN
China
Prior art keywords
layer
dielectric coefficient
dielectric
film
composite oxides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510629080.1A
Other languages
English (en)
Inventor
魏春阳
殷江
徐波
夏奕东
刘治国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN201510629080.1A priority Critical patent/CN105206615A/zh
Publication of CN105206615A publication Critical patent/CN105206615A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种高介电系数复合氧化物电荷俘获介质薄膜,其化学组分是两种或两种以上高介电系数氧化物的混合物;复合氧化物薄膜呈非晶状态;复合氧化物薄膜的化学组分用化学式(AOm)x(BOn)1-x来表示,其中0.001≤x≤0.999,m、n由元素A、B的化学价态确定,A、B是+1价、+2价、+3价、+4价、+5价或+6价的金属离子;如Ta2O5、TiO2、Al2O3、ZrO2、La2O3、HfO2。利用具有不同配位数的高介电系数金属氧化物间形成的高缺陷态密度来提高电荷俘获介质的电荷存储密度,有利于电荷俘获型半导体存储器件的进一步小型化。

Description

一种高介电系数复合氧化物电荷存储介质薄膜及应用
技术领域
本发明属于微电子技术领域,具体涉及应用于基于电荷俘获和释放机理的可快速读写的高密度非易失性电荷俘获存储器用电荷俘获介质(AOm)X(BOn)1-X复合氧化物薄膜和制备方法及应用。
背景技术
目前微电子行业的存储器分为易失性和非易失性两种。易失性存储器一般应用于计算机系统内部,断电时不能保存数据。而非易失性存储器断电后仍能保持存储能力,所以得到更广泛的应用,如移动终端、数码设备等。闪存(Flash)是非易失型存储技术中的一种,而在闪存技术基础上演化而来的电荷俘获型(charge-trapping)存储技术已经获得了广泛的应用,SONOS(Silicon-oxide-nitride-oxide-silicon)型存储结构是电荷俘获型存储器件中被最为广泛研究的一种。目前半导体集成电路技术已经进入14纳米技术代,器件结构也已经进入3维(3D)结构时代,以克服器件小型化带来的诸多技术挑战。其中的挑战之一就是随着器件的进一步小型化,在电荷存储介质中所存储的电荷数目持续下降,以至于统计涨落特征使得器件的工作状态无法分辨。
本发明提出一种新型高介电系数复合氧化物电荷存储介质,它具有更高的电荷存储密度,而且还可以有效提高存储器件的编程及擦除(programming及erasing)速度,并提高器件的数据保持能力,有效克服传统的SONOS(Silicon-oxide-nitride-oxide-silicon)型电荷存储器件的缺陷。
发明内容
本发明的目的在于,提供一种应用于基于电荷俘获和释放机理的可快速读写的高密度非易失性电荷俘获存储器用电荷俘获介质的高-k复合氧化物薄膜、制备方法及应用。
本发明的技术方案是,一种高介电系数复合氧化物电荷俘获介质薄膜,其化学组分是两种或两种以上高介电系数氧化物的混合物;复合氧化物薄膜呈非晶状态;复合氧化物薄膜的化学组分用化学式(AOm)x(BOn)1-x来表示,其中0.001≤x≤0.999,m、n由元素A、B的化学价态确定,A、B是+1价、+2价、+3价、+4价、+5价或+6价的金属离子;AOm、BOn在如下氧化物中选择:Ta2O5、TiO2、Al2O3、ZrO2、La2O3、HfO2
两种高介电系数氧化物中A的配位数与B的配位数相异,两种高介电系数氧化物的混合物:(Ta2O5)0.5(TiO2)0.5、(TiO2)0.5(Al2O3)0.5、(ZrO2)0.9(La2O3)0.1、(HfO2)0.7(Ta2O5)O.3、(Ta2O5)0.6(Al2O3)0.4、(HfO2)0.4(Al2O3)0.6、(ZrO2)0.3(Al2O3)0.7、(ZrO2)0.1(Ta2O5)0.9
其中A、或B是两种或两种以上具有同种化学价态的金属阳离子的组合,具有同样的配位数,如(ZrO2)0.5(TiO2)0.5、(TiO2)0.5(HfO2)0.5、(ZrO2)0.8(HfO2)0.2
复合氧化物薄膜包含三种高介电系数氧化物,化学组分用化学式(AOm)x(BOn)y(COp)1-x-y来表示,m、n、p由元素A、B、C的化学价态确定,A、B、C是+1价、+2价、+3价、+4价、+5价或+6价的金属离子;三种高介电系数氧化物中A、B及C的配位数相异,如(Ta2O5)0.4(HfO2)0.3(Al2O3)0.3、(ZrO2)0.2(TiO2)0.5(Al2O3)0.3
其中A、或B、或C是两种或两种以上具有同种化学价态的金属阳离子的组合,具有同样的配位数,如(ZrO2)0.3(HfO2)0.2(TiO2)0.5
一种高介电系数复合氧化物电荷俘获介质薄膜的制备方法,使用磁控溅射方法、脉冲激光沉积方法、或物理蒸发沉积方法;或使用包括原子层沉积方法(ALD)、金属有机物化学气相沉积方法(MOCVD)的化学沉积方法,高介电系数复合氧化物电荷存储介质层的厚度在0.5nm~20nm之间。
所述的高介电系数复合氧化物电荷俘获介质薄膜应用于半导体存储结构,存储结构包含衬底层(沟道层)、隧穿层、高介电系数复合氧化物电荷存储介质层、阻挡层及栅电极。
衬底层材料是p-型掺杂的单晶Si、Ge、GaAs、GaN、SiC或金刚石(C)等半导体材料;或者衬底层材料是n-型掺杂的单晶Si、Ge、GaAs、GaN、SiC或金刚石(C)等半导体材料;隧穿层为一薄层的氧化物或氮化物绝缘体薄膜,或者是其它的绝缘的薄膜,绝缘层薄膜与衬底间的界面层有较低的电子态密度;阻挡层为一薄层的氧化物或氮化物绝缘体薄膜,或者是其它的绝缘薄膜;栅电极层的材质包括金属、导电氮化物或导电氧化物材料等;
为了降低绝缘层薄膜与衬底间的电子态密度,绝缘层薄膜还可以为两层或两层以上的复合薄膜。
遂穿层薄膜的厚度在1nm~4nm之间;高介电系数复合氧化物电荷存储介质层的厚度在0.5nm~20nm之间;阻挡层的厚度在5nm~20nm之间。
复合氧化物薄膜中各组分高介电系数氧化物中的金属阳离子的化学价态不一样;将各组分高介电系数氧化物中的金属阳离子的化学价态设置不一样的目的是为了在混合后在不同组分的氧化物的表面或界面处形成缺陷态;缺陷态的数量可以用下述的缺陷态密度来表示;
根据固体物理的阐述,晶体材料具有严格的周期性。理想的晶体材料其内部没有缺陷,因此缺陷态密度为零。晶体表面是周期性结构中断的地方,因此表面存在悬挂键,意味着表面处原子有未成键的电子。这部分电子的状态与晶体内部的原子周围的电子有所区别,会形成另外的一种电子状态,我们可以称之为“缺陷态”。另根据固体物理的阐述,半导体或绝缘体材料中电子的状态之间存在未被填充的能量状态,这种状态的分布区域在半导体物理学中被称之为能量间隙,简称为“带隙”。上述缺陷态就分布在晶体材料的带隙之中。上述晶体材料的非晶态薄膜材料其能带结构与其晶体材料的主要特征大体类似。根据这一物理学原理,如果不同的晶体材料混合在一起,两种不同晶体材料表面的电子的状态差别更大,有利于形成显著地区别于各自材料中的电子的能量状态。因此,上述高介电系数复合氧化物电荷存储介质中,两种介质中金属离子的配位数区别越大,所产生的电子状态与原有电子的状态就区别越大,“缺陷态”密度就越高。
本发明的有益效果:提出一种高介电系数复合氧化物材料作为电子存储材料,就是利用高介电系数复合氧化物介质的高电子态密度来实现高密度存储,有利于半导体电荷俘获型存储器件的进一步小型化。应用于基于电荷俘获和释放机理的可快速读写的高密度非易失性电荷俘获型存储器,用高介电系数复合氧化物电荷俘获介质薄膜应用。
附图说明
图1:一种基于高介电系数复合氧化物电荷存储介质的电荷俘获型存储结构的结构示意:1为半导体衬底;2为绝缘体隧穿层;3为高介电系数复合氧化物电荷存储介质薄膜;4为绝缘体阻挡层;5为栅电极;6为衬底电极;
图2:基于高介电系数复合氧化物电荷存储介质(Ta2O5)0.5(TiO2)0.5的存储结构的电压-电容响应曲线;
图3:基于高介电系数复合氧化物电荷存储介质(Ta2O5)0.5(TiO2)0.5的存储结构的保持特性曲线;
图4:基于高介电系数复合氧化物电荷存储介质(Ta2O5)0.5(TiO2)0.5的存储结构的疲劳特性曲线;
图5:基于高介电系数复合氧化物电荷存储介质(Ta2O5)0.5(TiO2)0.5的存储结构编程/擦除速度曲线。
具体实施例:
复合氧化物薄膜的化学组分可以用化学式(AOm)x(BOn)1-x来表示,其中0.001≤x≤0.999,m、n由元素A、B的化学价态确定,A、B可以是+1价、或+2价、或+3价、或+4价、或+5价、或+6价的金属离子;两种高介电系数氧化物中A的配位数与B的配位数相异,如(Ta2O5)0.5(TiO2)0.5、(TiO2)0.5(Al2O3)0.5、(ZrO2)0.9(La2O3)0.1、(HfO2)0.7(Ta2O5)O.3、(Ta2O5)0.6(Al2O3)0.4、(HfO2)0.4(Al2O3)0.6、(ZrO2)0.3(Al2O3)0.7、(ZrO2)0.1(Ta2O5)0.9等;
其中A、或B还可以是两种或两种以上具有同种化学价态的金属阳离子的组合,具有同样的配位数,如(ZrO2)0.5(TiO2)0.5、(TiO2)0.5(HfO2)0.5、(ZrO2)0.8(HfO2)0.2等;复合氧化物薄膜也可以包含三种高介电系数氧化物,化学组分也可以用化学式(AOm)x(BOn)y(COp)1-x-y来表示,m、n、p由元素A、B、C的化学价态确定,A、B、C可以是+1价、或+2价、或+3价、或+4价、或+5价、或+6价的金属离子;两种高介电系数氧化物中A、B及C的配位数相异,如(Ta2O5)0.4(HfO2)0.3(Al2O3)0.3、(ZrO2)0.2(TiO2)0.5(Al2O3)0.3等;其中A、或B、或C还可以是两种或两种以上具有同种化学价态的金属阳离子的组合,具有同样的配位数,如(ZrO2)0.3(HfO2)0.2(TiO2)0.5等;
半导体存储结构包含衬底层(沟道层)、隧穿层、高介电系数复合氧化物电荷存储介质层、阻挡层及栅电极。隧穿层薄膜的厚度在1nm~4nm之间;
隧穿层薄膜的制备方法可以使用物理沉积方法,如磁控溅射方法、脉冲激光沉积方法、或物理蒸发方法等;
隧穿层薄膜的制备方法也可以使用化学沉积方法,如原子层沉积方法(ALD)、金属有机物化学气相沉积方法(MOCVD)方法等;
高介电系数复合氧化物电荷存储介质层的厚度在0.5nm~20nm之间;高介电系数复合氧化物电荷存储介质层薄膜的制备方法可以使用物理沉积方法,如磁控溅射方法、脉冲激光沉积方法、或物理蒸发方法;高介电系数复合氧化物电荷存储介质层薄膜的制备方法也可以使用化学沉积方法,如原子层沉积方法(ALD)、金属有机物化学气相沉积方法(MOCVD)方法等;
阻挡层为一薄层的氧化物或氮化物绝缘体薄膜,或者是其它的绝缘薄膜;阻挡层的厚度在5nm~20nm之间;阻挡层薄膜的制备方法可以使用物理沉积方法,如磁控溅射方法、脉冲激光沉积方法、或物理蒸发方法;
阻挡层薄膜的制备方法也可以使用化学沉积方法,如原子层沉积方法(ALD)、金属有机物化学气相沉积方法(MOCVD)方法等;栅电极层的材质包括金属、导电氮化物或导电氧化物材料等;
栅电极层薄膜的制备方法可以使用物理沉积方法,如磁控溅射方法、脉冲激光沉积方法、或物理蒸发方法;
栅电极层薄膜的制备方法也可以使用化学沉积方法,如原子层沉积方法(ALD)。
具体实施例1:下面以图1来对具体实施例1来做说明。图1为一种基于高介电系数复合氧化物电荷存储介质的电荷俘获型存储结构的结构示意图,1为p-型掺杂的单晶硅衬底,电阻率为1-10Ω/cm,2为SiO2隧穿层,厚度为3nm;3为(T2O5)0.5(TiO2)0.5,厚度为3nm;4为Al2O3阻挡层,厚度为7nm;5为Pt栅电极,厚度为100nm;6为衬底电极,用于电学特性测试;
基于高介电系数复合氧化物电荷存储介质的电荷俘获型存储结构的制备采用如下工艺步骤:
A:p-Si(100)衬底先分别用去离子水和酒精超声清洗5min,然后用1:10的HF溶液腐蚀30s除掉表面的SiO2,取出以去离子水冲洗备用;
B:利用原子层薄膜沉积技术(ALD),在[0013]中的衬底上,在250℃下以氧化铝源沉积3nm的非晶氧化铝薄膜作为隧穿层;
C:(Ta2O5)0.5(TiO2)0.5高介电系数复合氧化物薄膜采用磁控溅射方法生长,具体步骤如下:
1)(Ta2O5)0.5(TiO2)0.5陶瓷靶材的制备:将Ta2O5和TiO2粉末按对应摩尔比均匀混合后,用球磨机充分球磨,再将混合粉末压成圆片,在箱式电阻炉中于1300℃烧结8小时,即可得到(Ta2O5)0.5(TiO2)0.5靶材;
2)将(Ta2O5)0.5(TiO2)0.5靶材放置在磁控溅射射频靶台上,p-Si(100)衬底材料放置在衬底台上,靶材与衬底都在磁控溅射腔内;
3)将腔内真空抽至8×10-4以下;
4)调整氩氧进气比例为3:1,通过阀门控制气压为2Pa,开启射频溅射开始预溅射,预溅射完成调整挡板位置开始沉积薄膜。薄膜沉积由辉光放电产生氩离子轰击靶材表面溅射出靶材原子在衬底上外延生长进行,沉积过程衬底以5-15r/min的速度自转以得到更均匀的高致密氧化物薄膜;
在(Ta2O5)0.5(TiO2)0.5薄膜上再次以原子层沉积技术(ALD)沉积7nm的氧化铝作为阻挡层;
将上述三层薄膜结构在N2中在200℃下快速退火60s,以消除物理应力,并使得薄膜之间结合紧密;
在上述退火后的样品上以150μm孔径掩膜版覆盖并生长100-150nm的Pt电极;
利用AgilentHP4294A精密阻抗分析仪对制备的存储结构进行性能测试,主要测试存储结构的电荷存储密度、“编程(电荷写入)”与“擦除”速度、以及数据保持特性等;
上述存储结构的工作原理如下:当在栅极5与衬底电极6之间施加一不同幅值及极性的外部电压后,p-Si单晶衬底表面的载流子将经历积累-耗尽-反型的物理过程。当在栅极5与衬底电极6之间施加大于平带电压的正向电压时,p-Si单晶衬底1表面的p-型载流子处于反型状态,主要载流子为电子。在该电压产生的电场作用下,电子从p-Si表面通过隧穿层2被驱动至电荷存储介质层3。由于电荷存储介质层3中电子态密度足够高,可以填充电子,且由于阻挡层4足够厚,被驱动的电子大部分可以被束缚在电荷存储介质层3中。这一物理过程被称为“编程”(电子写入programming)过程。然后,当在栅极5与衬底电极6之间施加一反向电压,被束缚在电荷俘获介质3中的电子在反向电压的驱动下被驱离返回至p-Si衬底1中。这一物理过程被称为“擦除”(erasing)过程;
图2显示存储结构的电容与外加电压的对应关系,并可从中得到该器件平带电压变化从而推算出该器件的电荷存储能力。当扫描电压在±10V之间时,写入与擦除的平带电压差为10.4V,电荷存储密度为2.6×1013/cm2,显示出基于该薄膜的存储器件具有良好的电荷存储能力;
图3为常温下,对该器件分别加±10V的电压,测试该器件的平带电压变化从而分析器件存储电荷的保持能力。具体实施为,在加电压后的1s、30s、1min、2min、5min、10min、20min、30min、1h、2h分别测试(Ta2O5)0.5(TiO2)0.5薄膜存储结构电容对电压的响应,并利用图像延伸至108s的位置,显示出器件对存储电荷的保持能力良好;
图4为(Ta2O5)0.5(TiO2)0.5薄膜存储结构对外加脉冲信号的疲劳测试结果。我们从图中发现,当输入脉冲从1逐渐增大到10000时,器件的平带电压偏移窗口变化很小,即该器件有良好的抗疲劳特性;
图5为(Ta2O5)0.5(TiO2)0.5薄膜存储结构编程/擦除的速度测试结果。是在器件两端加上周期不等的脉冲信号,观察器件电容-电压响应速度。从图中可以看出,10-6s时已经有1V左右的打开窗口,器件具有良好的响应速度。
具体实施例2:具体实施例2与具体实施例1的区别在于,隧穿层薄膜是一种复合结构,包含0.5nm的SiO2和2.5nm的Al2O3;其制备工艺如下:在p-Si(001)表面先热氧化一层0.5nm的SiO2,然后在其上部在用ALD方法生长一层2.5nm的Al2O3
在p-Si(001)表面先热氧化一层0.5nm的SiO2的目的是为了降低Si(001)与隧穿层界面处的态密度。
应当理解的是,本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理,而不构成对本发明的限制。因此,在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。此外,本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (10)

1.一种高介电系数复合氧化物电荷俘获介质薄膜,其特征在于,其化学组分是两种或两种以上高介电系数氧化物的混合物;复合氧化物薄膜呈非晶状态;复合氧化物薄膜的化学组分用化学式(AOm)x(BOn)1-x来表示,其中0.001≤x≤0.999,m、n由元素A、B的化学价态确定,A、B是+1价、+2价、+3价、+4价、+5价或+6价的金属离子;AOm、BOn在如下氧化物中选择:Ta 2 O 5 、TiO 2 、Al 2 O 3 、ZrO 2 、La 2 O 3 、HfO 2
2.根据权利要求1所述的高介电系数复合氧化物电荷俘获介质薄膜,其特征在于,两种高介电系数氧化物中A的配位数与B的配位数相异,两种高介电系数氧化物的混合物:(Ta2O50.5(TiO2)0.5、(TiO20.5(Al2O3)0.5、(ZrO2)0.9(La2O3)0.1、(HfO2)0.7(Ta2O5)O.3、(Ta2O5)0.6(Al2O30.4、(HfO2)0.4(Al2O3)0.6、(ZrO2)0.3(Al2O3)0.7、(ZrO2)0.1(Ta2O5)0.9
3.根据权利要求1所述的高介电系数复合氧化物电荷俘获介质薄膜,其特征在于,其中A、或B是两种或两种以上具有同种化学价态的金属阳离子的组合,具有同样的配位数,如(ZrO2)0.5(TiO2)0.5、(TiO20.5(HfO20.5、(ZrO2)0.8(HfO2)0.2
4.根据权利要求1所述的一种高介电系数复合氧化物电荷俘获介质薄膜,其特征在于,复合氧化物薄膜包含三种高介电系数氧化物,化学组分用化学式(AOm)x(BOn)y(COp)1-x-y来表示,m、n、p由元素A、B、C的化学价态确定,A、B、C是+1价、+2价、+3价、+4价、+5价或+6价的金属离子;三种高介电系数氧化物中A、B及C的配位数相异,如(Ta2O50.4(HfO2)0.3(Al2O3)0.3、(ZrO2)0.2(TiO2)0.5(Al2O3)0.3
5.根据权利要求4所述的高介电系数复合氧化物电荷俘获介质薄膜,其特征在于,其中A、或B、或C是两种或两种以上具有同种化学价态的金属阳离子的组合,具有同样的配位数,如(ZrO2)0.3(HfO2)0.2(TiO2)0.5
6.一种高介电系数复合氧化物电荷俘获介质薄膜的制备方法,其特征在于,制备方法使用磁控溅射方法、脉冲激光沉积方法、或物理蒸发沉积方法;或使用包括原子层沉积方法(ALD)、金属有机物化学气相沉积方法(MOCVD)的化学沉积方法,高介电系数复合氧化物电荷存储介质层的厚度在0.5nm~20nm之间。
7.根据权利要求1-6之一所述的高介电系数复合氧化物电荷俘获介质薄膜应用于半导体存储结构,其特征在于,半导体存储结构包含衬底层(沟道层)、隧穿层、高介电系数复合氧化物电荷存储介质层、阻挡层及栅电极。
8.根据权利要求7所述的一种高介电系数复合氧化物电荷俘获介质薄膜的一种应用,其特征在于,衬底层材料是p-型掺杂的单晶Si、Ge、GaAs、GaN、SiC或金刚石(C)等半导体材料;或者衬底层材料是n-型掺杂的单晶Si、Ge、GaAs、GaN、SiC或金刚石半导体材料;隧穿层为一薄层的氧化物或氮化物绝缘体薄膜,绝缘层薄膜与衬底间的界面层有较低的电子态密度;阻挡层为一薄层的氧化物或氮化物绝缘体薄膜;栅电极层的材质包括金属、导电氮化物或导电氧化物材料。
9.根据权利要求8所述的一种高介电系数复合氧化物电荷俘获介质薄膜的一种应用,其特征在于,为了降低绝缘层薄膜与衬底间的电子态密度,绝缘层薄膜8为两层或两层以上的复合薄膜。
10.根据权利要求7或8所述的一种高介电系数复合氧化物电荷俘获介质薄膜的一种应用,其特征在于,遂穿层薄膜的厚度在1nm~4nm之间;高介电系数复合氧化物电荷存储介质层的厚度在0.5nm~20nm之间;阻挡层的厚度在5nm~20nm之间。
CN201510629080.1A 2015-09-28 2015-09-28 一种高介电系数复合氧化物电荷存储介质薄膜及应用 Pending CN105206615A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510629080.1A CN105206615A (zh) 2015-09-28 2015-09-28 一种高介电系数复合氧化物电荷存储介质薄膜及应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510629080.1A CN105206615A (zh) 2015-09-28 2015-09-28 一种高介电系数复合氧化物电荷存储介质薄膜及应用

Publications (1)

Publication Number Publication Date
CN105206615A true CN105206615A (zh) 2015-12-30

Family

ID=54954186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510629080.1A Pending CN105206615A (zh) 2015-09-28 2015-09-28 一种高介电系数复合氧化物电荷存储介质薄膜及应用

Country Status (1)

Country Link
CN (1) CN105206615A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106129172A (zh) * 2016-07-01 2016-11-16 江苏微导纳米装备科技有限公司 一种可调节电荷密度的晶硅太阳能电池表面钝化方法
CN107482014A (zh) * 2017-07-04 2017-12-15 复旦大学 一种多级单元薄膜晶体管存储器及其制备方法
CN110047916A (zh) * 2019-03-14 2019-07-23 南京大学 一种硅基电荷俘获型存储器件及制备方法
CN110047842A (zh) * 2019-03-15 2019-07-23 南京大学 一种硅基电荷俘获型存储器件及制备方法
CN112382668A (zh) * 2020-10-13 2021-02-19 天津大学 钽钛复合氧化物柔性底栅电荷俘获型存储器及其制备方法
CN112382667A (zh) * 2020-10-13 2021-02-19 天津大学 柔性底栅结构电荷俘获型存储器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080217678A1 (en) * 2004-03-11 2008-09-11 National University Of Singapore Memory Gate Stack Structure
CN101864556A (zh) * 2010-05-14 2010-10-20 南京大学 一种高介电系数钛铝氧薄膜和制备方法及其应用
CN102231365A (zh) * 2010-12-09 2011-11-02 南京大学 不挥发电荷存储器件的制备方法、所得不挥发电荷存储器件及其应用

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080217678A1 (en) * 2004-03-11 2008-09-11 National University Of Singapore Memory Gate Stack Structure
CN101864556A (zh) * 2010-05-14 2010-10-20 南京大学 一种高介电系数钛铝氧薄膜和制备方法及其应用
CN102231365A (zh) * 2010-12-09 2011-11-02 南京大学 不挥发电荷存储器件的制备方法、所得不挥发电荷存储器件及其应用

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106129172A (zh) * 2016-07-01 2016-11-16 江苏微导纳米装备科技有限公司 一种可调节电荷密度的晶硅太阳能电池表面钝化方法
CN107482014A (zh) * 2017-07-04 2017-12-15 复旦大学 一种多级单元薄膜晶体管存储器及其制备方法
WO2019007009A1 (zh) * 2017-07-04 2019-01-10 复旦大学 一种多级单元薄膜晶体管存储器及其制备方法
CN107482014B (zh) * 2017-07-04 2019-04-12 复旦大学 一种多级单元薄膜晶体管存储器及其制备方法
US11011534B2 (en) 2017-07-04 2021-05-18 Fudan University Multi-level cell thin-film transistor memory and method of fabricating the same
CN110047916A (zh) * 2019-03-14 2019-07-23 南京大学 一种硅基电荷俘获型存储器件及制备方法
CN110047842A (zh) * 2019-03-15 2019-07-23 南京大学 一种硅基电荷俘获型存储器件及制备方法
CN112382668A (zh) * 2020-10-13 2021-02-19 天津大学 钽钛复合氧化物柔性底栅电荷俘获型存储器及其制备方法
CN112382667A (zh) * 2020-10-13 2021-02-19 天津大学 柔性底栅结构电荷俘获型存储器及其制备方法

Similar Documents

Publication Publication Date Title
CN105206615A (zh) 一种高介电系数复合氧化物电荷存储介质薄膜及应用
JP7354339B2 (ja) 半導体装置、電子機器
TWI375273B (en) Device for obtaining two stable resistance values and process for producing it, and metal oxide film and process for producing it
CN107134487B (zh) 一种基于氧化铪的铁电栅结构及其制备工艺
TWI508227B (zh) Wiring construction and sputtering target
CN102208442B (zh) 一种适合于半导体闪存器件的栅叠层结构及制备方法
CN110047916B (zh) 一种硅基电荷俘获型存储器件及制备方法
CN101692463B (zh) 一种混合纳米晶存储器的电容结构及其制备方法
Wu et al. Ultrathin HfON trapping layer for charge-trap memory made by atomic layer deposition
CN111223873A (zh) 非对称的铁电功能层阵列、铁电隧道结多值存储单元的制备方法
Lehninger et al. Charge trapping of Ge-nanocrystals embedded in TaZrOx dielectric films
CN102231365B (zh) 不挥发电荷存储器件的制备方法、所得不挥发电荷存储器件及其应用
CN111211135B (zh) 一种非对称铁电隧穿结多值存储单元的调制方法
Ku et al. Effects of post cooling on the remnant polarization and coercive field characteristics of atomic layer deposited Al-doped HfO2 thin films
CN102208346B (zh) 非易失性电荷捕获型存储器件、其制备方法及应用
CN110459611A (zh) 一种铁电场效应晶体管及其制备方法
CN104882490B (zh) 一种基于金属异质量子点的浮栅存储器的制备方法
Wang et al. Charge storage characteristics of Au nanocrystals embedded in high-k gate dielectrics on Si
JP2008053554A (ja) 電子デバイスとその製造方法
CN101864556A (zh) 一种高介电系数钛铝氧薄膜和制备方法及其应用
TW201203551A (en) Field effect transistor and memory device
TWI426610B (zh) 電荷儲存元件及其製造方法
Kuo Status review of nanocrystals embedded high-k nonvolatile memories
CN110047842A (zh) 一种硅基电荷俘获型存储器件及制备方法
Tang et al. Improved memory characteristics by NH 3 post annealing for ZrO 2 based charge trapping nonvolatile memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20151230

RJ01 Rejection of invention patent application after publication