CN112382667A - 柔性底栅结构电荷俘获型存储器及其制备方法 - Google Patents

柔性底栅结构电荷俘获型存储器及其制备方法 Download PDF

Info

Publication number
CN112382667A
CN112382667A CN202011089569.1A CN202011089569A CN112382667A CN 112382667 A CN112382667 A CN 112382667A CN 202011089569 A CN202011089569 A CN 202011089569A CN 112382667 A CN112382667 A CN 112382667A
Authority
CN
China
Prior art keywords
layer
memory
oxide
bottom gate
tunneling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011089569.1A
Other languages
English (en)
Inventor
秦国轩
杨晓东
刘汪钰
周亮宇
闫宏光
黄逸蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN202011089569.1A priority Critical patent/CN112382667A/zh
Publication of CN112382667A publication Critical patent/CN112382667A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234Gate electrodes for transistors with charge trapping gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及柔性电子器件技术领域,为设计并制备一种基于锆钛复合氧化物介质层的柔性底栅结构电荷俘获型存储器,丰富晶体管作为电路元器件的用处,使得该柔性器件在大规模集成电路和光电器件的应用提供可能,本发明,柔性底栅结构电荷俘获型存储器,在PET衬底上从下至上依次形成氧化铟锡底栅电极以及氧化物阻挡层、存储层、氧化物隧穿层,氧化物隧穿层上方是在SOI上形成的掺杂区,掺杂区上方形成有源漏电极,锆钛复合氧化物介质组成的存储层用于存储通过隧穿层的电荷,氧化铝隧穿层在栅漏之间不加电场时隔离存储层和Si薄膜;氧化铝阻挡层防止底栅电极和存储层之间电荷转移。本发明主要应用于柔性电子器件设计制造场合。

Description

柔性底栅结构电荷俘获型存储器及其制备方法
技术领域
本发明涉及柔性电子器件技术领域,具体涉及柔性底栅结构电荷俘获型存储器及其制备方法。
背景技术
柔性电子(Flexible Electronics)是一种技术的通称,是将有机/无机材料电子器件制作在柔性/可延性基板上的新兴电子技术。相对于传统电子,柔性电子具有更大的灵活性,能够在一定程度上适应不同的工作环境,满足设备的形变要求。在信息、能源、医疗、国防等领域都具有广泛应用。如印刷射频识别标签(RFID)、电子用表面粘贴、有机发光二极管OLED、柔性电子显示器等。本发明采用一种基于锆钛氧化物介质层制备的新型工艺,主要工艺是:底栅电极由磁控溅射形成,并通过原子层淀积技术淀积氧化铝阻挡氧化层、锆钛复合氧化物存储介质层、氧化铝隧穿氧化层,再进行光刻,然后进行离子刻蚀和氢氟酸湿法刻蚀,随后剥离SOI(绝缘体上硅)上的硅纳米薄膜并将其转移到柔性可弯曲PET(对苯二甲酸乙二醇酯)衬底上,最后通过光刻和真空电子束蒸镀技术形成金属源漏电极,将来有望在可穿戴电子,大规模柔性集成电路等方面取得广泛应用。
发明内容
为克服现有技术的不足,本发明旨在设计并制备一种基于锆钛复合氧化物介质层的柔性底栅结构电荷俘获型存储器,丰富晶体管作为电路元器件的用处,使得该柔性器件在大规模集成电路和光电器件的应用提供可能。为此,本发明采取的技术方案是,柔性底栅结构电荷俘获型存储器,在PET衬底上从下至上依次形成氧化铟锡(ITO)底栅电极以及氧化物阻挡层、存储层、氧化物隧穿层,氧化物隧穿层上方是在SOI上形成的掺杂区,掺杂区上方形成有源漏电极。锆钛复合氧化物介质组成的存储层用于存储通过隧穿层的电荷,氧化铝隧穿层在栅漏之间不加电场时隔离存储层和Si薄膜;氧化铝阻挡层防止底栅电极和存储层之间电荷转移。
进行写入时,在控制栅和漏极间施加正向的高电压差,使得电子由于隧穿效应,经过隧穿层进入电荷存储层,实现信息的写入;当电场方向改变时,电荷又会从存储层回到沟道,实现擦除过程。
底栅结构电荷俘获型存储器制备方法,在PET衬底上形成ITO底栅电极以及氧化物阻挡层、存储层、氧化物隧穿层,随后在SOI上采用光刻工艺形成掺杂区图案以及离子注入形成掺杂区,采用原子淀积技术制备氧化铝阻挡层和隧穿层以及锆钛复合氧化物介质层,通过转移技术将硅纳米薄膜转移到PET衬底上,最后通过光刻以及真空电子束蒸镀的方式形成源漏电极,这样就完成了存储器的制备。
本发明的特点及有益效果是:
本发明选用高介电常数材料Zr-Ti-O制作MOS管的隧穿介质层,有利于器件尺寸按比例缩减,提高存储器集成度和存储速度。底栅结构设计实现器件从底部进行驱动,减少了光刻工艺对准精度,使得工艺更加简单。此外,本发明将存储单元集成在柔性塑料衬底上,当衬底弯曲时存储器依旧可以正常工作。该器件可以在可穿戴电子、人工皮肤、生物医疗等方面取得广泛应用。
附图说明:
图1柔性底栅薄膜存储器主视图。
图2柔性底栅薄膜存储器三维立体图。
具体实施方式
本发明属于柔性电子器件领域,具体涉及到一种PET塑料衬底,氧化铟锡(ITO)栅电极层,Zr-Ti-O薄膜栅极介质层的电荷俘获型存储器的结构设计以及制备方法。
本发明的目的在于设计并制备一种基于锆钛复合氧化物介质层的柔性底栅结构电荷俘获型存储器,极大丰富了晶体管作为电路元器件的用处,使得该柔性器件在大规模集成电路和光电器件的应用提供了可能。
本发明旨在设计并制备一种基于锆钛复合氧化物介质层的柔性底栅结构电荷俘获型存储器,丰富晶体管作为电路元器件的用处,使得该柔性器件在大规模集成电路和光电器件的应用提供可能。为此,本发明采取的技术方案是,柔性底栅结构电荷俘获型存储器,在PET衬底上从下至上依次形成氧化铟锡(ITO)底栅电极以及氧化物阻挡层、存储层、氧化物隧穿层,氧化物隧穿层上方是在SOI上形成的掺杂区,掺杂区上方形成有源漏电极。锆钛复合氧化物介质层用于存储通过隧穿层的电荷,存储层电荷的有无影响晶体管的阈值电压,从而体现存储信息。氧化铝隧穿层在栅漏之间不加电场时隔离存储层和Si薄膜,防止存储层电荷流失,在加强电场时通过隧穿效应实现存储层的充电和放电。氧化铝阻挡层防止底栅电极和存储层之间电荷转移,产生漏电和存储信息错误的情况。
本发明的技术方案在于采用磁控溅射工艺在PET衬底上形成ITO底栅电极以及氧化物阻挡层、存储层、氧化物隧穿层,随后在SOI上采用光刻工艺形成掺杂区图案以及离子注入的方式形成掺杂区,采用原子淀积技术制备氧化铝阻挡层和隧穿层以及锆钛复合氧化物介质层,通过转移技术将硅纳米薄膜转移到PET衬底上,最后通过光刻以及真空电子束蒸镀的方式形成源漏电极,这样就完成了存储器的制备。
该柔性底栅结构MOS管的主要工作原理在于,当器件作为电荷俘获型存储器进行写入时,在控制栅和漏极间施加正向的高电压差,使得电子由于隧穿效应,经过隧穿层进入电荷存储层,实现信息的写入(Programming)。当电场方向改变时,电荷又会从存储层回到沟道,实现擦除过程(Erasing)。此外,柔性衬底可以减少传统硅基衬底晶体管的寄生效应,并可以在不同的弯曲程度下工作,为高性能柔性电路的大规模集成以及可穿戴电子设备的广泛应用提供了可能。
柔性底栅机构MOS管作为电荷俘获型存储器时,其工作机制主要包括写入/擦除机制和读取机制。对器件施加一个正电压,衬底上的电子在电场的作用下通过隧穿层被俘获介质俘获并存储在存储层里,这个过程称为写入操作;而给器件施加一个负电压时,存储在存储层中的电子被移除出去并返回衬底,这个过程称为擦除操作。写入/擦除机依据不同的隧穿机制分为量子隧穿和热电子注入。电荷俘获型存储器的工作机制还包括电荷的读取机制。在器件的阻挡层施加一个读取电压,电压值通常在写入态和擦除态的阈值电压之间。在不同逻辑状态下测量源漏之间的沟道电流,根据电流差便可以读取器件的存储信息。

Claims (3)

1.一种柔性底栅结构电荷俘获型存储器,其特征是,在PET衬底上从下至上依次形成氧化铟锡底栅电极以及氧化物阻挡层、存储层、氧化物隧穿层,氧化物隧穿层上方是在SOI上形成的掺杂区,掺杂区上方形成有源漏电极,锆钛复合氧化物介质组成的存储层用于存储通过隧穿层的电荷,氧化铝隧穿层在栅漏之间不加电场时隔离存储层和Si薄膜;氧化铝阻挡层防止底栅电极和存储层之间电荷转移。
2.如权利要求1所述的柔性底栅结构电荷俘获型存储器,其特征是,进行写入时,在控制栅和漏极间施加正向的高电压差,使得电子由于隧穿效应,经过隧穿层进入电荷存储层,实现信息的写入;当电场方向改变时,电荷又会从存储层回到沟道,实现擦除过程。
3.一种柔性底栅结构电荷俘获型存储器制备方法,其特征是,底栅结构电荷俘获型存储器制备方法,在PET衬底上形成ITO底栅电极以及氧化物阻挡层、存储层、氧化物隧穿层,随后在SOI上采用光刻工艺形成掺杂区图案以及离子注入形成掺杂区,采用原子淀积技术制备氧化铝阻挡层和隧穿层以及锆钛复合氧化物介质层,通过转移技术将硅纳米薄膜转移到PET衬底上,最后通过光刻以及真空电子束蒸镀的方式形成源漏电极,这样就完成了存储器的制备。
CN202011089569.1A 2020-10-13 2020-10-13 柔性底栅结构电荷俘获型存储器及其制备方法 Pending CN112382667A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011089569.1A CN112382667A (zh) 2020-10-13 2020-10-13 柔性底栅结构电荷俘获型存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011089569.1A CN112382667A (zh) 2020-10-13 2020-10-13 柔性底栅结构电荷俘获型存储器及其制备方法

Publications (1)

Publication Number Publication Date
CN112382667A true CN112382667A (zh) 2021-02-19

Family

ID=74581369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011089569.1A Pending CN112382667A (zh) 2020-10-13 2020-10-13 柔性底栅结构电荷俘获型存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN112382667A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206615A (zh) * 2015-09-28 2015-12-30 南京大学 一种高介电系数复合氧化物电荷存储介质薄膜及应用
CN110047916A (zh) * 2019-03-14 2019-07-23 南京大学 一种硅基电荷俘获型存储器件及制备方法
CN111029341A (zh) * 2019-11-14 2020-04-17 天津大学 钛酸铜钙栅介质层柔性底栅闪存存储器件及其制作方法
CN111029402A (zh) * 2019-11-14 2020-04-17 天津大学 锆钛氧化物栅介质层柔性底栅薄膜晶体管及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206615A (zh) * 2015-09-28 2015-12-30 南京大学 一种高介电系数复合氧化物电荷存储介质薄膜及应用
CN110047916A (zh) * 2019-03-14 2019-07-23 南京大学 一种硅基电荷俘获型存储器件及制备方法
CN111029341A (zh) * 2019-11-14 2020-04-17 天津大学 钛酸铜钙栅介质层柔性底栅闪存存储器件及其制作方法
CN111029402A (zh) * 2019-11-14 2020-04-17 天津大学 锆钛氧化物栅介质层柔性底栅薄膜晶体管及其制作方法

Similar Documents

Publication Publication Date Title
CN102714208B (zh) 半导体装置
CN107482014B (zh) 一种多级单元薄膜晶体管存储器及其制备方法
TWI541801B (zh) 半導體裝置及其驅動方法
CN107665894B (zh) 基于二维半导体材料的半浮栅存储器及其制备方法
JP6192989B2 (ja) 発光装置
CN108733260A (zh) 显示面板及显示装置
JP5963922B2 (ja) 半導体装置
CN109326624A (zh) 像素电路、其制造方法及显示装置
CN107611173A (zh) 氧化铝/二氧化硅双层栅极柔性薄膜晶体管及制备方法
CN107611172A (zh) 一种异质介质层柔性底栅晶体管及制备方法
CN109698241A (zh) 高介电常数栅介质层的柔性薄膜晶体管及其制造方法
CN111029341B (zh) 钛酸铜钙栅介质层柔性底栅闪存存储器件及其制作方法
CN111029402A (zh) 锆钛氧化物栅介质层柔性底栅薄膜晶体管及其制作方法
CN111627920A (zh) 一种铁电存储单元
Geng et al. 67.1: Distinguished Student Paper: 40 um‐pitch IGZO TFT Gate Driver for High‐resolution Rollable AMOLED
CN112382667A (zh) 柔性底栅结构电荷俘获型存储器及其制备方法
CN113299558A (zh) 一种二硫化铪为沟道的浮栅结构晶体管及其制备方法
CN108878642B (zh) 一种二维材料-有机铁磁材料超晶格存储器单元及其制备
US11626077B2 (en) Scan driver and display device including the same
CN103400842B (zh) 一种金属氧化物薄膜晶体管存储器件及其制备方法
CN111477628B (zh) 一种半浮栅tft存储器及其制备方法
CN112436010B (zh) 一种基于二维材料的柔性存储器
KR20170097969A (ko) 다층의 반도체층을 포함하는 듀얼게이트 박막트랜지스터
CN112382668A (zh) 钽钛复合氧化物柔性底栅电荷俘获型存储器及其制备方法
TWI804921B (zh) 快閃記憶體的程式設計方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210219

RJ01 Rejection of invention patent application after publication