CN107611173A - 氧化铝/二氧化硅双层栅极柔性薄膜晶体管及制备方法 - Google Patents

氧化铝/二氧化硅双层栅极柔性薄膜晶体管及制备方法 Download PDF

Info

Publication number
CN107611173A
CN107611173A CN201710837803.6A CN201710837803A CN107611173A CN 107611173 A CN107611173 A CN 107611173A CN 201710837803 A CN201710837803 A CN 201710837803A CN 107611173 A CN107611173 A CN 107611173A
Authority
CN
China
Prior art keywords
layer
grid
metal
film
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710837803.6A
Other languages
English (en)
Inventor
秦国轩
张波
张一波
赵政
党孟娇
王亚楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201710837803.6A priority Critical patent/CN107611173A/zh
Publication of CN107611173A publication Critical patent/CN107611173A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

一种氧化铝/二氧化硅双层栅极柔性薄膜晶体管及制备方法,有由下至上依次设置的柔性PET衬底、ITO导电薄膜、二氧化硅底层栅介质层和硅纳米膜,硅纳米膜上端面分别设置有:顶层栅极介质层氧化铝、源极金属和漏极金属,顶层栅极介质层氧化铝的上端面设置有栅极金属,硅纳米膜内对应源极金属嵌入有源掺杂区,硅纳米膜内对应漏极金属嵌入有漏掺杂区。制备方法在ITO导电薄膜上采用磁控溅射的方法涂上一层SiO2介质层作为底部栅氧层,在转移之后的薄膜硅掺杂区上涂一层Al2O3作为顶部栅氧层。通过掩膜版层层光刻在SOI上转移下来的硅纳米膜上制备栅极与金属电极,本发明实现一个较高频率下工作以及栅极较高控制能力的双层栅极晶体管的制备。

Description

氧化铝/二氧化硅双层栅极柔性薄膜晶体管及制备方法
技术领域
本发明涉及一种柔性薄膜晶体管。特别是涉及一种氧化铝/二氧化硅双层栅极柔性薄膜晶体管及制备方法。
背景技术
柔性电子是将有机、无机材料电子器件制作在柔性、可延性塑料或薄金属基板上的新兴电子科技,在信息、能源、医疗、国防等领域都具有广泛应用。如印刷RFID、电子用表面粘贴、有机发光二极管OLED、柔性电子显示器等。与传统IC技术一样,柔性电子技术发展的主要驱动力是制造工艺和装备。在更大幅面的基板上以更低的成本制造出特征尺寸更小的柔性电子器件成为了制造的关键。本发明采用一种基于硅纳米膜制备的新型工艺,采用磁控溅射镀导电膜以及双介质层栅极,光刻后离子刻蚀以及HF湿法刻蚀的技术,将SOI上的硅纳米膜剥离以及转移到柔性可弯曲PET衬底上,随后通过层层光刻以及刻蚀的方式形成一个双层栅极控制双沟道结构晶体管,将来有望在可穿戴电子,大规模柔性集成电路等方面取得广泛应用。
发明内容
本发明所要解决的技术问题是,提供一种氧化铝/二氧化硅双层栅极柔性薄膜晶体管及制备方法。
本发明所采用的技术方案是:一种氧化铝/二氧化硅双层栅极柔性薄膜晶体管,包括柔性PET衬底和设置在所述柔性PET衬底上端面的ITO导电薄膜,所述ITO导电薄膜上端面设置有二氧化硅底层栅介质层,所述二氧化硅底层栅介质层上端面设置有硅纳米膜,所述硅纳米膜上端面分别设置有:位于中部的顶层栅极介质层氧化铝,位于顶层栅极介质层氧化铝的一侧的源极金属,以及位于顶层栅极介质层氧化铝另一侧的漏极金属,所述顶层栅极介质层氧化铝的上端面设置有栅极金属,所述硅纳米膜内对应所述的源极金属嵌入有源掺杂区,所述硅纳米膜内对应所述的漏极金属嵌入有漏掺杂区。
所述源掺杂区的上端面与所述源极金属连接,所述漏掺杂区的上端面与所述漏极金属连接,所述源掺杂区和漏掺杂区的下端面与所述二氧化硅底层栅介质层连接。
一种氧化铝/二氧化硅双层栅极柔性薄膜晶体管的制备方法,包括如下步骤:
1)选用PET作为衬底,在超声波清洗器中采用丙酮进行清洗5分钟,随后用异丙醇在超声波清洗器中将丙酮清洗干净,得到清洁的衬底;
2)采用磁控溅射在PET衬底上依次镀上厚度为100nm的ITO透明导电膜构成ITO透明导电层以及厚度为150nm的SiO2底部介质栅膜构成氧化物介质层;
3)选用SOI材料,在超声波清洗器中采用丙酮进行清洗,随后采用异丙醇洗净丙酮残留物,吹干SOI;
4)产生源漏掺杂区;
5)产生用于通过氢氟酸刻蚀SOI中SiO2的孔层;
6)在3:1的氢氟酸溶液中,放入步骤5)得到的SOI,两小时后SOI上的SiO2层被腐蚀干净,随后SOI中的硅纳米膜层脱落,将硅纳米膜层打捞之后粘附于镀好膜的PET衬底之上,烘干;
7)形成栅极;
8)对PET去光刻胶,然后对PET上的器件涂上光刻胶,并使用匀胶机将光刻胶甩均匀,之后,根据栅极的对准标记进行对准光刻,形成顶部栅极的图案;
9)在形成的顶部栅极的图案上通过磁控溅射,在顶部栅极镀厚度为100nm的Al2O3顶部栅介质层,随后进行金属蒸发,形成厚度为400nm的金电极的栅金属层;
10)对形成栅金属层进行对准光刻,形成顶部源漏金属层,再使用泰克诺机台进行金属蒸发,形成厚度为300nm的源漏金属层,去胶之后,得到氧化铝/二氧化硅双层栅极柔性薄膜晶体管。
步骤4)包括:在SOI表面涂上1813正型光刻胶,并使用匀胶机,以4K转速转30S将光刻胶甩均匀,随后使用光刻机以及制作好的掩膜版进行光刻形成特性的掺杂区图案,随后采用离子注入的方式在40Kev能量和4*1015cm2的剂量下进行N型注入,在750°下,快速热退火10s之后,在丙酮溶液中除去光刻胶。
所述的掺杂区图案是N型掺杂区的图案。
步骤5)包括:按照掩膜版上做好的对准标记,将源漏掺杂区与间距5um排列的正方形孔层进行对准光刻,显影后在SOI上形成间距10um排列的正方形通孔,随后采用离子刻蚀的方式将正方形通孔上的硅去除,随后去除光刻胶。
步骤7)包括:在粘附到PET上的硅纳米膜上涂胶,用匀胶机甩均匀之后,将形成在硅纳米膜上的正方形通孔上的对齐标记与掩膜版上相应的对齐标记对齐后,对PET进行光刻,形成晶体管的栅极,随后采用离子刻蚀的方式,分别对硅纳米膜以及氧化物介质层刻蚀,随后采用金属蒸发的方式在栅极沉积金属层,与ITO透明导电层形成欧姆接触。
本发明的氧化铝/二氧化硅双层栅极柔性薄膜晶体管及制备方法,采用磁控溅射的低温工艺,在较为简便的工艺中设计并制备双层栅结构有较高的栅极控制能力的柔性薄膜晶体管。本发明采用双沟道结构极大丰富了晶体管作为电路元器件的用处。此外,采用底部ITO透明导电薄膜驱动,降低了生产成本,使得柔性器件在大规模集成电路中的应用提供了可能。本发明是集成在塑料衬底上的晶体管器件,当塑料衬底弯曲时,依旧可以满足器件的正常工作,可以在智能穿戴,人工皮肤,生物医疗等方面取得更为广泛的应用。
附图说明
图1是本发明一种氧化铝/二氧化硅双层栅极柔性薄膜晶体管的侧面结构示意图;
图2是本发明一种氧化铝/二氧化硅双层栅极柔性薄膜晶体管的俯视结构示意图;
图3是已完成制备的器件的转移曲线图;
图4是完成制备的器件的输出曲线图。
图中
1:柔性PET衬底 2:ITO导电薄膜
3:硅纳米膜 4:源极金属
5:源掺杂区 6:栅极金属
7:顶层栅极介质层氧化铝 8:漏掺杂区
9:漏极金属 10:二氧化硅底层栅介质层
11:1.5V栅极电压的工作曲线 12:2V栅极电压的工作曲线
13:2.5V栅极电压的工作曲线 14:3V栅极电压的工作曲线
具体实施方式
下面结合实施例和附图对本发明的氧化铝/二氧化硅双层栅极柔性薄膜晶体管及制备方法做出详细说明。
如图1、图2所示,本发明的一种氧化铝/二氧化硅双层栅极柔性薄膜晶体管,包括柔性PET衬底1和设置在所述柔性PET衬底1上端面的ITO导电薄膜2,所述ITO导电薄膜2上端面设置有二氧化硅底层栅介质层10,所述二氧化硅底层栅介质层10上端面设置有硅纳米膜3,所述硅纳米膜3上端面分别设置有:位于中部的顶层栅极介质层氧化铝7,位于顶层栅极介质层氧化铝7的一侧的源极金属4,以及位于顶层栅极介质层氧化铝7另一侧的漏极金属9,所述顶层栅极介质层氧化铝7的上端面设置有栅极金属6,所述硅纳米膜3内对应所述的源极金属4嵌入有源掺杂区5,所述硅纳米膜3内对应所述的漏极金属9嵌入有漏掺杂区8。
所述源掺杂区5的上端面与所述源极金属4连接,所述漏掺杂区8的上端面与所述漏极金属9连接,所述源掺杂区5和漏掺杂区8的下端面与所述二氧化硅底层栅介质层10连接。
本发明的一种氧化铝/二氧化硅双层栅极柔性薄膜晶体管,在栅极金属6中施加一定的偏压之后,通过底部的ITO导电薄膜2,产生一定的电压,当电压足够大时,硅纳米膜3将在与二氧化硅底层栅介质层10接触的表面处产生电子反型层,原本晶体中空穴居多的硅纳米膜表面,将产生电子数大于空穴数的表面反型区,此区域称之为器件的沟道区,随后,在N型掺杂的源掺杂区5和漏掺杂区8施加偏压,会产生源漏之间的电流,器件导通此特性可由晶体管的转移曲线反映(如图3所示)。当栅极金属6上电压较小或者无偏压时,硅纳米膜3由于没有反型层的产生,即使在源掺杂区5和漏掺杂区8之间添加电压,源漏之间也不会产生电流,器件关断。本发明采用一个沟道,二个掺杂区的设计方式,使得器件有较高的集成度,以及更为广泛范围的使用。此外,本发明是集成在柔性PET衬底上的晶体管器件,当柔性PET衬底弯曲时,依旧可以满足器件的正常工作,可以在智能穿戴,人工皮肤,生物医疗等方面取得更为广泛的应用。
图3是已完成制备的器件的转移曲线图,如图3所示,随着栅极电压增大,器件的漏极电流表现出一定的开断特性,当栅极电压较大时,器件导通,反映了薄膜晶体管优良的开关特性。
图4是完成制备的器件的输出曲线图,发图4所示,当栅极电压固定时,漏极电流随着漏极电压表现出先增大后稳定的状态,并且随着栅极电压增大,曲线会按比例上升,反映了薄膜晶体管优良的工作特性。
本发明的氧化铝/二氧化硅双层栅极柔性薄膜晶体管的制备方法,包括如下步骤:
1)选用PET(聚对苯二甲酸乙二酯)作为衬底,在超声波清洗器中采用丙酮进行清洗5分钟,随后用异丙醇在超声波清洗器中将丙酮清洗干净,得到清洁的衬底;
2)采用磁控溅射在PET衬底上依次镀上厚度为100nm的ITO透明导电膜构成ITO透明导电层以及厚度为150nm的SiO2底部介质栅膜构成氧化物介质层;
3)选用SOI(绝缘体上硅)材料,在超声波清洗器中采用丙酮进行清洗,随后采用异丙醇洗净丙酮残留物,吹干SOI;
4)产生源漏掺杂区;包括:在SOI表面涂上1813正型光刻胶,并使用匀胶机,以4K转速转30S将光刻胶甩均匀,随后使用光刻机以及制作好的掩膜版进行光刻形成特性的掺杂区图案,所述的掺杂区图案是N型掺杂区的图案。随后采用离子注入的方式在40Kev能量和4*1015cm2的剂量下进行N型注入,在750°下,快速热退火10s之后,在丙酮溶液中除去光刻胶。
5)产生用于通过氢氟酸刻蚀SOI中SiO2的孔层;包括:按照掩膜版上做好的对准标记,将源漏掺杂区与间距5um排列的正方形孔层进行对准光刻,显影后在SOI上形成间距10um排列的正方形通孔,随后采用离子刻蚀的方式将正方形通孔上的硅去除,随后去除光刻胶。
6)在3:1的氢氟酸溶液中,放入步骤5)得到的SOI,两小时后SOI上的SiO2层被腐蚀干净,随后SOI中的硅纳米膜层脱落,将硅纳米膜层打捞之后粘附于镀好膜的PET衬底之上,烘干;
7)形成栅极;包括:
在粘附到PET上的硅纳米膜上涂胶,用匀胶机甩均匀之后,将形成在硅纳米膜上的正方形通孔上的对齐标记与掩膜版上相应的对齐标记对齐后,对PET进行光刻,形成晶体管的栅极,随后采用离子刻蚀的方式,分别对硅纳米膜以及氧化物介质层刻蚀,随后采用金属蒸发的方式在栅极沉积金属层,与ITO透明导电层形成欧姆接触。
8)对PET去光刻胶,然后对PET上的器件涂上光刻胶,并使用匀胶机将光刻胶甩均匀,之后,根据栅极的对准标记进行对准光刻,形成顶部栅极的图案;
9)在形成的顶部栅极的图案上通过磁控溅射,在顶部栅极镀厚度为100nm的Al2O3顶部栅介质层,随后进行金属蒸发,形成厚度为400nm的金电极的栅金属层;
10)对形成栅金属层进行对准光刻,形成顶部源漏金属层,再使用泰克诺机台进行金属蒸发,形成厚度为300nm的源漏金属层,去胶之后,得到氧化铝/二氧化硅双层栅极柔性薄膜晶体管。

Claims (7)

1.一种氧化铝/二氧化硅双层栅极柔性薄膜晶体管,包括柔性PET衬底(1)和设置在所述柔性PET衬底(1)上端面的ITO导电薄膜(2),其特征在于,所述ITO导电薄膜(2)上端面设置有二氧化硅底层栅介质层(10),所述二氧化硅底层栅介质层(10)上端面设置有硅纳米膜(3),所述硅纳米膜(3)上端面分别设置有:位于中部的顶层栅极介质层氧化铝(7),位于顶层栅极介质层氧化铝(7)的一侧的源极金属(4),以及位于顶层栅极介质层氧化铝(7)另一侧的漏极金属(9),所述顶层栅极介质层氧化铝(7)的上端面设置有栅极金属(6),所述硅纳米膜(3)内对应所述的源极金属(4)嵌入有源掺杂区(5),所述硅纳米膜(3)内对应所述的漏极金属(9)嵌入有漏掺杂区(8)。
2.根据权利要求1所述的氧化铝/二氧化硅双层栅极柔性薄膜晶体管,其特征在于,所述源掺杂区(5)的上端面与所述源极金属(4)连接,所述漏掺杂区(8)的上端面与所述漏极金属(9)连接,所述源掺杂区(5)和漏掺杂区(8)的下端面与所述二氧化硅底层栅介质层(10)连接。
3.一种权利要求1所述的氧化铝/二氧化硅双层栅极柔性薄膜晶体管的制备方法,其特征在于,包括如下步骤:
1)选用PET作为衬底,在超声波清洗器中采用丙酮进行清洗5分钟,随后用异丙醇在超声波清洗器中将丙酮清洗干净,得到清洁的衬底;
2)采用磁控溅射在PET衬底上依次镀上厚度为100nm的ITO透明导电膜构成ITO透明导电层以及厚度为150nm的SiO2底部介质栅膜构成氧化物介质层;
3)选用SOI材料,在超声波清洗器中采用丙酮进行清洗,随后采用异丙醇洗净丙酮残留物,吹干SOI;
4)产生源漏掺杂区;
5)产生用于通过氢氟酸刻蚀SOI中SiO2的孔层;
6)在3:1的氢氟酸溶液中,放入步骤5)得到的SOI,两小时后SOI上的SiO2层被腐蚀干净,随后SOI中的硅纳米膜层脱落,将硅纳米膜层打捞之后粘附于镀好膜的PET衬底之上,烘干;
7)形成栅极;
8)对PET去光刻胶,然后对PET上的器件涂上光刻胶,并使用匀胶机将光刻胶甩均匀,之后,根据栅极的对准标记进行对准光刻,形成顶部栅极的图案;
9)在形成的顶部栅极的图案上通过磁控溅射,在顶部栅极镀厚度为100nm的Al2O3顶部栅介质层,随后进行金属蒸发,形成厚度为400nm的金电极的栅金属层;
10)对形成栅金属层进行对准光刻,形成顶部源漏金属层,再使用泰克诺机台进行金属蒸发,形成厚度为300nm的源漏金属层,去胶之后,得到氧化铝/二氧化硅双层栅极柔性薄膜晶体管。
4.根据权利要求3所述的氧化铝/二氧化硅双层栅极柔性薄膜晶体管的制备方法,其特征在于,步骤4)包括:在SOI表面涂上1813正型光刻胶,并使用匀胶机,以4K转速转30S将光刻胶甩均匀,随后使用光刻机以及制作好的掩膜版进行光刻形成特性的掺杂区图案,随后采用离子注入的方式在40Kev能量和4*1015cm2的剂量下进行N型注入,在750°下,快速热退火10s之后,在丙酮溶液中除去光刻胶。
5.根据权利要求4所述的氧化铝/二氧化硅双层栅极柔性薄膜晶体管的制备方法,其特征在于,所述的掺杂区图案是N型掺杂区的图案。
6.根据权利要求3所述的氧化铝/二氧化硅双层栅极柔性薄膜晶体管的制备方法,其特征在于,步骤5)包括:按照掩膜版上做好的对准标记,将源漏掺杂区与间距5um排列的正方形孔层进行对准光刻,显影后在SOI上形成间距10um排列的正方形通孔,随后采用离子刻蚀的方式将正方形通孔上的硅去除,随后去除光刻胶。
7.根据权利要求3所述的氧化铝/二氧化硅双层栅极柔性薄膜晶体管的制备方法,其特征在于,步骤7)包括:在粘附到PET上的硅纳米膜上涂胶,用匀胶机甩均匀之后,将形成在硅纳米膜上的正方形通孔上的对齐标记与掩膜版上相应的对齐标记对齐后,对PET进行光刻,形成晶体管的栅极,随后采用离子刻蚀的方式,分别对硅纳米膜以及氧化物介质层刻蚀,随后采用金属蒸发的方式在栅极沉积金属层,与ITO透明导电层形成欧姆接触。
CN201710837803.6A 2017-09-16 2017-09-16 氧化铝/二氧化硅双层栅极柔性薄膜晶体管及制备方法 Pending CN107611173A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710837803.6A CN107611173A (zh) 2017-09-16 2017-09-16 氧化铝/二氧化硅双层栅极柔性薄膜晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710837803.6A CN107611173A (zh) 2017-09-16 2017-09-16 氧化铝/二氧化硅双层栅极柔性薄膜晶体管及制备方法

Publications (1)

Publication Number Publication Date
CN107611173A true CN107611173A (zh) 2018-01-19

Family

ID=61060175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710837803.6A Pending CN107611173A (zh) 2017-09-16 2017-09-16 氧化铝/二氧化硅双层栅极柔性薄膜晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN107611173A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108346691A (zh) * 2018-02-05 2018-07-31 天津大学 锗纳米膜柔性透明型顶底双栅薄膜晶体管及其制备方法
CN108565290A (zh) * 2018-05-04 2018-09-21 天津大学 硅纳米膜柔性平面栅双沟道薄膜晶体管及制造方法
CN108630550A (zh) * 2018-05-04 2018-10-09 天津大学 锗纳米膜柔性透明多沟道薄膜晶体管及其制造方法
CN108831929A (zh) * 2018-05-04 2018-11-16 天津大学 硅纳米膜柔性平面栅单沟道薄膜晶体管及制造方法
CN108899371A (zh) * 2018-06-28 2018-11-27 天津大学 锗纳米膜柔性金属型多沟道薄膜晶体管及其制造方法
CN109166913A (zh) * 2018-08-31 2019-01-08 天津大学 锗纳米膜柔性金属型顶底双栅薄膜晶体管及其制作方法
CN110444601A (zh) * 2019-07-29 2019-11-12 天津大学 非晶铟镓氧化锌薄膜晶体管及其制造方法
US10483287B1 (en) 2018-09-21 2019-11-19 Qualcomm Incorporated Double gate, flexible thin-film transistor (TFT) complementary metal-oxide semiconductor (MOS) (CMOS) circuits and related fabrication methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160276493A1 (en) * 2015-03-18 2016-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
US20160329432A1 (en) * 2015-05-04 2016-11-10 Samsung Display Co., Ltd. Thin film transistor and display device including the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160276493A1 (en) * 2015-03-18 2016-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
US20160329432A1 (en) * 2015-05-04 2016-11-10 Samsung Display Co., Ltd. Thin film transistor and display device including the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ZHENQIANG MA等: ""Fast Flexible Electronics Based on Printable Thin Mono-Crystalline silion"" *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108346691A (zh) * 2018-02-05 2018-07-31 天津大学 锗纳米膜柔性透明型顶底双栅薄膜晶体管及其制备方法
CN108565290A (zh) * 2018-05-04 2018-09-21 天津大学 硅纳米膜柔性平面栅双沟道薄膜晶体管及制造方法
CN108630550A (zh) * 2018-05-04 2018-10-09 天津大学 锗纳米膜柔性透明多沟道薄膜晶体管及其制造方法
CN108831929A (zh) * 2018-05-04 2018-11-16 天津大学 硅纳米膜柔性平面栅单沟道薄膜晶体管及制造方法
CN108899371A (zh) * 2018-06-28 2018-11-27 天津大学 锗纳米膜柔性金属型多沟道薄膜晶体管及其制造方法
CN109166913A (zh) * 2018-08-31 2019-01-08 天津大学 锗纳米膜柔性金属型顶底双栅薄膜晶体管及其制作方法
US10483287B1 (en) 2018-09-21 2019-11-19 Qualcomm Incorporated Double gate, flexible thin-film transistor (TFT) complementary metal-oxide semiconductor (MOS) (CMOS) circuits and related fabrication methods
CN110444601A (zh) * 2019-07-29 2019-11-12 天津大学 非晶铟镓氧化锌薄膜晶体管及其制造方法

Similar Documents

Publication Publication Date Title
CN107611173A (zh) 氧化铝/二氧化硅双层栅极柔性薄膜晶体管及制备方法
CN107611172A (zh) 一种异质介质层柔性底栅晶体管及制备方法
CN107611171A (zh) 一种基于硅纳米膜的柔性底栅多沟道晶体管及其制备方法
CN109698241A (zh) 高介电常数栅介质层的柔性薄膜晶体管及其制造方法
CN107907251B (zh) 压力传感器及其制备方法
CN109326678B (zh) 柔性二硫化钼光电晶体管及其制备方法
CN103715228A (zh) 阵列基板及其制造方法、显示装置
CN109801975A (zh) 基于非晶铟镓锌薄膜的柔性薄膜晶体管及其制造方法
CN107845741B (zh) 柔性基板剥离方法及柔性基板
CN113959603A (zh) 一种柔性电容式压力传感器及其制造方法
CN107425078A (zh) 一种基于硅纳米膜的柔性金属型双底栅晶体管及制造方法
CN105702700B (zh) 一种基于激光刻蚀技术的薄膜晶体管阵列及其制作方法
CN107093558A (zh) 无机薄膜晶体管的制作方法、柔性显示装置
CN109166913A (zh) 锗纳米膜柔性金属型顶底双栅薄膜晶体管及其制作方法
JP2005507015A5 (zh)
CN108346691A (zh) 锗纳米膜柔性透明型顶底双栅薄膜晶体管及其制备方法
CN107634054A (zh) 柔性衬底上硅纳米膜转数字逻辑反相器及其制作方法
CN107658344A (zh) 一种基于锗纳米膜的柔性透明型双底栅晶体管及制造方法
CN111029402A (zh) 锆钛氧化物栅介质层柔性底栅薄膜晶体管及其制作方法
CN111029341B (zh) 钛酸铜钙栅介质层柔性底栅闪存存储器件及其制作方法
CN208368516U (zh) 硅纳米膜柔性平面栅单沟道薄膜晶体管
CN208111448U (zh) 锗纳米膜柔性透明型顶底双栅薄膜晶体管
CN208570615U (zh) 锗纳米膜柔性金属型多沟道薄膜晶体管
CN110444601A (zh) 非晶铟镓氧化锌薄膜晶体管及其制造方法
CN110676161A (zh) 双层材料异质栅介质层柔性硅薄膜晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180119

RJ01 Rejection of invention patent application after publication