CN108831929A - 硅纳米膜柔性平面栅单沟道薄膜晶体管及制造方法 - Google Patents

硅纳米膜柔性平面栅单沟道薄膜晶体管及制造方法 Download PDF

Info

Publication number
CN108831929A
CN108831929A CN201810421093.3A CN201810421093A CN108831929A CN 108831929 A CN108831929 A CN 108831929A CN 201810421093 A CN201810421093 A CN 201810421093A CN 108831929 A CN108831929 A CN 108831929A
Authority
CN
China
Prior art keywords
layer
silicon
film
metal
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810421093.3A
Other languages
English (en)
Inventor
秦国轩
裴智慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201810421093.3A priority Critical patent/CN108831929A/zh
Publication of CN108831929A publication Critical patent/CN108831929A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明属于柔性器件领域,为提出柔性电子器件,减少传统硅基衬底MOSFTT晶体管的寄生效应,并可以在不同的弯曲程度之下工作。本发明硅纳米膜柔性平面栅单沟道薄膜晶体管及制造方法,硅纳米膜柔性平面栅单沟道薄膜晶体管,聚对苯二甲酸乙二醇酯PET柔性衬底上方依次为氧化铟锡ITO中间导电层、铌铋镁BMN栅介电层、硅薄膜,硅薄膜内间隔设置有掺杂区,掺杂区上方分别设有金属漏电极、金属源电极,在穿透硅薄膜和BMN栅介电层的通孔内沉积金属直至在通孔上方形成有金属栅电极,所述金属栅电极通过所述通孔内的沉积金属直接接触ITO中间导电层,并进一步连接金属漏电极。本发明主要应用于柔性电子器件设计制造场合。

Description

硅纳米膜柔性平面栅单沟道薄膜晶体管及制造方法
技术领域
本发明属于柔性器件领域,具体涉及到一种基于硅纳米膜的柔性平面栅单沟道薄膜晶体管的的结构设计以及制备方法。
背景技术
柔性电子是将有机、无机材料电子器件制作在柔性、可延性塑料或薄金属基板上的新兴电子科技,在信息、能源、医疗、国防等领域都具有广泛应用。如印刷RFID(射频识别标签)、电子用表面粘贴、有机发光二极管OLED、柔性电子显示器等。与传统IC(集成电路)技术一样,柔性电子技术发展的主要驱动力是制造工艺和装备。在更大幅面的基板上以更低的成本制造出特征尺寸更小的柔性电子器件成为了制造的关键。本发明采用一种基于硅纳米膜制备的新型工艺,采用磁控溅射镀导电膜以及双介质层栅极,光刻后离子刻蚀以及氢氟酸HF湿法刻蚀的技术,将绝缘体上硅SOI上的硅纳米膜剥离以及转移到柔性可弯曲聚对苯二甲酸乙二醇酯PET衬底上,随后通过层层光刻以及刻蚀的方式形成一个平面栅单沟道结构晶体管,将来有望在可穿戴电子,大规模柔性集成电路等方面取得广泛应用。
发明内容
为克服现有技术的不足,本发明旨在提出。为此,本发明采用的技术方案是,硅纳米膜柔性平面栅单沟道薄膜晶体管,聚对苯二甲酸乙二醇酯PET柔性衬底上方依次为氧化铟锡ITO中间导电层、铌铋镁BMN栅介电层、硅薄膜,硅薄膜内间隔设置有掺杂区,掺杂区上方分别设有金属漏电极、金属源电极,在穿透硅薄膜和BMN栅介电层的通孔内沉积金属直至在通孔上方形成有金属栅电极,所述金属栅电极通过所述通孔内的沉积金属直接接触ITO中间导电层,并进一步连接金属漏电极。
硅纳米膜柔性平面栅单沟道薄膜晶体管制备方法,采用磁控溅射工艺在聚对苯二甲酸乙二醇酯PET衬底上镀上氧化铟锡ITO中间导电层以及铌铋镁BMN栅介电层,采用光刻形成图案以及离子注入的方式在绝缘体上硅SOI上形成掺杂区,采用光刻以及离子刻蚀的方式在硅SOI上形成方孔层,采用湿法氢氟酸HF刻蚀的方式去掉SOI上的埋氧层形成硅纳米膜层,然后将硅纳米薄膜转移到PET衬底上,随后最后通过光刻以及磁控溅射的方式利用方孔层分别形成源、漏、栅极金属电极层,完成晶体管的制备。
实例中的具体步骤如下:
a.选用PET柔性材料作为衬底,首先将PET放进盛有丙酮溶液的烧杯中,然后在超声波清洗器中清洗5分钟,随后使用异丙醇溶液将用丙酮清洗过的PET在超声波清洗器中将丙酮清洗干净,得到清洁的衬底;
b.采用磁控溅射在PET衬底上镀200nm厚ITO膜以及100nm厚BMN底部介质栅层膜;
c.选用SOI材料,在超声波清洗器中采用丙酮进行清洗,随后采用异丙醇洗净丙酮残留物,吹干SOI;
d.在SOI表面涂上1813正型光刻胶,并使用匀胶机,设置转速为4000rpm,转动时间为30s,将光刻胶甩均匀,随后使用光刻机以及制作好的掩膜版进行光刻形成特定的掺杂区图案,随后采用离子注入的方式进行N型注入,参数为注入能量40Kev,剂量4*1015cm-2,产生源漏掺杂区,在750℃的温度条件下,快速热退火10s之后,在丙酮溶液中除去光刻胶;
e.按照掩膜版上做好的标记,将源漏掺杂区与掩膜板上间距5um排列的正方形孔层进行对准光刻,显影后在SOI上形成间距5um排列的正方形小孔层,随后采用离子刻蚀的方式将正方形小孔上的硅去除;
f.在3:1的HF溶液中,放入之前做好的SOI,两小时后SOI上的埋氧层将被腐蚀干净,随后硅纳米膜层将脱落,将硅纳米膜层粘附于镀好膜的柔性PET衬底之上,烘干;
g.在转移到PET上的硅纳米膜上涂胶,用匀胶机甩均匀之后根据在正方形孔层上的标记进行对齐光刻,形成晶体管的栅极区域,随后采用离子刻蚀的方式,分别将硅纳米膜以及镀上的BMN栅介电层薄膜刻蚀掉,将导电的ITO层裸露出来;
h.接着在器件上的栅极区域沉积30nm/270nm的金属Ti/Au,作为栅电极;
i.去光刻胶然后对形成柔性器件进行涂胶后对准光刻,形成源漏电极的光刻图案,采用磁控溅射的方式形成30nm/70nm Ti/Au的源漏电极层,去胶之后,器件的制备完成。
本发明的特点及有益效果是:
本发明提出的柔性衬底可以减少传统硅基衬底MOSFTT晶体管的寄生效应,并可以在不同的弯曲程度之下工作,为高性能柔性电路的大规模集成以及可穿戴电子设备的广泛应用提供了可能。
附图说明:
附图1为柔性平面栅单沟道薄膜晶体管的主视图;
附图2为晶体管的俯视图;
附图3为发明的工作原理图。
具体实施方式
本发明的目的在于设计并制备一种基于柔性PET衬底的平面栅结构的硅纳米膜晶体管,采用磁控溅射的低温工艺,在较为简便的工艺中设计并制备平面栅结构的,有较高的开关比和较小的亚阈值摆幅的柔性薄膜晶体管,采用平面栅结构极大丰富了晶体管作为电路元器件的用处。
本发明的技术方案在于采用磁控溅射工艺在PET衬底上镀上ITO以及BMN栅介质膜,随后采用光刻形成图案以及离子注入的方式形成掺杂区,采用光刻以及离子刻蚀的方式形成方孔层,采用湿法HF刻蚀的方式形成硅纳米膜层,将硅纳米膜层转移在PET衬底上,最后通过光刻以及磁控溅射的方式分别形成源漏栅金属电极层,完成晶体管的制备。
该柔性平面栅单沟道薄膜晶体管的主要工作原理在于通过在栅电极上添加偏压,在栅极下方的中间导电层ITO内部会有电子聚集,这就导致在ITO左边区域有正电荷聚集,这些正电荷所产生的电压可以使靠近BMN栅介电层的硅薄膜中未掺杂区域产生电子,形成电子反型层,作为器件的导电沟道,器件导通,随后在源漏电极之间加上偏压,器件将会开始工作,通过栅压控制器件是否导通,通过源漏之间的电压控制沟道电流的大小,这就是器件的工作原理。此外,柔性衬底可以减少传统硅基衬底MOSFTT晶体管的寄生效应,并可以在不同的弯曲程度之下工作,为高性能柔性电路的大规模集成以及可穿戴电子设备的广泛应用提供了可能。
附图说明
附图1为柔性平面栅单沟道薄膜晶体管的主视图,附图2为晶体管的俯视图以及附图3为发明的工作原理图。
对附图1说明:1为BMN栅介电层,2为ITO中间导电层,3为PET柔性衬底,4和6为硅纳米膜上的N型掺杂区,5为硅薄膜上的未掺杂区,7为金属漏电极,8为金属源电极,9为金属栅电极。
对附图2中的部分标注进行说明:10为通孔(穿过硅薄膜和BMN栅介电层),11为互连线,其余标注同附图1。
附图3为发明的工作原理图,当在栅极上施加的电压较小或者无偏压时,硅纳米薄膜层由于没有反型层的产生,即使在源漏之间添加电压,源漏之间也不会产生电流,器件关断。当电压足够大时,会促使栅电极正下方的ITO中间导电薄膜中产生电子,由于ITO内部总电荷量为零,所以在ITO的左边区域会产生等量的正电荷,这些正电荷聚集在一起,产生正的偏压,这一偏压通过BMN栅介电层作用于硅薄膜上,从而在靠近栅介电层的硅薄膜中诱导出电子形成电子反型层,作为导电沟道,此区域称之为器件的沟道区,随后,在N型掺杂的源漏极施加偏压,会产生源漏之间的电流,器件开始工作。本发明中的器件有较高的集成度,有更为广泛范围的应用。此外,本发明是集成在塑料衬底上的晶体管器件,当塑料衬底弯曲时,依旧可以满足器件的正常工作,可以在智能穿戴,人工皮肤,生物医疗、光电器件等方面取得更为广泛的应用。
具体的制作工艺如下
j.选用PET柔性材料作为衬底,首先将PET放进盛有丙酮溶液的烧杯中,然后在超声波清洗器中清洗5分钟,随后使用异丙醇溶液将用丙酮清洗过的PET在超声波清洗器中将丙酮清洗干净,得到较为清洁的衬底。
k.采用磁控溅射在PET衬底上镀200nm厚ITO膜以及100nm厚BMN底部介质栅层膜。
l.选用SOI材料,在超声波清洗器中采用丙酮进行清洗,随后采用异丙醇洗净丙酮残留物,吹干SOI。
m.在SOI表面涂上1813正型光刻胶,并使用匀胶机,设置转速为4000rpm,转动时间为30s,将光刻胶甩均匀,随后使用光刻机以及制作好的掩膜版进行光刻形成特定的掺杂区图案,随后采用离子注入的方式进行N型注入,参数为注入能量40Kev,剂量4*1015cm-2,产生源漏掺杂区,在750℃的温度条件下,快速热退火10s之后,在丙酮溶液中除去光刻胶。
n.按照掩膜版上做好的标记,将源漏掺杂区与掩膜板上间距5um排列的正方形孔层进行对准光刻,显影后在SOI上形成间距5um排列的正方形小孔层,随后采用离子刻蚀的方式将正方形小孔上的硅去除。
o.在3:1的HF溶液中,放入之前做好的SOI,两小时后SOI上的埋氧层将被腐蚀干净,随后硅纳米膜层将脱落,将硅纳米膜层粘附于镀好膜的柔性PET衬底之上,烘干。
p.在转移到PET上的硅纳米膜上涂胶,用匀胶机甩均匀之后根据在正方形孔层上的标记进行对齐光刻,形成晶体管的栅极,随后采用离子刻蚀的方式,分别将硅纳米膜以及镀上的BMN栅介电层薄膜刻蚀掉,与导电的ITO层形成欧姆接触。
q.接着在器件上的栅极区域沉积30nm/270nm的金属Ti/Au,作为栅电极。
r.去光刻胶然后对形成柔性器件进行涂胶后对准光刻,形成源漏电极的光刻图案,采用磁控溅射的方式形成30nm/70nm Ti/Au的源漏电极层,去胶之后,器件的制备完成。

Claims (3)

1.一种硅纳米膜柔性平面栅单沟道薄膜晶体管,其特征是,聚对苯二甲酸乙二醇酯PET柔性衬底上方依次为氧化铟锡ITO中间导电层、铌铋镁BMN栅介电层、硅薄膜,硅薄膜内间隔设置有掺杂区,掺杂区上方分别设有金属漏电极、金属源电极,在穿透硅薄膜和BMN栅介电层的通孔内沉积金属直至在通孔上方形成有金属栅电极,所述金属栅电极通过所述通孔内的沉积金属直接接触ITO中间导电层,并进一步连接金属漏电极。
2.一种硅纳米膜柔性平面栅单沟道薄膜晶体管制备方法,其特征是,采用磁控溅射工艺在聚对苯二甲酸乙二醇酯PET衬底上镀上氧化铟锡ITO中间导电层以及铌铋镁BMN栅介电层,采用光刻形成图案以及离子注入的方式在绝缘体上硅SOI上形成掺杂区,采用光刻以及离子刻蚀的方式在硅SOI上形成方孔层,采用湿法氢氟酸HF刻蚀的方式去掉SOI上的埋氧层形成硅纳米膜层,然后将硅纳米薄膜转移到PET衬底上,随后最后通过光刻以及磁控溅射的方式利用方孔层分别形成源、漏、栅极金属电极层,完成晶体管的制备。
3.如权利要求2所述的硅纳米膜柔性平面栅单沟道薄膜晶体管制备方法,其特征是,实例中的具体步骤如下:
a.选用PET柔性材料作为衬底,首先将PET放进盛有丙酮溶液的烧杯中,然后在超声波清洗器中清洗5分钟,随后使用异丙醇溶液将用丙酮清洗过的PET在超声波清洗器中将丙酮清洗干净,得到清洁的衬底;
b.采用磁控溅射在PET衬底上镀200nm厚ITO膜以及100nm厚BMN底部介质栅层膜;
c.选用SOI材料,在超声波清洗器中采用丙酮进行清洗,随后采用异丙醇洗净丙酮残留物,吹干SOI;
d.在SOI表面涂上1813正型光刻胶,并使用匀胶机,设置转速为4000rpm,转动时间为30s,将光刻胶甩均匀,随后使用光刻机以及制作好的掩膜版进行光刻形成特定的掺杂区图案,随后采用离子注入的方式进行N型注入,参数为注入能量40Kev,剂量4*1015cm-2,产生源漏掺杂区,在750℃的温度条件下,快速热退火10s之后,在丙酮溶液中除去光刻胶;
e.按照掩膜版上做好的标记,将源漏掺杂区与掩膜板上间距5um排列的正方形孔层进行对准光刻,显影后在SOI上形成间距5um排列的正方形小孔层,随后采用离子刻蚀的方式将正方形小孔上的硅去除;
f.在3:1的HF溶液中,放入之前做好的SOI,两小时后SOI上的埋氧层将被腐蚀干净,随后硅纳米膜层将脱落,将硅纳米膜层粘附于镀好膜的柔性PET衬底之上,烘干;
g.在转移到PET上的硅纳米膜上涂胶,用匀胶机甩均匀之后根据在正方形孔层上的标记进行对齐光刻,形成晶体管的栅极区域,随后采用离子刻蚀的方式,分别将硅纳米膜以及镀上的BMN栅介电层薄膜刻蚀掉,将导电的ITO层裸露出来;
h.接着在器件上的栅极区域沉积30nm/270nm的金属Ti/Au,作为栅电极;
i.去光刻胶然后对形成柔性器件进行涂胶后对准光刻,形成源漏电极的光刻图案,采用磁控溅射的方式形成30nm/70nm Ti/Au的源漏电极层,去胶之后,器件的制备完成。
CN201810421093.3A 2018-05-04 2018-05-04 硅纳米膜柔性平面栅单沟道薄膜晶体管及制造方法 Pending CN108831929A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810421093.3A CN108831929A (zh) 2018-05-04 2018-05-04 硅纳米膜柔性平面栅单沟道薄膜晶体管及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810421093.3A CN108831929A (zh) 2018-05-04 2018-05-04 硅纳米膜柔性平面栅单沟道薄膜晶体管及制造方法

Publications (1)

Publication Number Publication Date
CN108831929A true CN108831929A (zh) 2018-11-16

Family

ID=64147425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810421093.3A Pending CN108831929A (zh) 2018-05-04 2018-05-04 硅纳米膜柔性平面栅单沟道薄膜晶体管及制造方法

Country Status (1)

Country Link
CN (1) CN108831929A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698241A (zh) * 2018-12-28 2019-04-30 天津大学 高介电常数栅介质层的柔性薄膜晶体管及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107425078A (zh) * 2017-08-31 2017-12-01 天津大学 一种基于硅纳米膜的柔性金属型双底栅晶体管及制造方法
CN107611171A (zh) * 2017-09-16 2018-01-19 天津大学 一种基于硅纳米膜的柔性底栅多沟道晶体管及其制备方法
CN107611172A (zh) * 2017-09-16 2018-01-19 天津大学 一种异质介质层柔性底栅晶体管及制备方法
CN107611173A (zh) * 2017-09-16 2018-01-19 天津大学 氧化铝/二氧化硅双层栅极柔性薄膜晶体管及制备方法
CN208368516U (zh) * 2018-05-04 2019-01-11 天津大学 硅纳米膜柔性平面栅单沟道薄膜晶体管

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107425078A (zh) * 2017-08-31 2017-12-01 天津大学 一种基于硅纳米膜的柔性金属型双底栅晶体管及制造方法
CN107611171A (zh) * 2017-09-16 2018-01-19 天津大学 一种基于硅纳米膜的柔性底栅多沟道晶体管及其制备方法
CN107611172A (zh) * 2017-09-16 2018-01-19 天津大学 一种异质介质层柔性底栅晶体管及制备方法
CN107611173A (zh) * 2017-09-16 2018-01-19 天津大学 氧化铝/二氧化硅双层栅极柔性薄膜晶体管及制备方法
CN208368516U (zh) * 2018-05-04 2019-01-11 天津大学 硅纳米膜柔性平面栅单沟道薄膜晶体管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GUOXUAN QIN ET.AL.: "High-Performance Flexible Single-Crystalline Silicon Nanomembrane Thin-Film Transistors with High-k Nb2O5−Bi2O3−MgO Ceramics as Gate Dielectric on a Plastic Substrate", ACS APPL.MATER.INTERFACES *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698241A (zh) * 2018-12-28 2019-04-30 天津大学 高介电常数栅介质层的柔性薄膜晶体管及其制造方法

Similar Documents

Publication Publication Date Title
CN109698241A (zh) 高介电常数栅介质层的柔性薄膜晶体管及其制造方法
CN107611172A (zh) 一种异质介质层柔性底栅晶体管及制备方法
Zhou et al. Synaptic behaviors mimicked in flexible oxide-based transistors on plastic substrates
CN107611173A (zh) 氧化铝/二氧化硅双层栅极柔性薄膜晶体管及制备方法
CN107611171A (zh) 一种基于硅纳米膜的柔性底栅多沟道晶体管及其制备方法
CN109801975A (zh) 基于非晶铟镓锌薄膜的柔性薄膜晶体管及其制造方法
CN109166913A (zh) 锗纳米膜柔性金属型顶底双栅薄膜晶体管及其制作方法
CN208368516U (zh) 硅纳米膜柔性平面栅单沟道薄膜晶体管
CN109326678B (zh) 柔性二硫化钼光电晶体管及其制备方法
CN109326624A (zh) 像素电路、其制造方法及显示装置
CN108346691A (zh) 锗纳米膜柔性透明型顶底双栅薄膜晶体管及其制备方法
CN107425078A (zh) 一种基于硅纳米膜的柔性金属型双底栅晶体管及制造方法
CN105702700B (zh) 一种基于激光刻蚀技术的薄膜晶体管阵列及其制作方法
CN208368517U (zh) 硅纳米膜柔性平面栅双沟道薄膜晶体管
CN108831929A (zh) 硅纳米膜柔性平面栅单沟道薄膜晶体管及制造方法
CN208570615U (zh) 锗纳米膜柔性金属型多沟道薄膜晶体管
CN107230615A (zh) 一种石墨烯电极的制备方法
CN208111448U (zh) 锗纳米膜柔性透明型顶底双栅薄膜晶体管
CN107634054A (zh) 柔性衬底上硅纳米膜转数字逻辑反相器及其制作方法
CN101814581B (zh) 顶栅顶接触自对准有机薄膜晶体管的制备方法
CN111029341B (zh) 钛酸铜钙栅介质层柔性底栅闪存存储器件及其制作方法
CN106960797A (zh) 一种薄膜晶体管及其制备方法和阵列基板的制备方法
CN110459605A (zh) 多层材料异质栅介质层柔性硅薄膜晶体管及其制造方法
CN105977165B (zh) p型氧化铜薄膜晶体管的制备方法
CN108565290A (zh) 硅纳米膜柔性平面栅双沟道薄膜晶体管及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181116

RJ01 Rejection of invention patent application after publication