CN103413787B - 台阶状氧化层Au/SiO2/Si纳米柱存储器件的制备方法 - Google Patents
台阶状氧化层Au/SiO2/Si纳米柱存储器件的制备方法 Download PDFInfo
- Publication number
- CN103413787B CN103413787B CN201310383280.4A CN201310383280A CN103413787B CN 103413787 B CN103413787 B CN 103413787B CN 201310383280 A CN201310383280 A CN 201310383280A CN 103413787 B CN103413787 B CN 103413787B
- Authority
- CN
- China
- Prior art keywords
- sio
- nano
- layer
- memory device
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
台阶状氧化层Au/SiO2/Si纳米柱存储器件的制备方法，涉及半导体存储器。通过电子束光刻方法在Si衬底上刻蚀出凹槽阵列，形成非平面台阶状结构；将刻蚀后的Si片标准清洗后，采用干法氧化方法，在凹槽阵列的Si衬底上氧化一层致密的SiO2作为存储器的电子隧穿层；在台阶状的表面覆盖有SiO2薄层的样品上溅射Au层，采用快速热退火方法使Au层团聚形成Au量子点；以Au量子点为掩膜版，采用高能Ar离子刻蚀方法刻蚀得到Au/SiO2/Si纳米柱结构；采用电子束蒸发工艺在Au/SiO2/Si纳米柱结构的基础上沉积高k介质层，最后蒸镀金属上电极和下电极，获得台阶状氧化层Au/SiO2/Si纳米柱存储器件。
Description
技术领域
本发明涉及半导体存储器，尤其是涉及一种台阶状氧化层Au/SiO2/Si纳米柱存储器件的制备方法。
背景技术
半导体存储器是微电子学的一个重要分支，它具有对信息进行存储与处理的功能，广泛地应用于各种微电子设备中。随着非挥发存储器进入20nm工艺节点，传统的基于多品硅浮栅结构的存储器在结构性能上遇到很多限制。当存储器单元的尺寸进一步减小，接近物理极限时，通过减小单元尺寸增大存储容量的方法也会遇到困难，而通过使用多值多位存储技术来增加存储密度的方法就显得更加重要。不同于单值单元(Single level cell,SLC)只能存储两种状态，多值单元(Multilevel cell,MLC)是利用不同的编程电压或编程时间，改变存储层上存储的电荷数量得到多个不同的存储状态。通过读取存储单元的电流值可以确定单元的阈值电压分布范围，从而可以确定所存储的多位比特值。
1995年的国际固态电路会议首次报道了一个32Mbit的MLC存储器，开启了MLC技术的应用和发展。1997年9月Intel公司首次推出了一个采用MLC技术2比特/单元的64Mbit的存储器产品。MLC的存储密度比SLC增加了1倍，编程/擦除电压、读出和写入速度等指标和SLC完全一样。基于多层纳米晶、金属混合物纳米晶的结构，可以实现多位存储。多层纳米晶能提供更多的电荷势阱，从而增加电荷的俘获数量,获得更大的存储窗口。2005年，Samanta等人（[1]Samanta S K,Singh P K,Yoo W J,et al.,Enhancement of memory window in short channel non-volatile memory devices using double layer tungsten nanocrystals,Int Elec Dev Meet Tech Dig.Washington D C,USA.1702173，2005)比较研究了HfAlO介质层中单层和双层Wu纳米晶的电荷存储效应。结果表明：双层纳米晶表现出更大的存储窗口、更快的擦写速度和更好的数据保持能力。2007年，Jin Lu等人（[2]Jin Lu,Zheng Zuo,Yubin Chen,Yi Shi,Lin Pu,and Youdou Zheng,Charge storage characteristics in metal-oxide-semiconductor memory structure based on gradual Ge1-xSix/Si heteronanocrystals,Appl Phys Lett,92,013105，2008)采用Ge1-xSix/Si异质结纳米晶 作为存储层，从理论和实验上验证了通过能带理论可以有效地解决快速编程与长存储时间的矛盾。2011年，C.W.Lin等人（[3]C.W.Lin,T.S.Pan,M.C.Chen,Y.J.Yang,Y.Tai,and Y.F.Chen,Organic bistable memory based on Au nanoparticle/ZnO nanorods composite embedded in poly layer,Appl.Phys.Lett.,99,023303，2011）采用Aunanoparticle/ZnO nanorods作为存储层，制备出了基于有机材料的存储器。2012年，Z.Z.Lwin等人（[4]Z.Z.Lwin,K.L.Pey,Q.Zhang,M.Bosman,Q.Liu et al.Study of charge istribution and charge loss in dual-layer metalnanocrystal-embedded high-k/SiO2gate stack Appl Phys Lett100,193109，2012）采用双层金属纳米晶作为存储层，成功制备出双层Pt纳米晶存储器，从机理上详细阐述了多层纳米晶对保留时间的优化作用。
然而，对于多层纳米晶存储器，由于上层的纳米晶体离沟道较远，电荷直接隧穿回衬底相对困难；同时，由于库仑阻塞效应和能级量子化效应，上下层纳米晶之间电荷的隧穿被抑制，导致了工作电压较大；而混合物金属纳米晶存储器制作工艺复杂，不同金属间的纳米尺度控制条件苛刻，均匀性差，平带电压差值不稳定，边界不清。
发明内容
本发明的目的在于引进台阶状氧化层Au/SiO2/Si纳米柱结构和高k介质包裹技术，实现低工作电压的多位存储器，提供一种台阶状氧化层Au/SiO2/Si纳米柱存储器件的制备方法。
本发明包括以下步骤：
1）通过电子束光刻方法在Si衬底上刻蚀出凹槽阵列，形成非平面台阶状结构；
2）将刻蚀后的Si片标准清洗后，采用干法氧化方法，在凹槽阵列的Si衬底上氧化一层致密的SiO2作为存储器的电子隧穿层；
3）在台阶状的表面覆盖有SiO2薄层的样品上溅射Au层，采用快速热退火方法使Au层团聚形成Au量子点；
4）以Au量子点为掩膜版，采用高能Ar离子刻蚀方法刻蚀得到Au/SiO2/Si纳米柱结构；
5）采用电子束蒸发工艺在步骤4）获得的Au/SiO2/Si纳米柱结构的基础上沉积高k介质层，最后蒸镀金属上电极和下电极，获得台阶状氧化层Au/SiO2/Si纳米柱存储器件。
在步骤1）中，所述电子束光刻方法可采用气电子束光刻机进行电子束光刻；所述Si衬底可选用圆片形Si衬底，圆片形Si衬底的直径可为10cm，厚度可为500μm；所述凹槽阵列可采用条形凹槽阵列或十字形凹槽阵列等；所述凹槽阵列的周期长度可为100～200nm，凹槽的高度可为60～70nm。
在步骤2）中，所述干法氧化方法可采用国产快速热退火炉，充入氧气作为反应气体，氧化温度为900℃，退火时间30s。
在步骤3）中，所述Au层的厚度可为15nm，所述快速热退火方法的条件可为：退火温度700℃，退火时间120s，保护气体为氮气，获得直径为20～30nm的Au纳米颗粒。
在步骤4）中，所述Au/SiO2/Si纳米柱的高度可为100～200nm，直径可为20～30nm。
在步骤5）中，所述高k介质层可采用HfO2材料，所述上电极可为Al电极，下电极可为Al电极。
为了解决现有技术中存在的问题，本发明提出引进台阶状氧化层台阶状沟道层结构，阶梯控制氧化层栅压技术实现Au/SiO2/Si纳米柱多位存储器。通过控制台阶状氧化层栅压可以调节电场分布，实现电荷的选择性存储，实现多个不同的存储状态。相对于传统的纳米晶存储器，存储电荷可以直接隧穿Au/SiO2/Si纳米柱，实现定向传输，提高编程/擦写速度；另一方面，由于Au/SiO2/Si纳米柱多位存储器存储单元被高k介质包裹，存储单元的互扰现象减弱，可以减少漏电，提高存储时间和可靠性。
本发明提供了一种台阶状氧化层Au/SiO2/Si纳米柱存储器件结构优化设计。具有台阶状氧化层的Au/SiO2/Si纳米柱阵列处于不同的台面上，沟槽与台面处的等效氧化层厚度不同，从而造成了内部电场分布的不同。对于不同的工作电压，电荷会隧穿直接进入不同台面处的Au/SiO2/Si纳米柱阵列，储存在台面的不同位置，增大存储窗口，增大储存速度，形成多位存储。
本发明以进台阶状氧化层台阶状沟道层结构，阶梯控制氧化层栅压技术实现Au/SiO2/Si纳米柱结构存储器，此方法制作只需要两步刻蚀技术、过程简单、重复性好，可对传统相关产业产生示范作用。
附图说明
图1为本发明的具有台阶状氧化层Au/SiO2/Si纳米柱多位存储器原理流程图。在图1中，标记1为300nm Al正电极，2为台阶状控制氧化层，3为纳米Au电子捕获层，4为SiO2隧穿氧化层，5为Si纳米柱，6为P型Si衬底；（a）无栅压V栅或小于薄层捕获电压Vt1初始状态；（b）当栅压V栅大于薄层捕获电压Vt1，而小于厚层捕获电压Vt2（Vt2>V栅>Vt1），电荷可以直接隧穿进入薄控制氧化层包裹的Au/SiO2/Si纳米柱；随着栅压增加，第一平带电压漂移或存储器窗口增大，直至薄氧化物区饱和；（c）随着栅极电压增大到V栅>Vt2>Vt1，电荷隧穿进入被厚控制氧化层包裹的Au/SiO2/Si纳米柱，直到第二饱和区出现。
图2为台阶状氧化层Au/SiO2/Si纳米柱存储器结构示意图。在图2中，标记1为300nmAl正电极，2为台阶状控制氧化层，3为纳米Au电子捕获层，4为SiO2隧穿氧化层，5为Si纳米柱，6为P型Si衬底,7为300nm Al电极背电极。
具体实施方式
本发明以电子束光刻技术获得台阶状氧化层台阶状沟道层结构，采用台阶状氧化层上Au/SiO2/Si纳米柱结构作为电荷存储层，以阶梯控制氧化层栅压技术实现多位存储器。
1）电子束光刻技术在Si衬底上刻蚀出条形或十字形凹槽结构；凹槽结构周期长度为100～200nm，凹槽高度为60～70nm。
2）对Si衬底采用标准清洗，得到表面清洁的Si表面。
在步骤2）中，所述Si衬底直径为10cm，厚度为500μm；所述标准清洗流程如下所述：
（1）首先用Ⅲ号液清洗（H2SO4∶H2O2=4∶1），在石英杯中配制Ⅲ号液，然后把Si片放在石英舟中，在电炉上煮10min（先用电炉加热3min，然后关闭电炉用余温加热2min，再开启电炉加热2min后关闭）；取出Si片放入冲水的石英杯中冲热去离子水10遍，后冲冷去离子水5遍。
（2）取出Si片放入HF∶H2O＝1∶20的溶液中浸泡4min。然后取出Si片冲热去离子水15遍，后冲冷去离子水15遍。
（3）然后用Ⅰ号液清洗（NH4OH∶H2O2∶H2O=1∶1∶4），先倒入去离子水，水加热至85℃，后倒入NH4OH和H2O2，1min后放入Si片，在电炉上加热5min，后关闭用余温加热5min。取出Si片放入冲水的石英杯中冲热去离子水10遍，后冲冷去离子水5遍。
（4）取出Si片放入HF∶H2O＝1∶20的溶液中浸泡2min。然后取出Si片冲热去离子水15遍，后冲冷去离子水15遍。
（5）用Ⅱ号液清洗（HCl∶H2O2∶H2O=1∶1∶4），先倒入去离子水加热至85℃，后倒入HCl和H2O2，1min后放入Si片，2min后开启电炉加热3min，后关闭电炉用余温加热5min。取出Si片放入冲水的石英杯中冲热去离子水15遍，后冲冷去离子水15遍。
（6）氮气吹干备用。
3）采用干法氧化技术，在台阶状氧化层的Si衬底上氧化5nm厚致密的SiO2层作为存储器的隧穿层；采用国产快速热退火炉，以氧气为载气，退火温度为900℃，退火时间为30s。
4）在表面覆盖有SiO2薄层的台阶状氧化层Si衬底上溅射15nm厚的Au层，然后采用国产快速退火炉，以快速热退火方式形成直径为20～30nm的Au量子点。退火温度为700℃， 退火时间为120s。
5）将步骤4）得到的Au量子点为掩膜版，采用高能Ar离子刻蚀得到Au/SiO2/Si纳米柱阵列，纳米柱高度为100～200nm，直径为20～30nm。
6）在步骤5）中，高k介质氧化层为HfO2材料，厚度为30～40nm，所述的上电极Al材料的厚度为300nm，下电极Al材料的厚度为300nm。
图1给出具有具有台阶状氧化层Au/SiO2/Si纳米柱多位存储器原理图。通过引入台阶状氧化层结构，实现了电荷的选择性存储。沟槽与台面处的等效氧化层厚度不同，从而造成了内部电场分布的不同。对于不同的工作电压，电荷直接隧穿Au/SiO2/Si纳米柱并存储于不同台面处的纳米晶中，提高擦写/编程速度，形成多位存储。图2给出台阶状氧化层Au/SiO2/Si纳米柱存储器结构示意图。我们通过改变电子束刻蚀工艺，可以获得不同形状、不同台面高度的台阶状氧化层Au/SiO2/Si纳米柱存储器，本流程只需要两步刻蚀工艺。
经过上述步骤，最终得到了台阶状氧化层Au/SiO2/Si纳米柱多位存储器件结构。以上所述仅为本发明的较佳实例。
Claims (10)
1.台阶状氧化层Au/SiO2/Si纳米柱存储器件的制备方法，其特征在于包括以下步骤：
1)通过电子束光刻方法在Si衬底上刻蚀出凹槽阵列，形成非平面台阶状结构；
2)将刻蚀后的Si片标准清洗后，采用干法氧化方法，在凹槽阵列的Si衬底上氧化一层致密的SiO2作为存储器的电子隧穿层；
3)在台阶状的表面覆盖有SiO2薄层的样品上溅射Au层，采用快速热退火方法使Au层团聚形成Au量子点；
4)以Au量子点为掩膜版，采用高能Ar离子刻蚀方法刻蚀得到Au/SiO2/Si纳米柱结构；
5)采用电子束蒸发工艺在步骤4)获得的Au/SiO2/Si纳米柱结构的基础上沉积高k介质层，最后蒸镀金属上电极和下电极，获得台阶状氧化层Au/SiO2/Si纳米柱存储器件。
2.如权利要求1所述台阶状氧化层Au/SiO2/Si纳米柱存储器件的制备方法，其特征在于在步骤1)中，所述电子束光刻方法采用气电子束光刻机进行电子束光刻。
3.如权利要求1所述台阶状氧化层Au/SiO2/Si纳米柱存储器件的制备方法，其特征在于在步骤1)中，所述Si衬底选用圆片形Si衬底，圆片形Si衬底的直径为10cm，厚度为500μm。
4.如权利要求1所述台阶状氧化层Au/SiO2/Si纳米柱存储器件的制备方法，其特征在于在步骤1)中，所述凹槽阵列采用条形凹槽阵列或十字形凹槽阵列；所述凹槽阵列的周期长度为100～200nm，凹槽的高度为60～70nm。
5.如权利要求1所述台阶状氧化层Au/SiO2/Si纳米柱存储器件的制备方法，其特征在于在步骤2)中，所述干法氧化方法采用热退火炉，充入氧气作为反应气体，氧化温度为900℃，退火时间30s。
6.如权利要求1所述台阶状氧化层Au/SiO2/Si纳米柱存储器件的制备方法，其特征在于在步骤3)中，所述Au层的厚度为15nm。
7.如权利要求1所述台阶状氧化层Au/SiO2/Si纳米柱存储器件的制备方法，其特征在于在步骤3)中，所述快速热退火方法的条件为：退火温度700℃，退火时间120s，保护气体为氮气。
8.如权利要求1所述台阶状氧化层Au/SiO2/Si纳米柱存储器件的制备方法，其特征在于在步骤4)中，所述Au/SiO2/Si纳米柱的高度为100～200nm，直径为20～30nm。
9.如权利要求1所述台阶状氧化层Au/SiO2/Si纳米柱存储器件的制备方法，其特征在于在步骤5)中，所述高k介质层采用HfO2材料。
10.如权利要求1所述台阶状氧化层Au/SiO2/Si纳米柱存储器件的制备方法，其特征在于在步骤5)中，所述上电极为Al电极，下电极为Al电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310383280.4A CN103413787B (zh) | 2013-08-29 | 2013-08-29 | 台阶状氧化层Au/SiO2/Si纳米柱存储器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310383280.4A CN103413787B (zh) | 2013-08-29 | 2013-08-29 | 台阶状氧化层Au/SiO2/Si纳米柱存储器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103413787A CN103413787A (zh) | 2013-11-27 |
| CN103413787B true CN103413787B (zh) | 2015-01-28 |
Family
ID=49606786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310383280.4A Expired - Fee Related CN103413787B (zh) | 2013-08-29 | 2013-08-29 | 台阶状氧化层Au/SiO2/Si纳米柱存储器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103413787B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104961094A (zh) * | 2015-07-21 | 2015-10-07 | 中国科学院上海微系统与信息技术研究所 | 基于mems工艺的细胞微阵列结构及其制备方法 |
| CN110108394B (zh) * | 2019-05-20 | 2021-08-10 | 中国科学院重庆绿色智能技术研究院 | 大面阵分离式压力传感器及其制备方法、水性导电浆料及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101312213A (zh) * | 2007-05-24 | 2008-11-26 | 中国科学院微电子研究所 | 一种纳米晶浮栅结构的非挥发性存储单元及其制作方法 |
| CN101882463A (zh) * | 2009-05-08 | 2010-11-10 | 复旦大学 | 一种多位铁电存储器及其电压施加方法 |
| CN102244196A (zh) * | 2011-06-21 | 2011-11-16 | 南京大学 | 一种有序可控纳米硅量子点阵列阻变存储器及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7335259B2 (en) * | 2003-07-08 | 2008-02-26 | Brian A. Korgel | Growth of single crystal nanowires |
| US20090189215A1 (en) * | 2005-04-20 | 2009-07-30 | National University Of Singapore | Nonvolatile flash memory device and method for producing the same |
| KR100690911B1 (ko) * | 2005-07-18 | 2007-03-09 | 삼성전자주식회사 | 2비트 메모리 셀을 포함하는 비휘발성 반도체 집적 회로장치 및 그 제조 방법 |
-
2013
- 2013-08-29 CN CN201310383280.4A patent/CN103413787B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101312213A (zh) * | 2007-05-24 | 2008-11-26 | 中国科学院微电子研究所 | 一种纳米晶浮栅结构的非挥发性存储单元及其制作方法 |
| CN101882463A (zh) * | 2009-05-08 | 2010-11-10 | 复旦大学 | 一种多位铁电存储器及其电压施加方法 |
| CN102244196A (zh) * | 2011-06-21 | 2011-11-16 | 南京大学 | 一种有序可控纳米硅量子点阵列阻变存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103413787A (zh) | 2013-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ostraat et al. | Synthesis and characterization of aerosol silicon nanocrystal nonvolatile floating-gate memory devices | |
| CN102683387B (zh) | 半导体存储器 | |
| CN102709293B (zh) | 基于分立式纳米石墨烯浮栅的新型低压高性能非易失性存储器 | |
| CN101807576A (zh) | 纳米晶浮栅非易失存储器及其制作方法 | |
| CN101692463B (zh) | 一种混合纳米晶存储器的电容结构及其制备方法 | |
| CN101452963A (zh) | 一种金属纳米晶浮栅非挥发性存储器及其制作方法 | |
| CN114171529A (zh) | 二维材料异质结浮栅存储器及其制备方法 | |
| Chang et al. | A distributed charge storage with GeO 2 nanodots | |
| CN103413787B (zh) | 台阶状氧化层Au/SiO2/Si纳米柱存储器件的制备方法 | |
| CN104882490B (zh) | 一种基于金属异质量子点的浮栅存储器的制备方法 | |
| Yang et al. | Using double layer CoSi2 nanocrystals to improve the memory effects of nonvolatile memory devices | |
| CN101383379A (zh) | 多介质复合隧穿层的纳米晶浮栅存储器及其制作方法 | |
| CN101388397A (zh) | 一种低压可擦写的纳米晶存储电容结构及其制备方法 | |
| Yun et al. | Sub-2 nm size-tunable high-density Pt nanoparticle embedded nonvolatile memory | |
| CN101330008A (zh) | 一种制作金属纳米晶非挥发性存储器的方法 | |
| CN101399289A (zh) | 双层隧穿介质结构的纳米晶浮栅非易失存储器及制作方法 | |
| CN100483744C (zh) | 基于双层纳米硅结构的非挥发性浮栅存储器及制备方法 | |
| CN103915566B (zh) | 基于相变量子点的存储器件及其制备方法 | |
| CN103413788B (zh) | 非平面金属纳米晶多位存储器件的制备方法 | |
| Wu et al. | High-performance non-volatile CdS nanobelt-based floating nanodot gate memory | |
| Irrera | Engineered barriers with hafnium oxide for nonvolatile application | |
| Ye et al. | Semiconductor metal oxide thin film transistor for non-volatile memory | |
| CN103824937A (zh) | 一种高速纳米两端非易失性存储器及其制备方法 | |
| Lin et al. | Performance revelation and optimization of gold nanocrystal for future nonvolatile memory application | |
| CN103346168B (zh) | 基于SiCx织构的硅量子点浮栅非易失性存储器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150128 Termination date: 20200829 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |