TWI717219B

TWI717219B - 記憶體結構及其製造方法

Info

Publication number: TWI717219B
Application number: TW109106571A
Authority: TW
Inventors: 蔡文傑
Original assignee: 華邦電子股份有限公司
Priority date: 2020-02-27
Filing date: 2020-02-27
Publication date: 2021-01-21
Also published as: TW202133396A

Abstract

本發明提供一種記憶體結構及其製造方法。記憶體結構包括一基底，其中基底包含複數個主動區域，且此些主動區域之間係以一隔離結構相隔開來。記憶體結構還包括複數個堆疊結構分別位於各個主動區域的上方，且各個堆疊結構包含位於基底上的一穿隧介電層以及位於穿隧介電層上的一浮置閘極。浮置閘極包含位於穿隧介電層上的下部矽層及上部矽層，其中下部矽層包含氮氣、碳、或前述之組合的摻質。

Description

記憶體結構及其製造方法

本發明係有關於一種記憶體結構及其製造方法，且特別係有關於一種非揮發性記憶體結構及其製造方法。

在非揮發性記憶體中，依據記憶體內的資料能否在使用電腦時隨時改寫，可分為二大類產品，分別為唯讀記憶體(read-only memory, ROM)與快閃記憶體(flash memory)。其中快閃記憶體因成本較低，而逐漸成為非揮發性記憶體的主流技術。

一般而言，一個快閃記憶體包含兩個閘極，第一個閘極為儲存資料的浮置閘極，而第二個閘極為進行資料的輸入和輸出的控制閘極。浮置閘極係位於控制閘極之下方且為「漂浮」的狀態。所謂漂浮係指以絕緣材料環繞且隔離浮置閘極以防止電荷流失。控制閘極係連接至字元線以控制裝置。快閃記憶體的優點之一為可以區塊-區塊抹除資料(block-by-block erasing)。快閃記憶體廣泛地用於企業伺服器、儲存和網路科技，以及廣泛的消費電子產品，例如隨身碟快閃驅動裝置、行動電話、數位相機、平板電腦、筆記型電腦的個人電腦插卡和嵌入式控制器等等。

雖然現存的非揮發性記憶體的形成方法已足夠應付它們原先預定的用途，但它們仍未在各個方面皆徹底的符合要求，因此非揮發性記憶體的技術目前仍有需克服的問題。

本發明揭示一種記憶體結構，包括一基底，其中基底包含複數個主動區域，且此些主動區域之間係以一隔離結構相隔開來。記憶體結構還包括複數個堆疊結構分別位於各個主動區域的上方，且各個堆疊結構包含位於基底上的一穿隧介電層以及位於穿隧介電層上的一浮置閘極。浮置閘極包含位於穿隧介電層上的下部矽層及上部矽層，其中下部矽層包含氮氣、碳、或前述之組合的摻質。

本發明揭示一種記憶體結構的製造方法，包括提供包含複數個主動區域的一基底。記憶體結構的製造方法亦包括形成複數個堆疊結構分別位於各個主動區域的上方，其中各個堆疊結構包含位於基底上的一穿隧介電層以及位於穿隧介電層上的一浮置閘極。浮置閘極包含位於穿隧介電層上的下部矽層及上部矽層，其中下部矽層包含氮氣、碳、或前述之組合的摻質。記憶體結構的製造方法更包括形成複數個溝槽分別位於主動區域之間，以及於溝槽中形成隔離結構。

參照本發明實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之元件標號表示相同或相似之元件，以下段落將不再一一贅述。為簡化敘述，實施例所配合之圖式係繪製四個包含浮置閘極的堆疊結構於基底上以及延伸於該些浮置閘極上方的控制閘極，以做記憶體結構之示例說明。

第1A-1O圖是根據本發明的一實施例之製造記憶體結構的不同中間階段所對應的剖面示意圖。請參照第1A圖，提供基底10，基底10包含一源極區域和一汲極區域(未示出)。基底10的材料可包含矽、砷化鎵、氮化鎵、矽化鍺、絕緣層上覆矽、其他合適之材料或前述之組合。

接著，在基底10上形成穿隧介電材料層11。穿隧介電材料層11例如是氧化矽或高介電常數材料(介電常數例如是大於4)。高介電常數材料例如可包括氧化鉿、氧化鉿矽、氧化鉿鋁或氧化鉿鉭。在一實施例中，穿隧介電材料層11的厚度範圍可為3 nm至10 nm。

參照第1B圖，在穿隧介電材料層11上方形成矽層12。矽層12例如是非晶矽，且可使用沉積製程形成。在一實施例中，矽層12的厚度範圍可為10 nm至約30 nm，例如約20nm。

然後，參照第1C圖，進行佈植製程12M，以在矽層12內植入摻質。例如將包含氮氣(N ₂)、碳、或前述之組合的摻質植入矽層12中。在一實施例中，將氮氣佈植於矽層12中，氮氣的佈植劑量例如是在1x10 ¹⁵原子/cm ²至4 x10 ¹⁵原子/cm ²的範圍內。在一實施例中，氮氣的佈植能量例如是在2 KJ至5 KJ的範圍內，例如3 KJ。此外，在其他實施例中，可在矽層12內植入N型摻質，例如磷(P)，使之後製得的浮置閘極為N型導電類型。

然後，參照第1D圖，在矽層12上方形成矽層13。矽層13包含多晶矽，且可使用沉積製程形成。在一實施例中，矽層13例如是未摻雜的多晶矽層。在一實施例中，矽層13的厚度範圍可為40 nm至100 nm，例如60nm。

然後，參照第1E圖，在矽層13上依序形成氧化層14、罩幕層16、罩幕層17和圖案化光阻18。氧化層14的材料可包括氧化矽或氮氧化矽，且可利用熱氧化法、化學氣相沉積法或前述方式之組合形成。在一實施例中，氧化層14的厚度範圍可為5 nm至15 nm。罩幕層16的材料可包括氮化矽或氮氧化矽，罩幕層17的材料可包括氧化矽，並可經由化學氣相沉積方式形成罩幕層16和17。

參照第1F圖，根據圖案化光阻18而移除罩幕層17暴露出的部分，而形成圖案化罩幕層170。可利用非等向性蝕刻，例如是乾式蝕刻，以移除罩幕層17暴露出的部分。

參照第1G圖，接著，以圖案化光阻18和圖案化罩幕層170為遮罩移除暴露出的罩幕層16與氧化層14，以形成圖案化罩幕層160與圖案化氧化層140。可利用非等向性蝕刻，例如是乾式蝕刻，而進行前述之移除。至此，形成堆疊結構19於矽層13的上方。此外，在移除部分的氧化層14時，可以矽層13作為蝕刻停止層。雖然在此示例中，圖案化罩幕層170和160構成一圖案化罩幕堆疊(多層結構)HM。但在其他示例中，圖案化罩幕堆疊可為單層結構。

參照第1H圖，形成堆疊結構19後，在同一道蝕刻步驟中，繼續對矽層13和12進行圖案化，以分別形成浮置閘極FG的上部矽層130和下部矽層120，並在相鄰的堆疊結構19之間和相鄰的浮置閘極FG之間形成開口210。開口210暴露出部分的穿隧介電材料層11。在一實施例中，以乾式蝕刻例如反應性離子蝕刻及/或自對準雙重圖案法對矽層13和12進行圖案化。

值得一提的是，由於矽層12中包含氮氣、碳、磷等摻質，因此矽層12的蝕刻速率低於矽層13的蝕刻速率，使蝕刻後形成的下部矽層120的寬度W1大於上部矽層130的寬度W2。

在一實施例中，下部矽層120的寬度W1相對於上部矽層130的寬度W2具有一比值(W1/W2)，此比值在大於1到1.5的範圍內，例如約1.1。可根據實際應用需求可調整矽層12中包含氮氣、碳、或前述之組合的摻質的含量，以製得所需的比值。例如，當提高前述摻質的含量，蝕刻矽層12的速率就會變慢，形成的下部矽層120的寬度W1就越大，進而可變化寬度W1/寬度W2的比值。

接著，參照第11圖，移除圖案化光阻18，並以圖案化罩幕堆疊HM、圖案化氧化層140以及浮置閘極FG為遮罩對暴露出的穿隧介電材料層11及下方的基底10進行蝕刻，且在基底10中形成溝槽220。如第1I圖所示，相鄰的溝槽220之間的區域可為記憶體結構的主動區域(active area)A_A。再者，穿隧介電材料層11於蝕刻後可形成一介電圖案，以作為記憶體結構的穿隧氧化層(tunnel oxide)110。在一實施例中，下部矽層120的側壁120c與穿隧介電層110的側壁110c大抵共平面。而基底10上方的浮置閘極FG以及穿隧氧化層110則構成堆疊結構20。

值得一提的是，由於下部矽層120含有摻植，因此其蝕刻速率會小於下方的基底10。因此，下部矽層120的寬度W1與下方相對應之主動區域A_A的寬度W_A實質上相等，且寬度W1大於上部矽層130的寬度W2。

參照第1J圖，之後，沉積一隔離材料層24於圖案化罩幕堆疊HM、圖案化氧化層140以及堆疊結構20的上方，且隔離材料層24填入溝槽220以及開口210中。在一實施例中，隔離材料層24可形成至圖案化罩幕堆疊HM的兩側，或者超過圖案化罩幕堆疊HM的頂面(如第1J圖所示)。隔離材料層24的材料包括絕緣材料，例如是氧化矽、氮化矽或其組合，且可利用化學氣相沉積法形成隔離材料層24。

參照第1K圖，接著，移除部分的隔離材料層24以及圖案化罩幕層170。留下的隔離材料層240例如形成至圖案化罩幕層160的兩側，且隔離材料層240的頂面與圖案化罩幕層160的頂面大抵共平面。在一實施例中，可藉由例如是化學機械研磨法(CMP)的方法來進行此移除步驟。

之後，參照第1L圖，進行第一蝕刻步驟以移除部分的隔離材料層240，使隔離材料層240凹陷。留下的隔離材料層於開口210以及溝槽220中形成隔離結構242。此外，進行第一蝕刻步驟時，也一併移除了部分的圖案化罩幕層160。移除部分的隔離材料層240的方法包括非等向性蝕刻，例如是乾式蝕刻。在一實施例中，可控制隔離結構242的頂面242a低於上部矽層130的頂面130a，故可提高浮置閘極FG對於後續形成作為控制閘極的導電層之間的閘極耦合率(Gate-Coupling Ratio；GCR)。此外，可控制隔離結構242的頂面242a高於穿隧介電層110的頂面110a，如此可避免在形成隔離結構242的過程中使穿隧介電層110受到損壞。

之後，參照第1M圖，移除前述第一蝕刻步驟進行後所留下的圖案化罩幕層160’。

參照第1N圖，接著，進行第二蝕刻步驟，以進一步蝕刻隔離結構242並移除圖案化氧化層140，而形成隔離結構242-2。可利用乾式蝕刻製程蝕刻隔離結構242和移除圖案化氧化層140。

值得一提的是，通過控制矽層12的沉積厚度，可使不同浮置閘極FG的下部矽層120具有均勻一致的高度，進而控制如第1L圖所示的位於浮置閘極FG之間下凹隔離材料層240的深度的均勻性(uniformity)，進而使主動區域A _A之間的隔離結構(例如隔離結構242或隔離結構242-2)的頂面高度具有一致性。

參照第1O圖，之後，順應性地形成一閘極間介電層27於浮置閘極FG上，以及沉積一導電層28於閘極間介電層27上，以做為記憶體結構的控制閘極。在一實施例中，閘極間介電層27可為單層結構或多層結構，且閘極間介電層27的材料可包括氧化矽、氮化矽或其組合。舉例而言，閘極間介電層27可為氧化矽/氮化矽/氧化矽的結構(ONO結構)，或者NONON結構。再者，導電層28可以是單層或多層結構。導電層28的材料包含多晶矽、金屬、金屬矽化物或其他導體材料。舉例而言，金屬可包括鈦、鉭、鎢、鋁或鋯。金屬矽化物可包括矽化鎳、矽化鈦或矽化鎢。至此，完成本實施例的記憶體結構的製作。

值得一提的是，在佈植氮氣於矽層12(如第1C圖)的一實施例中，最終製得的浮置閘極FG的下部矽層120包含摻質氮氣的摻雜濃度例如在1

10 ²⁰/cm ³至1

10 ²²/cm ³的範圍之間。

在一實施例中，原本以非晶矽材料形成的矽層12，在製作記憶體結構期間經過熱製程後會轉變為多晶矽。因此，如第1O圖所示之製得的記憶體結構，其浮置閘極FG的下部矽層120和上部矽層130皆包含多晶矽。而矽層12中所包含氮氣、碳、或前述之組合的摻質也使得之後形成的多晶矽的晶粒尺寸較未包含前述摻質的上部矽層130的多晶矽的晶粒尺寸要來得更小。

參照第2圖，其繪示根據本發明的另一實施例中一個記憶體結構的剖面示意圖。如圖所示，浮置閘極FG的下部矽層120具有第一平均晶粒尺寸，上部矽層130具有第二平均晶粒尺寸，第一平均晶粒尺寸小於第二平均晶粒尺寸。在一實施例中，第一平均晶粒尺寸例如是5nm~20nm，第二平均晶粒尺寸例如是50nm~80nm。值得一提的是，當晶粒尺寸愈小、晶界(grain boundaries)越多，可提供電子流動的路徑就越多，因此在記憶體結構進行寫入操作時，所產生的電流就越能越穩定地自主動區域A _A的通道躍過穿隧介電層110注入浮置閘極FG，並可分散電流流經穿隧介電層110的路徑。因此，在經過多次的寫入操作後，可降低穿隧介電層110的損傷，進而使儲存在浮置閘極中的資料更加不易流失(data loss)。

根據上述實施例，本發明可穩定地控制製得的浮置閘極FG的形貌(topology)。詳細而言，通過在矽層12中額外植入氮氣、碳、磷等摻質，可使製得的浮置閘極FG的下部矽層120相較於上部矽層130具有更大的寬度，並使位於浮置閘極FG下方的主動區域A _A的寬度與下部矽層120的寬度實質上相等。對於相鄰的浮置閘極FG而言，相鄰的上部矽層130之間的距離大於相鄰的下部矽層120之間的距離，因此可減少相鄰浮置閘極FG的上部矽層130之間的耦合(FG-FG coupling)。同時，因浮置閘極FG具有較上部矽層130寬的下部矽層120以及主動區域A _A，亦增加了主動區域A _A的通道面積，使更多操作電流可流經通道而注入浮置閘極FG，進而降低操作電壓。再者，由於本發明的下部矽層120具有較小的平均晶粒尺寸及更多晶界，進而使電流能越穩定地注入浮置閘極FG，使電性表現更穩定。

綜合上述，本發明所提出的記憶體結構及其製造方法，是在穿隧介電層上的浮置閘極的下部矽層中植入包含氮氣、碳、或前述之組合的摻質，此下部矽層於後續製程中形成浮置閘極的下部。根據本發明所提出的記憶體結構之製造方法可穩定地控制製得的浮置閘極FG的形貌(topology)，包括控制下部矽層的寬度、主動區域的寬度以及浮置閘極之間的隔離結構的高度。而根據本發明所製得的記憶體結構，至少具有加快寫入速度、降低寫入操作電壓、具有良好的資料保存能力以及穩定的電性表現等許多的益處，進而提高最終產品的良率及可靠度。

雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10:基底 11:穿隧介電材料層 110:穿隧介電層 12、13:矽層 120:下部矽層 130:上部矽層 12M:佈植製程 14:氧化層 140:圖案化氧化層 16、17:罩幕層 160、160’、170:圖案化罩幕層 18:圖案化光阻 19、20:堆疊結構 210:開口 130b:底面 110a 、120a、130a、242a: 頂面 110c、120c、130c:側壁 220:溝槽 24、240:隔離材料層 242、242-2:隔離結構 27:閘極間介電層 28:導電層 HM:圖案化罩幕堆疊 FG:浮置閘極 W1、W2:寬度 A _A:主動區域

第1A-1O圖是根據本發明的一實施例之製造記憶體結構的不同中間階段所對應的剖面示意圖。第2圖是根據本發明的另一實施例中一個記憶體結構的剖面示意圖。

10:基底

110:穿隧介電層

120:下部矽層

130:上部矽層

20:堆疊結構

210:開口

110a、120a、130a、242a:頂面

120c、130c:側壁

242-2:隔離結構

FG:浮置閘極

A_A:主動區域

Claims

一種記憶體結構，包括：一基底，包含複數個主動區域，且相鄰之該些主動區域之間係以一隔離結構相隔開來；複數個堆疊結構，分別位於該些主動區域上方，且前述各個堆疊結構包含位於該基底上的一穿隧介電層以及位於該穿隧介電層上的一浮置閘極，該浮置閘極包含：一下部矽層，位於該穿隧介電層上，其中該下部矽層包含氮氣、碳、或前述之組合的摻質；以及一上部矽層，位於該下部矽層上，其中該下部矽層的寬度大於該上部矽層的寬度，且該下部矽層的該寬度與對應的該主動區域的頂面寬度相等。
如申請專利範圍第1項所述之記憶體結構，其中該下部矽層包含摻質氮氣的摻雜濃度為1×10²⁰/cm³至1×10²²/cm³範圍之間。
如申請專利範圍第1項所述之記憶體結構，其中該浮置閘極的該下部矽層具有第一平均晶粒尺寸，該上部矽層具有第二平均晶粒尺寸，該第一平均晶粒尺寸小於該第二平均晶粒尺寸。
一種記憶體結構的製造方法，包括：提供一基底，該基底包含複數個主動區域；形成複數個堆疊結構分別位於該些主動區域上方，其中前述各個堆疊結構包含位於該基底上的一穿隧介電層以及位於該穿隧介電層上的一浮置閘極，該浮置閘極包含：一下部矽層，位於該穿隧介電層上，其中該下部矽層包含氮氣、碳、或前述之組合的摻質；以及一上部矽層，位於該下部矽層上，其中該下部矽層的寬度大於該上部矽層的寬度，且該下部矽層的該寬度與對應的該主動區域的頂面寬度相等；形成複數個溝槽分別位於該些主動區域之間；以及於該些溝槽中形成隔離結構。
如申請專利範圍第4項所述之記憶體結構的製造方法，其中該下部矽層包含摻質氮氣的摻雜濃度為1×10²⁰/cm³至-1×10²²/cm³範圍之間。
如申請專利範圍第4項所述之記憶體結構的製造方法，其中該浮置閘極的該下部矽層具有第一平均晶粒尺寸，該上部矽層具有第二平均晶粒尺寸，該第一平均晶粒尺寸小於該第二平均晶粒尺寸。
如申請專利範圍第4項所述之記憶體結構的製造方法，其中形成該浮置閘極包含：沉積一第一矽層於該穿隧介電層上；佈植(implant)包含氮氣(N₂)、碳、或前述之組合的摻質於該第一矽層中；以及沉積一第二矽層於該第一矽層上。
如申請專利範圍第7項所述之記憶體結構的製造方法，其中佈植氮氣於該第一矽層中，氮氣的佈植劑量在約1x10¹⁵原子/cm²至約4x10¹⁵原子/cm²的範圍內。
如申請專利範圍第7項所述之記憶體結構的製造方法，其中在沉積該第二矽層後，於同一道蝕刻步驟中，對該第二矽層和該第一矽層進行圖案化，以分別形成該上部矽層和該下部矽層。
如申請專利範圍第9項所述之記憶體結構的製造方法，其中該第一矽層的蝕刻速率低於該第二矽層的蝕刻速率。