TWI749466B

TWI749466B - 記憶體結構及其製造方法

Info

Publication number: TWI749466B
Application number: TW109104868A
Authority: TW
Inventors: 江長明; 黃宣榕; 許哲睿; 劉鍊塵
Original assignee: 華邦電子股份有限公司
Priority date: 2020-02-15
Filing date: 2020-02-15
Publication date: 2021-12-11
Also published as: TW202133338A

Abstract

本發明提供一種記憶體結構及其製造方法。一些實施例的記憶體結構包括基底、位於基底上的穿隧介電層以及位於穿隧介電層上的浮置閘極，其中基底包含的源極區域和汲極區域分別位於浮置閘極的相對兩側。一些實施例的記憶體結構還包括位於浮置閘極上的閘間介電層，以及位於閘間介電層上的控制閘極。一些實施例的記憶體結構更包括埋置於浮置閘極內的一摻雜區，且此摻雜區的側壁暴露於浮置閘極的側壁，其中摻雜區與閘間介電層彼此相隔開。

Description

記憶體結構及其製造方法

本發明係有關於一種記憶體結構及其製造方法，且特別係有關於一種非揮發性記憶體結構及其製造方法。

在非揮發性記憶體中，依據記憶體內的資料能否在使用電腦時隨時改寫，可分為唯讀記憶體與快閃記憶體二大類產品。其中快閃記憶體因成本較低，而逐漸成為非揮發性記憶體的主流技術。

一般而言，一個快閃記憶體包含兩個閘極，第一個閘極為儲存資料的浮置閘極，而第二個閘極為進行資料的輸入和輸出的控制閘極。浮置閘極係位於控制閘極之下方且為「漂浮」的狀態。所謂漂浮係指以絕緣材料環繞且隔離浮置閘極以防止電荷流失。控制閘極係連接至字元線以控制裝置。快閃記憶體的優點之一為可以區塊-區塊抹除資料。快閃記憶體廣泛地用於企業伺服器、儲存和網路科技，以及廣泛的消費電子產品，例如隨身碟快閃驅動裝置、行動電話、數位相機、平板電腦、筆記型電腦的個人電腦插卡和嵌入式控制器等等。

雖然現存的非揮發性記憶體的形成方法已足夠應付它們原先預定的用途，但它們仍未在各個方面皆徹底的符合要求，因此非揮發性記憶體的技術目前仍有需克服的問題。

本發明的一些實施例係揭示一種記憶體結構，包括基底和位於基底上的穿隧介電層，其中基底包含源極區域和汲極區域。一些實施例中，記憶體結構亦包括位於穿隧介電層上的浮置閘極，源極區域和汲極區域分別位於浮置閘極的相對兩側。一些實施例中，記憶體結構還包括位於浮置閘極上的閘間介電層，以及位於閘間介電層上的控制閘極。一些實施例中，記憶體結構更包括埋置於浮置閘極內的一摻雜區，且此摻雜區的側壁暴露於浮置閘極的側壁，其中摻雜區與閘間介電層彼此相隔開。

本發明的一些實施例係揭示一種記憶體結構的製造方法，包括：提供基底以及形成穿隧介電層於基底上，其中基底包含源極區域和汲極區域。一些實施例中，記憶體結構的製造方法亦包括形成浮置閘極於穿隧介電層上，源極區域和汲極區域分別位於浮置閘極的相對兩側。一些實施例中，記憶體結構的製造方法還包括形成閘間介電層於浮置閘極上。一些實施例中，一摻雜區形成於浮置閘極內，摻雜區的側壁暴露於浮置閘極的側壁，且摻雜區與閘間介電層彼此相隔開。一些實施例中，記憶體結構的製造方法更包括形成一控制閘極於閘間介電層上。

以下參照本發明實施例之圖式以更清楚地闡述本發明。然而，本發明亦可以各種不同的實施方式實現，而不應限於本文實施例中所述之結構及製法。圖式中的層與區域的厚度比例可能會為了便於說明起見而調整成大於或小於實際產品的比例。再者，在不同圖式和說明的實施例中，相同或相似的元件符號被用來標明相同或相似的元件。

第1A-1F圖是根據本發明的一實施例之製造記憶體結構的不同中間階段所對應的剖面示意圖。請參照第1A圖，提供基底101。在一實施例中，基底101的材料可包含矽、砷化鎵、氮化鎵、矽化鍺、絕緣層上覆矽、其他合適之材料或前述之組合。記憶體結構的基底101包含一源極區域和一汲極區域(第1A-1F圖未示出)。

在一實施例中，在基底101上依序形成穿隧介電材料層103、浮置閘極材料層105和閘間介電材料層107。穿隧介電材料層103例如是氧化層。浮置閘極材料層105的材料例如可包含多晶矽，且可使用沉積製程形成。另外，可選擇性地在浮置閘極材料層105內植入摻質。例如，可在浮置閘極材料層105內植入N型摻質，例如磷，使浮置閘極材料層105為N型導電類型。此外，浮置閘極材料層105可為一或多層的結構。在一實施例中，閘間介電材料層107可包含多層介電材料，例如由氧化物-氮化物-氧化物(oxide-nitride-oxide，ONO)所形成的多層結構。

繼續參照第1A圖，在閘間介電材料層107上方形成控制閘極109和遮罩層111。控制閘極109的材料例如包含多晶矽，且可使用沉積製程沉積並以遮罩層111進行蝕刻製程，而形成多個包含控制閘極109和遮罩層111的堆疊。此外，遮罩層111的材料可為氧化物，例如四乙氧基矽烷(tetraethyl orthosilicate，TEOS)氧化物。在一實施例中，蝕刻製程停止在閘間介電材料層107上。另外，亦可選擇性地在控制閘極109內植入摻質。控制閘極109可為一或多層的結構。在相鄰的兩個控制閘極109和遮罩層111的堆疊之間具有溝槽113、114，如第1A圖所示。在一實施例中，溝槽113和114分別對應記憶體結構的源極區域和汲極區域。

接著，參照第1B圖，形成一絕緣層121及一間隙壁123以覆蓋遮罩層111的側壁、控制閘極109的側壁以及部分的閘間介電材料層107。在一實施例中，可依序順應性地沉積一絕緣材料層及一間隙材料層以覆蓋控制閘極109和遮罩層111的堆疊，之後實施蝕刻製程，以移除遮罩層111上方的絕緣材料層與間隙材料層，以及移除閘間介電材料層107上方部分的絕緣材料層與間隙材料層，而形成絕緣層121和間隙壁123。如第1B圖所示，形成絕緣層121和間隙壁123後，溝槽113和114分別暴露出閘間介電材料層107的頂面107b和107b。在一實施例中，絕緣材料可包含氧化物，例如氧化矽，且沉積的厚度例如介於5nm至10nm之間。在一實施例中，間隙材料可包含氮化物，例如氮化矽，且沉積的厚度例如介於10nm至30nm之間。

接著，參照第1C圖，在控制閘極109和遮罩層111的堆疊之上形成一圖案化光阻125。在一實施例中，此圖案化光阻125覆蓋遮罩層111部分的頂面111a。如第1C圖所示，在一實施例中，圖案化光阻125未填入溝槽114，而所暴露出的閘間介電材料層107的頂面107a是對應記憶體結構的汲極區域(未示出)，而圖案化光阻125則填入溝槽113中並覆蓋閘間介電材料層107的頂面107b，頂面107b是對應記憶體結構的源極區域(未示出)。

參照第1D圖，於間隙壁123的一側傾斜一角度θ₁ 對浮置閘極材料層105的下部進行離子佈植製程130，以形成摻雜區132。於此實施例中，植入摻雜區132的摻質與浮置閘極材料層105的摻質具有相反的導電類型。在一實施例中，浮置閘極材料層105包含N型摻質，使其具有N型導電類型，而摻雜區132包含P型摻質(例如硼)，使其具有P型導電類型。此外，在一實施例中，所形成的摻雜區132的摻雜濃度大於浮置閘極材料層105的摻雜濃度。

值得一提的是，絕緣層121及間隙壁123的設置，除了在離子佈植製程中保護控制閘極109與閘間介電材料層107外，通過控制間隙壁123的厚度，亦可控制離子佈植製程不會在浮置閘極材料層105的上部植入摻質，而僅在浮置閘極材料層105的下部形成摻雜區132。

參照第1E圖，移除圖案化光阻125。之後，可選擇性地移除間隙壁123。移除間隙壁123之後，留下的絕緣層121覆蓋控制閘極109和遮罩層111的側壁。需注意的是，此處雖然係以移除間隙壁123為例進行說明，但本發明亦可不移除間隙壁123，而在移除圖案化光阻125後，直接進行第1F圖後續的步驟。

之後，參照第1F圖，以遮罩層111及絕緣層121為遮罩實施蝕刻製程，例如乾式蝕刻製程，以蝕刻閘間介電材料層107、浮置閘極材料層105和穿隧介電材料層103，而分別形成閘間介電層207、浮置閘極205和穿隧介電層203。在一實施例中，此蝕刻製程為一自動對準蝕刻製程。在一實施例中，此蝕刻製程例如是反應離子蝕刻。在此示例中，實施此蝕刻製程之後，閘間介電層207的側壁、浮置閘極205的側壁205s和穿隧介電層203的側壁大抵上對齊，並與絕緣層121的側壁121s對齊。亦即，浮置閘極205的寬度W大於控制閘極109的寬度，但本發明並不以此為限制。

特別說明的是，如第1F圖所示，摻雜區132是埋置於浮置閘極205內的下部，且摻雜區132的側壁132s暴露於浮置閘極205的側壁205s，其中摻雜區132與閘間介電層207彼此相隔開，因此不會降低浮置閘極205與控制閘極109間的電容。在一實施例中，摻雜區132的頂緣132E與浮置閘極205的頂面205a相隔開一距離d1。在一實施例中，距離d1相對於浮置閘極205的厚度H的比值為約1/2至約2/3範圍之間。

再者，如第1F圖所示，摻雜區132的底面132b接觸下方的穿隧介電層203的上表面203a。在一實施例中，摻雜區132自浮置閘極205的側壁205s往浮置閘極205的內部延伸一距離，如第1F圖中標示的距離d2。在一實施例中，距離d2相對於浮置閘極205的寬度W的比值為約1/5至約1/4範圍之間。

上述實施例是使包含第一導電類型之摻質的摻雜區132與閘間介電層207彼此相隔開，亦即，在摻雜區132上方與閘間介電層207之間仍有包含浮置閘極205的材料(與摻雜區132導電類型不同)。然而，本發明並不僅限於此，在其他實施例中，可在摻雜區132上方形成相反導電類型的另一摻雜區134。

第2A-2C圖是根據本發明的另一實施例之製造記憶體結構的不同中間階段所對應的剖面示意圖，其示出接續於第1D圖步驟後的另一製造流程。第2A圖的步驟則與第1E圖相同，為了簡化說明，在此不再詳述。

接著，參照第2B圖，在一實施例中，於間隙壁123的一側傾斜一角度θ₂ 對浮置閘極材料層105的上部進行離子佈植製程140，以在摻雜區132上方形成摻雜區142。在本實施例中，植入摻雜區142的摻質與浮置閘極材料層105包含的摻質具有相同的導電類型，但與摻雜區132的導電類型相反。在一實施例中，摻雜區142例如是N型導電類型，且植入的摻質例如為磷。

參照第2C圖，之後，以遮罩層111及絕緣層121為遮罩實施蝕刻製程，例如乾式蝕刻製程，以蝕刻閘間介電材料層107、浮置閘極材料層105和穿隧介電材料層103，而分別形成閘間介電層207、浮置閘極205和穿隧介電層203。

如第2C圖所示，摻雜區132形成於浮置閘極205的下部，而摻雜區142形成於浮置閘極205的上部。且摻雜區132的側壁132s與摻雜區142的側壁142s暴露於浮置閘極205的側壁。摻雜區142可以接觸或不接觸下方的摻雜區132。再者，摻雜區142可以接觸或不接觸上方的閘間介電層207。如第2C圖之例示，摻雜區142的頂面可接觸閘間介電層207。

特別說明的是，在本實施例中，摻雜區142的設置可避免摻雜區132在後續的高溫製程中擴散而接近、甚至接觸閘間介電層207。此外，由於摻雜區142與浮置閘極205所包含的摻質具有相同的導電類型，因此不會影響摻雜區132上方的浮置閘極205與控制閘極109之間的電容。此外，在一實施例中，摻雜區142的摻雜濃度大於浮置閘極205的摻雜濃度，因此可提高控制閘極109與浮置閘極205之間的總電容，提高記憶體結構的寫入/抹除的速度。

上述實施例是在溝槽114中對浮置閘極材料層105進行單側的離子佈植製程，以使記憶體結構的浮置閘極205中具有鄰近汲極區域的摻雜區。然而，在其他實施例中，例如在共用汲極的記憶體結構中，可在溝槽114中對應於兩相鄰記憶體結構的浮置閘極材料層105同時進行雙側的離子佈植製程，以使共用汲極區域的兩個記憶體結構的浮置閘極205中具有鄰近汲極區域的摻雜區。

第3圖為根據本發明一實施例之記憶體結構的一個中間階段所對應的剖面示意圖。第3圖大致類似於第1D圖，不同之處在於第3圖繪示的實施例中，是在溝槽114中同時於兩側的間隙壁123各傾斜一角度θ₁ 對浮置閘極材料層105進行離子佈植製程，而形成摻雜區132A和132B。在一些應用中，溝槽114是對應兩相鄰記憶體結構的共用汲極區域。在一實施例中，植入摻雜區132A和132B的摻質與浮置閘極材料層105的摻質具有相反的導電類型。為了簡化說明，關於相同或類似於第1A圖至第1F圖所繪示的元件及其形成製程步驟，故不再贅述。另外，類似於第2B圖的示例，在其他實施例中，亦可在摻雜區132A和132B上方形成相反導電類型的摻雜區。

第4A圖為一個傳統的快閃記憶體的剖面示意圖。第4B圖為根據本發明一實施例之一個記憶體結構的剖面示意圖。第4B圖與第1F圖中相同或類似的元件係沿用相同或類似的標號，且為了簡化說明，關於相同或類似於前述第1A圖至第1F圖所繪示的元件及其形成製程步驟，在此不再詳述。

參照第4A圖，傳統的快閃記憶體結構包含具有源極區域302S和汲極區域302D的基底101、穿隧介電層303、浮置閘極FG、閘間介電層307和控制閘極GC。當以通道熱電子方式進行寫入操作時，在鄰近汲極區域302D產生的熱電子會依方向D_Y 經過穿隧介電層303而注入浮置閘極FG中。然而，經過多次重複的寫入/抹除操作，鄰近汲極區域302D沿著方向D_Y 注入的熱電子容易造成穿隧介電層303於此注入處的損壞，且熱電子容易累積在浮置閘極FG與穿隧介電層303的接面上，而對穿隧介電層303造成損壞，使儲存在浮置閘極中的資料自損傷的穿隧介電層303流失。

參照第4B圖，本發明一實施例中，浮置閘極205內的下部設置摻雜區132，使相反導電類型的摻雜區132和浮置閘極205產生P-N接面。當以通道熱電子進行寫入操作時，在鄰近汲極區域302D產生的熱電子除了受到原本注入浮置閘極205中的力(方向D_Y )，還受到因設置摻雜區132所產生的P-N接面而形成的橫向推力(例如方向D_X 的推力)。因此，躍過穿隧介電層203而注入浮置閘極205中的熱電子，會受到例如第4B圖所示之方向D_T (合力的方向)的推力，而可被快速地推離汲極區域302D側，進而加快寫入操作之速度並降低寫入操作時施加於浮置閘極205的電壓。

特別說明的是，由於熱電子注入浮置閘極205後可被斜向地(受到斜向合力的作用)推離汲極區域302D側和快速地被推進浮置閘極205，因此不易累積在浮置閘極205與穿隧介電層203的接面上。此外，由於進行寫入操作時，施加於浮置閘極205的電壓可以降低，故不易對穿隧介電層203造成損壞。因此，在經過多次的寫入操作後，穿隧介電層203不易損傷而具有良好狀態，而使儲存在浮置閘極中的資料更加不易流失(data loss)。

另外，由於浮置閘極205下部的摻雜區132與閘間介電層207之間仍有一段距離(例如距離d1)，亦即摻雜區132的上方仍是浮置閘極205的部分，因此控制閘極109與浮置閘極205之間的電容幾乎一致，例如第4B圖所示的電容C1大致等於電容C2，而不會影響閘間的電容耦合率。因此進行寫入操作時，可維持穩定的操作電壓，並不會有因為電容值改變而需要提高操作電壓進而造成閘間介電層207容易崩壞的情形，使記憶體結構具有良好的穩定性。

綜合上述，本發明所提出的記憶體結構，是在浮置閘極的下部形成摻雜區，摻雜區的側壁暴露於浮置閘極的側壁，且摻雜區與閘間介電層彼此相隔開一距離。在一實施例中，摻雜區與浮置閘極具有不同導電類型的摻質。再者，根據本發明一實施例所提出的記憶體結構之製造方法可形成自動對準的記憶體結構。另外，為簡化圖式，上述實施例所配合之圖式(如第1A-3圖)僅繪製三個記憶體結構形成於基底上做示例說明，但實際應用時並不限制一個記憶體裝置所包含的記憶體結構之數目，一個記憶體裝置可包含多個如上述實施例提出的記憶體結構。再者，實施例提出的記憶體結構可以是不同種類之非揮發性記憶體結構，而包含有浮置閘極的記憶體結構皆可應用本發明之實施例。

根據本發明一實施例所製得的記憶體結構，透過在浮置閘極的下部形成摻雜區，可至少具有加快寫入速度、降低寫入操作電壓、改善資料儲存的穩定性以良好的保存資料等許多的益處，使記憶體結構具有穩定的電性表現，進而提升最終產品的良率及可靠度。

雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

101:基板 103:穿隧介電材料層 105:浮置閘極材料層 107:閘間介電材料層 107a、107b:閘間介電材料層的頂面 109、GC:控制閘極 111:遮罩層 111a:遮罩層的頂面 113、114:溝槽 121:絕緣層 121s:絕緣層的側壁 123:間隙壁 125:圖案化光阻 130、140:離子佈植製程 132、132A、132B、142:摻雜區 132s、142s:摻雜區的側壁 132E:摻雜區的頂緣 132b:摻雜區的底面 203、303:穿隧介電層 203a:穿隧介電層的上表面 205、FG:浮置閘極 205s:浮置閘極的側壁 205a:浮置閘極的頂面 207、307:閘間介電層 302S:源極區域 302D:汲極區域 C1、C2:電容 θ₁ 、θ₂ :角度 DY、DX、DT:方向 d1、d2:距離 H:浮置閘極的厚度 W:浮置閘極的寬度

第1A-1F圖是根據本發明的一實施例之製造記憶體結構的不同中間階段所對應的剖面示意圖。第2A-2C圖是根據本發明的另一實施例之製造記憶體結構的不同中間階段所對應的剖面示意圖。第3圖為根據本發明一實施例之記憶體結構的一個中間階段所對應的剖面示意圖。第4A圖為一個傳統的快閃記憶體的剖面示意圖。第4B圖為根據本發明一實施例之一個記憶體結構的剖面示意圖。

101:基板

109:控制閘極

111:遮罩層

121:絕緣層

121s:絕緣層的側壁

132:摻雜區

132s:摻雜區的側壁

132b:摻雜區的底面

203:穿隧介電層

203a:穿隧介電層的上表面

205:浮置閘極

205s:浮置閘極的側壁

205a:浮置閘極的頂面

207:閘間介電層

132E:摻雜區的頂緣

d1、d2:距離

W:浮置閘極的寬度

H:浮置閘極的厚度

Claims

一種記憶體結構，包括：一基底，包含一源極區域和一汲極區域；一穿隧介電層，位於該基底上；一浮置閘極，位於該穿隧介電層上，該源極區域和該汲極區域分別位於該浮置閘極的相對兩側；一閘間介電層，位於該浮置閘極上；一控制閘極，位於該閘間介電層上；以及一摻雜區，埋置於該浮置閘極內，且該摻雜區的側壁暴露於該浮置閘極的側壁，其中該摻雜區與該閘間介電層彼此相隔開。
如申請專利範圍第1項所述之記憶體結構，其中該摻雜區包含與該浮置閘極相反導電類型的摻質。
如申請專利範圍第1項所述之記憶體結構，其中該摻雜區的頂緣(top edge)與該浮置閘極的頂面相隔開一第一距離，該第一距離相對於該浮置閘極的厚度的比值為1/2至2/3範圍之間。
如申請專利範圍第3項所述之記憶體結構，其中摻雜區係自該浮置閘極的該側壁往該浮置閘極的內部延伸一第二距離，該第二距離相對於該浮置閘極的寬度的比值為1/5至1/4範圍之間。
如申請專利範圍第1項所述之記憶體結構，其中該摻雜區為包含第一導電類型之摻質的第一摻雜區，該記憶體結構更包括一第二摻雜區於該浮置閘極內且位於該第一摻雜區之上，該第二摻雜區包含與該第一導電類型相反的第二導電類型的摻質。
如申請專利範圍第1項所述之記憶體結構，其中該摻雜區鄰近該汲極區域設置。
一種記憶體結構之製造方法，包括：提供一基底，該基底包含一源極區域和一汲極區域；形成一穿隧介電層於該基底上；形成一浮置閘極於該穿隧介電層上，該源極區域和該汲極區域分別位於該浮置閘極的相對兩側；形成一閘間介電層於該浮置閘極上；以及形成一控制閘極於該閘間介電層上；其中一摻雜區形成於該浮置閘極內，該摻雜區的側壁暴露於該浮置閘極的側壁，且該摻雜區與該閘間介電層彼此相隔開。
如申請專利範圍第7項所述記憶體結構之製造方法，更包括：形成一浮置閘極材料層於該基底上方；形成一閘間介電材料層於該浮置閘極材料層上；形成一控制閘極於該閘間介電材料層上；形成一絕緣層覆蓋該控制閘極的側壁和部分的該閘間介電材料層；形成一間隙壁於該絕緣層的側壁；以及於該間隙壁的一側對該浮置閘極材料層的下部進行離子佈植，以形成該摻雜區。
如申請專利範圍第8項所述記憶體結構之製造方法，在形成該摻雜區後，更包括：去除該間隙壁。
如申請專利範圍第9項所述記憶體結構之製造方法，更包括：以該絕緣層蝕刻該閘間介電材料層以及該浮置閘極材料層，以分別形成該閘間介電層以及該浮置閘極。