JP4502801B2 - 不揮発性メモリー素子の製造方法 - Google Patents
不揮発性メモリー素子の製造方法 Download PDFInfo
- Publication number
- JP4502801B2 JP4502801B2 JP2004380316A JP2004380316A JP4502801B2 JP 4502801 B2 JP4502801 B2 JP 4502801B2 JP 2004380316 A JP2004380316 A JP 2004380316A JP 2004380316 A JP2004380316 A JP 2004380316A JP 4502801 B2 JP4502801 B2 JP 4502801B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- film
- polysilicon
- oxide film
- control gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 112
- 238000004519 manufacturing process Methods 0.000 title claims description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 81
- 229920005591 polysilicon Polymers 0.000 claims description 81
- 150000004767 nitrides Chemical class 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 39
- 238000000151 deposition Methods 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 15
- 125000006850 spacer group Chemical group 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 description 16
- 229910021332 silicide Inorganic materials 0.000 description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- SJHPCNCNNSSLPL-CSKARUKUSA-N (4e)-4-(ethoxymethylidene)-2-phenyl-1,3-oxazol-5-one Chemical compound O1C(=O)C(=C/OCC)\N=C1C1=CC=CC=C1 SJHPCNCNNSSLPL-CSKARUKUSA-N 0.000 description 1
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 239000006187 pill Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
本発明は半導体素子に関し、より詳しくは最小の面積でＮＯＲフラッシュのセルアレイを効果的に具現することができる不揮発性メモリー素子の製造方法に関する。
一般的に半導体メモリー装置は大きく揮発性メモリー（ｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ）と不揮発性メモリー（Ｎｏｎ−ｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ）に仕分けされる。揮発性メモリーの大部分はＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などのＲＡＭが占め、電源の印加の時データの入力及び保存が可能だが、電源除去の時データが揮発されて保存が不可能な特徴を持つ。一方、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）が大部分を占めている不揮発性メモリーは電源が印加されなくてもデータが保存される特徴を持つ。
現在、工程技術の側面で不揮発性メモリー装置はフローティングゲート（Ｆｌｏａｔｉｎｇ Ｇａｔｅ）系列と二種類以上の誘電膜が二重または三重に積層されるＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）系列に仕分けされる。
フローティングゲート系列のメモリー装置は電位の井戸（ｐｏｔｅｎｔｉａｌ ｗｅｌｌ）を利用して記憶特性を具現して、現在フラッシュＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）で一番広く応用されている単純積層構造のＥＴＯＸ（ＥＰＲＯＭ Ｔｕｎｎｅｌ Ｏｘｉｄｅ）構造と一つのセルに二つのトランジスターが具備されたチャンネル分離（Ｓｐｌｉｔ ｇａｔｅ）構造を持つことができる。
一方、ＭＩＳ系列は誘電膜バルク、誘電膜―誘電膜界面及び誘電膜―半導体界面に存在するトラップ（ｔｒａｐ）を利用して記憶機能を遂行する。現在フラッシュＥＥＰＲＯＭに主に応用されているＭＯＮＯＳ／ＳＯＮＯＳ（Ｍｅｔａｌ／Ｓｉｌｉｃｏｎ ＯＮＯ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造が代表的な例である。
従来技術のフラッシュメモリーセルの製造方法を図１で手短に説明すれば、素子分離膜１１が形成された半導体基板１０の上部にゲート酸化膜１２を形成して、その上に第１ポリシリコン層１３を形成してフローティングゲートとして使う。このフローティングゲート１３の上部に誘電体層１５と第２ポリシリコン層１６を形成してこの第２ポリシリコン層１６をコントロールゲートとして使う。このコントロールゲート１６の上部に金属層１７と窒化膜１８を形成して、セル構造にパターニングしてフラッシュメモリーセルを形成する。
現在のＮＯＲフラッシュメモリー製造工程の場合、ＮＯＲフラッシュ・ユニットセルの面積を最小で作るためにＳＡＳ工程やＳＡ−ＳＴＩ工程を主に使う。またＳＡＳ工程やＳＡ−ＳＴＩ工程またはこの二つの工程をすべて使う場合にもビットコンタクトを形成させなければならないから、ユニットセルの面積を、データフラッシュメモリーに主に使うＮＡＮＤフラッシュセルの最小面積（４Ｆ２）位まで減らすことができない。
それだけではなく、本発明で使う２ビットサイドウォール・フローティングゲート素子の場合、ソース／ドレーンにそれぞれのコンタクトを形成してそれぞれのビットラインを形成しければならない。それぞれのビットライン形成のために追加的な面積を必要するので面積を最小化させるためにはビットコンタクトがないセル構造を形成しなければならない。
本発明は前記のような従来技術の問題点を解決するもので、ＳＡＳ工程やＳＡ−ＳＴＩ工程を使わないで最小の面積(２Ｆ２）を持つＮＯＲフラッシュセルを具現する不揮発性メモリー素子の製造方法を提供する処に本発明の目的がある。
また本発明は、消去の時しきい値電圧が決まった値へ収斂する特性を持つ２ビットサイドウォール・フローティングゲート素子を使って構成したビットコンタクトがないＮＯＲフラッシュのセルアレイを効果的に具現することができる工程を提供することで、ＮＯＲフラッシュ・ユニットセルを２Ｆ２の大きさに作って、消去のしきい値電圧が収斂する特性と主ゲートのセレクトゲート特性を利用してマルチレベルビットで動作させて１Ｆ２までユニットセルの大きさを減らすことができる不揮発性メモリー素子の製造方法を提供する点に本発明の目的がある。
本発明は、上記した目的を達成するために、基本的には、以下に記載されたような技術構成を採用するものである。
即ち、本発明に係わる不揮発性メモリー素子の製造方法の第１の態様は、
不揮発性メモリー素子の製造方法において、
半導体基板の全面に順にゲート酸化膜、第１コントロールゲート用ポリシリコン膜、バッファ酸化膜及びバッファ窒化膜を形成する段階と；
第１コントロールゲートを列の方向にパターニングし、前記バッファ窒化膜、バッファ酸化膜及び第１コントロールゲート用のポリシリコン膜の一部を除去する段階と；
前記第１コントロールゲートを含む前記基板上にサイドウォール・フローティングゲート用のポリシリコン膜を蒸着せしめる段階と；
前記サイドウォール・フローティングゲート用のポリシリコン膜をエッチングすることで、前記第１コントロールゲートの側壁にサイドウォール・フローティングゲートを形成する段階と；
前記基板に共通ソース／ドレーン領域を形成する段階と；
前記基板を行の方向にパターニングしてワードラインの領域間のサイドウォール・フローティングゲートをとり除く段階と；
前記第１コントロールゲート及びサイドウォール・フローティングゲート間に絶縁膜を堆積し、平坦化し、前記第１コントロールゲート間のギャップを埋める段階と；
前記第１コントロールゲート上の前記バッファ窒化膜とバッファ酸化膜とをとり除く段階と；
前記第１コントロールゲート及び前記絶縁膜上に第２コントロールゲート用ポリシリコン膜を蒸着する段階と；
前記第１コントロールゲート及び第２コントロールゲート用のポリシリコン膜の一部を除去して、ワードラインの方向にスタックゲートを形成する段階と；及び
前記スタックゲートの側壁にサイドウォール・スペイサを形成する段階とからなり、
前記スタックゲートが、一つの第１コントロールゲートと一つの第２コントロールゲートとからなることを特徴とするものである。
即ち、本発明に係わる不揮発性メモリー素子の製造方法の第１の態様は、
不揮発性メモリー素子の製造方法において、
半導体基板の全面に順にゲート酸化膜、第１コントロールゲート用ポリシリコン膜、バッファ酸化膜及びバッファ窒化膜を形成する段階と；
第１コントロールゲートを列の方向にパターニングし、前記バッファ窒化膜、バッファ酸化膜及び第１コントロールゲート用のポリシリコン膜の一部を除去する段階と；
前記第１コントロールゲートを含む前記基板上にサイドウォール・フローティングゲート用のポリシリコン膜を蒸着せしめる段階と；
前記サイドウォール・フローティングゲート用のポリシリコン膜をエッチングすることで、前記第１コントロールゲートの側壁にサイドウォール・フローティングゲートを形成する段階と；
前記基板に共通ソース／ドレーン領域を形成する段階と；
前記基板を行の方向にパターニングしてワードラインの領域間のサイドウォール・フローティングゲートをとり除く段階と；
前記第１コントロールゲート及びサイドウォール・フローティングゲート間に絶縁膜を堆積し、平坦化し、前記第１コントロールゲート間のギャップを埋める段階と；
前記第１コントロールゲート上の前記バッファ窒化膜とバッファ酸化膜とをとり除く段階と；
前記第１コントロールゲート及び前記絶縁膜上に第２コントロールゲート用ポリシリコン膜を蒸着する段階と；
前記第１コントロールゲート及び第２コントロールゲート用のポリシリコン膜の一部を除去して、ワードラインの方向にスタックゲートを形成する段階と；及び
前記スタックゲートの側壁にサイドウォール・スペイサを形成する段階とからなり、
前記スタックゲートが、一つの第１コントロールゲートと一つの第２コントロールゲートとからなることを特徴とするものである。
本発明の第２態様は、
不揮発性メモリー素子の製造方法において、
半導体基板の全面に順に第１バッファ酸化膜及び第１バッファ窒化膜を形成する段階と；
前記第１バッファ窒化膜及び第１バッファ酸化膜の一部を除去して、前記第１バッファ窒化膜及び第１バッファ酸化膜を介して開口部を形成する段階と；
前記開口部内の前記第１バッファ窒化膜の側壁にサイドウォール・フローティングゲートを形成する段階と；
前記サイドウォール・フローティングゲート及び前記第１バッファ窒化膜を含む前記基板の全面にブロック酸化膜を形成する段階と；
前記ブロック酸化膜の上に順にポリシリコン主ゲート用のポリシリコン膜及び第２バッファ窒化膜を蒸着する段階と；
前記第２バッファ窒化膜及び前記ポリシリコン主ゲート用のポリシリコン膜の一部を除去して、ポリシリコン主ゲートを形成する段階と；
前記サイドウォール・フローティングゲート及び前記ポリシリコン主ゲートの側壁に第１サイドウォール・スペイサを形成する段階と；
前記基板に不純物イオンを注入して共通ソース／ドレーン領域を形成する段階と；
前記基板に絶縁膜を蒸着し、平坦化して前記ポリシリコン主ゲート間のギャップを埋める段階と；
前記絶縁膜を含む前記基板上にワードライン用ポリシリコン膜を蒸着する段階と；
前記ワードラインの方向に前記ワードライン用ポリシリコン膜、ポリシリコン主ゲートをパターニングし、前記ワードライン用ポリシリコン膜及びポリシリコン主ゲートの一部を除去する段階と；及び
前記ワードライン及び前記ポリシリコン主ゲートの側壁に第２サイドウォール・スペイサを形成する段階とからなり、
前記ワードラインは、前記ワードラインの方向に前記ポリシリコン主ゲートを相互に接続することを特徴とするものである。
不揮発性メモリー素子の製造方法において、
半導体基板の全面に順に第１バッファ酸化膜及び第１バッファ窒化膜を形成する段階と；
前記第１バッファ窒化膜及び第１バッファ酸化膜の一部を除去して、前記第１バッファ窒化膜及び第１バッファ酸化膜を介して開口部を形成する段階と；
前記開口部内の前記第１バッファ窒化膜の側壁にサイドウォール・フローティングゲートを形成する段階と；
前記サイドウォール・フローティングゲート及び前記第１バッファ窒化膜を含む前記基板の全面にブロック酸化膜を形成する段階と；
前記ブロック酸化膜の上に順にポリシリコン主ゲート用のポリシリコン膜及び第２バッファ窒化膜を蒸着する段階と；
前記第２バッファ窒化膜及び前記ポリシリコン主ゲート用のポリシリコン膜の一部を除去して、ポリシリコン主ゲートを形成する段階と；
前記サイドウォール・フローティングゲート及び前記ポリシリコン主ゲートの側壁に第１サイドウォール・スペイサを形成する段階と；
前記基板に不純物イオンを注入して共通ソース／ドレーン領域を形成する段階と；
前記基板に絶縁膜を蒸着し、平坦化して前記ポリシリコン主ゲート間のギャップを埋める段階と；
前記絶縁膜を含む前記基板上にワードライン用ポリシリコン膜を蒸着する段階と；
前記ワードラインの方向に前記ワードライン用ポリシリコン膜、ポリシリコン主ゲートをパターニングし、前記ワードライン用ポリシリコン膜及びポリシリコン主ゲートの一部を除去する段階と；及び
前記ワードライン及び前記ポリシリコン主ゲートの側壁に第２サイドウォール・スペイサを形成する段階とからなり、
前記ワードラインは、前記ワードラインの方向に前記ポリシリコン主ゲートを相互に接続することを特徴とするものである。
本発明で提案された製造工程を使えばビットコンタクトがない２ビットサイドウォール・フローティングゲートＮＯＲフラッシュメモリーセルを効果的に具現することができて、ＮＯＲフラッシュ・ユニットセルを２Ｆ２の大きさに作るだけではなく、消去のしきい値電圧の収斂する特性と主ゲートのセレクトゲート特性を利用してマルチレベルビットで動作させて１Ｆ２までユニットセルの大きさを減らすことができる。したがって、従来のフラッシュメモリーの製造工程を使ったＮＯＲフラッシュメモリーセルが占める面積を８３％〜９０.５％位まで減少させてフラッシュメモリーの密度を画期的に増加させることができる。
以下、本発明に係る好ましい実施形態を添付図面を参照しつつ詳細に説明する。
まず、図２は従来のビットコンタクトを持つＮＯＲフラッシュ・ユニットセルの面積と本発明の製造工程で具現するビットコンタクトがない２ビットサイドウォール・フローティングゲート不揮発性メモリー素子のユニットセルの面積を比べた図面である。
まず、図２は従来のビットコンタクトを持つＮＯＲフラッシュ・ユニットセルの面積と本発明の製造工程で具現するビットコンタクトがない２ビットサイドウォール・フローティングゲート不揮発性メモリー素子のユニットセルの面積を比べた図面である。
図２（ａ）はＳＡＳ工程とＳＡ−ＳＴＩ工程とを使わない場合のビットコンタクトを持つＮＯＲフラッシュ・ユニットセルの面積を現わした図で、おおよそ１０.５Ｆ２位の面積を占める。
図２（ｂ）はＳＡＳ工程を使い、ＳＡ−ＳＴＩ工程を使わない場合のビットコンタクトを持つＮＯＲフラッシュ・ユニットセルの面積を現わした図で、おおよそ９Ｆ２位の面積を占める。したがってＳＡＳ工程を使うことで図２（ａ）に比べておおよそ１５％位のセルの面積を減らすことができる。
図２（ｃ）はＳＡＳ工程とＳＡ−ＳＴＩ工程とを使う場合のビットコンタクトを持つＮＯＲフラッシュ・ユニットセルの面積を現わした図でおおよそ６Ｆ２位の面積を占める。したがってＳＡＳ工程とＳＡ−ＳＴＩ工程とを使うことで図２（ａ）に比べておおよそ４３％位のセルの面積を減らすことができるし、図２（ｂ）に比べておおよそ３３％位のセルの面積を減らすことができる。
図２（ｄ）は本発明の一つの実施例によるビットコンタクトがない２ビットサイドウォール・フローティングゲートＮＯＲフラッシュ・ユニットセルの面積を現わした図で、おおよそ２Ｆ２位の面積を占める。これは従来のＳＡ−ＳＴＩ工程を使うＮＡＮＤフラッシュ・ユニットセルの半分水準で、図２（ａ）に比べておおよそ８１％位のセルの面積を減らすことができるし、図２（ｂ）に比べておおよそ７８％位のセルの面積を減らすことができるし、図２（ｃ）に比べておおよそ６７％位のセルの面積を減らすことができる。
本発明のまた他の実施例による２ビットサイドウォール・フローティングゲートＮＯＲフラッシュ・ユニットセルの場合には、消去のしきい値電圧の収斂する特性と主ゲートのセレクトゲート特性を利用して、マルチレベルビットで動作させる場合、一つのトランジスターで４ビットを具現することができ、ユニットセルの面積を１Ｆ２まで縮めることができる。１Ｆ２はＳＡ−ＳＴＩ工程を使うＮＡＮＤフラッシュ・ユニットセルの面積（４Ｆ２）の１／４水準で、図２（ａ）に比べておおよそ９０.５％位のセルの面積を減らすことができるし、図（ｂ）に比べておおよそ８９％位のセルの面積を減らすことができるし、図２（ｃ）に比べておおよそ８３％位のセルの面積を減らすことができる。
図３は本発明による不揮発性メモリー素子のセルアレイのレイアウトを現わした図面である。図３のＡ−Ａ'、Ｂ−Ｂ'、Ｃ−Ｃ'方向の断面図を以下図４乃至１１及び図１２乃至２０で工程順に説明する。
図４乃至図１１は本発明の一つの実施例による不揮発性メモリー素子の製造方法の工程断面図である。
先ず、図４に示されたように、Ｐ型半導体基板５０１の全面にイオン注入工程でディップＮウェル５０２とＰウェル５０３をそれぞれ形成させる。この時Ｐウェルを形成の時しきい値電圧調整とＰｕｎｃｈ−Ｔｈｒｏｕｇｈ防止のためのイオン注入を一緒に実施する。それに前記基板の上部にゲート酸化膜５０４を１０Å〜２００Åの範囲で成長させて、前記ゲート酸化膜の上部に第１コントロールゲート５０５、バッファ酸化膜５０６、バッファ窒化膜５０７を順に蒸着させる。前記第１コントロールゲートはドーピングされたポリシリコンを使うこともでき、又、ドーピングされないポリを蒸着した後、イオン注入工程でドーピングさせることもできる。前記第１コントロールゲートの蒸着の厚さは５００乃至４０００Åの範囲で蒸着することが望ましい。前記バッファ酸化膜は１００乃至２００Åの範囲で蒸着することが望ましい。前記バッファ窒化膜は１００乃至２０００Åの範囲で蒸着することが望ましい。
次に、図５に示されたように、Ｂ−Ｂ'方向に前記バッファ酸化膜、第１コントロールゲートをパターニングする。
次に、図６に示されたように、オープンされた領域のゲート酸化膜をとり除いた後、また酸化膜の成長工程を通じてオープンされたシリコン基板の上にトンネル酸化膜５０８を成長させる。前記トンネル酸化膜の成長の時第１コントロールゲートの側面にはカップルリング酸化膜が同時に成長される。
次いで半導体基板の全面にサイドウォール・フローティングゲート形成のためのポリシリコンを蒸着した後、ブランケット蝕刻を通じて第１コントロールゲートの側面にサイドウォール・フローティングゲート５０９を形成させる。前記サイドウォール・フローティングゲートを形成させる時、過剰蝕刻を少し多めに実施して、サイドウォール・フローティングゲートの最上端を第１コントロールゲートの最上端より低く形成させて、以後第２コントロールゲートの蒸着の時サイドウォール・フローティングゲートとの短絡が発生しないようにする。
前記サイドウォール・フローティングゲートを形成するために蒸着するポリシリコンの蒸着の厚さは１００乃至１５００Åの範囲で蒸着することが望ましい。ブランケット蝕刻を通じてサイドウォール・フローティングゲートを形成させた後、酸化膜の成長工程を進行して形成されたサイドウォール・フローティングゲートに酸化膜を成長させるとかＣＶＤ工程を進行して酸化膜を蒸着させることもできる。引き続き、第１コントロールゲートとサイドウォール・フローティングゲートをマスクとして用い、イオン注入工程を実施して共通ソース／ドレーン領域５１０を形成する。
次いで、図７に示されたように、ワードラインの方向にパターニングしてワードラインとワードラインとの間に形成されたサイドウォール・フローティングゲートを皆とり除く。この時蝕刻工程は湿式蝕刻または乾式蝕刻を使うことができる。ワードラインとワードラインとの間に形成されたサイドウォール・フローティングゲートをとり除く前にイオン注入工程を使って共通ソース／ドレーン領域を形成させることにしたが、もし共通ソース／ドレーン領域の抵抗を減少させたければワードラインとワードラインとの間に形成したサイドウォール・フローティングゲートを皆とり除いた後、イオン注入工程を通じて共通ソース／ドレーン領域を形成させて共通ソース／ドレーン領域を減らすこともできる。
その後、図８に示されたように、ＡＰＣＶＤ（Ａｔｍｏｓｐｈｅｒｉｃ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）工程やＨＤＰ−ＣＶＤ
（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）工程を使って第１コントロールゲートの間の空隙を満たしてエッチバック（Ｅｔｃｈ Ｂａｃｋ）工程を通じてギャップフィル（Ｇａｐ Ｆｉｌｌ）を行った酸化膜５１１を平坦化させながらバッファ窒化膜の中間位までリセスする。この時エッチバック工程の代わりにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程を使うことができる。
更に、図９に示されたように、第１コントロールゲートに形成されたバッファ窒化膜と酸化膜を湿式蝕刻の過程を通じてとり除いた後、第２コントロールゲート５１２を形成させるためにウェハの全面にポリシリコンを蒸着する。前記第２コントロールゲートはドーピングされたポリシリコンを使うこともでき、ドーピングされないポリシリコンを蒸着した後、イオン注入工程を通じてドーピングさせることもできる。前記第１コントロールゲートの蒸着の厚さは５００乃至３０００Åの範囲で蒸着することが望ましい。
その後、図１０に示されたように、ワードラインの方向にパターニングする。ワードラインの方向で第２コントロールゲート及び第１コントロールゲートを蝕刻して第１コントロールゲートと第２コントロールゲートが積層されてあるスタックゲート形態を作る。前記第２コントロールゲートは以前の工程で各々形成された第１コントロールゲートをワードラインの方向に互いに連結させる役目をする。ワードラインの方向にパターニングした後、酸化膜の成長工程を追加することもできる。
前記のようにワードラインの方向に第２コントロールゲートを形成の後第１コントロールゲートの側面から基板に形成される寄生トランジスターやフィールドトランジスターのしきい値電圧を増加させる目的で基板にイオン注入工程を行うこともできる。
次に、図１１に示されたように、基板の全面にサイドウォール・スペイサ形成のための絶縁膜を蒸着した後、ブランケット蝕刻を通じてサイドウォール・スペイサ５１４を形成した後、シリサイド工程を通じて第２コントロールゲート（ワードライン）に選択的にシリサイド５１３を形成させる。前記サイドウォール・スペイサの形成のために蒸着する絶縁膜は酸化膜が望ましくて窒化膜も蒸着させることができる。
前記サイドウォール・スペイサ工程の代わりに、ＡＰＣＶＤ工程やＨＤＰ工程を使ってスタックゲートの間の空隙を満たして、エッチバック工程を通じてギャップフィルした酸化膜を平坦化させながらワードライン表面が現われるようにした後、シリサイド工程を通じて現われたワードラインの表面に選択的にシリサイドを形成させることもできる。以後の工程は従来のＭＯＳトランジスターの製造工程と同じ工程を使って本発明の不揮発性メモリー素子を製造する。
前記のようにＳＴＩ形成工程を別に進行させないで、Ｐウェルと共通ソース／ドレーンによって自主的に素子の分離領域が形成されるようにして、ＳＡＳ工程やＳＡ−ＳＴＩ工程を使わずに、ＮＯＲフラッシュセルが占める面積を効果的に減らすだけではなく、一つのトランジスターで２ビットを具現することができるサイドウォール・フローティングゲートを効果的に具現することができるし、ビットコンタクトを各々のユニットセル毎に形成させる必要がなくて、セルが占める面積を最小化させることで、従来のビットコンタクトを持つＮＯＲフラッシュメモリーセルが占める面積を６７〜８１％位まで減少させることができる。またビットコンタクトがない２ビットサイドウォール・フローティングゲートＮＯＲフラッシュセルを効果的に具現することで、ＮＡＮＤフラッシュセルが占める面積の半分水準まで減らすことができる。
図１２乃至図２０は本発明の別の実施例による不揮発性メモリー素子の製造方法を示す工程断面図である。
先ず、図１２に示したように、Ｐ型半導体基板５０１の全面にイオン注入工程でディップＮウェル５０２とＰウェル５０３をそれぞれ形成させる。このＰウェルを形成する時、しきい値電圧調整とＰｕｎｃｈ−Ｔｈｒｏｕｇｈ防止のためのイオン注入を一緒に実施する。引き続き前記基板に第１バッファ酸化膜５０４を成長あるいは蒸着して、前記第１バッファ酸化膜の上部にバッファ窒化膜５０５を蒸着する。前記第１バッファ酸化膜を形成させる工程の代わりにウェルの形成のイオン注入工程の時に使われた酸化膜を使うこともできる。
次に、前記バッファ窒化膜とバッファ酸化膜をワードラインの方向にパターニングする。引き続き、前記パターニングの後に露出したシリコーン基板にトンネル酸化膜５０６を形成する。前記第１バッファ酸化膜は５０Å〜３００Åの範囲で成長あるいは蒸着することが望ましく、前記バッファ窒化膜は１００Å〜２０００Åの範囲で蒸着することが望ましい。トンネル酸化膜は３０Å〜３００Åの範囲で成長あるいは蒸着することが望ましい。
次いで、図１３に示されたように、サイドウォール・フローティングゲートの形成のためにポリシリコンをウェハの全面に蒸着した後、ブランケットエッチング工程を通じてバッファ窒化膜の側面にサイドウォール・フローティングゲート５０７を形成させる。前記サイドウォール・フローティングゲートを形成させるために蒸着するポリシリコンの蒸着の厚さは１００乃至１５００Åの範囲で蒸着することが望ましい。
更に、図１４に示されたように、露出したシリコン基板に形成されたトンネル酸化膜をとり除いた後、ウェハの全面にブロック酸化膜５０８を形成する。前記ブロック酸化膜は第１ブロック酸化膜と第２ブロック酸化膜との積層構造である。ここでサイドウォール・フローティングゲートの上に蒸着される第１ブロック酸化膜と第２ブロック酸化膜とは消去の動作の時消去のしきい値電圧が決まった値に収斂するようにして、シリコン基板の上に蒸着される第１ブロック酸化膜と第２ブロック酸化膜とが主ゲート酸化膜として作用するようになる。
第１ブロック酸化膜はＡｌ２Ｏ３やＹ２Ｏ３を使って４０Å〜４００Åの範囲で蒸着することが望ましい。第２ブロック酸化膜はＳｉＯ２を使って２０Å〜２００Åの範囲で蒸着することが望ましい。
次に、パターニングを通じてワードラインとワードラインとの間（Ｃ−Ｃ方向）をオープンさせた後、エッチング工程を進行してオープンされた領域に蒸着されている第１ブロック酸化膜、第２ブロック酸化膜、サイドウォール・フローティングゲートを皆とり除く。
その後、図１５に示されたように、ポリシリコンの主ゲート形成のためにウェハの全面にポリシリコン５０９、第２バッファ酸化膜５１０、第２バッファ窒化膜５１１を順に蒸着した後、パターニングする。前記ポリシリコンの主ゲートを形成させるために蒸着するポリシリコンはドーピングされたポリポリシリコンを使うこともでき、又ドーピングされないポリポリシリコンを蒸着した後、イオン注入工程を通じてドーピングさせることもできる。ポリシリコンゲート形成のためのポリシリコンの蒸着の厚さは５００Å〜４０００Åの範囲で蒸着することが望ましい。第２バッファ酸化膜の蒸着工程は行わないこともある。
次に、図１６に示されたように、第１バッファ窒化膜を湿式蝕刻でとり除いた後、酸化膜工程を進行させて、ポリシリコンの主ゲートの側面とサイドウォール・フローティングゲートの側面に酸化膜５１２を成長あるいは蒸着させる。引き続き、ポリシリコンの主ゲートをマスクとしてイオン注入工程を進行させてＬＤＤまたはソース／ドレーン拡張領域５１４を形成させ、ウェハの全面に絶縁膜を蒸着した後、ブランケットエッチングを通じてポリシリコンの主ゲートの側面にサイドウォール・スペイサ５１３を形成させる。
引き続き、ポリシリコンの主ゲートとサイドウォール・スペイサをマスクとして用い、イオン注入工程を進行させてソース／ドレーン領域５１５を形成する。次いで、シリサイド工程を進行させて共通ソース／ドレーンで使われる領域にシリサイド５１６を選択的に形成させて抵抗値を減少させる。ここでＬＤＤを別に形成させないで、サイドウォール・スペイサの形成の前にソース／ドレーン領域を形成させることもできる。前記サイドウォール・スペイサは酸化膜で形成させることが望ましいし、窒化膜または酸化膜と窒化膜を使って形成させることもできる。必要によって共通ソース／ドレーン領域にシリサイド工程を略することができる。
その後、図１７に示されたように、ＡＰＣＶＤ（Ａｔｍｏｓｐｈｅｒｉｃ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）工程やＨＤＰ−ＣＶＤ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）工程を使ってポリシリコンの主ゲート間の空隙を満たして、エッチバック（Ｅｔｃｈ Ｂａｃｋ）工程を通じてギャップフィル（Ｇａｐ Ｆｉｌｌ）した酸化膜５１７を平坦化させながら第２バッファ窒化膜の中間位までリセスさせる。この時、エッチバック工程の代わりにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程を使うことができる。
次ぎに、図１８に示されたように、ポリシリコンの主ゲートに形成された第２バッファ窒化膜と第２バッファ酸化膜を湿式蝕刻工程で皆とり除いた後、ワードラインを形成させるためにウェハの全面にポリシリコン５１８を蒸着する。前記ワードラインを形成させるために蒸着するポリシリコンはドーピングされたポリを使うこともでき、又、ドーピングされないポリシリコンを蒸着した後、イオン注入工程を通じてドーピングさせることもできる。前記ワードライン形成のためのポリシリコンの蒸着の厚さは５００Å〜３０００Åの範囲で蒸着することが望ましい。
次いで、図１９に示されたように、ワードラインの方向にワードライン、ポリシリコンの主ゲートをパターニングする。前記パターニング工程を通じてＢ−Ｂ'方向にワードラインとポリシリコンゲートがスタックゲートの形態になる。前記ワードラインは以前の工程で各々形成されたポリシリコンゲートをワードラインの方向に互いに連結させる役目をする。
前記パターニング工程の後、酸化膜の成長工程を追加で進行させることもできる。前記のようにパターニング後、ポリシリコンの主ゲートの側面からシリコン基板に形成される寄生トランジスターやピルトトランジスターのしきい値電圧を増加させるために、ワードラインをマスクとして用い、イオン注入工程を進行させて不純物を注入することもできる。
次に、図２０に示されたように、基板の全面にサイドウォール・スペイサ形成のための絶縁膜を蒸着した後、ブランケット蝕刻を通じてサイドウォール・スペイサ５２０を形成した後、シリサイド工程を通じてワードラインに選択的にシリサイド５１９を形成させる。前記サイドウォール・スペイサの形成のために蒸着する絶縁膜は酸化膜が望ましくて、窒化膜または酸化膜と窒化膜とを蒸着させることもできる。以後の工程は従来のＭＯＳトランジスターの製造工程と等しい工程を使って本発明の不揮発性メモリー素子を製造する。
つぶさに説明された本発明によって、本発明の特徴部及び本発明の特徴部を含む変形態様は、本発明の技術分野で熟練された普通の人々に容易に理解される事は自明である。本発明のそういう変形態様の範囲は本発明の特徴部を含み、技術分野に熟練された通常の知識を持った者等の範囲内にあり、そういう変形態様は本発明の請求項の範囲内にあると見なされる。
１０ 半導体基板
１１ 素子分離膜
１２ ゲート酸化膜
１３ 第１ポリシリコン層
１５ 誘電体層
１６ 第２ポリシリコン層
１７ 金属層
１８ 窒化膜
５０１ Ｐ型半導体基板
５０２ Ｎウェル
５０３ Ｐウェル
５０４ ゲート酸化膜
５０５ 第１コントロールゲート
５０６ バッファ酸化膜
５０７ バッファ窒化膜
５０８ トンネル酸化膜
５０９ サイドウォール・フローティングゲート
５１０ 共通ソース／ドレーン領域
５１１ 酸化膜
５１２ 第２コントロールゲート
１１ 素子分離膜
１２ ゲート酸化膜
１３ 第１ポリシリコン層
１５ 誘電体層
１６ 第２ポリシリコン層
１７ 金属層
１８ 窒化膜
５０１ Ｐ型半導体基板
５０２ Ｎウェル
５０３ Ｐウェル
５０４ ゲート酸化膜
５０５ 第１コントロールゲート
５０６ バッファ酸化膜
５０７ バッファ窒化膜
５０８ トンネル酸化膜
５０９ サイドウォール・フローティングゲート
５１０ 共通ソース／ドレーン領域
５１１ 酸化膜
５１２ 第２コントロールゲート
Claims (20)
- 不揮発性メモリー素子の製造方法において、
半導体基板の全面に順にゲート酸化膜、第１コントロールゲート用ポリシリコン膜、バッファ酸化膜及びバッファ窒化膜を形成する段階と；
前記バッファ窒化膜、バッファ酸化膜及び第１コントロールゲート用のポリシリコン膜の一部を除去し、第１コントロールゲートとなる部分を第一の方向に形成する段階と；
前記第１コントロールゲートとなる部分を含む前記基板上にサイドウォール・フローティングゲート用のポリシリコン膜を蒸着せしめる段階と；
前記サイドウォール・フローティングゲート用のポリシリコン膜をエッチングすることで、前記第１コントロールゲートの側壁にサイドウォール・フローティングゲートを形成する段階と；
前記基板に共通ソース／ドレーン領域を形成する段階と；
スタックゲートが形成される領域間に形成されているサイドウォール・フローティングゲートをとり除く段階と；
前記第１コントロールゲート及びサイドウォール・フローティングゲート間に絶縁膜を堆積し、平坦化し、前記第１コントロールゲート間のギャップを埋める段階と；
前記第１コントロールゲート上の前記バッファ窒化膜とバッファ酸化膜とをとり除く段階と；
前記第１コントロールゲート及び前記絶縁膜上に第２コントロールゲート用ポリシリコン膜を蒸着する段階と；
前記第１コントロールゲート及び第２コントロールゲート用のポリシリコン膜の一部を除去して、前記第一の方向に直交する第二の方向にスタックゲートを形成する段階と；及び
前記スタックゲートの側壁にサイドウォール・スペイサを形成する段階とからなり、
前記スタックゲートが、一つの第１コントロールゲートと一つの第２コントロールゲートとからなることを特徴とする不揮発性メモリー素子の製造方法。 - 前記ゲート酸化膜は１０乃至２００Åの厚さで形成することを特徴とする請求項１に記載の不揮発性メモリー素子の製造方法。
- 前記第１コントロールゲート用ポリシリコン膜は５００乃至４０００Åの厚さで形成することを特徴とする請求項１に記載の不揮発性メモリー素子の製造方法。
- 前記バッファ酸化膜は１００乃至２００Åの厚さで形成することを特徴とする請求項１に記載の不揮発性メモリー素子の製造方法。
- 前記バッファ窒化膜は１００乃至２０００Åの厚さで形成することを特徴とする請求項１に記載の不揮発性メモリー素子の製造方法。
- 前記第１コントロールゲートの側壁にサイドウォール・フローティングゲートを形成する前に、
前記第１コントロールゲート間の基板上のゲート酸化膜をとり除く段階と、
前記第１コントロールゲート間の露出した基板上にトンネル酸化膜を形成する段階と、
を含むことを特徴とする請求項１に記載の不揮発性メモリー素子の製造方法。 - 基板上に前記トンネル酸化膜を形成する際、前記第１コントロールゲートの側面にカップルリング酸化膜が同時に形成されることを特徴とする請求項６に記載の不揮発性メモリー素子の製造方法。
- 前記第２コントロールゲートは前記第１コントロールゲートを前記第二の方向に互いに連結させることを特徴とする請求項１に記載の不揮発性メモリー素子の製造方法。
- 不揮発性メモリー素子の製造方法において、
半導体基板の全面に順に第１バッファ酸化膜及び第１バッファ窒化膜を形成する段階と；
前記第１バッファ窒化膜及び第１バッファ酸化膜の一部を除去して、前記第１バッファ窒化膜及び第１バッファ酸化膜に開口部を形成する段階と；
前記開口部内の前記第１バッファ窒化膜の側壁にサイドウォール・フローティングゲートを形成する段階と；
前記サイドウォール・フローティングゲート及び前記第１バッファ窒化膜を含む前記基板の全面にブロック酸化膜を形成する段階と；
前記ブロック酸化膜の上に順にポリシリコン主ゲート用のポリシリコン膜及び第２バッファ窒化膜を蒸着する段階と；
前記第２バッファ窒化膜及び前記ポリシリコン主ゲート用のポリシリコン膜の一部を除去して、ポリシリコン主ゲートを形成する段階と；
前記サイドウォール・フローティングゲート及び前記ポリシリコン主ゲートの側壁に第１サイドウォール・スペイサを形成する段階と；
前記基板に不純物イオンを注入して共通ソース／ドレーン領域を形成する段階と；
前記基板に絶縁膜を蒸着し、平坦化して前記ポリシリコン主ゲート間のギャップを埋める段階と；
前記絶縁膜を含む前記基板上にワードライン用ポリシリコン膜を蒸着する段階と；
前記ワードライン用ポリシリコン膜、ポリシリコン主ゲートをパターニングし、前記ワードライン用ポリシリコン膜及びポリシリコン主ゲートの一部を除去し、ワードラインを形成する段階と；及び
前記ワードライン及び前記ポリシリコン主ゲートの側壁に第２サイドウォール・スペイサを形成する段階とからなり、
前記ワードラインは、前記ワードラインの形成方向に前記ポリシリコン主ゲートを相互に接続することを特徴とする不揮発性メモリー素子の製造方法。 - 前記第１バッファ酸化膜は５０乃至３００Åの厚さで形成することを特徴とする請求項９に記載の不揮発性メモリー素子の製造方法。
- 前記第２バッファ窒化膜は１００乃至２０００Åの厚さで形成することを特徴とする請求項９に記載の不揮発性メモリー素子の製造方法。
- 前記ポリシリコン主ゲートの形成のためのポリシリコン膜は５００乃至４０００Åの厚さで形成することを特徴とする請求項９に記載の不揮発性メモリー素子の製造方法。
- 前記ワードラインの形成のためのポリシリコンは５００乃至３０００Åの厚さで形成することを特徴とする請求項９に記載の不揮発性メモリー素子の製造方法。
- 前記ブロック酸化膜は第１ブロック酸化膜と第２ブロック酸化膜の積層構造であることを特徴とする請求項９に記載の不揮発性メモリー素子の製造方法。
- 前記第１ブロック酸化膜はＡｌ２Ｏ３またはＹ２Ｏ３を４０乃至４００Åの厚さで形成することを特徴とする請求項１４に記載の不揮発性メモリー素子の製造方法。
- 前記第２ブロック酸化膜はＳｉＯ２を２０乃至２００Åの厚さで形成することを特徴とする請求項１４に記載の不揮発性メモリー素子の製造方法。
- 前記サイドウォール・フローティングゲートのポリシリコン膜のエッチングは、過剰蝕刻によりエッチングされ、前記サイドウォール・フローティングゲートの頂部が、前記第１コントロールゲートの頂部より低いことを特徴とする請求項１に記載の不揮発性メモリー素子の製造方法。
- 前記絶縁膜の平坦化は、前記絶縁膜の頂部表面が、前記バッファ窒化膜の側壁の中間部に達する迄、エッチバックプロセスを用いて行われることを特徴とする請求項１に記載の不揮発性メモリー素子の製造方法。
- 前記ポリシリコン主ゲート間のギャップを埋めるために、前記基板上の絶縁膜を平坦化する段階は、前記絶縁膜の頂部表面が、前記第２バッファ窒化膜の側壁の中間部に達する迄行われることを特徴とする請求項９に記載の不揮発性メモリー素子の製造方法。
- 前記第２バッファ窒化膜が形成される前に、前記ポリシリコン主ゲート用のポリシリコン膜上に第２バッファ酸化膜を形成する工程を更に含むことを特徴とする請求項９に記載の不揮発性メモリー素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101097A KR100603251B1 (ko) | 2003-12-31 | 2003-12-31 | 비휘발성 메모리 소자의 제조 방법 |
| KR1020030101099A KR20050069147A (ko) | 2003-12-31 | 2003-12-31 | 비휘발성 메모리 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005197725A JP2005197725A (ja) | 2005-07-21 |
| JP4502801B2 true JP4502801B2 (ja) | 2010-07-14 |
Family
ID=34703453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004380316A Expired - Fee Related JP4502801B2 (ja) | 2003-12-31 | 2004-12-28 | 不揮発性メモリー素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7125771B2 (ja) |
| JP (1) | JP4502801B2 (ja) |
| DE (1) | DE102004063609A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100601915B1 (ko) * | 2003-12-31 | 2006-07-14 | 동부일렉트로닉스 주식회사 | 비휘발성 메모리 소자 |
| KR100599106B1 (ko) * | 2003-12-31 | 2006-07-12 | 동부일렉트로닉스 주식회사 | 비 휘발성 메모리 장치 및 그 구동방법 |
| KR100620217B1 (ko) * | 2003-12-31 | 2006-09-11 | 동부일렉트로닉스 주식회사 | 비휘발성 메모리 소자의 제조 방법 |
| JP2005259898A (ja) * | 2004-03-10 | 2005-09-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
| KR100643468B1 (ko) * | 2005-12-01 | 2006-11-10 | 동부일렉트로닉스 주식회사 | 절연막 스페이서가 형성된 비휘발성 메모리 소자 및 그제조 방법 |
| KR100889545B1 (ko) * | 2006-09-12 | 2009-03-23 | 동부일렉트로닉스 주식회사 | 플래쉬 메모리 소자의 구조 및 동작 방법 |
| US8884358B2 (en) * | 2013-01-24 | 2014-11-11 | Freescale Semiconductor, Inc. | Method of making a non-volatile memory (NVM) cell structure |
| CN105551994B (zh) * | 2016-02-17 | 2018-03-23 | 上海华力微电子有限公司 | 一种验证快闪存储器隧穿氧化层可靠性的方法 |
| CN109148456B (zh) * | 2017-06-16 | 2021-09-14 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN111029252B (zh) * | 2019-12-24 | 2022-09-02 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其制造方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09116119A (ja) * | 1995-10-13 | 1997-05-02 | Sony Corp | 不揮発性半導体記憶装置 |
| JPH09172095A (ja) * | 1995-12-18 | 1997-06-30 | Nec Corp | 不揮発性半導体記憶装置とその製造方法および使用方法 |
| JP2001168213A (ja) * | 1999-12-03 | 2001-06-22 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
| JP2001308289A (ja) * | 2000-04-15 | 2001-11-02 | Samsung Electronics Co Ltd | 二重量子点を応用した単一電子多値メモリ及びその駆動方法 |
| JP2002050703A (ja) * | 2000-08-01 | 2002-02-15 | Hitachi Ltd | 多値不揮発性半導体記憶装置 |
| JP2002124584A (ja) * | 2000-10-13 | 2002-04-26 | Hitachi Ltd | 半導体集積回路装置および半導体集積回路装置の製造方法 |
| JP2002190536A (ja) * | 2000-10-13 | 2002-07-05 | Innotech Corp | 半導体記憶装置、その製造方法及び半導体記憶装置の駆動方法 |
| JP2003282741A (ja) * | 2002-03-20 | 2003-10-03 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
| JP2005197726A (ja) * | 2003-12-31 | 2005-07-21 | Dongbuanam Semiconductor Inc | 不揮発性メモリー素子の製造方法 |
| JP2006521024A (ja) * | 2003-03-20 | 2006-09-14 | フリースケール セミコンダクター インコーポレイテッド | 多ビット不揮発性記憶デバイス及びその形成方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6130132A (en) * | 1998-04-06 | 2000-10-10 | Taiwan Semiconductor Manufacturing Company | Clean process for manufacturing of split-gate flash memory device having floating gate electrode with sharp peak |
| US6093945A (en) * | 1998-07-09 | 2000-07-25 | Windbond Electronics Corp. | Split gate flash memory with minimum over-erase problem |
| US6197639B1 (en) * | 1998-07-13 | 2001-03-06 | Samsung Electronics Co., Ltd. | Method for manufacturing NOR-type flash memory device |
| JP2000311957A (ja) * | 1999-04-27 | 2000-11-07 | Seiko Instruments Inc | 半導体装置 |
| US6714456B1 (en) * | 2000-09-06 | 2004-03-30 | Halo Lsi, Inc. | Process for making and programming and operating a dual-bit multi-level ballistic flash memory |
| KR100381953B1 (ko) * | 2001-03-16 | 2003-04-26 | 삼성전자주식회사 | 노어형 플래시 메모리 소자의 제조방법 |
| JP3726760B2 (ja) * | 2002-02-20 | 2005-12-14 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2003249575A (ja) * | 2002-02-22 | 2003-09-05 | Seiko Epson Corp | 不揮発性記憶装置の製造方法 |
| JP3640186B2 (ja) * | 2002-03-06 | 2005-04-20 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP3664161B2 (ja) * | 2002-10-30 | 2005-06-22 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
-
2004
- 2004-12-27 DE DE102004063609A patent/DE102004063609A1/de not_active Withdrawn
- 2004-12-28 JP JP2004380316A patent/JP4502801B2/ja not_active Expired - Fee Related
- 2004-12-30 US US11/024,832 patent/US7125771B2/en not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09116119A (ja) * | 1995-10-13 | 1997-05-02 | Sony Corp | 不揮発性半導体記憶装置 |
| JPH09172095A (ja) * | 1995-12-18 | 1997-06-30 | Nec Corp | 不揮発性半導体記憶装置とその製造方法および使用方法 |
| JP2001168213A (ja) * | 1999-12-03 | 2001-06-22 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
| JP2001308289A (ja) * | 2000-04-15 | 2001-11-02 | Samsung Electronics Co Ltd | 二重量子点を応用した単一電子多値メモリ及びその駆動方法 |
| JP2002050703A (ja) * | 2000-08-01 | 2002-02-15 | Hitachi Ltd | 多値不揮発性半導体記憶装置 |
| JP2002124584A (ja) * | 2000-10-13 | 2002-04-26 | Hitachi Ltd | 半導体集積回路装置および半導体集積回路装置の製造方法 |
| JP2002190536A (ja) * | 2000-10-13 | 2002-07-05 | Innotech Corp | 半導体記憶装置、その製造方法及び半導体記憶装置の駆動方法 |
| JP2003282741A (ja) * | 2002-03-20 | 2003-10-03 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
| JP2006521024A (ja) * | 2003-03-20 | 2006-09-14 | フリースケール セミコンダクター インコーポレイテッド | 多ビット不揮発性記憶デバイス及びその形成方法 |
| JP2005197726A (ja) * | 2003-12-31 | 2005-07-21 | Dongbuanam Semiconductor Inc | 不揮発性メモリー素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050142751A1 (en) | 2005-06-30 |
| US7125771B2 (en) | 2006-10-24 |
| JP2005197725A (ja) | 2005-07-21 |
| DE102004063609A1 (de) | 2005-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7186607B2 (en) | Charge-trapping memory device and method for production | |
| US7768061B2 (en) | Self aligned 1 bit local SONOS memory cell | |
| JP2004281662A (ja) | 半導体記憶装置及びその製造方法 | |
| US8829644B2 (en) | Nonvolatile memory device and method of manufacturing the same | |
| US8153487B2 (en) | Semiconductor device and method for manufacturing the same | |
| US8952536B2 (en) | Semiconductor device and method of fabrication | |
| US6740557B1 (en) | Spacer like floating gate formation | |
| JP4502801B2 (ja) | 不揮発性メモリー素子の製造方法 | |
| EP1345273A1 (en) | Dual bit multi-level ballistic monos memory, and manufacturing method, programming, and operation process for the memory | |
| US20070126054A1 (en) | Nonvolatile memory devices having insulating spacer and manufacturing method thereof | |
| KR100419963B1 (ko) | 플래시 메모리 소자의 공통 소오스 영역 제조방법 | |
| US6716698B1 (en) | Virtual ground silicide bit line process for floating gate flash memory | |
| JP4502802B2 (ja) | 不揮発性メモリー素子の製造方法 | |
| KR100594391B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100593597B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100526477B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100602937B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100603251B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100602938B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100604532B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR20050069147A (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| TW200849563A (en) | NAND flash memory cell array and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080827 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100331 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100420 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |