KR100602938B1 - 비휘발성 메모리 소자의 제조 방법 - Google Patents

비휘발성 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR100602938B1
KR100602938B1 KR1020030101066A KR20030101066A KR100602938B1 KR 100602938 B1 KR100602938 B1 KR 100602938B1 KR 1020030101066 A KR1020030101066 A KR 1020030101066A KR 20030101066 A KR20030101066 A KR 20030101066A KR 100602938 B1 KR100602938 B1 KR 100602938B1
Authority
KR
South Korea
Prior art keywords
control gate
forming
gate
oxide film
memory device
Prior art date
Application number
KR1020030101066A
Other languages
English (en)
Other versions
KR20050069128A (ko
Inventor
정진효
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030101066A priority Critical patent/KR100602938B1/ko
Publication of KR20050069128A publication Critical patent/KR20050069128A/ko
Application granted granted Critical
Publication of KR100602938B1 publication Critical patent/KR100602938B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 비휘발성 메모리 소자의 제조 방법에 관한 것으로 더욱 상세하게는 종래의 SAS 공정이나 SA-STI 공정을 사용하지 않고 최소의 면적(2F2)을 가지면서 소자 분리 특성이 우수한 비휘발성 메모리 소자의 제조 방법에 관한 것이다.
본 발명의 상기 목적은 비휘발성 메모리 소자의 제조방법에 있어서, 반도체 기판의 전면에 게이트 산화막, 제1콘트롤 게이트용 폴리실리콘, 버퍼 산화막 및 버퍼 질화막을 형성하는 단계; 상기 버퍼 질화막, 버퍼 산화막 및 제1콘트롤 게이트를 열 방향으로 패터닝하는 단계; 상기 제1콘트롤 게이트의 측벽에 사이드월 플로팅 게이트를 형성하는 단계; 상기 기판에 공통 소오스/드레인 영역을 형성하는 단계; 상기 기판을 행 방향으로 패터닝하여 워드 라인과 워드 라인 사이에 형성된 사이드월 플로팅 게이트를 제거하는 단계; 상기 기판에 절연막을 형성하고 평탄화하여 상기 제1콘트롤 게이트 사이를 갭필하는 단계; 상기 버퍼 질화막, 버퍼 산화막을 제거하는 단계; 상기 기판에 제2콘트롤 게이트용 폴리실리콘을 증착하는 단계; 워드 라인 방향으로 패터닝하여 반도체 기판에 STI를 형성하는 단계 및 상기 제1콘트롤 게이트 및 제2콘트롤 게이트의 측벽에 사이드월 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법에 의해 달성된다.
따라서, 본 발명의 비휘발성 메모리 소자의 제조방법은 STI 형성공정을 따로 진행하지 않고 워드 라인 형성시 선택적으로 STI가 형성되도록 하여 워드 라인과 워드 라인사이의 소자 분리 특성과 공통 소오스와 공통 드레인 사이의 소자 분리 특성을 보장함으로써 SAS 공정이나 SA-STI 공정을 사용하지 않고도 노어 플래시 셀이 차지하는 면적을 효과적으로 줄일 수 있다. 뿐만 아니라 비트 콘택이 없는 2 비트 사이드월 플로팅 게이트 노어 플래시 셀을 효과적으로 구현함으로써 난드 플래시 셀이 차지하는 면적의 절반 수준까지 줄일 수 있는 효과가 있다.
Flash Memory, Sidewall Floating Gate, NOR Flash, 제1 Control Gate, 제2 Control Gate, Isolation

Description

비휘발성 메모리 소자의 제조 방법{Method for fabricating of non-volatile memory device}
도 1은 종래 기술에 의한 플래시 메모리 셀의 단면도.
도 2는 종래의 노어 플래시 유니트 셀의 면적과 본 발명의 비휘발성 메모리 소자의 유니트 셀의 면적을 비교한 도면.
도 3은 본 발명에 의한 비휘발성 메모리 소자의 셀 어레이 레이아웃
도 4a 내지 도 4h는 본 발명에 따른 비휘발성 메모리 소자의 제조방법의 공정단면도.
본 발명은 비휘발성 메모리 소자의 제조 방법에 관한 것으로 더욱 상세하게는 종래의 SAS(Self-Aligned Source) 공정이나 SA-STI(Self-Aligned STI) 공정을 사용하지 않고 최소의 면적(2F2)을 가지면서 소자 분리 특성이 우수한 비휘발성 메 모리 소자의 제조 방법에 관한 것이다.
일반적으로 반도체 메모리 장치는 크게 휘발성 메모리(volatile memory)와 비휘발성 메모리(non-volatile memory)로 구분된다. 휘발성 메모리의 대부분은 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 등의 RAM이 차지하고 있으며, 전원 인가시 데이타의 입력 및 보존이 가능하지만, 전원 제거시 데이타가 휘발되어 보존이 불가능한 특징을 가진다. 반면에, ROM(Read Only Memory)이 대부분을 차지하고 있는 비휘발성 메모리는 전원이 인가되지 않아도 데이타가 보존되는 특징을 가진다.
현재, 공정기술 측면에서 비휘발성 메모리 장치는 플로팅 게이트(Floationg Gate) 계열과 두 종류 이상의 유전막이 2중 또는 3중으로 적층된 MIS(Metal Insulator Semiconductor) 계열로 구분된다.
플로팅 게이트 계열의 메모리 장치는 전위 우물(potential well)을 이용하여 기억 특성을 구현하며, 현재 플래시 EEPROM(Electrically Erasable Programmable Read Only Memory)으로 가장 널리 응용되고 있는 단순 적층 구조의 ETOX(EPROM Tunnel Oxide) 구조와 하나의 셀에 두 개의 트랜지스터가 구비된 채널 분리(Split gate) 구조를 들 수 있다.
반면에 MIS 계열은 유전막 벌크, 유전막-유전막 계면 및 유전막-반도체 계면에 존재하는 트랩(trap)을 이용하여 기억 기능을 수행한다. 현재 플래시 EEPROM으로 주로 응용되고 있는 MONOS/SONOS(Metal/Silicon ONO Semiconductor)구조가 대표적인 예이다.
종래 기술의 플래시 메모리 셀의 제조 방법을 도 1 에서 간략하게 설명하면, 소자 분리막(11)이 형성된 반도체 기판(10) 상부에 게이트 산화막(12)을 형성하고 그 위에 제 1 폴리실리콘층(13)을 형성하여 플로팅 게이트로 사용한다. 이 플로팅 게이트(13) 상부에 유전체층(15)과 제 2 폴리실리콘층(16)을 형성하여 이 제 2 폴리실리콘층(16)을 콘트롤 게이트로 사용한다. 이 콘트롤 게이트(16) 상부에 금속층(17)과 질화막(18)을 형성하고 셀 구조로 패터닝하여 플래시 메모리 셀을 형성한다.
현재의 NOR 플래시 메모리 제조 공정경우 NOR 플래시 유니트 셀 면적을 최소로 만들기 위해 SAS 공정이나 SA-STI 공정을 주로 사용한다. 또한 SAS 공정이나 SA-STI 공정 또는 이 두가지 공정을 모두다 사용하는 경우에도 비트 콘택을 형성시켜야 하기 때문에 데이터 플래시 메모리에 주로 사용하는 NAND 플래시 셀의 최소 면적(4F2)만큼 줄일 수 없다. 뿐만 아니라 본 발명에서 사용할 2 비트 사이드월 플로팅 게이트 소자의 경우 소오스/드레인에 각각의 콘택을 형성시키고 각각의 비트 라인을 형성시켜야 하기 때문에 각각의 비트 라인 형성을 위해 추가적인 면적이 필요하기 때문에 면적을 최소화 시키기 위해서는 비트 콘택이 없는 셀 구조를 형성시켜야만 한다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으 로, SAS 공정이나 SA-STI 공정을 사용하지 않고 최소의 면적(2F2)을 가지면서 소자 분리 특성이 우수한 노어 플래시 셀을 구현할 수 있는 비휘발성 메모리 소자의 제조방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 비휘발성 메모리 소자의 제조방법에 있어서, 반도체 기판의 전면에 게이트 산화막, 제1콘트롤 게이트용 폴리실리콘, 버퍼 산화막 및 버퍼 질화막을 형성하는 단계; 상기 버퍼 질화막, 버퍼 산화막 및 제1콘트롤 게이트를 열 방향으로 패터닝하는 단계; 상기 제1콘트롤 게이트의 측벽에 사이드월 플로팅 게이트를 형성하는 단계; 상기 기판에 공통 소오스/드레인 영역을 형성하는 단계; 상기 기판을 행 방향으로 패터닝하여 워드 라인과 워드 라인 사이에 형성된 사이드월 플로팅 게이트를 제거하는 단계; 상기 기판에 절연막을 형성하고 평탄화하여 상기 제1콘트롤 게이트 사이를 갭필하는 단계; 상기 버퍼 질화막, 버퍼 산화막을 제거하는 단계; 상기 기판에 제2콘트롤 게이트용 폴리실리콘을 증착하는 단계; 워드 라인 방향으로 패터닝하여 반도체 기판에 STI를 형성하는 단계 및 상기 제1콘트롤 게이트 및 제2콘트롤 게이트의 측벽에 사이드월 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설 명에 의해 보다 명확하게 이해될 것이다.
도 2는 종래의 비트 콘택을 가지는 노어 플래시 유니트 셀의 면적과 본 발명의 제조 공정으로 구현하는 비트 콘택이 없는 2 비트 사이드월 플로팅 게이트 비휘발성 메모리 소자의 유니트 셀의 면적을 비교한 도면이다.
a는 SAS 공정과 SA-STI 공정을 모두 사용하지 않을 경우 비트 콘택을 가지는 노어 플래시 유니트 셀의 면적을 나타낸 것으로 대략 10.5F2만큼의 면적을 차지한다.
b는 SAS 공정은 사용하고 SA-STI 공정은 사용하지 않을 경우 비트 콘택을 가지는 노어 플래시 유니트 셀의 면적을 나타낸 것으로 대략 9F2만큼의 면적을 차지하게 된다. 따라서 SAS 공정을 사용함으로써 2a에 비해 대략 15% 정도의 셀 면적을 줄일 수 있다.
c는 SAS 공정과 SA-STI 공정을 모두 사용하는 경우 비트 콘택을 가지는 노어 플래시 유니트 셀의 면적을 나타낸 것으로 대략 6F2만큼의 면적을 차지하게 된다. 따라서 SAS 공정과 SA-STI 공정 모두를 사용함으로써 2a에 비해 대략 43% 정도의 셀 면적을 줄일 수 있으며 2b에 비해 대략 33% 정도의 셀 면적을 줄일 수 있다.
d는 본 발명에 의한 비트 콘택이 없는 2 비트 사이드월 플로팅 게이트 노어 플래시 유니트 셀의 면적을 나타낸 것으로 대략 2F2만큼의 면적을 차지하게 된다. 이는 종래의 SA-STI 공정을 사용하는 난드 플래시 유니트 셀의 절반 수준이며 3a에 비해 대략 81% 정도의 셀 면적을 줄일 수 있으며 3b에 비해 대략 78% 정도의 셀 면적을 줄일 수 있고 3c에 비해 대략 67% 정도의 셀 면적을 줄일 수 있다.
도 3은 본 발명에 의한 비휘발성 메모리 소자의 셀 어레이 레이아웃을 나타낸 도면이다. 도 3의 A-A', B-B', C-C', D-D' 방향의 단면도를 이하 도 4에서 공정순서에 따라 설명한다.
도 4a 내지 도 4h는 본 발명에 따른 비휘발성 메모리 소자의 제조방법의 공정단면도이다.
먼저, 도 4a에 도시된 바와 같이, P형 반도체 기판(501)의 전면에 이온 주입 공정으로 딥 N웰(502)과 P웰(503)을 각각 형성시킨다. 이때 P웰을 형성시 문턱 전압 조정과 Punch-Through 방지를 위한 이온 주입을 함께 실시한다. 이어 상기 기판의 상부에 게이트 산화막(504)을 10Å~200Å 범위에서 성장시키고 상기 게이트 산화막의 상부에 제1콘트롤 게이트(505), 버퍼 산화막(506), 버퍼 질화막(507)을 차례로 증착시킨다. 상기 제1콘트롤 게이트는 도핑된 폴리를 사용할 수도 있고 도핑되지 않은 폴리를 증착한 후 이온 주입공정을 통해 도핑 시킬 수도 있다. 상기 제1콘트롤 게이트의 증착두께는 500 내지 4000Å 범위에서 증착하는 것이 바람직하다. 상기 버퍼 산화막은 100 내지 200Å 범위에서 증착하는 것이 바람직하다. 상기 버퍼 질화막은 100 내지 2000Å 범위에서 증착하는 것이 바람직하다.
다음, 도 4b에 도시된 바와 같이, B-B' 방향으로 상기 버퍼 산화막, 제1콘트롤 게이트를 패터닝한다.
다음, 도 4c에 도시된 바와 같이, 오픈된 영역의 게이트 산화막을 제거한 후 다시 산화막 성장공정을 통해 오픈된 실리콘 기판위에 터널 산화막(508)을 성장시킨다. 상기 터널 산화막 성장시 제1콘트롤 게이트 측면에는 커플링 산화막이 동시에 성장된다. 다음 반도체 기판의 전면에 사이드월 플로팅 게이트 형성을 위한 폴리실리콘을 증착한 후 블랭킷 식각을 통해 제1콘트롤 게이트 측면에 사이드월 플로팅 게이트(509)를 형성시킨다. 상기 사이드월 플로팅 게이트를 형성시킬 때 과잉 식각를 다소 많이 실시하여 사이드월 플로팅 게이트의의 최상단을 제1콘트롤 게이트의 최상단보다 낮게 형성시켜 이후 제2콘트롤 게이트 증착시 사이트월 플로팅 게이트와 단락이 발생하지 않도록 한다. 상기 사이드월 플로팅 게이트를 형성하기 위해 증착하는 폴리실리콘의 증착두께는 100 내지 1500Å 범위에서 증착하는 것이 바람직하다. 블랭킷 식각을 통해 사이드월 플로팅 게이트를 형성시킨 후 산화막 성장 공정을 진행하여 형성된 사이드월 플로팅 게이트에 산화막을 성장시키거나 CVD공정을 진행하여 산화막을 증착시킬 수도 있다. 이어, 제1콘트롤 게이트와 사이드월 플로팅 게이트를 마스크 이온주입 공정을 실시하여 공통 소오스/드레인 영역을 형성한다.
다음, 도 4d에 도시된 바와 같이, 워드 라인 방향(A-A' 방향)으로 패터닝하여 워드 라인과 워드 라인 사이에 형성된 사이드월 플로팅 게이트를 모두 제거한다. 이때 식각공정은 습식 식각 또는 건식 식각을 사용할 수 있다. 워드 라인과 워드 라인 사이에 형성된 사이드월 플로팅 게이트를 제거하기 전에 이온 주입 공정을 사용하여 공통 소오스/드레인 영역을 형성시키는 것으로 하였는데 만약 공통 소오스/드레인 영역의 저항을 더욱 감소시키고 싶으면 워드 라인과 워드 라인사이에 형 성된 사이드월 플로팅 게이트를 모두 제거한 후 이온 주입 공정을 통해 공통 소오스/드레인 영역을 형성시켜 공통 소오스/드레인 영역을 줄일 수도 있다.
다음, 도 4e에 도시된 바와 같이, APCVD(Atmospheric Pressure Chemical Vapour Deposition) 공정이나 HDP-CVD(High Density Plasma Chemical Vapour Deposition) 공정을 사용하여 제1콘트롤 게이트 사이에 공극을 채우며 에치백(Etch Back) 공정을 통해 갭필(Gap Fill)한 산화막(510)을 평탄화시키면서 버퍼 질화막 중간 정도까지 리세스시킨다. 이때 에치백 공정대신 CMP(Chemical Mechanical Polishing) 공정을 사용할 수 있다.
다음, 도 4f에 도시된 바와 같이, 제1콘트롤 게이트에 형성된 버퍼 질화막과 산화막을 습식 식각 과정을 통해 제거한 후 제2콘트롤 게이트를 형성시키기 위해 웨이퍼 전면에 폴리실리콘을 증착한다. 상기 제2콘트롤 게이트는 도핑된 폴리를 사용할 수도 있고 도핑되지 않은 폴리를 증착한 후 이온 주입공정을 통해 도핑 시킬 수도 있다. 상기 제1콘트롤 게이트의 증착두께는 500 내지 3000Å 범위에서 증착하는 것이 바람직하다.
다음, 도 4g 도시된 바와 같이, 워드 라인 방향으로 패터닝하여 STI(Shallow Trench Isolation)를 형성한다. 워드 라인 방향으로 제2콘트롤 게이트, 제1콘트롤 게이트 및 기판을 식각하여 STI를 형성한다. 상기 패터닝 공정을 통해 B-B' 방향으로 제1콘트롤 게이트와 제2콘트롤 게이트가 스택 게이트 형태로 된다. 각각의 스택 게이트가 STI에 의해 분리되어져 워드 라인 사이의 소자 분리 특성이 개선된다. 또한 C-C' 방향 경우 공통 소오스/드레인이 형성되어 있는 영역 위에는 갭필 산화막 이 형성되어 있어 워드 라인 형성 공정 동안 공통 소오스/드레인을 보호하기 때문에 변화가 없으며 제1콘트롤 게이트, 제2콘트롤 게이트 및 그 하부의 실리콘 기판만 선택적으로 식각되어 공통 소오스와 공통 드레인 영역 사이에 STI가 선택적으로 형성된다. 따라서 상기 공정에서 형성된 STI가 공통 소오스/드레인을 물리적으로 분리시킴으로써 공통 소오스와 공통 드레인 사이의 소자 분리 특성이 개선된다. 여기서 제2콘트롤 게이트는 이전 공정에서 제각기 형성된 제1콘트롤 게이트를 워드 라인 방향으로 서로 연결시키는 역할을 한다. 워드 라인 방향으로 STI를 형성한 후 산화막 성장 공정을 추가로 진행할 수도 있다. 상기와 같이 워드 라인 형성공정을 통해 워드 라인과 워드 라인 사이, 공통 소스와 공통 드레인 사이에 선택적으로 STI를 형성시킨 후 필트 트랜지스터의 문턱전압을 증가시키기 위해 채널 스탑 이온주입 공정(Channel Stop Implantation)을 더 진행할 수도 있다.
다음, 도 4h 도시된 바와 같이, 기판의 전면에 사이드월 스페이서 형성을 위한 절연막을 증착한 후 블랭킷 식각을 통해 사이드월 스페이서를 형성한 후 실리사이드 공정을 통해 제2콘트롤 게이트(워드 라인)에 선택적으로 실리사이드를 형성시킨다. 상기 사이드월 스페이서 형성을 위해 증착하는 절연막은 산화막이 바람직하며 질화막 또는 산화막과 질화막 두가지를 모두 증착시킬 수도 있다. 상기 사이드월 스페이서 공정대신 APCVD 공정이나 HDP 공정을 사용하여 스택 게이트 사이의 공극과 STI를 채우고 에치백 공정을 통해 갭필한 산화막을 평탄화시키면서 워드 라인 표면이 드러나게 한 후 실리사이드 공정을 통해 드러난 워드 라인 표면에 선택적으로 실리사이드를 형성시킬 수도 있다. 이후 공정은 종래의 모스 트랜지스터 제조 공정과 동일한 공정을 사용하여 본 발명의 비휘발성 메모리 소자를 제조한다.
상기와 같이 STI 형성공정을 따로 진행하지 않고 워드 라인 형성시 선택적으로 STI가 형성되도록 하여 워드 라인과 워드 라인사이의 소자 분리 특성과 공통 소오스와 공통 드레인 사이의 소자 분리 특성을 보장함으로써 SAS 공정이나 SA-STI 공정을 사용하지 않고도 노어 플래시 셀이 차지하는 면적을 효과적으로 줄일 수 있다. 뿐만 아니라 비트 콘택이 없는 2 비트 사이드월 플로팅 게이트 노어 플래시 셀을 효과적으로 구현함으로써 난드 플래시 셀이 차지하는 면적의 절반 수준까지 줄일 수 있다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 비휘발성 메모리 소자의 제조방법은 STI 형성공정을 따로 진행하지 않고 워드 라인 형성시 선택적으로 STI가 형성되도록 하여 워드 라인과 워드 라인사이의 소자 분리 특성과 공통 소오스와 공통 드레인 사이의 소자 분리 특성을 보장함으로써 SAS 공정이나 SA-STI 공정을 사용하지 않고도 노어 플래시 셀이 차지하는 면적을 효과적으로 줄일 수 있다. 뿐만 아니라 비트 콘택이 없는 2 비 트 사이드월 플로팅 게이트 노어 플래시 셀을 효과적으로 구현함으로써 난드 플래시 셀이 차지하는 면적의 절반 수준까지 줄일 수 있는 효과가 있다.

Claims (8)

  1. 비휘발성 메모리 소자의 제조방법에 있어서,
    반도체 기판의 전면에 게이트 산화막, 제1콘트롤 게이트용 폴리실리콘, 버퍼 산화막 및 버퍼 질화막을 형성하는 단계;
    상기 버퍼 질화막, 버퍼 산화막 및 제1콘트롤 게이트를 열 방향으로 패터닝하는 단계;
    상기 제1콘트롤 게이트의 측벽에 사이드월 플로팅 게이트를 형성하는 단계;
    상기 기판에 공통 소오스/드레인 영역을 형성하는 단계;
    상기 기판을 행 방향으로 패터닝하여 워드 라인과 워드 라인 사이에 형성된 사이드월 플로팅 게이트를 제거하는 단계;
    상기 기판에 절연막을 형성하고 평탄화하여 상기 제1콘트롤 게이트 사이를 갭필하는 단계;
    상기 버퍼 질화막, 버퍼 산화막을 제거하는 단계;
    상기 기판에 제2콘트롤 게이트용 폴리실리콘을 증착하는 단계;
    워드 라인 방향으로 패터닝하여 반도체 기판에 STI를 형성하는 단계; 및
    상기 제1콘트롤 게이트 및 제2콘트롤 게이트의 측벽에 사이드월 스페이서를 형성하는 단계
    를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
  2. 제 1항에 있어서,
    상기 게이트 산화막은 10 내지 200Å의 두께로 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
  3. 제 1항에 있어서,
    상기 제1콘트롤 게이트는 500 내지 4000Å의 두께로 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
  4. 제 1항에 있어서,
    상기 버퍼 산화막은 100 내지 200Å의 두께로 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
  5. 제 1항에 있어서,
    상기 버퍼 질화막은 100 내지 2000Å의 두께로 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
  6. 제 1항에 있어서,
    상기 제1콘트롤 게이트의 측벽에 사이드월 플로팅 게이트를 형성하기 전에 오픈된 영역의 게이트 산화막을 제거한 후 터널 산화막을 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
  7. 제 6항에 있어서,
    상기 터널 산화막 성장시 제1콘트롤 게이트 측면에 커플링 산화막이 동시에 형성되는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
  8. 제 1항에 있어서,
    상기 제2콘트롤 게이트는 상기 제1콘트롤 게이트를 워드 라인 방향으로 서로 연결시키는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
KR1020030101066A 2003-12-31 2003-12-31 비휘발성 메모리 소자의 제조 방법 KR100602938B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030101066A KR100602938B1 (ko) 2003-12-31 2003-12-31 비휘발성 메모리 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101066A KR100602938B1 (ko) 2003-12-31 2003-12-31 비휘발성 메모리 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050069128A KR20050069128A (ko) 2005-07-05
KR100602938B1 true KR100602938B1 (ko) 2006-07-19

Family

ID=37259574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101066A KR100602938B1 (ko) 2003-12-31 2003-12-31 비휘발성 메모리 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100602938B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799721B1 (ko) * 2006-11-30 2008-02-01 삼성전자주식회사 비휘발성 메모리 장치, 그 제조 방법 및 동작 방법.

Also Published As

Publication number Publication date
KR20050069128A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
US7521318B2 (en) Semiconductor device and method of manufacturing the same
KR100605510B1 (ko) 제어게이트 연장부를 갖는 플래시메모리소자의 제조방법
US7768061B2 (en) Self aligned 1 bit local SONOS memory cell
KR100454136B1 (ko) 플로팅 게이트의 전하 손실을 막을 수 있는 비휘발성메모리 장치 및 그 제조방법
US7955960B2 (en) Nonvolatile memory device and method of fabricating the same
US8952536B2 (en) Semiconductor device and method of fabrication
US20050116279A1 (en) Flash memory devices and methods of fabricating the same
KR20070049731A (ko) 플래시 메모리 및 그 제조방법
US7125771B2 (en) Methods for fabricating nonvolatile memory device
KR100620217B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR20230110363A (ko) 기판 상에 메모리 셀, 고전압 디바이스 및 논리 디바이스를갖는 반도체 디바이스를 형성하는 방법
KR100594391B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR100602938B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR100593597B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR100526477B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR100604532B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR100602937B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR100608142B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR20050069147A (ko) 비휘발성 메모리 소자의 제조 방법
KR100603251B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR20060102879A (ko) 불휘발성 메모리 셀의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee