CN113471203B - 存储器结构及其制造方法 - Google Patents
存储器结构及其制造方法 Download PDFInfo
- Publication number
- CN113471203B CN113471203B CN202010244035.5A CN202010244035A CN113471203B CN 113471203 B CN113471203 B CN 113471203B CN 202010244035 A CN202010244035 A CN 202010244035A CN 113471203 B CN113471203 B CN 113471203B
- Authority
- CN
- China
- Prior art keywords
- silicon layer
- layer
- floating gate
- memory structure
- grain size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 110
- 239000010703 silicon Substances 0.000 claims abstract description 110
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 109
- 238000007667 floating Methods 0.000 claims abstract description 47
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 38
- 238000002955 isolation Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000002019 doping agent Substances 0.000 claims abstract description 21
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 19
- 230000005641 tunneling Effects 0.000 claims abstract description 14
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 152
- 239000000463 material Substances 0.000 description 25
- 239000003989 dielectric material Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- MFHHXXRRFHXQJZ-UHFFFAOYSA-N NONON Chemical group NONON MFHHXXRRFHXQJZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- ZQXQADNTSSMHJI-UHFFFAOYSA-N hafnium(4+) oxygen(2-) tantalum(5+) Chemical compound [O-2].[Ta+5].[Hf+4] ZQXQADNTSSMHJI-UHFFFAOYSA-N 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
Abstract
本发明提供一种存储器结构及其制造方法。存储器结构包括一基底，其中基底包含多个主动区域，且此些主动区域之间是以一隔离结构相隔开来。存储器结构还包括多个堆叠结构分别位于各个主动区域的上方，且各个堆叠结构包含位于基底上的一穿隧介电层以及位于穿隧介电层上的一浮置栅极。浮置栅极包含位于穿隧介电层上的下部硅层及上部硅层，其中下部硅层包含氮气、碳、或前述的组合的掺质。
Description
技术领域
本发明是有关于一种存储器结构及其制造方法，且特别是有关于一种非易失性存储器结构及其制造方法。
背景技术
在非易失性存储器中，依据存储器内的数据能否在使用电脑时随时改写，可分为二大类产品，分别为只读存储器(read-only memory,ROM)与快闪存储器(flash memory)。其中快闪存储器因成本较低，而逐渐成为非易失性存储器的主流技术。
一般而言，一个快闪存储器包含两个栅极，第一个栅极为储存数据的浮置栅极，而第二个栅极为进行数据的输入和输出的控制栅极。浮置栅极位于控制栅极的下方且为“漂浮”的状态。所谓漂浮是指以绝缘材料环绕且隔离浮置栅极以防止电荷流失。控制栅极连接至字线以控制装置。快闪存储器的优点之一为可以区块-区块抹除数据(block-by-blockerasing)。快闪存储器广泛地用于企业服务器、储存和网路科技，以及广泛的消费电子产品，例如随身碟快闪驱动装置、行动电话、数码相机、平板电脑、笔记本计算机的个人电脑插卡和嵌入式控制器等等。
虽然现存的非易失性存储器的形成方法已足够应付它们原先预定的用途，但它们仍未在各个方面皆彻底的符合要求，因此非易失性存储器的技术目前仍有需克服的问题。
发明内容
本发明揭示一种存储器结构，包括一基底，其中基底包含多个主动区域，且此些主动区域之间是以一隔离结构相隔开来。存储器结构还包括多个堆叠结构分别位于各个主动区域的上方，且各个堆叠结构包含位于基底上的一穿隧介电层以及位于穿隧介电层上的一浮置栅极。浮置栅极包含位于穿隧介电层上的下部硅层及上部硅层，其中下部硅层包含氮气、碳、或前述的组合的掺质。
本发明揭示一种存储器结构的制造方法，包括提供包含多个主动区域的一基底。存储器结构的制造方法亦包括形成多个堆叠结构分别位于各个主动区域的上方，其中各个堆叠结构包含位于基底上的一穿隧介电层以及位于穿隧介电层上的一浮置栅极。浮置栅极包含位于穿隧介电层上的下部硅层及上部硅层，其中下部硅层包含氮气、碳、或前述的组合的掺质。存储器结构的制造方法更包括形成多个沟槽分别位于主动区域之间，以及于沟槽中形成隔离结构。
附图说明
图1A至图1O是根据本发明的一实施例的制造存储器结构的不同中间阶段所对应的剖面示意图。
图2是根据本发明的另一实施例中一个存储器结构的剖面示意图。
符号说明
10～基底；
11～穿隧介电材料层；
110～穿隧介电层；
12、13～硅层；
120～下部硅层；
130～上部硅层；
12M～注入(implant)工艺；
14～氧化层；
140～图案化氧化层；
16、17～掩膜层；
160、160’、170～图案化掩膜层；
18～图案化光阻；
19、20～堆叠结构；
210～开口；
130b～底面；
110a、120a、130a、242a～顶面；
110c、120c、130c～侧壁；
220～沟槽；
24、240～隔离材料层；
242、242-2～隔离结构；
27～栅极间介电层；
28～导电层；
HM～图案化罩幕堆叠；
FG～浮置栅极；
W1、W2～宽度；
AA～主动区域。
具体实施方式
参照本发明实施例的图式以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不应限于本文中所述的实施例。图式中的层与区域的厚度会为了清楚起见而放大。相同或相似的元件标号表示相同或相似的元件，以下段落将不再一一赘述。为简化叙述，实施例所配合的图式是绘制四个包含浮置栅极的堆叠结构于基底上以及延伸于该些浮置栅极上方的控制栅极，以做存储器结构的示例说明。
图1A至图1O是根据本发明的一实施例的制造存储器结构的不同中间阶段所对应的剖面示意图。请参照图1A，提供基底10，基底10包含一源极区域和一漏极区域(未示出)。基底10的材料可包含硅、砷化镓、氮化镓、硅化锗、绝缘层上覆硅、其他合适的材料或前述的组合。
接着，在基底10上形成穿隧介电材料层11。穿隧介电材料层11例如是氧化硅或高介电常数材料(介电常数例如是大于4)。高介电常数材料例如可包括氧化铪、氧化铪硅、氧化铪铝或氧化铪钽。在一实施例中，穿隧介电材料层11的厚度范围可为3nm至10nm。
参照图1B，在穿隧介电材料层11上方形成硅层12。硅层12例如是非晶硅，且可使用沉积工艺形成。在一实施例中，硅层12的厚度范围可为10nm至约30nm，例如约20nm。
然后，参照图1C，进行注入工艺12M，以在硅层12内植入掺质。例如将包含氮气(N2)、碳、或前述的组合的掺质植入硅层12中。在一实施例中，将氮气注入于硅层12中，氮气的注入剂量例如是在1×1015原子/cm2至4×1015原子/cm2的范围内。在一实施例中，氮气的注入能量例如是在2KJ至5KJ的范围内，例如3KJ。此外，在其他实施例中，可在硅层12内植入N型掺质，例如磷(P)，使之后制得的浮置栅极为N型导电类型。
然后，参照图1D，在硅层12上方形成硅层13。硅层13包含多晶硅，且可使用沉积工艺形成。在一实施例中，硅层13例如是未掺杂的多晶硅层。在一实施例中，硅层13的厚度范围可为40nm至100nm，例如60nm。
然后，参照图1E，在硅层13上依序形成氧化层14、掩膜层16、掩膜层17和图案化光阻18。氧化层14的材料可包括氧化硅或氮氧化硅，且可利用热氧化法、化学气相沉积法或前述方式的组合形成。在一实施例中，氧化层14的厚度范围可为5nm至15nm。掩膜层16的材料可包括氮化硅或氮氧化硅，掩膜层17的材料可包括氧化硅，并可经由化学气相沉积方式形成掩膜层16和17。
参照图1F，根据图案化光阻18而移除掩膜层17暴露出的部分，而形成图案化掩膜层170。可利用非等向性刻蚀，例如是干式刻蚀，以移除掩膜层17暴露出的部分。
参照图1G，接着，以图案化光阻18和图案化掩膜层170为遮罩移除暴露出的掩膜层16与氧化层14，以形成图案化掩膜层160与图案化氧化层140。可利用非等向性刻蚀，例如是干式刻蚀，而进行前述的移除。至此，形成堆叠结构19于硅层13的上方。此外，在移除部分的氧化层14时，可以硅层13作为刻蚀停止层。虽然在此示例中，图案化掩膜层170和160构成一图案化罩幕堆叠(多层结构)HM。但在其他示例中，图案化罩幕堆叠可为单层结构。
参照图1H，形成堆叠结构19后，在同一道刻蚀步骤中，继续对硅层13和12进行图案化，以分别形成浮置栅极FG的上部硅层130和下部硅层120，并在相邻的堆叠结构19之间和相邻的浮置栅极FG之间形成开口210。开口210暴露出部分的穿隧介电材料层11。在一实施例中，以干式刻蚀例如反应性离子刻蚀及/或自对准双重图案法对硅层13和12进行图案化。
值得一提的是，由于硅层12中包含氮气、碳、磷等掺质，因此硅层12的刻蚀速率低于硅层13的刻蚀速率，使刻蚀后形成的下部硅层120的宽度W1大于上部硅层130的宽度W2。
在一实施例中，下部硅层120的宽度W1相对于上部硅层130的宽度W2具有一比值(W1/W2)，此比值在大于1到1.5的范围内，例如约1.1。可根据实际应用需求可调整硅层12中包含氮气、碳、或前述的组合的掺质的含量，以制得所需的比值。例如，当提高前述掺质的含量，刻蚀硅层12的速率就会变慢，形成的下部硅层120的宽度W1就越大，进而可变化宽度W1/宽度W2的比值。
接着，参照图1I，移除图案化光阻18，并以图案化罩幕堆叠HM、图案化氧化层140以及浮置栅极FG为遮罩对暴露出的穿隧介电材料层11及下方的基底10进行刻蚀，且在基底10中形成沟槽220。如图1I所示，相邻的沟槽220之间的区域可为存储器结构的主动区域(active area)AA。再者，穿隧介电材料层11于刻蚀后可形成一介电图案，以作为存储器结构的穿隧氧化层(tunnel oxide)110。在一实施例中，下部硅层120的侧壁120c与穿隧介电层110的侧壁110c大抵共平面。而基底10上方的浮置栅极FG以及穿隧氧化层110则构成堆叠结构20。
值得一提的是，由于下部硅层120含有掺质，因此其刻蚀速率会小于下方的基底10。因此，下部硅层120的宽度W1与下方相对应的主动区域AA的宽度WA实质上相等，且小于上部硅层130的宽度W2。
参照图1J，之后，沉积一隔离材料层24于图案化罩幕堆叠HM、图案化氧化层140以及堆叠结构20的上方，且隔离材料层24填入沟槽220以及开口210中。在一实施例中，隔离材料层24可形成至图案化罩幕堆叠HM的两侧，或者超过图案化罩幕堆叠HM的顶面(如图1J所示)。隔离材料层24的材料包括绝缘材料，例如是氧化硅、氮化硅或其组合，且可利用化学气相沉积法形成隔离材料层24。
参照图1K，接着，移除部分的隔离材料层24以及图案化掩膜层170。留下的隔离材料层240例如形成至图案化掩膜层160的两侧，且隔离材料层240的顶面与图案化掩膜层160的顶面大抵共平面。在一实施例中，可藉由例如是化学机械研磨法(CMP)的方法来进行此移除步骤。
之后，参照图1L，进行第一刻蚀步骤以移除部分的隔离材料层240，使隔离材料层240凹陷。留下的隔离材料层于开口210以及沟槽220中形成隔离结构242。此外，进行第一刻蚀步骤时，也一并移除了部分的图案化掩膜层160。移除部分的隔离材料层240的方法包括非等向性刻蚀，例如是干式刻蚀。在一实施例中，可控制隔离结构242的顶面242a低于上部硅层130的顶面130a，故可提高浮置栅极FG对于后续形成作为控制栅极的导电层之间的栅极耦合率(Gate-Coupling Ratio；GCR)。此外，可控制隔离结构242的顶面242a高于穿隧介电层110的顶面110a，如此可避免在形成隔离结构242的过程中使穿隧介电层110受到损坏。
之后，参照图1M，移除前述第一刻蚀步骤进行后所留下的图案化掩膜层160’。
参照图1N，接着，进行第二刻蚀步骤，以进一步刻蚀隔离结构242并移除图案化氧化层140，而形成隔离结构242-2。可利用干式刻蚀工艺刻蚀隔离结构242和移除图案化氧化层140。
值得一提的是，通过控制硅层12的沉积厚度，可使不同浮置栅极FG的下部硅层120具有均匀一致的高度，进而控制如图1L所示的位于浮置栅极FG之间下凹隔离材料层240的深度的均匀性(uniformity)，进而使主动区域AA之间的隔离结构(例如隔离结构242或隔离结构242-2)的顶面高度具有一致性。
参照图1O，之后，顺应性地形成一栅极间介电层27于浮置栅极FG上，以及沉积一导电层28于栅极间介电层27上，以做为存储器结构的控制栅极。在一实施例中，栅极间介电层27可为单层结构或多层结构，且栅极间介电层27的材料可包括氧化硅、氮化硅或其组合。举例而言，栅极间介电层27可为氧化硅/氮化硅/氧化硅的结构(ONO结构)，或者NONON结构。再者，导电层28可以是单层或多层结构。导电层28的材料包含多晶硅、金属、金属硅化物或其他导体材料。举例而言，金属可包括钛、钽、钨、铝或锆。金属硅化物可包括硅化镍、硅化钛或硅化钨。至此，完成本实施例的存储器结构的制作。
值得一提的是，在注入氮气于硅层12(如图1C)的一实施例中，最终制得的浮置栅极FG的下部硅层120包含掺质氮气的掺杂浓度例如在1×1020/cm3至1×1022/cm3的范围之间。
在一实施例中，原本以非晶硅材料形成的硅层12，在制作存储器结构期间经过热工艺后会转变为多晶硅。因此，如图1O所示的制得的存储器结构，其浮置栅极FG的下部硅层120和上部硅层130皆包含多晶硅。而硅层12中所包含氮气、碳、或前述的组合的掺质也使得之后形成的多晶硅的晶粒尺寸较未包含前述掺质的上部硅层130的多晶硅的晶粒尺寸要来得更小。
参照图2，其绘示根据本发明的另一实施例中一个存储器结构的剖面示意图。如图所示，浮置栅极FG的下部硅层120具有第一平均晶粒尺寸，上部硅层130具有第二平均晶粒尺寸，第一平均晶粒尺寸小于第二平均晶粒尺寸。在一实施例中，第一平均晶粒尺寸例如是5nm～20nm，第二平均晶粒尺寸例如是50nm～80nm。值得一提的是，当晶粒尺寸愈小、晶界(grain boundaries)越多，可提供电子流动的路径就越多，因此在存储器结构进行写入操作时，所产生的电流就越能越稳定地自主动区域AA的通道跃过穿隧介电层110注入浮置栅极FG，并可分散电流流经穿隧介电层110的路径。因此，在经过多次的写入操作后，可降低穿隧介电层110的损伤，进而使储存在浮置栅极中的数据更加不易流失(data loss)。
根据上述实施例，本发明可稳定地控制制得的浮置栅极FG的形貌(topology)。详细而言，通过在硅层12中额外植入氮气、碳、磷等掺质，可使制得的浮置栅极FG的下部硅层120相较于上部硅层130具有更大的宽度，并使位于浮置栅极FG下方的主动区域AA的宽度与下部硅层120的宽度实质上相等。对于相邻的浮置栅极FG而言，相邻的上部硅层130之间的距离大于相邻的下部硅层120之间的距离，因此可减少相邻浮置栅极FG的上部硅层130之间的耦合(FG-FG coupling)。同时，因浮置栅极FG具有较上部硅层130宽的下部硅层120以及主动区域AA，亦增加了主动区域AA的通道面积，使更多操作电流可流经通道而注入浮置栅极FG，进而降低操作电压。再者，由于本发明的下部硅层120具有较小的平均晶粒尺寸及更多晶界，进而使电流能越稳定地注入浮置栅极FG，使电性表现更稳定。
综合上述，本发明所提出的存储器结构及其制造方法，是在穿隧介电层上的浮置栅极的下部硅层中植入包含氮气、碳、或前述的组合的掺质，此下部硅层于后续工艺中形成浮置栅极的下部。根据本发明所提出的存储器结构的制造方法可稳定地控制制得的浮置栅极FG的形貌(topology)，包括控制下部硅层的宽度、主动区域的宽度以及浮置栅极之间的隔离结构的高度。而根据本发明所制得的存储器结构，至少具有加快写入速度、降低写入操作电压、具有良好的数据保存能力以及稳定的电性表现等许多的益处，进而提高最终产品的良率及可靠度。
虽然本发明已以数个较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中相关技术人员在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视前述的权利要求书所界定者为准。
Claims (10)
1.一种存储器结构，其特征在于，包括：
一基底，包含多个主动区域，且相邻的所述主动区域之间是以一隔离结构相隔开来；
多个堆叠结构，分别位于所述主动区域上方，且前述各个堆叠结构包含位于所述基底上的一穿隧介电层以及位于所述穿隧介电层上的一浮置栅极，所述浮置栅极包含：
一下部硅层，位于所述穿隧介电层上，其中所述下部硅层同时包含氮、碳两者的组合的掺质；以及
一上部硅层，位于所述下部硅层上，所述上部硅层是未掺杂的多晶硅层，其中所述上部硅层和所述下部硅层是在同一道刻蚀步骤中形成，使得所述上部硅层暴露出所述下部硅层的部分的上表面。
2.根据权利要求1所述的存储器结构，其特征在于，所述下部硅层包含掺质氮气的掺杂浓度为1×1020/cm3至1×1022/cm3范围之间。
3.根据权利要求1所述的存储器结构，其特征在于，所述浮置栅极的所述下部硅层具有第一平均晶粒尺寸，所述上部硅层具有第二平均晶粒尺寸，所述第一平均晶粒尺寸小于所述第二平均晶粒尺寸。
4.一种存储器结构的制造方法，其特征在于，包括：
提供一基底，所述基底包含多个主动区域；
形成多个堆叠结构分别位于所述主动区域上方，其中各个所述堆叠结构包含位于所述基底上的一穿隧介电层以及位于所述穿隧介电层上的一浮置栅极，所述浮置栅极包含：
一下部硅层，位于所述穿隧介电层上，其中所述下部硅层同时包含氮、碳两者的组合的掺质；以及
一上部硅层，位于所述下部硅层上，所述上部硅层是未掺杂的多晶硅层，其中所述上部硅层和所述下部硅层是在同一道刻蚀步骤中形成，使得所述上部硅层暴露出所述下部硅层的部分的上表面；
形成多个沟槽分别位于所述主动区域之间；以及
于所述沟槽中形成隔离结构。
5.根据权利要求4所述的存储器结构的制造方法，其特征在于，所述下部硅层包含掺质氮气的掺杂浓度为1×1020/cm3至1×1022/cm3范围之间。
6.根据权利要求4所述的存储器结构的制造方法，其特征在于，所述浮置栅极的所述下部硅层具有第一平均晶粒尺寸，所述上部硅层具有第二平均晶粒尺寸，所述第一平均晶粒尺寸小于所述第二平均晶粒尺寸。
7.根据权利要求4所述的存储器结构的制造方法，其特征在于，形成所述浮置栅极包括：
沉积一第一硅层于所述穿隧介电层上；
注入包含氮气、碳、或前述的组合的掺质于所述第一硅层中；以及
沉积一第二硅层于所述第一硅层上。
8.根据权利要求7所述的存储器结构的制造方法，其特征在于，注入氮气于所述第一硅层中，氮气的注入剂量在约1x1015原子/cm2至约4x1015原子/cm2的范围内。
9.根据权利要求7所述的存储器结构的制造方法，其特征在于，在沉积所述第二硅层后，于同一道刻蚀步骤中，对所述第二硅层和所述第一硅层进行图案化，以分别形成所述上部硅层和所述下部硅层。
10.根据权利要求9所述的存储器结构的制造方法，其特征在于，所述第一硅层的刻蚀速率低于所述第二硅层的刻蚀速率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010244035.5A CN113471203B (zh) | 2020-03-31 | 2020-03-31 | 存储器结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010244035.5A CN113471203B (zh) | 2020-03-31 | 2020-03-31 | 存储器结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113471203A CN113471203A (zh) | 2021-10-01 |
| CN113471203B true CN113471203B (zh) | 2023-11-28 |
Family
ID=77865414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010244035.5A Active CN113471203B (zh) | 2020-03-31 | 2020-03-31 | 存储器结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113471203B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109494224A (zh) * | 2017-09-08 | 2019-03-19 | 华邦电子股份有限公司 | 非挥发性存储器装置及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7687860B2 (en) * | 2005-06-24 | 2010-03-30 | Samsung Electronics Co., Ltd. | Semiconductor device including impurity regions having different cross-sectional shapes |
| KR101524819B1 (ko) * | 2009-07-06 | 2015-06-02 | 삼성전자주식회사 | 비휘발성 메모리 장치 |
| KR101994820B1 (ko) * | 2012-07-26 | 2019-07-02 | 에스케이하이닉스 주식회사 | 실리콘함유막과 금속함유막이 적층된 반도체 구조물 및 그의 제조 방법 |
| US20140048862A1 (en) * | 2012-08-16 | 2014-02-20 | Junya Fujita | Semiconductor device and method for fabricating semiconductor device |
| US20150155290A1 (en) * | 2013-12-04 | 2015-06-04 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
2020
- 2020-03-31 CN CN202010244035.5A patent/CN113471203B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109494224A (zh) * | 2017-09-08 | 2019-03-19 | 华邦电子股份有限公司 | 非挥发性存储器装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113471203A (zh) | 2021-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11705385B2 (en) | Memory arrays and methods used in forming a memory array and conductive through-array-vias (TAVs) | |
| US7768061B2 (en) | Self aligned 1 bit local SONOS memory cell | |
| JP4131896B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US20070155087A1 (en) | Method of manufacturing split gate flash memory | |
| US7547603B2 (en) | Non-planar non-volatile memory cell with an erase gate, an array therefor, and a method of making same | |
| US7897512B2 (en) | Methods of forming integrated circuit devices including a multi-layer structure with a contact extending therethrough | |
| US9431256B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7049189B2 (en) | Method of fabricating non-volatile memory cell adapted for integration of devices and for multiple read/write operations | |
| US20060105525A1 (en) | Method for forming non-volatile memory device | |
| US8232170B2 (en) | Methods for fabricating semiconductor devices with charge storage patterns | |
| US20070111451A1 (en) | Flash memory device and method of manufacturing the same | |
| US20070128799A1 (en) | Method of fabricating flash memory | |
| US7094648B2 (en) | Method for fabricating an NROM memory cell array | |
| CN113471203B (zh) | 存储器结构及其制造方法 | |
| US9368399B2 (en) | Semiconductor device and method for forming the same | |
| CN211350659U (zh) | 多次可编程存储器的单元结构 | |
| CN113471206A (zh) | 一种多次可编程存储器结构及其制造方法 | |
| TWI717219B (zh) | 記憶體結構及其製造方法 | |
| US20220093619A1 (en) | Memory structure and method of manufacturing the same | |
| CN111430452A (zh) | 多次可编程存储器的单元结构及其制作方法 | |
| US20070052002A1 (en) | Junction leakage suppression in memory devices | |
| US7354824B2 (en) | Fabrication method of non-volatile memory | |
| CN113437073B (zh) | 存储器结构及其制造方法 | |
| US11502093B2 (en) | Memory structure and method of manufacturing the same | |
| CN111696989B (zh) | 存储元件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |