CN108242251B - 动态随机存取存储器 - Google Patents

动态随机存取存储器 Download PDF

Info

Publication number
CN108242251B
CN108242251B CN201611204889.0A CN201611204889A CN108242251B CN 108242251 B CN108242251 B CN 108242251B CN 201611204889 A CN201611204889 A CN 201611204889A CN 108242251 B CN108242251 B CN 108242251B
Authority
CN
China
Prior art keywords
fuse
latch
random access
dynamic random
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611204889.0A
Other languages
English (en)
Other versions
CN108242251A (zh
Inventor
永井享浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201611204889.0A priority Critical patent/CN108242251B/zh
Priority to US15/463,603 priority patent/US10049765B2/en
Publication of CN108242251A publication Critical patent/CN108242251A/zh
Application granted granted Critical
Publication of CN108242251B publication Critical patent/CN108242251B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

动态随机存取存储器，具有主存储器胞阵列以及冗余元件单元。冗余元件单元包含多个熔丝与锁存区域。多个熔丝被规划成有第一熔丝部分与第二熔丝部分，其中所述第一熔丝部分用以存储所述主存储器胞阵列中之故障存储器胞的地址信息以及所述第二熔丝部分当作多个电容器。锁存区域包含多个锁存器，用以存储在所述第一熔丝部分中所存储的所述故障存储器胞的所述地址信息，其中所述第二熔丝部分的所述多个电容器分别耦接到所述多个锁存器，以提供电容值给每一个所述锁存器的输出/输入(I/O)端点。

Description

动态随机存取存储器
技术领域
本发明涉及半导体技术。更明确地说，本发明涉及动态随机存取存储器。
背景技术
动态随机存取存储器是很普遍的存储器，例如是在智慧型电子装置上的应用，其有利于快速进行所要处理的动作。而由于例如智慧型电子装置的功能愈来越强大，其所需要的动态随机存取存储器的容量就随着增加，再加上尺寸缩小化的趋势，存储器胞的密度也因此增加。
在如此的要求下，对于动态随机存取存储器的制造，其难于达到存储器胞阵列中的每一个存储器胞都没有损坏，也因此，动态随机存取存储器除了主存储器胞阵列还会有冗余元件单元。动态随机存取存储器制造完成后需要对主存储器胞阵列的每一个存储器胞进行测试，其中损坏的存储器胞会由冗余元件单元中的冗余存储器胞来取代。
冗余元件单元包含多个冗余存储器胞以及其它要取代损坏的存储器胞的冗余电路等。冗余电路一般会包含锁存元件，但是其锁存的数据，也可能会有错误。
因此，如何能降低锁存的数据，且不需要大幅度改变动态随机存取存储器的设计结构，是技术研发中所需要的考虑因素。
发明内容
本发明提供一种动态随机存取存储器，具有主存储器胞阵列以及冗余元件单元。冗余元件单元包含多个熔丝与锁存区域。多个熔丝被规划成有第一熔丝部分与第二熔丝部分，其中所述第一熔丝部分用以存储所述主存储器胞阵列中之故障存储器胞的地址信息以及所述第二熔丝部分当作多个电容器。锁存区域包含多个锁存器，用以存储在所述第一熔丝部分中所存储的所述故障存储器胞的所述地址信息，其中所述第二熔丝部分的所述多个电容器分别耦接到所述多个锁存器，以提供电容值给每一个所述锁存器的输出/输入(I/O)端点。
在一实施例，如所述的动态随机存取存储器，所述冗余元件单元提供附加的多个存储器胞行与多个存储器胞列给所述主存储器胞阵列。
在一实施例，如所述的动态随机存取存储器，其还包含解码器与熔丝驱动器，其中所述熔丝驱动器用以将所述地址信息传送给所述锁存区域，以及所述解码器用以启动所述冗余元件单元中对应所述地址信息的冗余存储器胞。
在一实施例，如所述的动态随机存取存储器，所述第二熔丝部分的所述多个电容器的半导体结构，是分别重叠于所述熔丝驱动器的上方。
在一实施例，如所述的动态随机存取存储器，所述熔丝驱动器是金属氧化物半导体场效晶体管(MOSFET)。
在一实施例，如所述的动态随机存取存储器，所述多个熔丝被配置成多个熔丝单元，每一个所述熔丝单元包含多个所述熔丝，所述多个熔丝单元之间有分离距离，所述分离距离是二个或是三个所述熔丝的尺寸。
在一实施例，如所述的动态随机存取存储器，所述多个电容器的每一个是耦接于所述多个锁存器的对应一个的所述输出/输入端点。
在一实施例，如所述的动态随机存取存储器，所述输出/输入端点在单端锁存电路的结构上是连接到所述动态随机存取存储器的位线。
在一实施例，如所述的动态随机存取存储器，所述第二熔丝部分包含多个第一电容器与多个第二电容器，所述多个锁存器的每一个是双端锁存电路的结构，其中所述多个第一电容器的每一个是分别连接到每一个所述锁存器的第一输出/输入端点，所述多个第二电容器的每一个是分别连接到每一个所述锁存器的第二输出/输入端点。
在一实施例，如所述的动态随机存取存储器，所述第一输出/输入端点是连接到所述动态随机存取存储器的位线以及所述第二输出/输入端点是连接到所述动态随机存取存储器的反位线。
在一实施例，如所述的动态随机存取存储器，所述多个锁存器是电流镜类型的电路，高电阻类型的电路，或是薄膜晶体管类型的电路。
基于上述，本发明提出的动态随机存取存储器，利用熔丝的结构，而改变成电容器，使与锁存器的输入/输出端连接，而达到降低锁存器所存储数据的软错误的发生机率。由于，电容器的结构与熔丝的结构相同，因此也不会造成动态随机存取存储器的大幅度改变，而不会大量增加制造成本。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为根据本发明的一实施例，所考虑的动态随机存取存储器电路架构示意图。
图2为根据一实施例，本发明所考虑的动态随机存取存储器电路的修复架构示意图。
图3为根据一实施例，本发明所考虑的熔丝结构示意图。
图4为根据本发明的一实施例，本发明所使用的双端锁存电路示意图。
图5为根据本发明一实施例，本发明所使用的单端锁存电路示意图。
图6为根据本发明的一实施例，本发明所使用的多种锁存电路示意图。
图7为根据本发明的一实施例，本发明所使用的锁存电路示意图。
图8为根据本发明的一实施例，冗余元件单元的架构示意图。
图9为根据本发明的一实施例，冗余元件单元的架构与锁存电路示意图。
图10为根据本发明的一实施例，冗余元件单元的架构与锁存电路示意图。
具体实施方式
一般对于动态随机存取存储器(Dynamic Random Access Memory，DRAM)的架构会包括由存储器胞阵列所构成的主区块，另外还会包含冗余元件单元。冗余元件单元一般包含多个冗余存储器胞(redundant cells)、解码器(decoder)、熔丝(e-fuse)、与锁存(latch)等区块。主区块的存储器胞阵列的多个存储器胞，例如在制造完成后或是任何需测试的时后，会启动测试程序。在经过测试后，当发现至少一个存储器胞无法正确存储数据时，这些存储器胞就被视为损坏的存储器胞(defective cell(s))，其数据地址会利用熔丝来存储对应的行地址与列地址。当动态随机存取存储器正常使用时，会将存储于熔丝的地址信息下载到锁存区块，再由解码器来启动对应的行地址与列地址，而指定冗余存储器胞来取代在主区块发生错误的存储器胞。
图1为根据本发明的一实施例，所考虑的动态随机存取存储器电路架构示意图。参阅图1，本发明在提出动态随机存取存储器的架构前，先取一般的动态随机存取存储器的架构来研究利用冗余元件来修复损坏的存储器胞的机制。动态随机存取存储器一般会包括主存储器胞阵列50，其是多个存储器胞52以阵列的方式组合，其以列(column)地址与行(row)地址来定义存储器胞52的位置。因此，行解码器60用来启动在主存储器胞阵列50中对应的行地址，列解码器70用来启动在主存储器胞阵列50中对应的列地址。如果主存储器胞阵列50的存储器胞52都是正常没有损坏，则不会使用外部的冗余元件单元。冗余元件单元例如包括冗余存储器胞56。冗余存储器胞56例如包括列冗余存储器胞56a、行冗余存储器胞56b。冗余元件单元还包括列熔丝区块72、列熔丝锁存区块74、以及列熔丝解码器区块76来控制列冗余存储器胞56a。冗余元件单元也还包括行熔丝区块62、行熔丝锁存区块64、以及行熔丝解码器66来控制行冗余存储器胞56b。
行熔丝区块62与列熔丝区块72都包含预定足够数量的熔丝。而多个熔丝会构成一个熔丝单元，可以存储行或列的信息。在传统的实际操作上，当检测出动态随机存取存储器的存储器胞有错误时，先利用熔丝藉由例如激光的机制，记录有错误的存储器胞的行与列的信息。在动态随机存取存储器运作时，当电源启动之后，利用熔丝区块62、72与熔丝锁存区块64、74之间的驱动器，先将熔丝区块62、72所记录关于损坏存储器胞的行/列地址信息写入熔丝锁存区块64、74。当对主存储器胞阵列50进行写入或读出时，如果发现其行/列地址信息是记录在熔丝锁存区块64、74中，其代表所对应的存储器胞是损坏，因此藉由熔丝解码器区块66、76启动对应的列/行地址信息来对列/行冗余存储器胞56a、56b选择对应的冗余存储器胞，来取代主区块有错误的存储器胞。
也就是说，动态随机存取存储器在测试时有发现损坏的存储器胞时，行熔丝区块62与列熔丝区块72分别记录损坏的存储器胞的行地址信息与列地址信息。当动态随机存取存储器之后使用而开启电源时，熔丝区块的数据会先存储到行/列熔丝锁存区块64、74，以利于主控端(Host)快速获取损坏的存储器胞的行/列地址信息。当实际数据要使用到熔丝锁存区块64、74中的行/列地址信息时，就会由熔丝解码器区块66、76启动冗余存储器胞的行/列地址信息，来取代主区块的行/列地址信息。
于此，本发明冗余元件单元的规划不限于如图1的方式。在能符合冗余元件用来记录与取代主区块的存储器胞的效用，其它的方式的规画也是允许。
图2为根据一实施例，本发明所考虑的动态随机存取存储器电路的修复架构示意图。参阅图2，就冗余元件单元的布局，其例如是以条状的结构来布局，其例如是20微米的长度以及宽是1微米的尺寸。以列的部分为例，此长条的区块包含熔丝解码器区块76、熔丝区块72与熔丝锁存区块74。驱动器区块78可以将熔丝区块72的数据传送给熔丝锁存区块74。在一般的配置方式，熔丝区块72会与驱动器区块78重叠。而驱动器区块78的单元，例如是金属氧化物半导体场效晶体管(MOSFET)。
图3为根据一实施例，本发明所考虑的熔丝结构示意图。参阅图3，对于熔丝区块72的一个熔丝80而言，其基本结构是一个电容器，包含下电极层82与上电极层86，而在上电极层86与下电极层82之间是高介电系数的介电层84。熔丝80可以利用其它的操作机制将介电层熔穿，使得上电极层84与下电极层80电性连接而改变状态，作为数据的存储。
图4为根据本发明的一实施例，本发明所使用的双端锁存电路示意图。参阅图4，动态随机存取存储器的锁存电路90，例如是一般的双端锁存电路，由两条对称由P型MOS晶体管与N型MOS晶体管串联的路径所构成。锁存电路90的一个输出/输入端会经由MOS晶体管与位线BL连接，而另一个输出/输入端会经由另一个MOS晶体管与反位线“/BL”连接。位线BL与反位线“/BL”的电水平相反。而两个MOS晶体管的栅极连接到字线WL。
图5为根据本发明的一实施例，本发明所使用的单端锁存电路示意图。参阅图5，动态随机存取存储器的锁存电路90，例如是一般的单端锁存电路91，其与图4的锁存电路相似，但是仅在输入端经由MOS晶体管与位线BL连接。也就是说，对于单端锁存电路91，其有一端不会与位线BL连接，而另一端会与动态随机存取存储器的位线连接，或是与冗余选择电路的字线WL连接。也就是，连接方式是依照实际需要而使单一的端点向外连接，但是不限于所要向外连接的特定电路。
本发明动态随机存取存储器的锁存电路不限于前述的锁存电路90、91。图6为根据本发明的一实施例，本发明所使用的多种锁存电路示意图。参阅图6，本发明动态随机存取存储器的锁存电路分别也可以是单端路径电路92、电流镜类型的电路93，高电阻类型的电路94，或是薄膜晶体管类型的电路95。这些锁存电路是属本技术领域可以了解与采用的变化。本发明不限于特定的锁存电路。
对于上述动态随机存取存储器的架构，锁存电路随着存储容量的需求增加而提高元件密度，锁存电路的尺寸也随着减小。锁存电路容易发生软错误(soft error)，而此软错误的发生不是固定形态，因此难于经由测试而固定排除。为了解决锁存电路发生软错误的问题，本发明是在锁存电路的输入端，或是输入端与输出端，增加一个大电容值的电容器，可以有效消除软错误的问题。
图7为根据本发明的一实施例，本发明所使用的锁存电路示意图。参阅图7，以图4的双端锁存电路为基础，为了能减少软错误发生的机率，可以在锁存电路90的两个端点分别增加一个高电容值的电容器100b。在技术上，经过锁存电路的软错误的研究后证实，所增加的电容器100b可以有效吸收可能产生软错误的因素，而达到减少锁存电路发生软错误的机率。
本发明针对前述动态随机存取存储器的基本架构以及减少锁存电路发生软错误的整体考虑与研究，提出动态随机存取存储器的修改设计。在大致上维持动态随机存取存储器的基本架构上，提出同时可以有效消除锁存电路发生软错误的动态随机存取存储器。
图8为根据本发明的一实施例，冗余元件单元的架构示意图。综合参阅图1、3、7、8，本发明公开一种动态随机存取存储器，具有主存储器胞阵列以及冗余元件单元。冗余元件单元包含熔丝区块100与锁存区域104。熔丝区块100是由多个熔丝所构成。熔丝区块100的多个熔丝被规划成有第一熔丝部分100a与第二熔丝部分100b，其中第一熔丝部分的熔丝100a用以存储前述主存储器胞阵列50中的故障存储器胞的地址信息。第二熔丝部分的熔丝100b，不再当作存储行/列地址的熔丝，而是当电容器100b使用，连接到锁存区域104的锁存电路，其例如是图7的架构。锁存区域104包含多个锁存器，利用驱动器区块102的数据传送，用以存储在所述第一熔丝部分100a中所存储的所述故障存储器胞的所述地址信息。也就是，所述第二熔丝部分的所述多个电容器100b分别耦接到所述多个锁存器，以提供电容值给每一个所述锁存器的输出/输入(I/O)端点。
本发明提出将一般预定的熔丝区块，规划出成两部分。基于熔丝的结构是与电容器相同，因此本发明将其中一部分维持熔丝的功用，而另一部分当作电容器使用，连接到锁存区块的锁存电路的输入端，或是输入端与输出端，来消除软错误的发生。
图9为根据本发明的一实施例，冗余元件单元的架构与锁存电路示意图。参阅图9，对应冗余元件的规划，本发明提出对应的布局方式。以单端的锁存器为例，其电路如下图所示，而元件布局如上图所示。冗余元件单元包括熔丝解码器区块120、熔丝驱动器区块122，锁存器区块124，分布成一长条的面积，例如是20微米长、1微米宽。熔丝区块126是在驱动器区块122的上方，因此仍维持长条的面积。
熔丝区块126的熔丝是相同结构，但是规划成第一熔丝部分128与第二熔丝部分130。本实施例的锁存器124是单端电路，因此只有一个端点。利用130的熔丝当作电容器130，与锁存器124的输入/输出端连接。
图10为根据本发明的一实施例，冗余元件单元的架构与锁存电路示意图。参阅图10，本实施例的锁存器124是双端电路，因此一个锁存器124会有两个电容器130a、130b，因此熔丝区块126的规划包括提供两个电容器130a、130b的第二熔丝部分。
另外，对于熔丝而言，基于不同作用的规划因此会有多个且多种熔丝单元。每一个熔丝单元例如会包含多个熔丝。为了熔丝单元之间的空间区隔，例如会有分离距离，而分离距离又例如是2-3个熔丝的尺寸。
本发明提出的动态随机存取存储器，利用熔丝的结构，而改变成电容器，使与锁存器的输入/输出端连接，而达到降低锁存器所存储数据的软错误的发生机率。由于，电容器的结构与熔丝的结构相同，因此也不会造成动态随机存取存储器的大幅度改变，而不会大量增加制造成本。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求书界定范围为准。

Claims (11)

1.一种动态随机存取存储器，包含:主存储器胞阵列以及冗余元件单元，其中所述冗余元件单元包含:
多个熔丝，被规划成有第一熔丝部分与第二熔丝部分，其中所述第一熔丝部分用以存储所述主存储器胞阵列中之故障存储器胞的地址信息以及所述第二熔丝部分当作多个电容器；以及
锁存区域，包含多个锁存器，用以存储在所述第一熔丝部分中所存储的所述故障存储器胞的所述地址信息，其中所述第二熔丝部分的所述多个电容器分别耦接到所述多个锁存器，以提供电容值给每一个所述锁存器的输出/输入(I/O)端点。
2.如权利要求1所述的动态随机存取存储器，其中所述冗余元件单元提供附加的多个行冗余存储器胞与多个列冗余存储器胞给所述主存储器胞阵列。
3.如权利要求1所述的动态随机存取存储器，还包含解码器与熔丝驱动器，其中所述熔丝驱动器用以将所述地址信息传送给所述锁存区域，以及所述解码器用以启动所述冗余元件单元中对应所述地址信息的冗余存储器胞。
4.如权利要求3所述的动态随机存取存储器，其中所述第二熔丝部分的所述多个电容器的半导体结构，是分别重叠于所述熔丝驱动器的上方。
5.如权利要求3所述的动态随机存取存储器，其中所述熔丝驱动器是金属氧化物半导体场效晶体管(MOSFET)。
6.如权利要求1所述的动态随机存取存储器，其中所述多个熔丝被配置成多个熔丝单元，每一个所述熔丝单元包含多个所述熔丝，所述多个熔丝单元之间有分离距离，所述分离距离是二个或是三个所述熔丝的尺寸。
7.如权利要求1所述的动态随机存取存储器，其中所述多个电容器的每一个是耦接于所述多个锁存器中对应一个所述锁存器的所述输出/输入端点。
8.如权利要求7所述的动态随机存取存储器，其中所述多个锁存器包括单端锁存电路的结构，所述单端锁存电路有单一个输出/输入端点向外连接。
9.如权利要求7所述的动态随机存取存储器，其中所述第二熔丝部分包含多个第一电容器与多个第二电容器，所述多个锁存器的每一个是双端锁存电路的结构，其中所述多个第一电容器的每一个是分别连接到每一个所述锁存器的第一输出/输入端点，所述多个第二电容器的每一个是分别连接到每一个所述锁存器的第二输出/输入端点。
10.如权利要求9所述的动态随机存取存储器，其中所述第一输出/输入端点是连接到所述动态随机存取存储器的位线以及所述第二输出/输入端点是连接到所述动态随机存取存储器的反位线。
11.如权利要求1所述的动态随机存取存储器，其中所述多个锁存器是电流镜类型的电路，高电阻类型的电路，或是薄膜晶体管类型的电路。
CN201611204889.0A 2016-12-23 2016-12-23 动态随机存取存储器 Active CN108242251B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201611204889.0A CN108242251B (zh) 2016-12-23 2016-12-23 动态随机存取存储器
US15/463,603 US10049765B2 (en) 2016-12-23 2017-03-20 Dynamic random access memory having e-fuses used as capacitors coupled to latches

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611204889.0A CN108242251B (zh) 2016-12-23 2016-12-23 动态随机存取存储器

Publications (2)

Publication Number Publication Date
CN108242251A CN108242251A (zh) 2018-07-03
CN108242251B true CN108242251B (zh) 2019-08-16

Family

ID=62630714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611204889.0A Active CN108242251B (zh) 2016-12-23 2016-12-23 动态随机存取存储器

Country Status (2)

Country Link
US (1) US10049765B2 (zh)
CN (1) CN108242251B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1542849A (zh) * 2003-02-14 2004-11-03 ���ش�洢����ʽ���� 冗余电路和使用该冗余电路的半导体设备
CN1755837A (zh) * 2004-06-30 2006-04-05 三星电子株式会社 冗余程序电路及其方法
CN106158048A (zh) * 2014-12-05 2016-11-23 爱思开海力士有限公司 修复信息存储电路以及包括其的半导体装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3553138B2 (ja) * 1994-07-14 2004-08-11 株式会社ルネサステクノロジ 半導体記憶装置
JP3542002B2 (ja) * 1996-09-24 2004-07-14 株式会社ルネサステクノロジ システム
US5859801A (en) 1997-03-28 1999-01-12 Siemens Aktiengesellschaft Flexible fuse placement in redundant semiconductor memory
US5910921A (en) * 1997-04-22 1999-06-08 Micron Technology, Inc. Self-test of a memory device
US6831294B1 (en) * 1999-01-22 2004-12-14 Renesas Technology Corp. Semiconductor integrated circuit device having bump electrodes for signal or power only, and testing pads that are not coupled to bump electrodes
JP2002133895A (ja) * 2000-08-17 2002-05-10 Toshiba Corp アンチフューズを用いたリダンダンシ回路及び半導体メモリにおける不良アドレス検索方法
JP4530527B2 (ja) * 2000-12-08 2010-08-25 ルネサスエレクトロニクス株式会社 スタティック型半導体記憶装置
JP4294256B2 (ja) 2002-03-28 2009-07-08 株式会社ルネサステクノロジ 半導体記憶装置
JP4251815B2 (ja) 2002-04-04 2009-04-08 株式会社ルネサステクノロジ 半導体記憶装置
JP2007116045A (ja) * 2005-10-24 2007-05-10 Elpida Memory Inc 半導体装置
KR100722771B1 (ko) * 2005-12-03 2007-05-30 삼성전자주식회사 반도체 메모리 장치의 리페어 회로 및 방법
JP5119626B2 (ja) * 2006-08-18 2013-01-16 富士通セミコンダクター株式会社 電気ヒューズ回路
TWI393145B (zh) 2007-10-29 2013-04-11 Elpida Memory Inc 具有反熔絲電路之半導體裝置及將位址寫入至反熔絲電路的方法
US8416598B2 (en) * 2009-05-21 2013-04-09 Texas Instruments Incorporated Differential plate line screen test for ferroelectric latch circuits
JP5629075B2 (ja) * 2009-09-16 2014-11-19 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
KR101096204B1 (ko) * 2009-12-24 2011-12-22 주식회사 하이닉스반도체 반도체 장치
KR101124318B1 (ko) * 2010-03-26 2012-03-27 주식회사 하이닉스반도체 전기적 퓨즈 회로 및 구동 방법
KR20130072086A (ko) * 2011-12-21 2013-07-01 에스케이하이닉스 주식회사 퓨즈 회로 및 이의 검증 방법
KR101847541B1 (ko) * 2012-01-18 2018-04-11 에스케이하이닉스 주식회사 반도체 메모리 장치의 메모리 셀 구조 및 그의 구동 방법
US8942051B2 (en) * 2012-07-27 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for built-in self test and repair for memory devices
US8947947B2 (en) * 2012-08-22 2015-02-03 SK Hynix Inc. Integrated circuit and memory device
US9001609B2 (en) 2013-01-02 2015-04-07 International Business Machines Corporation Hybrid latch and fuse scheme for memory repair
KR102156276B1 (ko) * 2014-04-14 2020-09-16 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR20160014976A (ko) * 2014-07-30 2016-02-12 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20160119586A (ko) * 2015-04-06 2016-10-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작방법
KR20170034176A (ko) * 2015-09-18 2017-03-28 에스케이하이닉스 주식회사 반도체 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1542849A (zh) * 2003-02-14 2004-11-03 ���ش�洢����ʽ���� 冗余电路和使用该冗余电路的半导体设备
CN1755837A (zh) * 2004-06-30 2006-04-05 三星电子株式会社 冗余程序电路及其方法
CN106158048A (zh) * 2014-12-05 2016-11-23 爱思开海力士有限公司 修复信息存储电路以及包括其的半导体装置

Also Published As

Publication number Publication date
CN108242251A (zh) 2018-07-03
US10049765B2 (en) 2018-08-14
US20180182469A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
CN100375289C (zh) 用于包含各向异性半导体薄板的写一次存储器的二极管-和-熔丝存储元件
CN101752002B (zh) 氧化铝铜为主的存储器元件及其制造方法
Zhang et al. Analysis of vertical cross-point resistive memory (VRRAM) for 3D RRAM design
US7894238B2 (en) Semiconductor memory device with stacked memory cell structure
CN103632699B (zh) 含有地址/数据变换器芯片的三维存储器
US8379433B2 (en) 3T DRAM cell with added capacitance on storage node
US20120155161A1 (en) Three-terminal ovonic threshold switch as a current driver in a phase change memory
US9093129B2 (en) Discrete three-dimensional memory comprising dice with different BEOL structures
CN104424134A (zh) 一种存储器装置及其制造方法
CN103489486A (zh) 存储器装置以及冗余方法
KR20150041705A (ko) 선택 소자와 저항 변화 소자를 갖는 반도체 소자 및 그 형성 방법
US9123393B2 (en) Discrete three-dimensional vertical memory
KR20130036739A (ko) 산화물 반도체 메모리 장치
CN102412239A (zh) 半导体器件及其制造方法
US20080042235A1 (en) Semiconductor memory device
CN104979336A (zh) 多层半导体器件
CN108242251B (zh) 动态随机存取存储器
TWI221672B (en) Semiconductor memory device with series-connected antifuse-components
JP6034764B2 (ja) 半導体記憶装置
JP3581459B2 (ja) 半導体記憶装置
US9019741B2 (en) One-time programmable memory cell, memory and manufacturing method thereof
JP5636794B2 (ja) 半導体装置及びその駆動方法
US9558824B2 (en) Semiconductor device and operating method thereof
US11258008B2 (en) Semiconductor device and manufacturing method for same
US6366518B1 (en) Circuit configuration for programming an electrically programmable element

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant