CN109244079A - 半导体存储器 - Google Patents

半导体存储器 Download PDF

Info

Publication number
CN109244079A
CN109244079A CN201810736865.2A CN201810736865A CN109244079A CN 109244079 A CN109244079 A CN 109244079A CN 201810736865 A CN201810736865 A CN 201810736865A CN 109244079 A CN109244079 A CN 109244079A
Authority
CN
China
Prior art keywords
column
conductive bar
conductivity regions
axis
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810736865.2A
Other languages
English (en)
Inventor
彭泽忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Pi Zhao Yong Technology Co Ltd
Original Assignee
Chengdu Pi Zhao Yong Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Pi Zhao Yong Technology Co Ltd filed Critical Chengdu Pi Zhao Yong Technology Co Ltd
Priority to CN201810736865.2A priority Critical patent/CN109244079A/zh
Publication of CN109244079A publication Critical patent/CN109244079A/zh
Priority to PCT/CN2019/099649 priority patent/WO2020007376A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Abstract

半导体存储器，涉及存储器技术。本发明包括：至少两个导电条层，每个导电条层包括至少3条并列的导电条；设置于同层且相邻两个导电条之间的立柱，立柱的轴线与导电条的轴线的夹角大于30°；在立柱和导电条交叉处设置有存储单元，所述存储单元包括第一导电类型区、第二导电类型区和设置于第一导电类型区与第二导电类型区之间的绝缘介质区；立柱沿其轴线方向设置有立柱导电区，立柱导电区与存储单元的第一导电类型区形成电连接；导电条沿其轴线设置有导电材料区，导电材料区与存储单元的第二导电类型区形成电连接。本发明具有存储密度高，成本低，可靠性高的特点。

Description

半导体存储器
技术领域
本发明涉及存储器技术。
背景技术
现有技术包括可擦除可编程只读存储器(EPROM)，电可擦除可编程只读存储器(EEPROM)，闪存，NAND-快闪存储器，硬磁盘、光盘(CD)、数字通用光盘(DVD)，蓝光光盘协会注册的蓝光光盘等在内的各种数字存储技术， 50余年来已经广泛用于数据存储。然而，存储介质的寿命通常小于5年到10年。针对大数据存储而开发的反熔丝存储技术，因其非常昂贵且存储密度低，不能满足海量数据存储的需求。
发明内容
本发明所要解决的技术问题是，提供一种高密度、低成本的半导体存储器。本发明解决所述技术问题采用的技术方案是，半导体存储器，其特征在于：
至少两个导电条层，每个导电条层包括至少3条并列的导电条；
设置于同层且相邻两个导电条之间的立柱，立柱的轴线与导电条的轴线的夹角大于30°；
在立柱和导电条交叉处设置有存储单元，所述存储单元包括第一导电类型区、第二导电类型区和设置于第一导电类型区与第二导电类型区之间的绝缘介质区；
立柱沿其轴线方向设置有立柱导电区，立柱导电区与存储单元的第一导电类型区形成电连接；
导电条沿其轴线设置有导电材料区，导电材料区与存储单元的第二导电类型区形成电连接；
所述第一导电类型区和第二导电类型区的材质分别为掺杂类型相异的两种半导体材料；
或者，第一导电类型区和第二导电类型区的材质分别为符合产生肖特基接触所需的两种肖特基材料；
各导电条与各立柱皆设置有电路接口，用于与外部电路连接。
进一步的，所述立柱按M×N行列排列，M和N皆为大于2的整数，同列的立柱设置于同层且相邻的两条导电条之间。
各立柱的轴线相互平行且垂直于导电条的轴线，同层的各导电条的轴线相互平行。
进一步的，相邻两层的导电条的轴线的位置关系为异面且相互垂直。
导电条的材质与第二导电类型区相同；
沿径向，立柱分为内外两层，内层为立柱导电区，其材质与第一导电类型区相同，外层材质与绝缘介质区相同，在立柱内层和导电条之间的立柱外层区域即为存储单元的绝缘介质区。
所述立柱为圆柱形或其它形状的立柱
立柱与导电条的端部设置有外部电路接口。
所述导电条的内部沿其轴线设置有低阻抗区。所述低阻抗区的材质为金属或其它高掺杂半导体，或金属-硅化合物。
同一层的导电条中，按照导电条的任一排列方向，自1起顺次编号，序号为奇数的各导电条彼此形成电路连接，序号为偶数的各导电条彼此形成电路连接；
各行立柱皆连接到与该行对应的行电路接口，各列立柱皆连接到与该列对应的列电路接口。
所述“掺杂类型相异的两种半导体材料”是指，若其中之一为p型半导体，则另一为n型半导体。
本发明的立柱与导电条形成交叉的位置关系。对于某一根设置于同层且相邻的两根导电条之间的立柱而言，其与两根导电条的交叉点分别位于立柱的两侧，即，在该立柱的两侧各有一个存储单元。一根立柱在与一层导电条的交叉处即有两个存储单元，由此本发明具有高密度存储的效果。
本发明具有存储密度高，成本低，可靠性高的特点。
附图说明
图1是本发明的存储单元等效结构示意图。
图2是本发明存储单元的结构示意图。
图3是立柱第一种排列方式示意图。
图4是立柱第二种排列方式示意图。
图5是本发明实施例1的结构示意图。
图6是本发明实施例2的结构示意图。
图7是本发明实施例3的结构示意图。
图8是本发明实施例4的结构示意图。
图9是本发明实施例5的结构示意图。
具体实施方式
参见图1、2。
本发明的存储单元为3层结构，可以是“p型半导体——绝缘介质——n型半导体”结构，也可以采用“金属——绝缘介质——半导体”结构，选取能够产生肖特基接触的金属和半导体材料，在绝缘介质被击穿后，金属和半导体形成肖特基接触。图1为存储单元结构的简化示意，12为绝缘介质区，第一导电类型区11和第二导电类型区13可以分别为p型半导体和n型半导体，或者第一导电类型区11和第二导电类型区13分别为金属和半导体材料。
实际结构中，图1中的11、12、13分别对应于图2中的21、22、23在椭圆形虚线区域内的部分。图2中，21和24为同层且相邻的两根导电条，二者之间、立柱区域以外由绝缘介质材料填充。
参见图2，立柱和导电条的相交处形成了一个存储单元，由图2的椭圆形虚线区域示出。就存储单元而言，其一端和立柱的导体区23形成电连接，另一端和导电条21形成电连接。
本实施例中，立柱为圆柱形，沿径向，其导体区位于内层，外层为绝缘材料。立柱的导体区的材质和存储单元的第一导电类型区的材质相同，导电条的导电材料区的材质和存储单元的第二导电类型区的材质相同，此时也可以认为立柱的导体区23的一部分形成了存储单元的第一导电类型区，导电条的一部分形成了存储单元的第二导电类型区。本实施例中，第一导电类型区为n型半导体区，第二导电类型区为p型半导体区。
立柱按M×N行列排列，M和N皆为大于2的整数。立柱的底面或者横截面形成行列排布，俯视方向的示意图如图3。优选的方式是各立柱的底面为共面的关系。
立柱的另一种排列方式是各行交错排列，俯视方向的示意图如图4。甚至是其他并不严格的按照行列分布的形式。
实施例1
参见图5，导电条按层设置，每一层并列设置至少3根导电条，优选的方式为各导电条平行设置。同层导电条不平行的状态亦属于本发明的范围。图5中，对于同一层的导电条，按照导电条排列方向，序号为奇数的导电条在电路上连接到同一个参考点，序号为偶数的导电条在电路上连接到另一个参考点。
同列(或者同行)的立柱设置于同层且相邻的两条导电条之间，或者说，相邻的两条导电条形成的缝隙中设置立柱，立柱与此两条导电条相交，交叉处设置存储单元。立柱与同层的两根导电条形成两个交叉点，分别位于立柱的两侧，两个存储单元随之分别位于立柱的两侧。
立柱的轴线与导电条的轴线的夹角大于30°，优选的，立柱的轴线垂直于导电条的轴线，二者形成异面垂直的关系。如果立柱轴线与导电条轴线为非正交状态亦是可行的方式，但在制备工艺上成本较高。
实施例2
参见图6，本实施例与实施例1的区别是，本实施例的相邻两层导电条的方向是相互垂直的。
实施例3
参见图7。本实施与实施例1的区别是，对于各层导电条，皆按照导电条的排列方向，序号为奇数的导电条彼此形成电路连接，或者说电连接到同一参考点；
序号为偶数的导电条彼此形成电路连接，实质上是对同层的导电条进行分组。此种方式确保立柱在同一层导电条的高度上分布于左右两侧的两个存储单元彼此独立。
这样的导电条分组方式同样可以适用于实施例2。
实施例4
作为一个改进的实施例，参见图8，在导电条的内部，沿其轴线设置有低阻抗区25，用于增强导电条的导电性。
实施例5
本实施例是对立柱的电路连接的改进。同一行中的立柱电连接到该行的共同参考点，同一列中的立柱电连接到该列的共同参考点，以便可以按行和列将立柱接入外部电路，图6、7未示出这一特征，由图9示出。图9可以视为图6或图 7的仰视角度的简化示意图，其中的圆形表示立柱导电区，按行由行线911、912、913连接，按列由列线921、922、923连接。

Claims (10)

1.半导体存储器，其特征在于，包括：
至少两个导电条层，每个导电条层包括至少3条并列的导电条；
设置于同层且相邻两个导电条之间的立柱，立柱的轴线与导电条的轴线的夹角大于30°；
在立柱和导电条交叉处设置有存储单元，所述存储单元包括第一导电类型区、第二导电类型区和设置于第一导电类型区与第二导电类型区之间的绝缘介质区；
立柱沿其轴线方向设置有立柱导电区，立柱导电区与存储单元的第一导电类型区形成电连接；
导电条沿其轴线设置有导电材料区，导电材料区与存储单元的第二导电类型区形成电连接；
所述第一导电类型区和第二导电类型区的材质分别为掺杂类型相异的两种半导体材料；
或者，第一导电类型区和第二导电类型区的材质分别为符合产生肖特基接触所需的两种肖特基材料；
各导电条与各立柱皆设置有电路接口，用于与外部电路连接。
2.如权利要求1所述的半导体存储器，其特征在于，所述立柱按M×N行列排列，M和N皆为大于2的整数，同列的立柱设置于同层且相邻的两条导电条之间。
3.如权利要求1所述的半导体存储器，其特征在于，各立柱的轴线相互平行且垂直于导电条的轴线，同层的各导电条的轴线相互平行。
4.如权利要求1所述的半导体存储器，其特征在于，相邻两层的导电条的轴线的位置关系为异面且相互垂直。
5.如权利要求1所述的半导体存储器，其特征在于，
导电条的材质与第二导电类型区相同；
沿径向，立柱分为内外两层，内层为立柱导电区，其材质与第一导电类型区相同，外层材质与绝缘介质区相同，在立柱内层和导电条之间的立柱外层区域即为存储单元的绝缘介质区。
6.如权利要求1所述的半导体存储器，其特征在于，所述立柱为圆柱形立柱。
7.如权利要求1所述的半导体存储器，其特征在于，立柱与导电条的端部设置有外部电路接口。
8.如权利要求1所述的半导体存储器，其特征在于，所述导电条的内部沿其轴线设置有低阻抗区。
9.如权利要求7所述的半导体存储器，其特征在于，所述低阻抗区的材质为金属、高掺杂半导体或金属-硅化合物。
10.如权利要求2所述的半导体存储器，其特征在于，同一层的导电条中，按照导电条的任一排列方向，自1起顺次编号，序号为奇数的各导电条彼此形成电路连接，序号为偶数的各导电条彼此形成电路连接；
各行立柱皆连接到与该行对应的行电路接口，各列立柱皆连接到与该列对应的列电路接口。
CN201810736865.2A 2018-07-06 2018-07-06 半导体存储器 Pending CN109244079A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810736865.2A CN109244079A (zh) 2018-07-06 2018-07-06 半导体存储器
PCT/CN2019/099649 WO2020007376A1 (zh) 2018-07-06 2019-08-07 半导体存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810736865.2A CN109244079A (zh) 2018-07-06 2018-07-06 半导体存储器

Publications (1)

Publication Number Publication Date
CN109244079A true CN109244079A (zh) 2019-01-18

Family

ID=65071743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810736865.2A Pending CN109244079A (zh) 2018-07-06 2018-07-06 半导体存储器

Country Status (2)

Country Link
CN (1) CN109244079A (zh)
WO (1) WO2020007376A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887923A (zh) * 2019-02-03 2019-06-14 成都皮兆永存科技有限公司 三维可编程存储器制备方法
CN110610943A (zh) * 2019-08-07 2019-12-24 成都皮兆永存科技有限公司 高密度三维结构半导体存储器及制备方法
WO2020007376A1 (zh) * 2018-07-06 2020-01-09 成都皮兆永存科技有限公司 半导体存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101919056A (zh) * 2007-12-31 2010-12-15 桑迪士克3D有限责任公司 采用形成在下部导体上方的选择性制造的碳纳米管可逆电阻转换元件的存储器单元及其形成方法
CN104900651A (zh) * 2014-03-06 2015-09-09 株式会社东芝 半导体器件
CN106910743A (zh) * 2017-04-05 2017-06-30 中国科学院上海微系统与信息技术研究所 三维非易失性存储器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258029B2 (en) * 2007-04-10 2012-09-04 Macronix International Co., Ltd. Semiconductor structure and process for reducing the second bit effect of a memory device
KR20130072671A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 3차원 불휘발성 메모리 소자 및 그 제조 방법
CN109244079A (zh) * 2018-07-06 2019-01-18 成都皮兆永存科技有限公司 半导体存储器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101919056A (zh) * 2007-12-31 2010-12-15 桑迪士克3D有限责任公司 采用形成在下部导体上方的选择性制造的碳纳米管可逆电阻转换元件的存储器单元及其形成方法
CN104900651A (zh) * 2014-03-06 2015-09-09 株式会社东芝 半导体器件
CN106910743A (zh) * 2017-04-05 2017-06-30 中国科学院上海微系统与信息技术研究所 三维非易失性存储器件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020007376A1 (zh) * 2018-07-06 2020-01-09 成都皮兆永存科技有限公司 半导体存储器
CN109887923A (zh) * 2019-02-03 2019-06-14 成都皮兆永存科技有限公司 三维可编程存储器制备方法
CN110610943A (zh) * 2019-08-07 2019-12-24 成都皮兆永存科技有限公司 高密度三维结构半导体存储器及制备方法

Also Published As

Publication number Publication date
WO2020007376A1 (zh) 2020-01-09

Similar Documents

Publication Publication Date Title
CN109244079A (zh) 半导体存储器
US8587998B2 (en) 3D memory array with read bit line shielding
JP6215653B2 (ja) 半導体記憶素子
CN103858169B (zh) 具有单个磁隧道结叠层的多位自旋动量转移磁阻随机存取存储器
EP2335284A1 (en) Shared masks for x-lines and shared masks for y-lines for fabrication of 3d memory arrays
US10418375B2 (en) 3D memory device
CN103515532B (zh) 阻变存储器件及其制造方法
CN102148329B (zh) 一种电阻转换存储器结构及其制造方法
CN112166471A (zh) 用于4堆叠3d x点存储器的新型分布式阵列和触点架构
CN102881317B (zh) 三维存储器阵列
CN109698193A (zh) 一种半导体存储器的阵列结构
US10079239B2 (en) Compact three-dimensional mask-programmed read-only memory
CN111758171A (zh) 用于4堆叠3d pcm存储器的新型分布式阵列和触点架构
JP2017037689A (ja) 半導体装置およびスイッチセルの書き換え方法
US8542515B2 (en) Connection and addressing of multi-plane crosspoint devices
US10985211B1 (en) Embedded MRAM structure and method of fabricating the same
EP2686883B1 (en) Dual-plane memory array
CN111048130B (zh) 磁性随机存储器
US10304495B2 (en) Compact three-dimensional memory with semi-conductive address line portion
US10304553B2 (en) Compact three-dimensional memory with an above-substrate decoding stage
CN115841839B (zh) 熔丝阵列电路
US6639821B2 (en) Memory circuit with memory elements overlying driver cells
US10186515B2 (en) Antifuse cell comprising program transistor and select transistor arranged on opposite sides of semiconductor layer
CN112368831A (zh) 一种集成电路
CN109817622A (zh) 多层纵向otp存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190118

RJ01 Rejection of invention patent application after publication