CN108010547B - 磁性随机存储器及其制造方法 - Google Patents

磁性随机存储器及其制造方法 Download PDF

Info

Publication number
CN108010547B
CN108010547B CN201610925894.4A CN201610925894A CN108010547B CN 108010547 B CN108010547 B CN 108010547B CN 201610925894 A CN201610925894 A CN 201610925894A CN 108010547 B CN108010547 B CN 108010547B
Authority
CN
China
Prior art keywords
layer
free
random access
access memory
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610925894.4A
Other languages
English (en)
Other versions
CN108010547A (zh
Inventor
陈卓凡
宋以斌
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610925894.4A priority Critical patent/CN108010547B/zh
Priority to EP17198887.6A priority patent/EP3316323A1/en
Priority to US15/799,915 priority patent/US10388697B2/en
Publication of CN108010547A publication Critical patent/CN108010547A/zh
Application granted granted Critical
Publication of CN108010547B publication Critical patent/CN108010547B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开了一种磁性随机存储器及其制造方法，涉及半导体技术领域。该磁性随机存储器包括：字线、位线和位于该字线和该位线之间的存储单元，该存储单元包括：与该位线连接的固定层，与该字线连接的自由层，以及位于该固定层与该自由层之间的绝缘物层。本发明的磁性随机存储器的结构比较简单，从而可以简化制造工艺，提高工艺集成度。

Description

磁性随机存储器及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种磁性随机存储器及其制造方法。
背景技术
MRAM(Magnetic Random Access Memory，磁性随机存储器)是指以磁电阻性质来存储数据的随机存储器。它采用磁化的方向不同所导致的磁电阻不同来记录0和1，只要外部磁场不改变，磁化的方向就不会变化。
现有的平面型MRAM由三层薄膜构成，包括：与位线相连的自由层、与字线相连的固定层和被自由层和固定层夹着的绝缘物层，其中，自由层的磁场极化方向是可以改变的，而固定层的磁场极化方向固定不变。当自由层与固定层的磁场方向平行时，存储单元呈现低电阻，可以存储数据0；当磁场方向相反时，存储单元呈现高电阻，可以存储数据1。
然后，随着技术要求的增加，现有的平面型MRAM越来越受限制，而三维MRAM越来越受到重视。图1示出了一种三维磁性随机存储器的结构。这种三维MRAM的连接关系与平面型MRAM类似：固定层101连接字线105，自由层103连接位线104，固定层101和自由层103之间夹着绝缘物层102。然而在制造该三维MRAM的过程中，需要在层间电介质型106中形成凹陷或空隙，然后在该凹陷或空隙中通过ALD(Atomic Layer Deposition，原子层沉积)工艺形成三层薄膜，即自由层103、绝缘物层102和固定层101(如图1中虚线框中所示)，这样的工艺难度比较大。而且由于侧壁内凹的薄膜生长容易产生各种缺陷，比如即使是ALD薄膜也会受到形状的影响。因此生长三层薄膜的工艺也会影响器件的性能。
发明内容
本发明需要解决的一个技术问题是：提供一种磁性随机存储器。
根据本发明的第一方面，提供了一种磁性随机存储器，包括：字线、位线和位于所述字线和所述位线之间的存储单元，所述存储单元包括：与所述位线连接的固定层，与所述字线连接的自由层，以及位于所述固定层与所述自由层之间的绝缘物层。
在一个实施例中，所述磁性随机存储器包括多个所述存储单元，其中，所述多个存储单元的固定层为共用的固定层。
在一个实施例中，其中，所述多个存储单元的绝缘物层为共用的绝缘物层。
在一个实施例中，在所述多个存储单元中，相邻的存储单元的自由层间隔开。
在一个实施例中，其中，所述多个存储单元的自由层沿着所述绝缘物层的延伸方向排列。
在一个实施例中，所述磁性随机存储器包括多个字线，其中每个字线与相应的存储单元的自由层连接。
在一个实施例中，所述磁性随机存储器还包括：位于相邻的自由层之间的层间电介质层。
在一个实施例中，所述固定层包绕在所述位线的表面上，所述绝缘物层包绕在所述固定层的表面上，所述自由层包绕在所述绝缘物层的表面上。
在一个实施例中，所述磁性随机存储器还包括：衬底，其中所述字线、所述位线和所述存储单元位于所述衬底之上，所述绝缘物层的延伸方向垂直于所述衬底的上表面。
在一个实施例中，所述固定层为磁性固定层，所述自由层为磁性自由层。
本发明提供了一种磁性随机存储器。该磁性随机存储器的结构比较简单，从而可以简化制造工艺。
进一步地，相比现有MRAM的性能，本发明的磁性随机存储器的性能也得到了提高。
根据本发明的第二方面，提供了一种磁性随机存储器的制造方法，包括：提供交替层叠的多个牺牲层和多个层间电介质层；蚀刻所述多个牺牲层和所述多个层间电介质层以形成通孔；在所述通孔的侧壁上形成绝缘物层；在所述绝缘物层的侧面上形成固定层；在所述固定层的侧面上形成填充所述通孔的位线；去除所述多个牺牲层以形成多个空隙；以及在所述多个空隙中形成被所述层间电介质层间隔开的多个自由层以及连接所述自由层的字线。
在一个实施例中，去除所述多个牺牲层以形成多个空隙的步骤包括：蚀刻所述多个牺牲层和所述多个层间电介质层以形成沟槽；以及通过所述沟槽来去除所述多个牺牲层以形成多个空隙。
在一个实施例中，在所述多个空隙中形成多个自由层和字线的步骤包括：在所述沟槽的侧壁上和所述多个空隙中形成自由层；在所述自由层上形成填充所述沟槽和所述多个空隙的字线金属层；以及去除所述沟槽中的字线金属层和所述沟槽侧壁上的自由层，以形成被所述层间电介质层间隔开的多个自由层和连接所述自由层的字线。
在一个实施例中，所述固定层包绕在所述位线的表面上，所述绝缘物层包绕在所述固定层的表面上，所述自由层包绕在所述绝缘物层的表面上。
在一个实施例中，提供交替层叠的多个牺牲层和多个层间电介质层的步骤包括：提供衬底；以及在所述衬底上形成交替层叠的多个牺牲层和多个层间电介质层；其中，在形成所述通孔的步骤中，所述通孔露出所述衬底的上表面。
在一个实施例中，所述固定层为磁性固定层，所述自由层为磁性自由层。
通过上述制造方法，形成了一种磁性随机存储器。在上述制造方法中，在层间电介质层之间的空隙中形成了自由层，而没有在该空隙中形成绝缘物层和固定层，因此可以简化制造工艺，并且使得形成的磁性存储器的结构也得到了简化。
进一步地，由于在层间电介质层之间空隙中生长的薄膜减少，导致可能产生的缺陷也减少，因此可以提高器件的性能。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示意性地示出三维磁性随机存储器的横截面示意图。
图2是示出根据本发明一个实施例的磁性随机存储器的制造方法的流程图。
图3至图12是示意性地示出根据本发明一个实施例的磁性随机存储器的制造过程中若干阶段的结构的横截面示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图2是示出根据本发明一个实施例的磁性随机存储器的制造方法的流程图。图3至图12是示意性地示出根据本发明一个实施例的磁性随机存储器的制造过程中若干阶段的结构的横截面示意图。下面结合图2以及图3至图12来详细描述根据本发明一个实施例的磁性随机存储器的制造过程。
如图2所示，在步骤S201，提供交替层叠的多个牺牲层和多个层间电介质层。
图3是示意性地示出了该步骤S201的结构的横截面示意图。可选地，该步骤S201可以包括：如图3所示，提供衬底300。需要说明的是，这里的衬底可以是硅衬底，也可以是其他类型的衬底，或者也可以是包括一些其他结构或薄膜的半导体结构，因此本发明的范围并不仅限于此。
可选地，该步骤S201还可以包括：如图3所示，在该衬底300上形成交替层叠的多个牺牲层320和多个层间电介质层310。该牺牲层与该层间电介质层的材料可以不同。例如，该牺牲层320的材料可以包括氮化硅，该层间电介质层310的材料可以包括硅的氧化物。例如，可以先在衬底300上沉积一层层间电介质层，然后在该层间电介质层上沉积牺牲层，再在该牺牲层上沉积层间电介质层，以此类推，从而依次交替层叠地形成多个牺牲层和多个层间电介质层。
回到图2，在步骤S202，蚀刻多个牺牲层和多个层间电介质层以形成通孔。
图4是示意性地示出了该步骤S202的结构的横截面示意图。如图4所示，(例如通过光刻和蚀刻工艺)蚀刻多个牺牲层320和多个层间电介质层310以形成通孔330。该通孔330可以贯穿所述多个牺牲层320和所述多个层间电介质层310。例如，如图4所示，在该步骤S202中，该通孔330可以露出衬底300的上表面。
回到图2，在步骤S203，在通孔的侧壁上形成绝缘物层。
图5是示意性地示出了该步骤S203的结构的横截面示意图。如图5所示，例如通过ALD工艺在通孔330的侧壁上形成绝缘物层302。例如，该步骤S203可以包括：在通孔330的侧壁和底部上形成绝缘物层302。可选地，该步骤S203还可以包括：通过蚀刻工艺去除位于通孔底部上的绝缘物层，而保留位于通孔侧壁上的绝缘物层。
回到图2，在步骤S204，在绝缘物层的侧面上形成固定层。
图6是示意性地示出了该步骤S204的结构的横截面示意图。如图6所示，例如通过ALD工艺在绝缘物层302的侧面上形成固定层301。该固定层301例如可以为磁性固定层。可选地，该步骤S204可以包括：在绝缘物层302的侧面和通孔330的底部上形成固定层。可选地，该步骤S204还可以包括：通过蚀刻工艺去除位于通孔底部上的固定层。
回到图2，在步骤S205，在固定层的侧面上形成填充通孔的位线。
图7是示意性地示出了该步骤S205的结构的横截面示意图。如图7所示，例如通过沉积工艺在固定层301的侧面上形成填充通孔330的位线304。可选地，该步骤S205可以包括：例如通过沉积工艺在图6所示的结构上形成位线材料层，该位线材料层填充通孔330，并且有一部分位线材料层形成在最上部的牺牲层320上。可选地，该步骤S205还可以包括：对该位线材料层执行平坦化以去除位于最上部牺牲层上的位线材料层，而留下的填充在通孔330中的位线材料层作为位线304。
回到图2，在步骤S206，去除多个牺牲层以形成多个空隙。
图8和图9分别是示意性地示出了对应该步骤S206的一些阶段的结构的横截面示意图。可选地，该步骤S206可以包括：如图8所示，蚀刻所述多个牺牲层320和所述多个层间电介质层310以形成沟槽333。例如该沟槽333可以露出衬底300的上表面。可选地，该步骤S206还可以包括：如图9所示，例如利用湿法蚀刻工艺通过该沟槽333来去除所述多个牺牲层320以形成多个空隙340。
回到图2，在步骤S207，在多个空隙中形成被层间电介质层间隔开的多个自由层以及连接自由层的字线。
关于该步骤207可以参考图10至图12来描述。
可选地，该步骤S207可以包括：如图10所示，例如通过ALD工艺在沟槽333的侧壁上和所述多个空隙340中形成自由层303。例如该自由层303可以为磁性自由层。
可选地，该步骤S207还可以包括：如图11所示，例如通过沉积工艺在自由层303上形成填充沟槽333和多个空隙340的字线金属层305。
可选地，该步骤S207还可以包括：如图12所示，例如通过蚀刻工艺去除沟槽333中的字线金属层305和沟槽333侧壁上的自由层303，以形成被层间电介质层310间隔开的多个自由层303和连接自由层303的字线305。这里，相应地，也形成了多个字线，其中每个字线与相应的自由层连接。
在上面的制造过程中，固定层301包绕在位线304的表面上，绝缘物层302包绕在固定层301的表面上，自由层303包绕在绝缘物层302的表面上。
至此，提供了根据本发明一个实施例的磁性随机存储器的制造方法。通过上述制造方法，形成了一种磁性随机存储器，例如三维MRAM。在上述制造方法中，在层间电介质层之间的空隙中形成了自由层，而没有在该空隙中形成绝缘物层和固定层，因此可以简化制造工艺，并且使得形成的磁性随机存储器(例如三维MRAM)的结构也得到了简化。此外，由于在层间电介质层之间空隙中生长的薄膜减少，导致可能产生的缺陷也减少，因此可以提高器件的性能。
本发明还提供了一种磁性随机存储器，可以参考图12所示。图12中示出了两个磁性随机存储器，下面以其中一个为例进行详细描述。
如图12所示，该磁性随机存储器可以包括：字线305、位线304和位于该字线305和该位线304之间的存储单元350(如图12的虚线框中所示)。该存储单元350可以包括：与位线304连接的固定层301，与字线305连接的自由层303，以及位于该固定层301与该自由层303之间的绝缘物层302。例如，该固定层301可以为磁性固定层，该自由层303可以为磁性自由层。
在一个实施例中，如图12所示，固定层301可以包绕在位线304的表面上，绝缘物层302可以包绕在固定层301的表面上，自由层303可以包绕在绝缘物层302的表面上。图12所示的磁性随机存储器是一种三维磁性随机存储器。
在一个实施例中，如图12所示，磁性随机存储器可以包括多个存储单元350。其中，该多个存储单元350的固定层可以为共用的固定层。即该多个存储单元350的固定层可以连接成为一体的固定层。这可以简化三维磁性随机存储器的结构。
在一个实施例中，如图12所示，该多个存储单元350的绝缘物层可以为共用的绝缘物层。即该多个存储单元350的绝缘物层可以连接成为一体的绝缘物层。这可以进一步简化三维磁性随机存储器的结构。
在一个实施例中，如图12所示，在该多个存储单元350中，相邻的存储单元350的自由层303间隔开。例如，该磁性随机存储器还可以包括：位于相邻的自由层303之间的层间电介质层310。该层间电介质层310将相邻的自由层303间隔开。
在一个实施例中，如图12所示，该磁性随机存储器可以包括多个字线305，其中每个字线305与相应的存储单元350的自由层303连接。
在一个实施例中，如图12所示，该多个存储单元350的自由层303沿着绝缘物层302的延伸方向排列。
在一个实施例中，如图12所示，该磁性随机存储器还可以包括：衬底300，其中字线305、位线304和存储单元350位于该衬底之上。绝缘物层302的延伸方向垂直于衬底300的上表面。需要说明的是，在此所使用的术语“垂直”，包括但不限于绝对地垂直，而是可以有一定的误差(例如垂直角度可以在88度至90度的范围内)，就好像在“垂直”前面有“基本上”的限定一样。
本发明上述实施例的磁性随机存储器的结构比较简单，从而可以简化制造工艺，提高工艺集成度。此外，相比现有MRAM的性能，本发明实施例的磁性随机存储器的性能也得到了提高。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (12)

1.一种磁性随机存储器，其特征在于，包括：
字线、位线和位于所述字线和所述位线之间的存储单元，
所述存储单元包括：与所述位线连接的固定层，与所述字线连接的自由层，以及位于所述固定层与所述自由层之间的绝缘物层；
其中，所述固定层包绕在所述位线的表面上，所述绝缘物层包绕在所述固定层的表面上，所述自由层包绕在所述绝缘物层的表面上；
所述磁性随机存储器还包括：衬底，其中所述字线、所述位线和所述存储单元位于所述衬底之上，所述绝缘物层的延伸方向垂直于所述衬底的上表面，所述位线、所述固定层和所述绝缘物层均直接与所述衬底的上表面接触，所述衬底为硅衬底或者所述衬底包括半导体结构。
2.根据权利要求1所述的磁性随机存储器，其特征在于，
所述磁性随机存储器包括多个所述存储单元，
其中，所述多个存储单元的固定层为共用的固定层。
3.根据权利要求2所述的磁性随机存储器，其特征在于，
其中，所述多个存储单元的绝缘物层为共用的绝缘物层。
4.根据权利要求2所述的磁性随机存储器，其特征在于，
在所述多个存储单元中，相邻的存储单元的自由层间隔开。
5.根据权利要求3所述的磁性随机存储器，其特征在于，
其中，所述多个存储单元的自由层沿着所述绝缘物层的延伸方向排列。
6.根据权利要求4所述的磁性随机存储器，其特征在于，
所述磁性随机存储器包括多个字线，其中每个字线与相应的存储单元的自由层连接。
7.根据权利要求6所述的磁性随机存储器，其特征在于，还包括：
位于相邻的自由层之间的层间电介质层。
8.根据权利要求1所述的磁性随机存储器，其特征在于，
所述固定层为磁性固定层，所述自由层为磁性自由层。
9.一种磁性随机存储器的制造方法，其特征在于，包括：
提供交替层叠的多个牺牲层和多个层间电介质层；
蚀刻所述多个牺牲层和所述多个层间电介质层以形成通孔；
在所述通孔的侧壁上形成绝缘物层；
在所述绝缘物层的侧面上形成固定层；
在所述固定层的侧面上形成填充所述通孔的位线；
去除所述多个牺牲层以形成多个空隙；以及
在所述多个空隙中形成被所述层间电介质层间隔开的多个自由层以及连接所述自由层的字线；
其中，所述固定层包绕在所述位线的表面上，所述绝缘物层包绕在所述固定层的表面上，所述自由层包绕在所述绝缘物层的表面上；
提供交替层叠的多个牺牲层和多个层间电介质层的步骤包括：提供衬底；以及在所述衬底上形成交替层叠的多个牺牲层和多个层间电介质层，其中，在形成所述通孔的步骤中，所述通孔露出所述衬底的上表面，所述字线和所述位线位于所述衬底之上，所述绝缘物层的延伸方向垂直于所述衬底的上表面，所述位线、所述固定层和所述绝缘物层均直接与所述衬底的上表面接触，所述衬底为硅衬底或者所述衬底包括半导体结构。
10.根据权利要求9所述的方法，其特征在于，去除所述多个牺牲层以形成多个空隙的步骤包括：
蚀刻所述多个牺牲层和所述多个层间电介质层以形成沟槽；以及
通过所述沟槽来去除所述多个牺牲层以形成多个空隙。
11.根据权利要求10所述的方法，其特征在于，在所述多个空隙中形成多个自由层和字线的步骤包括：
在所述沟槽的侧壁上和所述多个空隙中形成自由层；
在所述自由层上形成填充所述沟槽和所述多个空隙的字线金属层；以及
去除所述沟槽中的字线金属层和所述沟槽侧壁上的自由层，以形成被所述层间电介质层间隔开的多个自由层和连接所述自由层的字线。
12.根据权利要求9所述的方法，其特征在于，
所述固定层为磁性固定层，所述自由层为磁性自由层。
CN201610925894.4A 2016-10-31 2016-10-31 磁性随机存储器及其制造方法 Active CN108010547B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610925894.4A CN108010547B (zh) 2016-10-31 2016-10-31 磁性随机存储器及其制造方法
EP17198887.6A EP3316323A1 (en) 2016-10-31 2017-10-27 A magnetic random access memory and manufacture thereof
US15/799,915 US10388697B2 (en) 2016-10-31 2017-10-31 Magnetic random access memory and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610925894.4A CN108010547B (zh) 2016-10-31 2016-10-31 磁性随机存储器及其制造方法

Publications (2)

Publication Number Publication Date
CN108010547A CN108010547A (zh) 2018-05-08
CN108010547B true CN108010547B (zh) 2021-03-16

Family

ID=60191192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610925894.4A Active CN108010547B (zh) 2016-10-31 2016-10-31 磁性随机存储器及其制造方法

Country Status (3)

Country Link
US (1) US10388697B2 (zh)
EP (1) EP3316323A1 (zh)
CN (1) CN108010547B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190296228A1 (en) * 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
CN109686739A (zh) * 2018-12-27 2019-04-26 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111564469B (zh) * 2020-05-19 2024-03-15 上海集成电路研发中心有限公司 一种三维存储器及制造方法
KR20220042011A (ko) 2020-09-25 2022-04-04 삼성전자주식회사 가변 저항 메모리 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412935B1 (en) * 2015-09-07 2016-08-09 Yeu-Chung LIN Method for fabricating magnetic tunnel junction and 3-D magnetic tunnel junction array

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3812498B2 (ja) * 2001-12-28 2006-08-23 日本電気株式会社 トンネル磁気抵抗素子を利用した半導体記憶装置
JPWO2006054469A1 (ja) * 2004-11-22 2008-05-29 日本電気株式会社 強磁性膜、磁気抵抗素子、及び磁気ランダムアクセスメモリ
US7345911B2 (en) * 2006-02-14 2008-03-18 Magic Technologies, Inc. Multi-state thermally assisted storage
US8674465B2 (en) * 2010-08-05 2014-03-18 Qualcomm Incorporated MRAM device and integration techniques compatible with logic integration
US8824183B2 (en) * 2010-12-14 2014-09-02 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements with vertical bit lines and select devices and methods thereof
KR20130127791A (ko) * 2012-05-15 2013-11-25 에스케이하이닉스 주식회사 비휘발성 메모리 장치의 제조 방법
US9129861B2 (en) * 2012-10-05 2015-09-08 Samsung Electronics Co., Ltd. Memory device
US9490421B2 (en) * 2012-12-21 2016-11-08 Samsung Electronics Co., Ltd. Method and system for providing vertical spin transfer switched magnetic junctions and memories using such junctions
US9601544B2 (en) * 2013-07-16 2017-03-21 Imec Three-dimensional magnetic memory element
JP5867951B2 (ja) * 2014-02-14 2016-02-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
KR102373542B1 (ko) * 2015-07-09 2022-03-11 삼성전자주식회사 반도체 메모리 장치
US9444036B1 (en) * 2015-08-25 2016-09-13 HGST Netherlands B.V. Implementing segregated media based magnetic memory
US9780143B2 (en) * 2015-08-25 2017-10-03 Western Digital Technologies, Inc. Implementing magnetic memory integration with CMOS driving circuits
US9525126B1 (en) * 2015-09-07 2016-12-20 Yeu-Chung LIN Magnetic tunnel junction and 3-D magnetic tunnel junction array
WO2017091778A1 (en) * 2015-11-24 2017-06-01 Fu-Chang Hsu 3d vertical memory array cell structures and processes
CN108666339B (zh) * 2017-03-28 2020-11-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其存储单元的制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412935B1 (en) * 2015-09-07 2016-08-09 Yeu-Chung LIN Method for fabricating magnetic tunnel junction and 3-D magnetic tunnel junction array

Also Published As

Publication number Publication date
CN108010547A (zh) 2018-05-08
US20180122855A1 (en) 2018-05-03
EP3316323A1 (en) 2018-05-02
US10388697B2 (en) 2019-08-20

Similar Documents

Publication Publication Date Title
CN106505146B (zh) 磁穿隧接面及三维磁穿隧接面数组
JP6978643B2 (ja) ３次元メモリデバイスのジョイント開口構造、およびそれを形成するための方法
KR101769196B1 (ko) 공정 데미지 최소화를 위한 자가 정렬된 자기저항 랜덤 액세스 메모리（ｍｒａｍ）구조물
CN108010547B (zh) 磁性随机存储器及其制造方法
US8987846B2 (en) Magnetic memory and manufacturing method thereof
US7622307B2 (en) Semiconductor devices having a planarized insulating layer and methods of forming the same
US20150325622A1 (en) Integrated circuits having magnetic tunnel junctions (mtj) and methods for fabricating the same
CN103066198B (zh) 一种新型的磁隧穿结器件及其制造方法
CN105977376A (zh) 用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结
US9412935B1 (en) Method for fabricating magnetic tunnel junction and 3-D magnetic tunnel junction array
US9583495B2 (en) Method for fabricating memory device
CN110233152A (zh) 一种形成三维存储器的方法及三维存储器
US20200243528A1 (en) Semiconductor structure formation
JP2017143247A (ja) 組み込まれた磁気トンネル接合を有する半導体デバイス
US20200020711A1 (en) Memory device and method of fabricating the same
CN108666339B (zh) 磁性随机存储器及其存储单元的制造方法
CN116096097A (zh) 半导体器件
US9337209B1 (en) Semiconductor device and method of fabricating the same
CN110061125B (zh) 一种立体结构磁性随机存储器的制作方法
US10644232B2 (en) Self-aligned and misalignment-tolerant landing pad for magnetoresistive random access memory
CN113948631A (zh) 存储位元的制备方法及mram的制备方法
TW201606943A (zh) 記憶元件及其製造方法
US20240016067A1 (en) Magnetic memory and manufacturing method thereof
US20160190153A1 (en) Semiconductor device and method of fabricating the same
TWI550873B (zh) 半導體元件及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant