KR102373542B1 - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR102373542B1
KR102373542B1 KR1020150097858A KR20150097858A KR102373542B1 KR 102373542 B1 KR102373542 B1 KR 102373542B1 KR 1020150097858 A KR1020150097858 A KR 1020150097858A KR 20150097858 A KR20150097858 A KR 20150097858A KR 102373542 B1 KR102373542 B1 KR 102373542B1
Authority
KR
South Korea
Prior art keywords
auxiliary
lines
line
string selection
vertical pillars
Prior art date
Application number
KR1020150097858A
Other languages
English (en)
Other versions
KR20170006744A (ko
Inventor
장원철
김홍수
조태근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150097858A priority Critical patent/KR102373542B1/ko
Priority to US15/097,485 priority patent/US9748263B2/en
Publication of KR20170006744A publication Critical patent/KR20170006744A/ko
Application granted granted Critical
Publication of KR102373542B1 publication Critical patent/KR102373542B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H01L27/11551—
    • H01L27/11521—
    • H01L27/11526—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/25—Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Abstract

집적도가 증가하고 신뢰성이 향상된 반도체 메모리 장치를 제공한다. 본 발명에 따른 반도체 메모리 장치는 복수개의 수직 기둥들과 결합되고 제1 방향으로 연장하는 스트링 선택 라인들, 인접한 스트링 선택 라인들 각각에 결합된 한쌍의 수직 기둥을 연결하도록 스트링 선택 라인들 상으로 연장하는 보조 배선들, 제1 방향에 교차하는 제2 방향으로 연장하며 보조 배선들을 통하여 복수개의 수직 기둥들과 연결되는 비트라인들 및 보조 배선들과 비트라인들을 연결하는 상부 콘택 플러그들을 포함하되, 상부 콘택 플러그들 각각은 보조 배선이 연결하는 한쌍의 수직 기둥들이 결합되는 인접한 스트링 선택 라인들 중 하나의 스트링 선택 라인에 더 인접하도록 배치된다.

Description

반도체 메모리 장치{Semiconductor memory device}
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 수직형 반도체 메모리 장치에 관한 것이다.
우수한 성능 및 저렴한 가격을 충족시키기 위해 반도체 장치의 집적도를 증가시키는 것이 요구되고 있다. 특히, 메모리 장치의 집적도는 제품의 가격을 결정하는 중요한 요인이다. 종래의 2차원 메모리 장치의 집적도는 단위 메모리 셀이 점유하는 면적에 의해 주로 결정되기 때문에, 미세 패턴 형성 기술의 수준에 크게 영향을 받는다.
하지만, 패턴의 미세화를 위해서는 초고가의 장비들이 필요하기 때문에, 2차원 반도체 메모리 장치의 집적도는 증가하고는 있지만 여전히 제한적이다. 이에 따라서 3차원 구조를 가지는 반도체 메모리 장치가 요구되고 있다.
본 발명의 기술적 과제는 집적도가 증가하고 신뢰성이 향상된 반도체 메모리 장치를 제공하는 데에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 반도체 메모리 장치를 제공한다. 본 발명에 따른 반도체 메모리 장치는 복수개의 수직 기둥들과 결합되고 제1 방향으로 연장하는 스트링 선택 라인들, 인접한 상기 스트링 선택 라인들 각각에 결합된 한쌍의 수직 기둥을 연결하도록 상기 스트링 선택 라인들 상으로 연장하는 보조 배선들, 상기 제1 방향에 교차하는 제2 방향으로 연장하며 상기 보조 배선들을 통하여 상기 복수개의 수직 기둥들과 연결되는 비트라인들 및 상기 보조 배선들과 상기 비트라인들을 연결하는 상부 콘택 플러그들을 포함하되, 상기 상부 콘택 플러그들 각각은 상기 보조 배선이 연결하는 한쌍의 수직 기둥들이 결합되는 인접한 상기 스트링 선택 라인들 중 하나의 스트링 선택 라인에 더 인접하도록 배치된다.
상기 보조 배선들은, 연결하는 상기 한쌍의 수직 기둥들 상에 각각 배치되는 한쌍의 바디부와 상기 한쌍의 바디부를 연결하는 연장선으로부터 볼록하게 만곡되는(curved) 볼록부를 가질 수 있다.
상기 상부 콘택 플러그들 각각은 연결되는 상기 보조 배선의 볼록부 상에 배치될 수 있다.
상기 복수개의 스트링 선택 라인들 각각에 결합된 수직 기둥들은 상기 제1 방향을 따라서 지그재그로 배치될 수 있다.
상기 보조 배선들은 상기 제2 방향에 대하여 제1 길이를 가지는 장 보조 배선과 상기 제1 길이보다 작은 제2 길이를 가지는 단 보조 배선을 포함하며, 상기 장 보조 배선과 상기 단 보조 배선은 상기 제1 방향을 따라서 교번적으로 배치될 수 있다.
상기 제1 방향으로의 상기 단 보조 배선의 볼록부의 돌출 거리는, 상기 장 보조 배선의 볼록부의 상기 제1 방향으로의 돌출 거리보다 큰 값을 가질 수 있다.
상기 복수개의 수직 기둥들 상에 배치되며, 상기 복수개의 수직 기둥들과 상기 보조 배선들을 연결하는 하부 콘택 플러그들을 더 포함하며, 상기 장 보조 배선들과 연결되는 상기 하부 콘택 플러그와 상기 상부 콘택 플러그가 상기 제1 방향에 대하여 시프트되는 간격과 상기 단 보조 배선들과 연결되는 상기 하부 콘택 플러그와 상기 상부 콘택 플러그가 상기 제1 방향에 대하여 시프트되는 간격은 동일한 값을 가질 수 있다.
인접한 2개의 상기 스트링 선택 라인들 각각에 결합된 한쌍의 수직 기둥들을 연결하는 상기 장 보조 배선과 상기 단 보조 배선 각각과 연결되는 상부 콘택 플러그들은 서로 다른 스트링 선택 라인에 더 인접하도록 배치될 수 있다.
상기 장 보조 배선 및 상기 단 보조 배선 각각의 볼록부는, 상기 제1 방향을 따라서 일렬로 배열될 수 있다.
상기 장 보조 배선 및 상기 단 보조 배선 상에 배치되는 상기 상부 콘택 플러그들은, 상기 제1 방향을 따라서 지그재그로 배치될 수 있다.
상기 복수개의 스트링 선택 라인들은, 상기 제2 방향을 따라서 순차적으로 배치되는 제1 내지 제3 스트링 선택 라인을 포함하며, 상기 보조 배선들은, 상기 제1 및 제2 스트링 선택 라인 각각에 결합된 한쌍의 수직 기둥들을 연결하는 제1 보조 배선들 및 상기 제2 및 제3 스트링 선택 라인 각각에 결합된 한쌍의 수직 기둥들을 연결하는 제2 보조 배선들을 포함하며, 상기 제1 보조 배선들은 상기 제1 방향으로 볼록하게 만곡되고, 상기 제2 보조 배선들은 제1 방향에 반대되는 방향으로 볼록하게 만곡될 수 있다.
상기 제1 보조 배선들은, 상기 제2 방향에 대하여 제1 길이를 가지는 제1 장 보조 배선들 및 상기 제1 길이보다 작은 제2 길이를 가지는 제1 단 보조 배선들을 포함하고, 상기 제2 보조 배선들은 상기 제2 방향에 대하여 상기 제1 길이를 가지는 제2 장 보조 배선들 및 상기 제2 길이를 가지는 제2 단 보조 배선들을 포함하며, 상기 제2 스트링 선택 라인에 결합되는 수직 기둥들은 상기 제1 장 보조 배선들, 상기 제1 단 보조 배선들, 상기 제2 장 보조 배선들 및 상기 제2 단 보조 배선들 각각과 결합되는 제1 내지 제4 수직 기둥들을 포함하며, 상기 제1 및 제2 수직 기둥들은 상기 제1 스트링 선택 라인에 인접하여 상기 제1 방향을 따라서 교번적으로 지그재그로 배치되고, 상기 제3 및 제4 수직 기둥들은 상기 제3 스트링 선택 라인에 인접하여 상기 제1 방향을 따라서 교번적으로 지그재그로 배치될 수 있다.
상기 제2 방향에 대하여 상기 제1 수직 기둥과 상기 제4 수직 기둥 사이의 간격과 상기 제2 수직 기둥과 상기 제3 수직 기둥 사이의 간격은 동일한 값을 가질 수 있다.
본 발명에 따른 반도체 메모리 장치는, 제1 방향으로 연장하는 하나의 스트링 선택 라인에 결합되고 상기 제1 방향을 따라서 지그재그로 배열되는 제1 및 제2 수직 기둥, 상기 제1 수직 기둥 상의 제1 하부 콘택 플러그를 통하여 상기 제1 수직 기둥과 연결되는 제1 보조 배선, 상기 제2 수직 기둥 상의 제2 하부 콘택 플러그를 통하여 상기 제2 수직 기둥과 연결되고, 상기 제1 방향에 수직인 제2 방향에 대하여 신장되는 길이가 상기 제1 보조 배선과 서로 다른 제2 보조 배선, 상기 제1 수직 기둥으로부터 상기 제1 방향으로 시프트된 제1 상부 콘택 플러그를 통하여 상기 제1 보조 배선과 연결되고 상기 제2 방향으로 연장하는 제1 비트 라인 및 상기 제2 수직 기둥으로부터 상기 제1 방향으로 시프트된 제2 상부 콘택 플로그를 통하여 상기 제2 보조 배선과 연결되고, 상기 제2 방향으로 연장하는 제2 비트라인을 포함하되, 상기 제1 상부 콘택 플러그와 상기 제2 상부 콘택 플러그는 상기 제1 방향을 따라서 지그재그로 배열된다.
상기 제1 및 제2 보조 배선은 각각 상기 제1 및 제2 하부 콘택 플러그 상에서 상기 제2 방향으로 연장되는 바디부와 상기 바디부로부터 상기 제1 방향으로 볼록하게 만곡되며 상기 제1 및 제2 상부 콘택 플러그가 배치되는 볼록부를 가질 수 있다.
본 발명에 따른 반도체 메모리 장치는 단위 셀 면적이 감소하여 집적도가 증가할 수 있고, 또한 상부 콘택 플러그를 지그재그로 배치하여, 상대적으로 작은 값의 피치를 가지는 비트 라인을 형성할 수 있어 반도체 메모리 장치의 집적도를 높일 수 있다. 따라서 프로그램 및 읽기 속도가 증가될 수 있다.
또한 보조 배선과 상부 콘택 플러그 사이의 미스얼라인을 방지할 수 있어, 보조 배선과 비트 라인 사이의 전기적 연결의 신뢰성이 향상될 수 있어, 신뢰성이 향상된 반도체 메모리 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 반도체 메모리 장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시 예에 따른 반도체 메모리 장치의 메모리 셀 어레이의 예를 나타내는 블록도이다.
도 3은 본 발명의 일 실시 예에 따른 반도체 메모리 장치의 메모리 블록의 사시도이다. 도 4는 도 3의 반도체 메모리 장치의 평면도이다. 도 5는 도 4의 A-A' 선에 따른 단면도이다.
도 6a 내지 도 6i는 도 5의 S의 확대도들이다.
도 7 내지 도 20은 본 발명의 일 실시 예에 따른 반도체 메모리 장치의 제조 방법을 나타내는 평면도들 및 단면도들이다.
도 21은 본 발명의 일 실시 예에 따른 반도체 메모리 장치가 가지는 보조 배선의 확대도이다.
도 22는 본 발명의 일 실시 예에 따른 반도체 메모리 장치의 메모리 블록의 사시도이다. 도 23은 도 22의 반도체 메모리 장치의 평면도이다. 도 24는 도 23의 A-A' 선에 따른 단면도이다.
도 25는 본 발명의 실시 예들에 따른 반도체 메모리 장치를 포함하는 솔리드 스테이트 드라이브를 나타내는 구성도이다.
도 26은 본 발명의 실시 예들에 따른 반도체 메모리 장치를 포함하는 솔리드 스테이트 드라이브와 외부 시스템과의 관계를 나타내는 모식도이다.
도 27은 본 발명의 실시 예들에 따른 반도체 메모리 장치를 채용하는 데이터 저장 시스템의 블록 다이어그램이다.
도 28은 본 발명의 실시 예에 따른 반도체 메모리 장치를 포함하는 전자 장치를 개략적으로 보여주는 사시도이다.
도 29 내지 도 31은 본 발명의 실시 예들에 따른 반도체 메모리 장치가 적용된 멀티미디어 장치의 예들을 보여준다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시 예들에 대한 설명은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기를 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은 과장되거나 축소될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "상에" 있다거나 "접하여" 있다고 기재된 경우, 다른 구성 요소에 상에 직접 맞닿아 있거나 또는 연결되어 있을 수 있지만, 중간에 또 다른 구성 요소가 존재할 수 있다고 이해되어야 할 것이다. 반면, 어떤 구성 요소가 다른 구성 요소의 "바로 위에" 있다거나 "직접 접하여" 있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "~사이에"와 "직접 ~사이에" 등도 마찬가지로 해석될 수 있다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. "포함한다" 또는 "가진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.
본 발명의 실시 예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 반도체 메모리 장치를 나타내는 블록도이다.
도 1을 참조하면, 반도체 메모리 장치(100)는 메모리 셀 어레이(10), 어드레스 디코더(20), 읽기 및 쓰기 회로(30), 데이터 입출력 회로(40) 및 제어 로직(50)을 포함할 수 있다.
메모리 셀 어레이(10)는 복수 개의 워드 라인(WL)을 통해 어드레스 디코더(20)에 연결되고, 복수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(30)에 연결될 수 있다. 메모리 셀 어레이(10)는 복수 개의 메모리 셀들을 포함한다. 예를 들어, 메모리 셀 어레이(10)는 셀 당 하나 또는 그 이상의 비트를 저장할 수 있도록 구성된다.
어드레스 디코더(20)는 워드 라인(WL)을 통해 메모리 셀 어레이(10)에 연결될 수 있다. 어드레스 디코더(20)는 제어 로직(50)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(20)는 외부로부터 어드레스(ADDR)를 수신할 수 있다. 어드레스 디코더(20)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하여, 복수 개의 워드 라인(WL) 중 대응하는 워드 라인을 선택한다. 또한, 어드레스 디코더(20)는 수신된 어드레스(ADDR) 중 열 어드레스를 디코딩하고, 디코딩된 열 어드레스를 읽기 및 쓰기 회로(30)에 전달한다. 예를 들어, 어드레스 디코더(20)는 행 디코더, 열 디코더, 어드레스 버퍼 등과 같이 잘 알려진 구성 요소들을 포함할 수 있다.
읽기 및 쓰기 회로(30)는 비트 라인들(BL)을 통해 메모리 셀 어레이(10)에 연결되고, 데이터 라인들(D/L)을 통해 데이터 입출력 회로(40)에 연결될 수 있다. 읽기 및 쓰기 회로(30)는 제어 로직(50)의 제어에 응답하여 동작할 수 있다. 읽기 및 쓰기 회로(30)는 어드레스 디코더(20)로부터 디코딩된 열 어드레스를 수신하도록 구성된다. 디코딩된 열 어드레스를 이용하여, 읽기 및 쓰기 회로(30)는 복수개의 비트 라인(BL) 중 대응하는 비트 라인을 선택한다. 예를 들어, 읽기 및 쓰기 회로(30)는 데이터 입출력 회로(40)로부터 데이터를 수신하고, 수신된 데이터를 메모리 셀 어레이(10)에 기입한다. 읽기 및 쓰기 회로(30)는 메모리 셀 어레이(10)로부터 데이터를 읽고, 읽어진 데이터를 데이터 입출력 회로(40)에 전달한다. 읽기 및 쓰기 회로(30)는 메모리 셀 어레이(10)의 제1 저장 영역으로부터 데이터를 읽고, 읽어진 데이터를 메모리 셀 어레이(10)의 제2 저장 영역에 기입한다. 예를 들면, 읽기 및 쓰기 회로(30)는 카피-백(copy-back) 동작을 수행하도록 구성될 수 있다.
읽기 및 쓰기 회로(30)는 페이지 버퍼(또는 페이지 레지스터) 및 열 선택 회로를 포함하는 구성 요소들을 포함할 수 있다. 다른 예로서, 읽기 및 쓰기 회로(30)는 감지 증폭기, 쓰기 드라이버, 및 열 선택 회로를 포함하는 구성 요소들을 포함할 수 있다.
데이터 입출력 회로(40)는 복수의 데이터 라인(DL)을 통해 읽기 및 쓰기 회로(30)에 연결될 수 있다. 데이터 입출력 회로(40)는 제어 로직(50)의 제어에 응답하여 동작한다. 데이터 입출력 회로(40)는 외부와 데이터(DATA)를 교환하도록 구성된다. 데이터 입출력 회로(40)는 외부로부터 전달되는 데이터(DATA)를 복수의 데이터 라인(DL)을 통해 읽기 및 쓰기 회로(30)에 전달하도록 구성된다. 데이터 입출력 회로(40)는 읽기 및 쓰기 회로(30)로부터 복수의 데이터 라인(DL)을 통해 전달되는 데이터(DATA)를 외부로 출력하도록 구성된다. 예를 들어, 데이터 입출력 회로(40)는 데이터 버퍼 등과 같은 구성 요소를 포함할 수 있다.
제어 로직(50)은 어드레스 디코더(20), 읽기 및 쓰기 회로(30), 및 데이터 입출력 회로(40)에 연결될 수 있다. 제어 로직(50)은 반도체 메모리 장치(100)의 동작을 제어하도록 구성된다. 제어 로직(50)은 외부로부터 전달되는 제어 신호(CTRL)에 응답하여 동작할 수 있다.
도 2는 본 발명의 일 실시 예에 따른 반도체 메모리 장치의 메모리 셀 어레이의 예를 나타내는 블록도이다. 구체적으로, 도 2는 도 1의 메모리 셀 어레이(10)의 예를 나타내는 블록도이다.
도 2를 참조하면, 메모리 셀 어레이(10)는 복수 개의 메모리 블록들(BLK1~BLKn)을 포함할 수 있다. 각 메모리 블록(BLK1~BLKn)은 3차원 구조(또는 수직 구조)를 가질 수 있다. 예를 들면, 각 메모리 블록은 서로 교차하는 제1 내지 제3 방향(D1, D2, D3)으로 연장된 구조물들을 포함할 수 있다. 예를 들면, 각 메모리 블록(BLK1~BLKn)은 제3 방향(D3)으로 연장된 복수 개의 셀 스트링들을 포함한다.
도 3은 본 발명의 일 실시 예에 따른 반도체 메모리 장치의 메모리 블록의 사시도이다. 도 4는 도 3의 반도체 메모리 장치의 평면도이고, 도 5는 도 4의 A-A' 선에 따른 단면도이나, 도 3 내지 도 5 중 일부의 도면에서는 도시의 편의를 위하여 일부 구성 요소의 전부 또는 일부가 생략될 수 있다.
도 3 내지 도 5를 함께 참조하면, 반도체 메모리 장치(1)는 기판(110) 및 기판(110) 상에 배치되는 복수의 게이트 구조체(GL)를 포함한다.
기판(110)은 반도체 물질을 포함할 수 있다. 기판(110)은 예를 들면, 실리콘(Si, silicon)을 포함할 수 있다. 또는 저머늄(Ge, germanium)과 같은 반도체 원소, 또는 SiC(silicon carbide), GaAs(gallium arsenide), InAs(indium arsenide), 및 InP(indium phosphide)와 같은 화합물 반도체 물질을 포함할 수 있다. 다른 예에서, 기판(110)은 SOI(silicon on insulator) 구조를 가질 수 있다. 예를 들면, 기판(110)은 BOX 층(buried oxide layer)을 포함할 수 있다. 기판(110)은 도전 영역, 예를 들면 불순물이 도핑된 웰(well)을 포함할 수 있다. 기판(110)은 STI(shallow trench isolation), DTI(deep trench isolation) 구조와 같은 다양한 소자분리 구조를 가질 수 있다. 기판(110)은 제1 도전형, 예를 들면, P형을 가질 수 있다.
기판(110)과 게이트 구조 구조체(GL) 사이에는 버퍼 유전막(121)이 배치될 수 있다. 버퍼 유전막(121)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 갈륨 산화물, 게르마늄 산화물, 고유전율 유전물, 또는 이들의 조합으로 이루어질 수 있다.
게이트 구조체(GL)는 제1 방향(D1)으로 연장할 수 있다. 인접한 2개의 게이트 구조체(GL)는 제1 방향(D1)에 수직한 제2 방향(D2)으로 서로 마주볼 수 있다. 게이트 구조체(GL)는 복수의 절연 패턴(125) 및 절연 패턴(125)을 사이에 두고 서로 이격된 복수의 게이트 전극(G1 내지 G6)을 포함할 수 있다. 복수의 게이트 전극(G1 내지 G6)은 기판(110) 상에 순차적으로 적층된 제1 내지 제6 게이트 전극(G1 내지 G6)을 포함할 수 있다. 절연 패턴(125)은 실리콘 산화물로 이루어질 수 있다. 버퍼 유전막(121)은 절연 패턴(125)에 비하여 얇을 수 있다. 복수의 게이트 전극(G1 내지 G6)은 도핑된 폴리실리콘, 금속, 금속 질화물, 금속 실리사이드 또는 이들의 조합을 포함할 수 있다. 도 3 및 도 5에는 복수의 게이트 전극(G1 내지 G6)이 6개인 것을 도시하나, 이에 한정되지 않으며, 7개 이상일 수 있다.
인접한 게이트 구조체(GL)들 사이에는 제1 방향(D1)으로 신장하는 분리 영역(131)이 제공될 수 있다. 분리 영역(131)은 분리 절연막(141)으로 채워질 수 있다. 분리 영역(131)에서 기판(110)의 상측 일부분에는 공통 소오스 라인(CSL)이 형성될 수 있다. 공통 소오스 라인(CSL)들은 기판(110) 내에서 서로 이격되며 제1 방향(D1)으로 연장할 수 있다. 공통 소오스 라인(CSL)은, 제1 도전형과 다른 제2 도전형, 예를 들면, N형을 가질 수 있다. 도 3 및 도 5에 도시된 것과는 달리, 공통 소오스 라인(CSL)은 기판(110)과 제1 게이트 전극(G1) 사이에 배치되고 제1 방향(D1)으로 연장하는 라인 형상의 패턴일 수 있다.
기판(110) 상에는 게이트 구조체(GL)와 결합되는 복수 개의 수직 기둥(PL)이 배치될 수 있다. 복수 개의 수직 기둥(PL)은 각각 복수의 게이트 전극(G1 내지 G6)을 관통하여 기판(110)에 연결될 수 있다. 복수의 수직 기둥(PL)은 기판(110)으로부터 제3 방향(D3)으로 연장될 수 있다. 수직 기둥(PL)의 일단은 기판(110)에 연결되고, 타단은 복수의 비트 라인(BL1, BL2, BL3, BL4) 중 어느 하나와 연결될 수 있다.
수직 기둥(PL)과 비트라인(BL1, BL2, BL3, BL4) 사이에는 보조 배선(SBL1, SBL2, SBL3, SBL4)이 배치된다. 수직 기둥(PL)과 복수의 보조 배선(SBL1, SBL2, SBL3, SBL4) 중 어느 하나는 하부 콘택 플러그(152)를 통하여 연결될 수 있다. 비트라인(BL1, BL2, BL3, BL4)과 보조 배선(SBL1, SBL2, SBL3, SBL4)은 상부 콘택 플러그(154)를 통하여 연결될 수 있다. 보조 배선(SBL1, SBL2, SBL3, SBL4)은, 하부 콘택 플러그(152)를 통하여, 서로 인접하는 게이트 구조체들(GL)에 결합된 한쌍의 수직 기둥(PL)을 연결할 수 있디.
비트 라인(BL1, BL2, BL3, BL4)과 공통 소오스 라인(CSL) 사이에 반도체 메모리 장치의 복수 개의 셀 스트링들이 제공된다. 하나의 셀 스트링은, 비트 라인(BL1, BL2, BL3, BL4)에 접속하는 스트링 선택 트랜지스터, 공통 소오스 라인(CSL)에 접속하는 접지 선택 트랜지스터, 및 스트링 선택 트랜지스터와 접지 선택 트랜지스터 사이에 제공되는 복수개의 메모리 셀들을 포함할 수 있다. 스트링 선택 트랜지스터, 접지 선택 트랜지스터 및 상기 복수개의 메모리 셀들은 하나의 반도체 기둥(PL)에 제공된다. 제1 게이트 전극(G1)은 접지 선택 트랜지스터의 접지 선택 게이트(GSL)일 수 있다. 제2 내지 제5 게이트 전극(G2 내지 G5)은 상기 복수개의 메모리 셀들의 셀 게이트들(WL)일 수 있다. 제6 게이트 전극(G6)은 스트링 선택 트랜지스터의 스트링 선택 게이트 라인(SSL)일 수 있다.
복수의 게이트 구조체(GL)는 순차적으로 인접하며 배치되는 제1 내지 제3 게이트 구조체(GL1, GL2, GL3)를 포함할 수 있다. 제1 내지 제3 게이트 구조체(GL1, GL2, GL3) 각각의 제6 게이트 전극(G6)은 제1 내지 제3 스트링 선택 라인(SSL1, SSL2, SSL3)으로 명명될 수 있다. 제1 내지 제3 스트링 선택 라인(SSL1 ~ SSL3)은 제2 방향(D3)을 따라 순차적으로 배치될 수 있다.
제1 내지 제6 게이트 전극(G1 내지 G6)과 수직 기둥(PL) 사이에는 정보 저장 요소(135)가 배치될 수 있다. 제공될 수 있다. 도 3 및 도 5에는 정보 저장 요소(135)가 게이트 전극(G1, G2, G3, G4, G5, G6)과 절연 패턴(125) 사이로 연장하고, 제1 내지 제6 게이트 전극(G1 내지 G6)과 수직 기둥(PL) 사이로 연장하는 것을 도시하나, 이에 한정되지 않는다. 정보 저장 요소(135)는 도 6a 내지 도 6i에서 후술하는 예들과 같이 다양하게 변형될 수 있다.
수직 기둥(PL)은 반도체 물질을 포함하는 반도체 기둥일 수 있다. 수직 기둥(PL)은 채널로 기능할 수 있다. 수직 기둥(PL)은 속이 채워진 실린더 형, 또는 그 속이 빈 실린더 형(예를 들면, 마카로니(macaroni) 형)일 수 있다. 수직 기둥(PL)이 마카로니 형인 경우, 수직 기둥(PL)의 속은 충진 절연막(127)으로 채워질 수 있다. 충진 절연막(127)은 실리콘 산화막으로 이루어질 수 있다. 충진 절연막(127)은 수직 기둥(PL)의 내벽과 직접 접촉할 수 있다.
수직 기둥(PL) 및 기판(110)은 연속적인 구조의 반도체 물질일 수 있다. 이 경우, 수직 기둥(PL)은 단결정의 반도체 물질일 수 있다. 이와는 달리, 수직 기둥(PL)과 기판(110)은 불연속적인 경계면을 가질 수 있다. 이 경우, 수직 기둥(PL)은 다결정 또는 비정질 구조의 반도체 물질일 수 있다. 수직 기둥(PL)의 타단 상에는 도전 패턴(128)이 배치될 수 있다. 도전 패턴(128)에 접하는 수직 기둥(PL)의 일단은 드레인 영역일 수 있다.
복수의 수직 기둥(PL)은 제1 방향(D1)을 따라서 지그재그로 배치될 수 있다. 또는 복수의 수직 기둥(PL)은 제2 방향 (D2)을 따라서 지그재그로 배치될 수 있다. 복수의 수직 기둥(PL)은 제2 방향을 따라서 순서대로 지그재그로 배치된 제1 내지 제4 수직 기둥(PL1 내지 PL4)을 포함할 수 있다. 제1 및 제2 수직 기둥(PL1, PL2)은 스트링 선택 라인(SSL1, SSL2, SSL3)의 일측에서 게이트 구조체(GL1, GL2, GL3)과 결합되고, 제3 및 제4 수직 기둥(PL3, PL4)은 스트링 선택 라인(SSL1, SSL2, SSL3)의 타측에서 게이트 구조체(GL1, GL2, GL3)과 결합될 수 있다.
제1 및 제4 수직 기둥(PL1, PL4)은 스트링 선택 라인(SSL1, SSL2, SSL3)의 가장자리에 배치되고, 제2 및 제3 수직 기둥(PL2, PL3)은 제1 수직 기둥(PL1)과 제4 수직 기둥(PL4) 사이에 배치될 수 있다. 즉, 제1 및 제2 수직 기둥(PL1, PL2)은 스트링 선택 라인(SSL1, SSL2, SSL3)의 일측에서, 제1 방향(D1)을 따라서 교번적으로 지그재그로 배치될 수 있고, 제3 및 제4 수직 기둥(PL3, PL4)은 스트링 선택 라인(SSL1, SSL2, SSL3)의 타측에서 제1 방향(D1)을 따라서 교번적으로 지그재그로 배치될 수 있다.
제2 수직 기둥(PL2)은 제1 수직 기둥(PL1)로부터 제1 방향(D1)으로 시프트(shift)될 수 있다. 제4 수직 기둥(PL4)은 제3 수직 기둥(PL3)로부터 제1 방향(D1)으로 시프트(shift)될 수 있다. 복수의 수직 기둥(PL) 중 바로 인접하는 2개의 수직 기둥은, 복수의 비트라인(BL1 내지 BL4)의 피치(F)의 2배만큼 제1 방향(D1)으로 이격될 수 있다. 제2 방향(D2)에 대하여, 제1 수직 기둥(PL1)과 제3 수직 기둥(PL3) 사이의 간격과 제2 수직 기둥(PL2)과 제4 수직 기둥(PL4) 사이의 간격은 동일한 값을 가질 수 있다.
복수의 보조 배선(SBL1 내지 SBL4)는 제1 내지 제 4 보조 배선(SBL1, SBL2, SBL3, SBL4)을 포함할 수 있다. 제1 보조 배선(SBL1)은 제1 스트링 선택 라인(SSL1)의 제3 수직 기둥(PL3)과 제2 스트링 선택 라인(SSL2)의 제2 수직 기둥(PL2)을 연결할 수 있다. 제2 보조 배선(SBL2)은 제2 스트링 선택 라인(SSL2)의 제3 수직 기둥(PL3)과 제3 스트링 선택 라인(SSL3)의 제2 수직 기둥(PL2)을 연결할 수 있다. 제3 보조 배선(SBL3)은 제1 스트링 선택 라인(SSL1)의 제4 수직 기둥(PL4)과 제2 스트링 선택 라인(SSL2)의 제1 수직 기둥(PL1)을 연결할 수 있다. 제4 보조 배선(SBL4)은 제2 스트링 선택 라인(SSL2)의 제4 수직 기둥(PL4)과 제3 스트링 선택 라인(SSL3)의 제1 수직 기둥(PL1)을 연결할 수 있다. 제1 보조 배선(SBL1) 및 제3 보조 배선(SBL3)은 제1 방향(D1)을 따라 교번적으로 배열되고, 제2 보조 배선(SBL2) 및 제4 보조 배선(SBL4)은 제1 방향(D1)을 따라 교번적으로 배열될 수 있다. 제1 및 제4 보조 배선(SBL1, SBL4)은 제2 방향(D2)을 따라 교번적으로 배치되고, 제2 및 제3 보조 배선(SBL2, SBL3)은 제2 방향(D2)을 따라 교번적으로 배치될 수 있다. 제1 내지 제4 보조 배선(SBL1 내지 SBL4)은 서로 이웃한 다른 비트라인(BL1 내지 BL4)에 연결될 수 있다. 예를 들어, 제1 보조 배선(SBL1)은 제1 비트라인(BL1)에 연결되고, 제2 보조 배선(SBL2)은 제2 비트라인(BL2)에 연결되고, 제3 보조 배선(SBL3)은 제3 비트라인(BL3)에 연결되고, 제4 보조 배선(SBL4)은 제4 비트라인(BL4)에 연결될 수 있다.
하부 콘택 플러그(152)는 수직 기둥(PL1, PL2, PL3, PL4) 상에 배치되고, 상부 콘택 플러그(154)는 보조 배선(SBL1, SBL2, SBL3, SBL4) 상에 배치될 수 있다. 제1 및 제3 보조 배선(SBL1, SBL3) 상의 상부 콘택 플러그(154)는, 하부 콘택 플러그(152)로부터 제1 방향(D1)에 반대되는 방향으로 시프트되고, 제2 및 제4 보조 배선(SBL2, SBL4) 상의 상부 콘택 플러그(154)는, 하부 콘택 플러그(152)로부터 제1 방향(D1)으로 시프트될 수 있다.
제1 및 제3 보조 배선(SBL1, SBL3)은 제2 방향(D2)으로 신장하고, 제1 방향(D1)에 반대되는 방향으로 볼록하게 만곡될 수 있다. 즉, 제1 및 제3 보조 배선(SBL1, SBL3)은 제1 방향(D1)에 반대되는 방향으로 돌출되도록 만곡된 볼록부(P1, P3)을 가질 수 있다. 제2 및 제4 보조 배선(SBL2, SBL4)은 제2 방향(D2)으로 신장하고, 제1 방향(D1)으로 볼록하게 만곡될 수 있다. 즉, 제2 및 제4 보조 배선(SBL2, SBL4)은 제1 방향(D1)으로 돌출되도록 만곡된 볼록부(P2, P4)를 가질 수 있다. 제1 내지 제4 보조 배선(SBL1, SBL2, SBL3, SBL4)에서 볼록부(P1, P2, P3, P4)를 제외한 부분, 즉 제2 방향(D2)으로 연장되는 부분은 바디부라 호칭할 수 있다.
제1 보조 배선(SBL1)의 볼록부(P1)와 제3 보조 배선(SBL3)의 볼록부(P3)는 분리 절연막(141) 상에서 제1 방향(D1)을 따라서 일렬로 배열될 수 있고, 제2 보조 배선(SBL2)의 볼록부(P2)와 제4 보조 배선(SBL4)의 볼록부(P4)는 분리 절연막(141) 상에서 제1 방향(D1)을 따라서 일렬로 배열될 수 있다.
제1 및 제2 보조 배선(SBL1, SBL2)이 제2 방향(D2)을 따라서 신장되는 길이는 제3 및 제4 보조 배선(SBL3, SBL4)이 제2 방향(D2)을 따라서 신장되는 길이보다 큰 값을 가질 수 있다. 따라서 제1 및 제2 보조 배선(SBL1, SBL2)은 장 보조 배선이라 호칭할 수 있고, 제3 및 제4 보조 배선(SBL3, SBL4)은 단 보조 배선이라 호칭할 수 있다.
보조 배선(SBL1, SBL2, SBL3, SBL4)의 볼록부(P1, P2, P3, P4)의 제1 방향(D1) 또는 제1 방향(D1)에 반대되는 방향으로의 돌출 거리는, 상부 콘택 플러그(154)가 하부 콘택 플러그(152)로부터 제1 방향(D1) 또는 제1 방향(D1)에 반대되는 방향으로 시프트되는 거리보다 클 수 있다. 여기에서, 돌출 거리란, 보조 배선(SBL1, SBL2, SBL3, SBL4)의 양단 사이를 제2 방향(D2)을 따라서 연장하는 연장선으로부터, 보조 배선(SBL1, SBL2, SBL3, SBL4)의 볼록부(P1, P2, P3, P4)의 정점(apex)까지의 최단 거리를 의미한다.
예를 들면, 제1 및 제3 보조 배선(SBL1, SBL3) 상의 상부 콘택 플러그(154)는 하부 콘택 플러그(152)로부터 복수의 비트라인(BL1 내지 BL4)의 피치(F)의 1/2만큼 제1 방향(D1)에 반대되는 방향으로 시프트되고, 제2 및 제4 보조 배선(SBL2, SBL4) 상의 상부 콘택 플러그(154)는 하부 콘택 플러그(152)로부터 복수의 비트라인(BL1 내지 BL4)의 피치(F)의 1/2만큼 제1 방향(D1)으로 시프트될 수 있다. 제1 및 제3 보조 배선(SBL1, SBL3)의 볼록부(P1, P3)의 제1 방향(D1)에 반대되는 방향으로의 돌출 거리는 복수의 비트라인(BL1 내지 BL4)의 피치(F)의 1/2보다 클 수 있고, 제2 및 제4 보조 배선(SBL2, SBL4)의 볼록부(P2, P4)의 제1 방향(D1)으로의 돌출 거리는 복수의 비트라인(BL1 내지 BL4)의 피치(F)의 1/2보다 클 수 있다.
또한 제1 방향(D1)의 반대 방향으로의 제1 보조 배선(SBL1)의 볼록부(P1)의 돌출 거리는, 제3 보조 배선(SBL3)의 볼록부(P3)의 돌출 거리보다 큰 값을 가질 수 있고, 제1 방향(D1)으로의 제2 보조 배선(SBL2)의 볼록부(P2)의 돌출 거리는, 제4 보조 배선(SBL4)의 볼록부(P4)의 돌출 거리보다 큰 값을 가질 수 있다.
즉, 장 보조 배선(SBL1, SBL2)의 볼록부(P1, P2)의 제1 방향(D1)의 반대 방향 또는 제1 방향(D1)으로의 돌출 거리는, 단 보조 배선(SBL3, SBL4)의 볼록부(P3, P4)의 제1 방향(D1)의 반대 방향 또는 제1 방향(D1)으로의 돌출 거리보다 클 수 있으나, 장 보조 배선(SBL1, SBL2) 상의 상부 콘택 플러그(154)가 하부 콘택 플러그(152)로부터 제1 방향(D1)의 반대 방향 또는 제1 방향(D1)으로 시프트되는 거리와 단 보조 배선(SBL3, SBL4) 상의 상부 콘택 플러그(154)가 하부 콘택 플러그(152)로부터 제1 방향(D1)의 반대 방향 또는 제1 방향(D1)으로 시프트되는 거리는 동일할 수 있다.
보조 배선(SBL1 내지 SBL4) 상의 상부 콘택 플러그(154)는 보조 배선(SBL1 내지 SBL4)이 연결하는 한쌍의 수직 기둥(PL1, PL2, PL3, PL4)을 결합하는 인접한 스트링 선택 라인(SSL1, SSL2, SSL3) 중 하나의 스트링 선택 라인에 더 인접하도록 배치될 수 있다.
제1 및 제3 보조 배선(SBL1, SBL3) 상의 상부 콘택 플러그(154)는 제1 방향(D1)을 따라서 지그재그로 배치될 수 있다. 제2 및 제4 보조 배선(SBL2, SBL4) 상의 상부 콘택 플러그(154)는 제1 방향(D1)을 따라서 지그재그로 배치될 수 있다.
예를 들면, 제1 보조 배선(SBL1) 상의 상부 콘택 플러그(154)는 제1 스트링 선택 라인(SSL1)에 인접하도록 배치되고, 제3 보조 배선(SBL3) 상의 상부 콘택 플러그(154)는 제2 스트링 선택 라인(SSL2)에 인접하도록 배치될 수 있다. 또한 제2 보조 배선(SBL2) 상의 상부 콘택 플러그(154)는 제3 스트링 선택 라인(SSL3)에 인접하도록 배치되고, 제4 보조 배선(SBL4) 상의 상부 콘택 플러그(154)는 제2 스트링 선택 라인(SSL2)에 인접하도록 배치될 수 있다. 그러나, 상부 콘택 플러그(154)의 배치는 이에 한정되지 않고, 제1 보조 배선(SBL1) 상의 상부 콘택 플러그(154)는 제2 스트링 선택 라인(SSL2)에 인접하도록 배치되고, 제3 보조 배선(SBL3) 상의 상부 콘택 플러그(154)는 제1 스트링 선택 라인(SSL1)에 인접하도록 배치되고, 제2 보조 배선(SBL2) 상의 상부 콘택 플러그(154)는 제2 스트링 선택 라인(SSL2)에 인접하도록 배치되고, 제4 보조 배선(SBL4) 상의 상부 콘택 플러그(154)는 제3 스트링 선택 라인(SSL3)에 인접하도록 배치될 수 있다.
본 발명의 실시 예에 따른 반도체 메모리 장치(1)는, 수직 기둥(PL1, PL2, PL3, PL4)을 제1 방향(D1) 및 제2 방향(D2)을 따라서 지그재그로 배치하고, 볼록부(P1, P2, P3, P4)를 가지는 보조 배선(SBL1, SBL2, SBL3, SBL4)를 통하여 비트 라인(BL1, BL2, BL3, BL4)과 연결하므로, 하나의 채널에 대한 유효 면적이 감소할 수 있다. 따라서 단위 셀 면적이 감소하여 집적도가 증가할 수 있다. 따라서, 프로그램 및 읽기 속도가 증가될 수 있다.
그리고, 보조 배선(SBL1, SBL2, SBL3, SBL4)과 비트 라인(BL1, BL2, BL3, BL4)을 연결하는 상부 콘택 플러그(154)를 지그재그로 배치하여, 상대적으로 작은 값의 피치를 가지는 비트 라인(BL1, BL2, BL3, BL4)을 형성할 수 있어, 반도체 메모리 장치(1)의 집적도를 높일 수 있다.
또한 제1 방향(D1)에 대한 보조 배선(SBL1, SBL2, SBL3, SBL4)의 볼록부(P1, P2, P3, P4)의 돌출 거리보다 하부 콘택 플러그(152)와 상부 콘택 플러그(154) 사이의 시프트되는 간격을 작게 형성하여, 보조 배선(SBL1, SBL2, SBL3, SBL4)과 상부 콘택 플러그(154) 사이의 미스얼라인을 방지할 수 있어, 보조 배선(SBL1, SBL2, SBL3, SBL4)과 비트 라인(BL1, BL2, BL3, BL4) 사이의 전기적 연결의 신뢰성이 향상될 수 있다.
도 6a 내지 도 6i는 도 5의 S의 확대도들이다.
도 6a를 참조하면, 도 5에 도시된 것과 같이, 정보 저장 요소(135)는 게이트 전극(G4)에 인접한 블로킹 절연막(135c), 수직 기둥들(PL)에 인접한 터널 절연막(135a) 및 이들 사이에 배치되는 전하 저장막(135b)을 포함할 수 있다. 정보 저장 요소(135)는 게이트 전극(G4)과 절연 패턴(125) 사이로 연장할 수 있다.
블로킹 절연막(135c)은 고유전막을 포함할 수 있다. 상기 고유전막은, 예를 들면, 하프늄 산화물(hafnium oxide), 하프늄 산질화물(hafnium oxynitride), 하프늄 실리콘 산화물(hafnium silicon oxide), 란타늄 산화물(lanthanum oxide), 란타늄 알루미늄 산화물(lanthanum aluminum oxide), 지르코늄 산화물(zirconium oxide), 지르코늄 실리콘 산화물(zirconium silicon oxide), 탄탈륨 산화물(tantalum oxide), 티타늄 산화물(titanium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide), 스트론튬 티타늄 산화물(strontium titanium oxide), 이트륨 산화물(yttrium oxide), 에르븀 산화물(erbium oxide), 디스프로슘 산화물(dysprosium oxide), 가돌리늄 산화물(gadolinium oxide), 알루미늄 산화물(aluminum oxide), 납 스칸듐 탄탈륨 산화물(lead scandium tantalum oxide), 및 납 아연 니오브산염(lead zinc niobate), 및 이들의 조합 중에서 선택되는 물질로 이루어질 수 있으나, 상기 예시된 바에 한정되는 것은 아니다.
블로킹 절연막(135c)은 복수의 박막들로 구성되는 다층막일 수 있다. 예를 들면, 블로킹 절연막(135c)은 알루미늄 산화막, 하프늄 산화막, 하프늄 실리콘 산화막, 지르코늄 산화막, 지르코늄 실리콘 산화막, 및 실리콘 산화막 중 적어도 2개의 박막으로 구성되는 다층막일 수 있다. 블록킹 절연막(135c)을 구성하는 다층막 각각의 적층 순서는 다양할 수 있다.
전하 저장막(135b)은 전하 트랩막 또는 도전성 나노 입자를 포함하는 절연막일 수 있다. 상기 전하 트랩막은, 실리콘 산화막보다 유전율이 크고, 블로킹 절연막(135c)보다는 유전율이 작은 물질로 형성할 수 있다. 예를 들어, 실리콘 산화막의 유전율이 3.9인 경우 상기 전하 트랩막은 유전율이 약 6인 실리콘 질화막으로 형성할 수 있다. 상기 전하 트랩막은, 예를 들면 실리콘 질화막, 알루미늄 질화막 또는 실리콘 옥시나이트라이드(oxynitride)막과 같은 질화막을 포함할 수 있다.
터널 절연막(135a)은 실리콘 산화막 또는 고유전율을 가지는 절연막일 수 있다.
도 6b 내지 도 6d를 참조하면, 정보 저장 요소(135)의 적어도 일부는, 도 5에 도시된 것과는 달리 절연 패턴(125)과 수직 기둥들(PL) 사이로 연장할 수 있다.
도 6b를 참조하면, 터널 절연막(135a)은 절연 패턴(125)과 수직 기둥(PL) 사이로 연장하고, 전하 저장막(135b) 및 블로킹 절연막(135c)은 절연 패턴(125)과 게이트 전극(G4) 사이로 연장할 수 있다.
도 6c를 참조하면, 터널 절연막(135a) 및 전하 저장막(135b)은 절연 패턴(125)과 수직 기둥들(PL) 사이로 연장하고, 블로킹 절연막(135c)은 절연 패턴들(125)과 게이트 전극(G4) 사이로 연장할 수 있다.
도 6d를 참조하면, 터널 절연막(135a), 전하 저장막(135b) 및 블로킹 절연막(135c)은 절연 패턴(125)과 수직 기둥(PL) 사이로 연장할 수 있다.
도 6e를 참조하면, 전하 저장막(135b)은 도핑된 폴리실리콘일 수 있다. 이 경우, 터널 절연막(135a), 전하 저장막(135b) 및 블로킹 절연막(135c)은 게이트 전극(G4)과 수직 기둥(PL)의 사이에 한정될 수 있다. 일부 실시 예에서, 수직 기둥(PL)은 도전 기둥들일 수 있다. 수직 기둥(PL)은 예를 들면, 도핑된 폴리실리콘, 금속, 도전성 금속 질화물, 실리사이드, 또는 탄소 나노 튜브 또는 그래핀 등과 같은 나노 구조체 중의 적어도 하나의 도전성 물질을 포함할 수 있다.
도 6f 내지 도 6h를 함께 참조하면, 정보 저장 요소(135)는 가변저항 패턴일 수 있다.
도 6f를 참조하면, 도 5에 도시된 것과는 달리 정보 저장 요소(135)는 게이트 전극(G4)과 수직 기둥(PL)의 사이에 한정될 수 있다.
도 6g를 참조하면, 정보 저장 요소(135)는 절연 패턴(125)과 수직 기둥(PL)의 사이로 연장할 수 있다.
도 6h를 참조하여, 정보 저장 요소(135)는 절연 패턴(125)과 게이트 전극(G4)의 사이로 연장할 수 있다.
일부 실시 예에서, 정보 저장 요소(135)는 그것에 인접한 전극을 통과하는 전류에 의해 발생하는 열에 의해 그것의 전기적 저항이 변화될 수 있는 물질, 예를 들면, 상변화 물질을 포함할 수 있다. 상변화 물질은 안티몬(antimony, Sb), 텔루리움(tellurium, Te) 및 셀레늄(selenium, Se) 중의 적어도 한 가지를 포함할 수 있다. 예를 들면, 상변화 물질은, 텔루리움(Te)은 대략 20 원자 퍼센트 내지 대략 80 원자 퍼센트의 농도를 갖고, 안티몬(Sb)은 대략 5 원자 퍼센트 내지 대략 50 원자 퍼센트의 농도를 갖고, 나머지는 게르마늄(Ge)인 칼코겐 화합물을 포함할 수 있다. 상변화 물질은, N, O, C, Bi, In, B, Sn, Si, Ti, Al, Ni, Fe, Dy 및 La 중의 적어도 한 가지의 불순물을 더 포함할 수 있다. 또는, 정보 저장 요소(135)은 GeBiTe, InSb, GeSb 및 GaSb 중의 한가지로 이루어질 수 있다.
일부 실시 예에서, 정보 저장 요소(135)는 그것을 통과하는 전류에 의한 스핀 전달 과정을 이용하여 그것의 전기적 저항이 변화될 수 있는 박막 구조를 갖도록 형성될 수 있다. 정보 저장 요소(135)는 자기-저항(magnetoresistance) 특성을 보이도록 구성되는 박막 구조를 가질 수 있으며, 예를 들면, 적어도 하나의 강자성 물질들 및/또는 적어도 하나의 반강자성 물질들을 포함할 수 있다. 예를 들면, 정보 저장 요소(135)는 자유층(free layer), 고정층(pinned layer), 및 상기 자유층과 상기 고정층) 사이에 개재된 배리어층(barrier layer)을 포함할 수 있다.
상기 자유층은 상기 자유층을 이루는 막의 면에 대하여 수직 방향으로 자화 용이축을 가지고 자화 방향이 조건에 따라 가변적이다. 상기 고정층은 상기 고정층을 이루는 막의 면에 대하여 수직 방향으로 자화 용이축 (magnetization easy axis)을 가지고 자화 방향이 고정되어 있다. 정보 저장 요소(135)의 저항 값은 상기 자유층의 자화 방향에 따라 달라진다. 상기 자유층에서의 자화 방향과 상기 고정층에서의 자화 방향이 평행 (parallel)일 때, 정보 저장 요소(135)는 낮은 저항 값을 가지며 데이터 '0'을 저장할 수 있다. 상기 자유층에서의 자화 방향과 상기 고정층에서의 자화 방향이 반평행 (anti parallel)일 때, 정보 저장 요소(135)는 높은 저항 값을 가지며, 데이터 '1'을 저장할 수 있다.
상기 자유층과 상기 고정층은 각각 상기 배리어층과의 계면(즉, 접촉면)에서 계면 수직 자기 이방성(interface perpendicular magnetic anisotropy, IPMA)을 가질 수 있다. 이를 위해, 상기 자유층과 상기 고정층은 강자성(ferromagnetic) 물질로 이루어질 수 있다. 강자성 물질은 예컨대 106 ∼107 erg/cc 정도의 비교적 높은 자기이방성 에너지(Ku)를 가질 수 있다. 상기 자유층과 상기 고정층은 이러한 높은 자기이방성 에너지로 인해 계면에 수직한 자화 용이축을 가질 수 있다.
상기 자유층은 변동 가능한 자화 방향을 갖는 자성층이다. 즉, 상기 자유층은 자화의 방향이 층면 수직 방향에 자유롭게 변화하는 자기 모멘트를 갖는 강자성 물질, 예를 들면 Co, Fe 및 Ni 중 적어도 하나를 포함할 수 있으며, B, Cr, Pt, Pd 등과 같은 다른 원소를 더 포함할 수도 있다. 상기 자유층은 상기 고정층과 다른 물질로 형성될 수 있지만, 동일한 물질로 형성될 수도 있다. 상기 고정층은 고정된 자화 방향을 갖는 자성층으로, 상기 고정층을 형성하는 강자성 물질은 Co, Fe 및 Ni 중 적어도 하나를 포함할 수 있으며, 그 밖에도 예컨대, B, Cr, Pt, Pd 등과 같은 다른 원소를 더 포함할 수도 있다.
예를 들면, 상기 고정층은 Co 및 Co 합금 중 적어도 하나로 형성된 제 1 층과, Pt, Ni 및 Pd 중 적어도 하나로 형성된 제 2 층이 교대로 적층되는 다층 구조를 갖거나, L10 구조를 갖는 FePt 층 또는 CoPt 층 이거나, 또는 희토류 원소(rare-earth element)와 전이금속(transition metal)의 합금층일 수 있다. 여기서, 희토류 원소는 Tb 및 Gd 중 적어도 하나일 수 있고, 전이금속은 Ni, Fe 및 Co 중 적어도 하나일 수 있다. 다양한 조합의 희토류 원소와 전이금속의 합금을 사용할 수 있는데, 그 중에서 예컨대 CoFeB나 CoFe를 상기 고정층의 재료로 사용할 수도 있다.
상기 배리어층은 정보 저장 요소(135)의 터널자기저항비(TMR: tunnel magnetoresistance ratio)를 증가시키기 위하여, 상기 자유층 및 상기 고정층 사이에 개재된다. 상기 배리어층은 대략 8 ~ 15 Å의 두께를 가질 수 있다. 상기 배리어층은 스핀 확산 길이(Spin Diffusion Distance) 보다 얇은 두께를 가질 수 있다. 상기 배리어층은 비자성 물질을 포함할 수 있다. 상기 배리어층은 예를 들면, 마그네슘(Mg), 티타늄(Ti), 알루미늄(Al), 마그네슘-아연(MgZn) 및 마그네슘-붕소(MgB)의 산화물, 그리고 티타늄(Ti) 및 바나듐(V)의 질화물 중 선택된 적어도 하나를 포함할 수 있다. 상기 배리어층은 예를 들면, 다중층 구조를 가질 수 있다.
상기 자유층, 상기 배리어층 및 상기 고정층은 동일한 결정 구조를 가질 수 있다. 예를 들면, 상기 자유층, 상기 배리어층 및 상기 고정층 각각은 BCC (body centered cubic: 체심 입방) 결정 구조를 가질 수 있다.
일부 실시 예에서, 정보 저장 요소(135)는 페로브스카이트(perovskite) 화합물들 또는 전이금속 산화물들 중의 적어도 하나를 포함할 수 있다. 예를 들면, 정보 저장 요소(135)는 니오븀 산화물(niobium oxide), 티타늄 산화물(titanium oxide), 니켈 산화물(nikel oxide), 지르코늄 산화물(zirconium oxide), 바나듐 산화물(vanadium oxide), PCMO((Pr,Ca)MnO3), 스트론튬-티타늄 산화물(strontium-titanium oxide), 바륨-스트론튬-티타늄 산화물(barium-strontium-titanium oxide), 스트론튬-지르코늄 산화물(strontium-zirconium oxide), 바륨-지르코늄 산화물(barium-zirconium oxide), 또는 바륨-스트론튬-지르코늄 산화물(barium-strontium-zirconium oxide) 등에서 적어도 하나를 포함할 수 있다.
도 6i를 참조하면, 정보 저장 요소(135)와 게이트 전극(G4)의 사이에는 자기정류 물질(SW)이 배치될 수 있다. 자기 정류 물질(SW)은 예를 들면, PN 접합 다이오드와 같이 자기 정렬 특성(self-rectifying property)을 가질 수 있다. 선택적으로, 도 6e, 도 6g 및 도 6h에서도 정보 저장 요소(135)와 게이트 전극(G4)의 사이에 자기 정렬 물질(SW)을 배치할 수 있다.
구체적으로, 도 6a 내지 도 6i는 도 5에 도시된 복수의 게이트 전극(G1 내지 G6) 중 제4 게이트 전극(G4) 부분이 포함되는 확대도이나, 제1 내지 제3 게이트 전극(G1 내지 G3), 제5 게이트 전극(G5) 및 제6 게이트 전극(G6) 부분에도 적용될 수 있다. 또는 도 6a 내지 도 6i는, 도 5에 도시된 복수의 게이트 전극(G1 내지 G6) 중 제2, 제3, 제5 게이트 전극(G2, G3, G5) 부분에 적용될 수 있고, 제1 및 제6 게이트 전극(G1, G6) 부분의 정보 저장 요소(135)에는 게이트 유전막의 기능을 수행하는 박막이 사용될 수 있다.
도 7 내지 도 20은 본 발명의 일 실시 예에 따른 반도체 메모리 장치의 제조 방법을 나타내는 평면도들 및 단면도들이다. 구체적으로, 도 7, 도 9, 도 11, 도 13, 도 15, 도 17 및 도 19는 도 4에 대응하는 평면도들이고, 도 10, 도 12, 도 14, 도 16, 도 18 및 도 20은 도 5에 대응하는 단면도들이다.
도 7 및 도 8을 함께 참조하여, 기판(110)이 제공된다. 기판(110)은 제 1 도전형, 예를 들면 P형의 도전형을 가질 수 있다. 기판(110) 상에 버퍼 유전막(121), 복수의 희생막(123) 및 복수의 절연막(124)이 형성될 수 있다. 버퍼 유전막(121)은, 예를 들어 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 갈륨 산화물, 게르마늄 산화물, 고유전율 유전물, 또는 이들의 조합으로 이루어질 수 있다. 버퍼 유전막(121)은, 예를 들어 열산화 공정에 의하여 형성되는 실리콘 산화물일 수 있다. 희생막(123) 및 절연막(124)은 버퍼 유전막(121) 상에 교대로 적층될 수 있다. 최상층의 절연막(124)의 두께는 다른 절연막들의 두께보다 두꺼울 수 있다. 절연막(124)은, 예를 들면 실리콘 산화물로 이루어질 수 있다. 희생막(123)은 버퍼 유전막(121) 및 절연막(124)에 대하여 식각 선택비를 가지는 물질로 이루어질 수 있다. 예를 들면, 희생막(123)은 버퍼 유전막(121) 및 절연막(124)과 습식 식각 특성이 다른 물질을 포함할 수 있다. 희생막(123)은, 예를 들면 실리콘 질화막, 실리콘 산화질화막, 폴리실리콘막 또는 폴리 실리콘-게르마늄막을 포함할 수 있다. 희생막(123) 및 절연막(124)은 예를 들어, 화학적 기상 증착(CVD) 방법에 의하여 형성될 수 있다.
도 9 및 도 10을 함께 참조하면, 버퍼 유전막(121), 복수의 희생막(123) 및 복수의 절연막(124)을 관통하여, 기판(110)을 노출하는 복수의 수직 홀(126)이 형성된다. 복수의 수직 홀(126) 중 일부는 도 4를 참조하여 설명된 수직 기둥(PL1, PL2, PL3, PL4)과 같이 배치될 수 있다. 복수의 수직 홀(126) 중 나머지는 도 11에 보인 더미 수직 기둥(PLD)과 같이 배치될 수 있다. 일부 실시 예에서, 복수의 수직 홀(126)은 도 4를 참조하여 설명된 수직 기둥(PL1, PL2, PL3, PL4)과 같이 배치될 수 있고, 도 11에 보인 더미 수직 기둥(PLD)에 대응되는 수직 홀(126)은 형성되지 않을 수 있다.
도 11 및 도 12를 함께 참조하면, 복수의 수직 홀(도 9 및 도 10의 126) 내에 수직 기둥(PL1, PL2, PL3, PL4) 및 더미 수직 기둥(PLD)이 형성된다. 더미 수직 기둥(PLD)은 수직 기둥(PL1, PL2, PL3, PL4)과 동일하게 형성될 수 있다. 더미 수직 기둥(PLD)은 형성되지 않거나, 도 4에 보인 분리 영역(131)을 형성하는 과정에서 제거될 수 있는 바, 자세한 설명은 생략하도록 한다.
수직 기둥(PL1, PL2, PL3, PL4)은 예를 들면, 제1 도전형의 반도체막일 수 있다. 상기 반도체막은 복수의 수직 홀(126)을 완전히 채우지 않도록 형성되고, 상기 반도체막 상에 절연 물질층이 형성되어 복수의 수직 홀(126)을 완전하게 채울 수 있다. 상기 반도체막 및 상기 절연 물질층은 평탄화되어, 최상층의 절연막(124)이 노출되도록 할 수 있다. 이에 따라 그 내부의 속이 충진 절연막(127)으로 채워진, 실린더 형의 수직 기둥(PL1, PL2, PL3, PL4)이 형성될 수 있다. 상기 반도체막은 복수의 수직 홀(126)을 채우도록 형성될 수 있으며, 충진 절연막(127)은 요구되지 않을 수 있다. 수직 기둥(PL1, PL2, PL3, PL4)의 상측 일부분은 리세스되어, 수직 기둥(PL1, PL2, PL3, PL4)은 최상층의 절연막(124)의 상면보다 낮은 상면을 가질 수 있다. 수직 기둥(PL1, PL2, PL3, PL4)이 리세스되어 형성되는 공간인 수직 홀(126)의 상측 부분에는 도전 패턴(128)이 형성될 수 있다. 도전 패턴(128)은 도핑된 폴리 실리콘 또는 금속일 수 있다. 수직 기둥(PL1, PL2, PL3, PL4)의 상측 일부분 및/또는 도전 패턴(128)에 제2 도전형의 불순물 이온을 주입하여, 드레인 영역들이 형성될 수 있다. 제2 도전형은 예를 들면 N형일 수 있다.
일부 실시 예에서, 수직 기둥(PL1, PL2, PL3, PL4)은 도전 기둥들일 수 있다. 수직 기둥(PL)은 예를 들면, 도핑된 폴리실리콘, 금속, 도전성 금속 질화물, 실리사이드, 또는 탄소 나노 튜브 또는 그래핀 등과 같은 나노 구조체 중의 적어도 하나의 도전성 물질을 포함할 수 있다.
도 13 및 도 14를 함께 참조하여, 버퍼 유전막(121), 복수의 희생막(123) 및 복수의 절연막(124)을 연속적으로 패터닝하여, 서로 이격되고 제1 방향(D1)으로 연장되고 기판(110)을 노출하는, 분리영역(131)이 형성된다. 패터닝된 절연막(도 11 및 도 12의 124)은 절연 패턴(125)이 된다. 도 11 및 도 12에 보인 더미 수직 기둥(PLD)이 형성된 경우, 버퍼 유전막(121), 복수의 희생막(123) 및 복수의 절연막(124)을 연속적으로 패터닝하는 과정에서 더미 수식 기둥(PLD)도 함께 제거할 수 있으며, 분리영역(131)은 더미 수직 기둥(PLD)이 형성된 부분 및 그 주위에서 제1 방향(D1)으로 연장되도록 형성될 수 있다.
도 15 및 도 16을 함께 참조하면, 분리영역(131)에 노출된 희생막(도 14의 123)을 선택적으로 제거하여 리세스 영역(133)을 형성한다. 리세스 영역(133)은 희생막(123)이 제거된 영역에 해당되고, 수직 기둥(PL1, PL2, PL3, PL4) 및 절연 패턴(125)에 의하여 정의된다. 희생막(123)이 실리콘 질화막 또는 실리콘 산질화막을 포함하는 경우, 희생막(123)의 제거 공정은 인산을 포함하는 습식 식각 용액을 사용하여 수행될 수 있다. 리세스 영역(133)에 의하여 수직 기둥(PL1, PL2, PL3, PL4)의 측벽의 일부분들이 노출된다.
도 17 및 도 18을 함께 참조하면, 리세스 영역(133)의 일부분에 정보 저장 요소(135)를 형성하고, 리세스 영역(133)의 나머지 부분과 분리 영역(131)을 채우도록 정보 저장 요소(135) 상에 도전막이 형성된다. 상기 도전막은 도핑된 실리콘막, 금속막, 금속 질화막 또는 금속 실리사이드막 중의 적어도 하나로 이루어질 수 있다. 상기 도전막은 원자층 증착(Atomic Layer Depositon) 방법에 의하여 형성될 수 있다.
이후, 분리 영역(131)에 형성된 상기 도전막의 부분을 제거하여, 리세스 영역(133)의 내에 게이트 전극(G1 내지 G6)이 형성된다. 게이트 전극(G1 내지 G6)은 제1 방향(D1)으로 연장한다. 게이트 구조체(GL)는 게이트 전극(G1 내지 G6)을 포함할 수 있다. 게이트 구조체(GL)는 제2 방향(D2)으로 순차적으로 배치되는 제1 내지 제3 게이트 구조체(GL1, GL2, GL3)를 포함할 수 있다. 각 게이트 구조체(GL)에는 제1 방향(D1) 및 제2 방향(D2)으로 지그재그로 배열된, 제1 내지 제4 수직 기둥(PL1, PL2, PL3, PL4)이 결합될 수 있다.
분리영역들(131)에 형성된 상기 도전막이 제거되어 노출된 기판(110)에 제2 도전형의 불순물 이온을 주입하여 공통 소오스 라인(CSL)을 형성할 수 있다.
일부 실시 예에서, 정보 저장 요소(135)는 수직 기둥(PL1, PL2, PL3, PL4)에 접촉하는 터널 절연막, 터널 절연막 상의 전하 저장막, 및 전하 저장막 상의 블로킹 절연막을 포함할 수 있다.(도 6a 참조) 이 경우, 수직 기둥(PL1, PL2, PL3, PL4)은 반도체 기둥일 수 있다. 터널 절연막은, 리세스 영역(133)에 노출된 수직 기둥(PL1, PL2, PL3, PL4)을 열산화하여 형성될 수 있다. 이와는 달리, 터널 절연막은 원자층 적층법으로 형성될 수 있다. 전하 저장막 및 블로킹 유전막은 단차도포성이 우수한 원자층 적층법 및/또는 화학기상증착법으로 형성될 수 있다.
일부 실시 예에서, 정보 저장 요소(135)가 도 6b 내지 도 6e의 구조를 갖는 경우, 정보 저장 요소(135)를 구성하는 터널 절연막, 전하 저장막 및/또는 블로킹 절연막의 적어도 하나는 수직 기둥(PL1, PL2, PL3, PL4)을 형성하기 전에 수직 홀(126) 내에 형성될 수 있다.
일부 실시 예에서, 도 6f 내지 도 6h에서 설명한 것과 같이 정보 저장 요소(135)는 가변저항 패턴일 수 있다. 이 경우, 수직 기둥(PL1, PL2, PL3, PL4)은 예를 들면, 도핑된 반도체, 금속, 도전성 금속 질화물, 실리사이드, 또는 탄소 나노 튜브 또는 그래핀 등과 같은 나노 구조체도전성 물질 중의 적어도 하나를 포함하는 도전 기둥일 수 있다. 정보 저장 요소(135)가 도 6g의 구조를 갖는 경우, 정보 저장 요소(135)는 수직 기둥(PL1, PL2, PL3, PL4)을 형성하기 전에 수직 홀들(126) 내에 형성될 수 있다.
도 19 및 도 20을 함께 참조하면, 분리영역들(131)을 채우는 분리 절연막(141)이 형성된다. 이후, 수직 기둥(PL1, PL2, PL3, PL4) 상에 하부 콘택 플러그(152)가 형성될 수 있다. 하부 콘택 플러그(152) 상에는 보조 배선(SBL1, SBL2, SBL3, SBL4)이 형성될 수 있다. 보조 배선(SBL1, SBL2, SBL3, SBL4)은 하부 콘택 플러그(152)를 통하여, 서로 인접한 스트링 선택 라인들(SSL1과 SSL2, 또는 SSL2와 SSL3) 각각에 결합된 수직 기둥(PL1, PL2, PL3, PL4)을 일 대 일로 연결할 수 있다.
이후, 도 3 내지 도 5에서 보인 것과 같이, 보조 배선(SBL1, SBL2, SBL3, SBL4) 상에 상부 콘택 플러그(154)가 형성되고, 상부 콘택 플러그(154) 상에는 베트 라인(BL1, BL2, BL3, BL4)이 형성되어, 반도체 메모리 장치(1)를 형성할 수 있다.
도 21은 본 발명의 일 실시 예에 따른 반도체 메모리 장치가 가지는 보조 배선의 확대도이다. 구체적으로 도 21은 도 3 내지 도 5에 보인 제1 및 제3 보조 배선(SBL1, SBL3), 즉 장 보조 배선(SBL1)과 단 보조 배선(SBL3)의 확대도이다.
도 21을 참조하면, 보조 배선(SBL1, SBL3)은 제2 방향(D2)을 따라서 신장하는 바디부(B1, B3)와 바디부(B1, B3)로부터 제1 방향(D1)에 반대되는 방향으로 돌출되도록 만곡된 볼록부(P1, P3)를 가질 수 있다. 즉, 보조 배선(SBL1, SBL3)은 각각 연결하는 한쌍의 수직 기둥(PL) 상에 배치되는 한쌍의 바디부(B1, B3)와 한쌍의 바디부(B1, B3)를 연결하는 연장선으로부터 볼록하게 만곡되는 볼록부(P1, P3)를 가질 수 있다. 제2보조 배선(SBL1, SBL3)은 둥근 모서리(rounded edge)를 가질 수 있다. 이러한 둥근 모서리의 형상은 포토리소그라피 공정에 의하여 발생할 수 있다.
장 보조 배선(SBL1) 및 단 보조 배선(SBL3)은 각각 제2 방향(D2)에 대하여 제1 길이(L1) 및 제2 길이(L2)를 가질 수 있다. 제1 길이(L1)는 제2 길이(L2)보다 큰 값을 가질 수 있다.
장 보조 배선(SBL1) 및 단 보조 배선(SBL3)의 볼록부(P1, P3)는, 각각 제1 방향(D1)의 반대 방향으로의 돌출 거리인 제1 돌출 거리(C1) 및 제2 돌출 거리(C2)를 가질 수 있다. 미세 패턴을 형성하는 포토리소그라피 공정에서, 상대적으로 큰 제1 길이(L1)를 가지는 장 보조 배선(SBL1)의 볼록부(P1)는 상대적으로 작은 제2 길이(L2)를 가지는 단 보조 배선(SBL3)의 볼록부(P3)보다 적게 돌출될 수 있다. 따라서 제2 돌출 거리(C2)는 제1 돌출 거리(C1)보다 큰 값을 가질 수 있다.
장 보조 배선(SBL1)과 연결되는 하부 콘택 플러그(152)와 상부 콘택 플러그(154)가 제1 방향(D1)에 대하여 시프트되는 간격인 제1 간격(M1)과 단 보조 배선(SBL3)과 연결되는 하부 콘택 플러그(152)와 상부 콘택 플러그(154)가 제1 방향(D1)에 대하여 시프트되는 간격인 제2 간격(M2)은 동일한 값을 가질 수 있다.
상부 콘택 플러그(154)는 제1 방향(D1)을 따로 지그재그로 배치되도록, 보조 배선(SBL1, SBL3)의 볼록부(P1, P3) 상에 배치되되, 제2 방향(D2)에 대한 보조 배선(SBL1, SBL3)의 중심, 즉 볼록부(P1, P3)의 정점(apex)으로부터 일측으로 시프트되어 배치될 수 있다.
예를 들면, 장 보조 배선(SBL1) 상에 배치되는 상부 콘택 플러그(154)는 장 보조 배선(SBL1)의 볼록부(P1)의 정점으로부터 제2 방향(D2)의 반대 방향으로 시프트되어 배치고, 단 보조 배선(SBL3) 상에 배치되는 상부 콘택 플러그(154)는 단 보조 배선(SBL3)의 볼록부(P3)의 정점으로부터 제2 방향(D2)으로 시프트되어 배치될 수 있다. 또는 장 보조 배선(SBL1) 상에 배치되는 상부 콘택 플러그(154)와 단 보조 배선(SBL3) 상에 배치되는 상부 콘택 플러그(154)는 서로 반대 방향으로 시프트되어 배치될 수 있다.
따라서, 장 보조 배선(SBL1) 및 단 보조 배선(SBL3) 상에 배치되는 상부 콘택 플러그(154)들 사이의 간격이 증가하므로, 상대적으로 작은 값의 피치를 가지는 비트 라인(BL1, BL2, BL3, BL4)을 형성할 수 있어, 반도체 메모리 장치의 집적도를 높일 수 있다.
만일, 상부 콘택 플러그를 보조 배선의 볼록부의 정점에 배치하는 경우, 보조 배선들 간의 볼록부의 돌출 거리의 차이에 의하여 보조 배선과 상부 콘택 플러그 사이의 미스얼라인이 발생할 수 있다.
그러나 본 발명의 일 실시 예에 따른 상부 콘택 플러그(154)는 보조 배선(SBL1, SBL3)의 볼록부(P1, P3)의 정점으로부터 시프트되어 배치되므로, 보조 배선(SBL1, SBL3)의 볼록부(P1, P3)의 돌출 거리(C1, C2)의 차이의 영향이 감소된다. 따라서 보조 배선(SBL1, SBL3)과 상부 콘택 플러그(154) 사이의 미스얼라인을 방지할 수 있어, 보조 배선(SBL1, SBL3)과 비트 라인(BL1, BL3) 사이의 전기적 연결의 신뢰성이 향상될 수 있다.
도 3 내지 도 5에 보인 제2 및 제4 보조 배선(SBL2, SBL4)의 형상은 제1 및 제3 보조 배선(SBL1, SBL3)과 상하 대칭인 형상 또는 180도 회전한 형상을 가질 수 있는 바, 자세한 설명은 생략하도록 한다.
도 22는 본 발명의 일 실시 예에 따른 반도체 메모리 장치의 메모리 블록의 사시도이다. 도 23은 도 22의 반도체 메모리 장치의 평면도이다. 도 24는 도 23의 A-A' 선에 따른 단면도이다. 도 3 내지 도 5를 참조하여 설명된 본 발명의 일 실시예와 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 설명한다.
도 22 내지 도 24를 함께 참조하면, 반도체 메모리 장치(2)는 제1 방향(D1) 및 제2 방향(D1)의 매트릭스형으로 배열된 복수 개의 수직 기둥(PL)을 포함한다. 복수 개의 수직 기둥(PL)은 게이트 구조체(GL)와 결합될 수 있다. 복수 개의 수직 기둥(PL) 각각의 일단은 기판(110)에 연결되고, 이들의 타단은 제2 방향(D2)으로 연장하는 비트 라인(BL1, BL2)에 연결될 수 있다. 도 22에서는 비트 라인(BL1, BL2)이 바 형태로 도시되었으나, 이는 도시의 편의를 위함이며, 비트 라인(BL1, BL2)은 도 23에 보인 것과 같이 제2 방향(D2)으로 연장되는 라인 형태이다.
수직 기둥(PL)과 비트라인(BL1, BL2) 사이에는 보조 배선(SBL1a, SBL2a)이 배치된다. 수직 기둥(PL)과 보조 배선(SBL1a, SBL2a)은 하부 콘택 플러그(152)를 통하여 연결될 수 있다. 비트라인(BL1, BL2)과 보조 배선(SBL1a, SBL2a)은 상부 콘택 플러그(154)를 통하여 연결될 수 있다. 보조 배선(SBL1a, SBL2a)은 하부 콘택 플러그(152)를 통하여, 인접하는 게이트 구조체(GL)에 결합된 수직 기둥(PL)을 연결할 수 있다.
게이트 구조체(GL)은 서로 인접한 제1 및 제2 게이트 구조체(GL1, GL2)을 포함할 수 있다. 제1 게이트 구조체(GL1)의 제6 게이트 전극(G6)은 제1 스트링 선택 라인(SSL1)이고, 제2 게이트 구조체(GL2)의 제6 게이트 전극(G6)은 제2 스트링 선택 라인(SSL2)으로 명명될 수 있다. 제1 스트링 선택 라인(SSL1)과 제2 스트링 선택 라인(SSL2)은 제2 방향(D2)을 따라서 교번적으로 배열될 수 있다.
수직 기둥들은 제2 방향(D2)을 따라 순차적으로 배열된 제1 및 제2 수직 기둥(PL1, PL2)을 포함할 수 있다. 제1 및 제2 수직 기둥(PL1, PL2)은 제1 방향(D1) 및 제2 방향(D2)의 매트릭스형으로 배열될 수 있다. 제1 방향(D1)으로 바로 인접한 수직 기둥(PL1, PL2)들은, 예를 들어 비트라인(BL1, BL2)의 피치의 2배 만큼 이격될 수 있다.
보조 배선(SBL1a, SBL2a)은 바로 인접한 제1 및 제2 스트링 선택 라인(SSL1, SSL2) 각각에 결합된 수직 기둥(PL1, PL2)을 일 대 일로 연결할 수 있다. 보조 배선(SBL1a, SBL2a)은 제1 보조 배선(SBL1a)과 제2 보조 배선(SBL2a)을 포함할 수 있다.
제1 보조 배선(SBL1a) 및 제2 보조 배선(SBL2a) 각각은 제1 방향(D1)을 따라 배치될 수 있다. 제1 및 제2 보조 배선(SBL1a, SBL2a)은 제2 방향(D2)을 따라 교번적으로 배치될 수 있다. 제1 보조 배선들(SBL1a)과 제2 보조 배선들(SBL2a)은 서로 이웃한 다른 비트라인(BL1, BL2)에 연결된다. 제1 보조 배선(SBL1a)은 제1 비트라인(BL1)에 연결될 수 있다. 제2 보조 배선(SBL2a)은 제2 비트라인(BL2)에 연결될 수 있다.
제1 보조 배선(SBL1)과 제2 보조 배선(SBL2) 각각은 제2 방향(D2)으로 신장할 수 있다. 제1 보조 배선(SBL1)은 제1 방향(D1)에 반대되는 방향으로 돌출되도록 만곡된 제1 돌출부(P1a)을 갖고, 제2 보조 배선(SBL2a)은 제1 방향(D1)으로 돌출된 제2 돌출부(P2a)을 가질 수 있다. 돌출부(P1a, P2a)은 게이트 구조체(GL1, GL2) 사이의 분리 절연막(141) 상으로 연장할 수 있다. 제1 보조 배선(SBL1)과 제2 보조 배선(SBL2)이 제2 방향(D2)으로 신장되는 길이는 동일할 수 있다.
제1 보조 배선(SBL1a) 상의 상부 콘택 플러그(154)는 제1 방향(D1)을 따라서 지그재그로 배치될 수 있다. 제2 보조 배선(SBL2a) 상의 상부 콘택 플러그(154)는 제1 방향(D1)을 따라서 지그재그로 배치될 수 있다.
제1 보조 배선(SBL1a) 상의 상부 콘택 플러그(154)는, 제1 스트링 선택 라인(SSL1)에 인접하도록 배치되는 것과 제2 스트링 선택 라인(SSL2)에 인접하도록 배치되는 것이 제1 방향(D1)을 따라서 교번적으로 배치될 수 있다. 마찬가지로, 제2 보조 배선(SBL2a) 상의 상부 콘택 플러그(154)는, 제1 스트링 선택 라인(SSL1)에 인접하도록 배치되는 것과 제2 스트링 선택 라인(SSL2)에 인접하도록 배치되는 것이 제1 방향(D1)을 따라서 교번적으로 배치될 수 있다.
제1 보조 배선(SBL1a)과 상부 콘택 플러그(154)의 형상 및 배치는 도 21에 보인 제1 보조 배선(SBL1) 및 제3 보조 배선(SBL3) 중 어느 하나와 상부 콘택 플러그(154)의 형상 및 배치 및 그와 좌우 대칭인 것과 유사한 바, 자세한 설명은 생략하도록 한다. 제2 보조 배선(SBL1b)과 상부 콘택 플러그(154)의 형상 및 배치는 제1 보조 배선(SBL1a)과 상부 콘택 플러그(154)의 형상 및 배치와 상하 대칭인 형상 또는 180도 회전한 형상을 가질 수 있는 바, 자세한 설명은 생략하도록 한다.
본 발명의 실시 예에 따른 반도체 메모리 장치(2)는 보조 배선(SBL1a, SBL2a)과 비트 라인(BL1, BL2)을 연결하는 상부 콘택 플러그(154)를 지그재그로 배치하여, 상대적으로 작은 값의 피치를 가지는 비트 라인(BL1, BL2)을 형성할 수 있어, 반도체 메모리 장치(2)의 집적도를 높일 수 있다.
도 25는 본 발명의 실시 예들에 따른 반도체 메모리 장치를 포함하는 솔리드 스테이트 드라이브를 나타내는 구성도이다.
도 25를 참조하면, 솔리드 스테이트 드라이브 패키지(1100)는 복수의 비휘발성 메모리(1110) 및 제어기(1120)를 포함한다. 비휘발성 메모리(1110)는 데이터를 저장할 수 있고, 전원 공급이 중단되어도 저장된 데이터를 그대로 유지할 수 있는 비휘발성 특성을 가질 수 있다. 비휘발성 메모리(1110)는 도 1 내지 도 24를 통하여 설명한 메모리 반도체 장치(1, 2) 중의 어느 하나일 수 있다.
제어기(1120)는 호스트(HOST)의 읽기/쓰기 요청에 응답하여 비휘발성 메모리(1110)에 저장된 데이터를 읽거나, 비휘발성 메모리(1110)의 데이터를 저장할 수 있다. 인터페이스(1130)는 호스트(HOST)에 명령 및 어드레스 신호를 전송하거나 이들 신호를 호스트(HOST)로부터 수신하고, 명령 및 어드레스 신호를 다시 제어기(1120)를 통하여 비휘발성 메모리(1110)에 전송하거나, 이들 신호를 비휘발성 메모리(1110)로부터 수신할 수 있다.
솔리드 스테이트 드라이브 패키지(1110)는 저항, 커패시터, 인덕턴스, 스위치, 온도 센서, DC-DC 컨버터, 클럭 발생을 위한 쿼츠(quartz) 또는 전압 레굴레이터 등의 능동 소자 또는 수동 소자를 더 포함할 수 있다.
도 26은 본 발명의 실시 예들에 따른 반도체 메모리 장치를 포함하는 솔리드 스테이트 드라이브와 외부 시스템과의 관계를 나타내는 모식도이다.
도 26을 참조하면, 외부 시스템(1250)에서 입력된 데이터는 보조 메모리(1230) 및 컨트롤러(1220)를 경유하여 비휘발성 메모리(1210)에 저장될 수 있다. 또한, 컨트롤러(1220)는 보조 메모리(1230)를 통하여 비휘발성 메모리(1210)로부터 데이터를 읽어 내어 외부 시스템(1250)으로 전송할 수 있다.
비휘발성 메모리(1210)는 도 1 내지 도 24를 통하여 설명한 메모리 반도체 장치(1, 2) 중의 어느 하나일 수 있다.
도 27은 본 발명의 실시 예들에 따른 반도체 메모리 장치를 채용하는 데이터 저장 시스템의 블록 다이어그램이다.
도 27을 참조하면, 데이터 저장 시스템(1300)은 공통 버스(1360)를 통해 통신하는 CPU와 같은 프로세서(1330), 랜덤 억세스 메모리(1340), 유저 인터페이스(1350) 및 모뎀(1320)을 포함할 수 있다. 상기 각 소자들은 공통 버스(1360)를 통해 저장 장치(1310)에 신호를 전송하고 저장 장치(1310)로부터 신호를 수신한다. 저장 장치(1310)은 플래시 메모리(1311)와 메모리 제어기(1312)를 포함할 수 있다. 플래시 메모리(1310)는 데이터를 저장할 수 있으며, 전원 공급이 중단되어도 저장된 데이터를 그대로 유지할 수 있는 비휘발성 특성을 가질 수 있다. 플래시 메모리(1311)는 도 1 내지 도 24를 통하여 설명한 메모리 반도체 장치(1, 2) 중의 어느 하나일 수 있다.
도 28은 본 발명의 실시 예에 따른 반도체 메모리 장치를 포함하는 전자 장치를 개략적으로 보여주는 사시도이다.
도 28은 전자 장치가 모바일 폰(2000)에 적용되는 예를 보여주고 있다. 모바일 폰(2000)은 반도체 패키지(2010)를 포함할 수 있다. 반도체 패키지(1020)는 도 1 내지 도 24를 통하여 설명한 메모리 반도체 장치(1, 2) 중의 어느 하나를 포함할 수 있다.
모바일 폰(2000)은 집적도가 증가하고, 속도가 증가되며, 신뢰성이 향상된 메모리 반도체 장치를 적용하는 바, 높은 신뢰성을 가질 수 있고, 소형화 및 고성능화가 가능하다.
도 29 내지 도 31은 본 발명의 실시 예들에 따른 반도체 메모리 장치가 적용된 멀티미디어 장치의 예들을 보여준다.
도 29 내지 도 31을 참조하면, 본 발명의 실시 예들에 따른 반도체 패키지는 다양한 멀티미디어 장치들에 적용될 수 있다. 예를 들어, 본 발명의 실시 예들에 따른 반도체 패키지(3010)는, 도 29에 도시된 바와 같이 태블릿 또는 스마트 태블릿(3000)에 적용될 수 있다. 또한, 본 발명의 실시 예들에 따른 반도체 패키지(4010)는 도 30에 도시된 바와 같이 노트북 컴퓨터(4000)에 적용될 수 있다. 또한 본 발명의 실시 예들에 따른 반도체 패키지(5010)는, 도 31에 도시된 바와 같이 텔레비전 또는 스마트 텔레비전(5000)에 적용될 수 있다.
태블릿 또는 스마트 태블릿(3000), 노트북 컴퓨터(4000) 및 텔레비전 또는 스마트 텔레비전(5000)은 집적도가 증가하고, 속도가 증가되며, 신뢰성이 향상된 메모리 반도체 장치를 적용하는 바, 높은 신뢰성을 가질 수 있고, 소형화 및 고성능화가 가능하다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.
1, 2 : 반도체 메모리 장치, 110 : 기판, 135 : 정보 저장 요소, 152 : 하부 콘택 플러그, 154 : 상부 콘택 플러그, GL : 게이트 구조체, PL, PL1~PL4 : 수직 기둥, BL1~BL4 : 비트 라인, SBL1~SBL4, SBL1a, SBL2a : 보조 배선, SSL1~SSL3 : 스트링 선택 라인

Claims (10)

  1. 복수개의 수직 기둥들과 결합되고, 제1 방향으로 연장하는 스트링 선택 라인들;
    인접한 상기 스트링 선택 라인들 각각에 결합된 한쌍의 수직 기둥을 연결하도록 상기 스트링 선택 라인들 상으로 연장하는 보조 배선들;
    상기 제1 방향에 교차하는 제2 방향으로 연장하며 상기 보조 배선들을 통하여 상기 복수개의 수직 기둥들과 연결되는 비트라인들; 및
    상기 보조 배선들과 상기 비트라인들을 연결하는 상부 콘택 플러그들;을 포함하되,
    상기 상부 콘택 플러그들 각각은, 상기 보조 배선이 연결하는 한쌍의 수직 기둥들을 결합하는 인접한 상기 스트링 선택 라인들 중 하나의 스트링 선택 라인에 더 인접하도록 배치되며,
    상기 보조 배선들은, 연결하는 상기 한쌍의 수직 기둥들 상에 배치되는 한쌍의 바디부와 상기 한쌍의 바디부를 연결하는 연장선으로부터 볼록하게 만곡되는(curved) 볼록부를 가지며,
    상기 복수개의 스트링 선택 라인들 각각에 결합된 수직 기둥들은 상기 제1 방향을 따라서 지그재그로 배치되고,
    상기 보조 배선들은 상기 제2 방향에 대하여 제1 길이를 가지는 장 보조 배선과 상기 제1 길이보다 작은 제2 길이를 가지는 단 보조 배선을 포함하며, 상기 장 보조 배선과 상기 단 보조 배선은, 상기 제1 방향을 따라서 교번적으로 배치되고,
    인접한 2개의 상기 스트링 선택 라인들 각각에 결합된 한쌍의 수직 기둥들을 연결하는 상기 장 보조 배선과 상기 단 보조 배선 각각과 연결되는 상부 콘택 플러그들은 서로 다른 스트링 선택 라인에 더 인접하도록 배치되는 반도체 메모리 장치.
  2. 삭제
  3. 삭제
  4. 제1 항에 있어서,
    상기 제1 방향으로의 상기 단 보조 배선의 볼록부의 돌출 거리는, 상기 장 보조 배선의 볼록부의 상기 제1 방향으로의 돌출 거리보다 큰 값을 가지는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제4 항에 있어서,
    상기 복수개의 수직 기둥들 상에 배치되며, 상기 복수개의 수직 기둥들과 상기 보조 배선들을 연결하는 하부 콘택 플러그들;을 더 포함하며,
    상기 장 보조 배선들과 연결되는 상기 하부 콘택 플러그와 상기 상부 콘택 플러그가 상기 제1 방향에 대하여 시프트되는 간격과 상기 단 보조 배선들과 연결되는 상기 하부 콘택 플러그와 상기 상부 콘택 플러그가 상기 제1 방향에 대하여 시프트되는 간격은 동일한 값을 가지는 것을 특징으로 하는 반도체 메모리 장치.
  6. 삭제
  7. 제1 항에 있어서,
    상기 장 보조 배선 및 상기 단 보조 배선 각각의 볼록부는, 상기 제1 방향을 따라서 일렬로 배열되며,
    상기 장 보조 배선 및 상기 단 보조 배선 상에 배치되는 상기 상부 콘택 플러그들은, 상기 제1 방향을 따라서 지그재그로 배치되는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제1 항에 있어서,
    상기 복수개의 스트링 선택 라인들은, 상기 제2 방향을 따라서 순차적으로 배치되는 제1 내지 제3 스트링 선택 라인을 포함하며,
    상기 보조 배선들은, 상기 제1 및 제2 스트링 선택 라인 각각에 결합된 한쌍의 수직 기둥들을 연결하는 제1 보조 배선들 및 상기 제2 및 제3 스트링 선택 라인 각각에 결합된 한쌍의 수직 기둥들을 연결하는 제2 보조 배선들을 포함하며,
    상기 제1 보조 배선들은 상기 제1 방향으로 볼록하게 만곡되고, 상기 제2 보조 배선들은 제1 방향에 반대되는 방향으로 볼록하게 만곡되는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제8 항에 있어서,
    상기 제1 보조 배선들은, 상기 제2 방향에 대하여 제1 길이를 가지는 제1 장 보조 배선들 및 상기 제1 길이보다 작은 제2 길이를 가지는 제1 단 보조 배선들을 포함하고,
    상기 제2 보조 배선들은, 상기 제2 방향에 대하여 상기 제1 길이를 가지는 제2 장 보조 배선들 및 상기 제2 길이를 가지는 제2 단 보조 배선들을 포함하며,
    상기 제2 스트링 선택 라인에 결합되는 수직 기둥들은, 상기 제1 장 보조 배선들, 상기 제1 단 보조 배선들, 상기 제2 장 보조 배선들 및 상기 제2 단 보조 배선들 각각과 결합되는 제1 내지 제4 수직 기둥들을 포함하며,
    상기 제1 및 제2 수직 기둥들은 상기 제1 스트링 선택 라인에 인접하여 상기 제1 방향을 따라서 교번적으로 지그재그로 배치되고,
    상기 제3 및 제4 수직 기둥들은 상기 제3 스트링 선택 라인에 인접하여 상기 제1 방향을 따라서 교번적으로 지그재그로 배치되는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제1 방향으로 연장하는 하나의 스트링 선택 라인에 결합되고, 상기 제1 방향을 따라서 지그재그로 배열되는 제1 및 제2 수직 기둥;
    상기 제1 수직 기둥 상의 제1 하부 콘택 플러그를 통하여 상기 제1 수직 기둥과 연결되는 제1 보조 배선;
    상기 제2 수직 기둥 상의 제2 하부 콘택 플러그를 통하여 상기 제2 수직 기둥과 연결되고, 상기 제1 방향에 수직인 제2 방향에 대하여 신장되는 길이가 상기 제1 보조 배선과 서로 다른 제2 보조 배선;
    상기 제1 수직 기둥으로부터 상기 제1 방향으로 시프트된 제1 상부 콘택 플러그를 통하여 상기 제1 보조 배선과 연결되고, 상기 제2 방향으로 연장하는 제1 비트 라인; 및
    상기 제2 수직 기둥으로부터 상기 제1 방향으로 시프트된 제2 상부 콘택 플로그를 통하여 상기 제2 보조 배선과 연결되고, 상기 제2 방향으로 연장하는 제2 비트라인을 포함하되,
    상기 제1 상부 콘택 플러그와 상기 제2 상부 콘택 플러그는 상기 제1 방향을 따라서 지그재그로 배열되고,
    상기 제1 및 제2 보조 배선은 각각 상기 제1 및 제2 하부 콘택 플러그 상에서 상기 제2 방향으로 연장되는 바디부와 상기 바디부로부터 상기 제1 방향으로 볼록하게 만곡되며 상기 제1 및 제2 상부 콘택 플러그가 배치되는 볼록부를 가지는 반도체 메모리 장치.
KR1020150097858A 2015-07-09 2015-07-09 반도체 메모리 장치 KR102373542B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150097858A KR102373542B1 (ko) 2015-07-09 2015-07-09 반도체 메모리 장치
US15/097,485 US9748263B2 (en) 2015-07-09 2016-04-13 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150097858A KR102373542B1 (ko) 2015-07-09 2015-07-09 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20170006744A KR20170006744A (ko) 2017-01-18
KR102373542B1 true KR102373542B1 (ko) 2022-03-11

Family

ID=57731481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150097858A KR102373542B1 (ko) 2015-07-09 2015-07-09 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US9748263B2 (ko)
KR (1) KR102373542B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102475454B1 (ko) * 2016-01-08 2022-12-08 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9947722B2 (en) * 2016-03-16 2018-04-17 Toshiba Memory Corporation Semiconductor memory device
TWI654747B (zh) * 2016-09-12 2019-03-21 日商東芝記憶體股份有限公司 Semiconductor memory device
CN108010547B (zh) * 2016-10-31 2021-03-16 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其制造方法
KR102353929B1 (ko) * 2017-03-07 2022-01-21 삼성전자주식회사 반도체 장치
KR102472376B1 (ko) * 2017-10-16 2022-12-01 에스케이하이닉스 주식회사 3차원 구조의 반도체 메모리 장치
US11211328B2 (en) * 2017-10-16 2021-12-28 SK Hynix Inc. Semiconductor memory device of three-dimensional structure
US20190280045A1 (en) * 2018-03-09 2019-09-12 Everspin Technologies, Inc. Annular 3-dimensional magnetoresistive devices and methods therefor
WO2020251637A1 (en) * 2019-06-13 2020-12-17 Western Digital Technologies, Inc Three-dimensional memory device including constricted current paths, and methods of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295209A (ja) 2008-06-02 2009-12-17 Toshiba Corp 半導体メモリ
US20110199804A1 (en) 2010-02-18 2011-08-18 Samsung Electronics Co., Ltd. Three-dimensional semiconductor device and related method of operation
US20150054058A1 (en) 2012-10-05 2015-02-26 Kwang Soo SEOL Memory device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4580787B2 (ja) 2005-03-16 2010-11-17 株式会社東芝 半導体記憶装置およびその形成方法
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
JP4635069B2 (ja) 2008-03-26 2011-02-16 株式会社東芝 不揮発性半導体記憶装置
JP2009259975A (ja) 2008-04-15 2009-11-05 Toshiba Corp 半導体集積回路装置
US8614917B2 (en) 2010-02-05 2013-12-24 Samsung Electronics Co., Ltd. Vertically-integrated nonvolatile memory devices having laterally-integrated ground select transistors
US8644046B2 (en) * 2009-02-10 2014-02-04 Samsung Electronics Co., Ltd. Non-volatile memory devices including vertical NAND channels and methods of forming the same
US8716779B2 (en) 2009-07-30 2014-05-06 Hynix Semiconductor Inc. Flash memory device and mask for fabricating the same
TWI492432B (zh) 2009-12-17 2015-07-11 Hitachi Ltd Semiconductor memory device and manufacturing method thereof
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR20120130939A (ko) 2011-05-24 2012-12-04 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR20130010641A (ko) 2011-07-19 2013-01-29 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR101912397B1 (ko) 2011-11-25 2018-10-29 삼성전자주식회사 3차원적으로 배열된 저항성 메모리 셀들을 포함하는 반도체 메모리 장치
KR20130139610A (ko) 2012-06-13 2013-12-23 에스케이하이닉스 주식회사 반도체 메모리 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법
KR102031187B1 (ko) * 2012-10-05 2019-10-14 삼성전자주식회사 수직형 메모리 장치
KR102059196B1 (ko) 2013-01-11 2019-12-24 에프아이오 세미컨덕터 테크놀로지스, 엘엘씨 3차원 반도체 장치 및 그 제조 방법
KR102000622B1 (ko) 2013-01-17 2019-07-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102054181B1 (ko) 2013-02-26 2019-12-10 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US8993429B2 (en) 2013-03-12 2015-03-31 Macronix International Co., Ltd. Interlayer conductor structure and method
CN104659207B (zh) * 2013-11-19 2019-04-26 三星电子株式会社 存储装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295209A (ja) 2008-06-02 2009-12-17 Toshiba Corp 半導体メモリ
US20110199804A1 (en) 2010-02-18 2011-08-18 Samsung Electronics Co., Ltd. Three-dimensional semiconductor device and related method of operation
US20150054058A1 (en) 2012-10-05 2015-02-26 Kwang Soo SEOL Memory device

Also Published As

Publication number Publication date
US20170012052A1 (en) 2017-01-12
US9748263B2 (en) 2017-08-29
KR20170006744A (ko) 2017-01-18

Similar Documents

Publication Publication Date Title
KR102435524B1 (ko) 반도체 메모리 장치
KR102373542B1 (ko) 반도체 메모리 장치
US10319785B2 (en) Semiconductor device and method of manufacturing same
KR102031187B1 (ko) 수직형 메모리 장치
KR102265240B1 (ko) 메모리 장치
US8502186B2 (en) Semiconductor memory device
US9299392B2 (en) Semiconductor memory devices
KR102428311B1 (ko) 반도체 장치
US9741928B2 (en) Magnetoresistive element and magnetic random access memory
US9312476B2 (en) Magnetic memory
US8803266B2 (en) Storage nodes, magnetic memory devices, and methods of manufacturing the same
CN104253130A (zh) 半导体器件
US20150179657A1 (en) Semiconductor storage device
JP2002208682A (ja) 磁気半導体記憶装置及びその製造方法
KR102212558B1 (ko) 자기 메모리 소자의 제조 방법
WO2018236361A1 (en) FERROELECTRIC FIELD EFFECT TRANSISTORS (FEFET) HAVING INTERFACE LAYER DESIGNED AS A BAND
JP2010219098A (ja) 半導体記憶装置及びその製造方法
KR102212556B1 (ko) 반도체 장치
US11271038B2 (en) Semiconductor devices
US6815785B2 (en) Thin film magnetic memory device and manufacturing method therefor
KR102376480B1 (ko) 자기 메모리 장치 및 그의 형성방법
US20240114700A1 (en) Semiconductor device
KR101854185B1 (ko) 수직 자기 이방성 물질의 자유 자성층을 포함하는 스토리지 노드, 이를 포함하는 자기 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant