CN104659207B - 存储装置 - Google Patents
存储装置 Download PDFInfo
- Publication number
- CN104659207B CN104659207B CN201410640196.0A CN201410640196A CN104659207B CN 104659207 B CN104659207 B CN 104659207B CN 201410640196 A CN201410640196 A CN 201410640196A CN 104659207 B CN104659207 B CN 104659207B
- Authority
- CN
- China
- Prior art keywords
- vertical column
- sub
- interconnection piece
- bit line
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Abstract
提供了一种存储装置,该存储装置包括:第一选择线至第三选择线,沿第一方向延伸并且沿与第一方向交叉的第二方向顺序地布置;多组第一竖直柱至第三竖直柱,每组与第一选择线至第三选择线中的相应的选择线结合,多组第一竖直柱至第三竖直柱沿第二方向顺序地布置;第一子互连件,将与第一选择线结合的第三竖直柱连接到与第二选择线结合的第一竖直柱;第二子互连件,将与第二选择线结合的第三竖直柱连接到与第三选择线结合的第一竖直柱;位线,沿第二方向延伸并且连接到第一子互连件和第二子互连件中的相应的子互连件。
Description
本专利申请要求于2013年11月19日在韩国知识产权局提交的第10-2013-0140672号韩国专利申请的优先权,该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开在这里涉及一种半导体装置,具体地讲,涉及一种竖直型存储装置。
背景技术
期望更高集成的半导体装置来满足对高性能且低成本的电子装置的需求。具体地讲,存储装置的集成可以影响产品价格。典型的二维(2D)或平面存储装置的集成度可以通过被单位存储单元占据的面积来确定。因此,在装置中使用的精细图案化技术可以影响2D或平面存储装置的集成。然而,用于提高图案精细度的工艺设备会非常昂贵,因此实际上会限制2D或平面存储装置的集成度的提高。
发明内容
本发明构思的示例实施例可以提供一种具有提高的集成度和改善的性能的竖直型存储装置。
根据本发明构思的示例实施例,存储装置可以包括:第一选择线至第三选择线,沿第一方向延伸并且沿与第一方向交叉的第二方向顺序地布置;多组第一竖直柱至第三竖直柱,每组与第一选择线至第三选择线中的相应的选择线结合,多组第一竖直柱至第三竖直柱沿第二方向顺序地布置;第一子互连件,将与第一选择线结合的第三竖直柱连接到与第二选择线结合的第一竖直柱;第二子互连件,将与第二选择线结合的第三竖直柱连接到与第三选择线结合的第一竖直柱;位线,沿第二方向延伸并且连接到第一子互连件和第二子互连件中的相应的子互连件。
在示例实施例中,位线可以包括沿第一方向顺序地布置的第一位线至第三位线。第一位线可以连接到第一子互连件。第二位线可以连接到第二竖直柱。第三位线可以连接到第二子互连件。
在示例实施例中,存储装置还可以包括第三子互连件,第三子连接件连接到与第一选择线至第三选择线中的每条选择线结合的第二竖直柱,第二位线可以通过第三子互连件连接到第二竖直柱。
在示例实施例中,第一子互连件和第二子互连件可以通过第一下部接触件和第三下部接触件连接到第一竖直柱和第三竖直柱,第一位线和第三位线可以通过第一上部接触件和第三上部接触件分别连接到第一子互连件和第二子互连件,第二位线可以通过彼此接触的第二下部接触件和第二上部接触件连接到第二竖直柱。
在示例实施例中,存储装置还可以包括:基板,第一选择线至第三选择线设置在基板上;至少一个单元栅极,设置在基板与第一选择线至第三选择线中的每条选择线之间。竖直柱可以连接到基板。每个竖直柱穿过第一选择线至第三选择线中的相应的选择线和相应的单元栅极。
在示例实施例中,存储装置还可以包括设置在单元栅极和竖直柱中的相应的竖直柱之间的电荷存储元件。
根据本发明构思的示例实施例,存储装置可以包括:多条选择线,沿第一方向延伸并且在与第一方向交叉的第二方向上彼此分隔开;多个竖直柱,每个竖直柱结合到选择线中的相应的选择线;子互连件,在选择线中的相邻的选择线上延伸;位线,连接到子互连件并沿第二方向延伸。这里,选择线可以包括沿第二方向彼此相邻且顺序地设置的第一选择线至第三选择线。竖直柱可以设置成形成锯齿形布置并且包括第一竖直柱至第五竖直柱,其中,第一竖直柱至第五竖直柱分别构成第一列至第五列,第一列至第五列沿第二方向顺序地布置。
在示例实施例中,第二竖直柱可以从第一竖直柱沿第一方向偏移第一距离,第三竖直柱可以从第二竖直柱沿第一方向偏移第一距离,第四竖直柱可以从第三竖直柱沿第一方向偏移第一距离,第五竖直柱可以从第四竖直柱沿第一方向偏移第一距离。
在示例实施例中,与第二选择线结合的第一竖直柱可以从与第一选择线结合的第一竖直柱沿第一方向偏移第一距离。
在示例实施例中,子互连件可以包括:第一子互连件,将第一选择线的第四竖直柱连接到第二选择线的第一竖直柱;第二子互连件,将第二选择线的第五竖直柱连接到第三选择线的第二竖直柱;第三子互连件,将第一选择线的第五竖直柱连接到第二选择线的第二竖直柱;第四子互连件,将第二选择线的第四竖直柱连接到第三选择线的第一竖直柱。
在示例实施例中,存储装置还可以包括连接到与每条选择线结合的第三竖直柱的第五子互连件。
在示例实施例中,位线可以包括沿第一方向彼此相邻且顺序地布置的第一位线至第五位线,第一子互连件至第五子互连件中的每个可以连接到位线中的各不同的位线。
在示例实施例中,子互连件可以通过设置在竖直柱上的下部接触件分别连接到竖直柱,位线可以通过设置在子互连件上的上部接触件分别连接到子互连件。
在示例实施例中,位线可以包括沿第一方向彼此相邻且顺序地布置的第一位线至第五位线,第一子互连件至第四子互连件可以通过第一下部接触件连接到第一竖直柱、第二竖直柱、第四竖直柱和第五竖直柱,第一下部接触件中的每个设置在第一竖直柱、第二竖直柱、第四竖直柱和第五竖直柱中的相应的竖直柱上,四条位线可以通过第一上部接触件分别连接到第一子互连件至第四子互连件,其中,每个第一上部接触件设置在第一子互连件至第四子互连件中的相应的子互连件上,剩余的位线可以通过第二下部接触件和第二上部接触件连接到第三竖直柱,第二下部接触件和第二上部接触件设置在与每条选择线结合的第三竖直柱上以彼此接触。
在示例实施例中,结合到每条选择线的竖直柱还包括构成布置成紧挨着第五列的第六列的第六竖直柱,每个第六竖直柱可以从第五竖直柱中的相应的第五竖直柱沿第一方向偏移第一距离。
在示例实施例中,子互连件可以包括:第一子互连件,将第一选择线的第五竖直柱连接到第二选择线的第一竖直柱;第二子互连件,将第二选择线的第五竖直柱连接到第三选择线的第一竖直柱;第三子互连件,将第一选择线的第六竖直柱连接到第二选择线的第二竖直柱;第四子互连件,将第二选择线的第六竖直柱连接到第三选择线的第二竖直柱。
在示例实施例中,存储装置还可以包括连接到与每条选择线结合的第三竖直柱的第五子互连件和连接到与每条选择线结合的第四竖直柱的第六子互连件。
在示例实施例中,位线可以包括沿第一方向彼此相邻且顺序地布置的第一位线至第六位线,第一子互连件至第六子互连件中的每个可以连接到位线中的各不同的位线。
在示例实施例中,子互连件可以通过设置在竖直柱上的下部接触件分别连接到竖直柱,位线可以通过设置在子互连件上的上部接触件分别连接到子互连件。
在示例实施例中,位线可以包括沿第一方向彼此相邻且顺序地布置的第一位线至第六位线,第一子互连件至第四子互连件可以通过设置在第一竖直柱、第二竖直柱、第五竖直柱和第六竖直柱上的第一下部接触件分别连接到第一竖直柱、第二竖直柱、第五竖直柱和第六竖直柱,第一位线、第四位线、第六位线和第三位线可以通过设置在第一子互连件至第四子互连件上的第一上部接触件分别连接到第一子互连件至第四子互连件,第二位线可以通过第二下部接触件和第二上部接触件连接到第三竖直柱,其中,第二下部接触件和第二上部接触件顺序地堆叠在与每条选择线结合的第三竖直柱上以彼此接触,第五位线可以通过第三下部接触件和第三上部接触件连接到第四竖直柱,其中,第三下部接触件和第三上部接触件设置在与每条选择线结合的第四竖直柱上。
根据本发明构思的示例实施例,存储装置可以包括:多条选择线,沿第一方向延伸并且在与第一方向交叉的第二方向上彼此分隔开;多个竖直柱,均结合到选择线中的相应的选择线;子互连件,在选择线中的相邻的选择线上方延伸;位线,连接到子互连件并且沿第二方向延伸。这里,选择线可以包括沿第二方向彼此相邻且顺序地设置的第一选择线至第三选择线。竖直柱可以被设置成形成矩阵形布置并包括分别构成第一列至第三列的第一竖直柱至第三竖直柱,其中,第一列至第三列沿第二方向顺序地布置。
在示例实施例中,子互连件可以包括:第一子互连件,将与第一选择线结合的第三竖直柱连接到与第二选择线结合的第一竖直柱;第二子互连件,将与第二选择线结合的第三竖直柱连接到与第三选择线结合的第一竖直柱。
在示例实施例中,存储装置还可以包括连接到第二竖直柱的第三子互连件。
在示例实施例中,位线可以包括沿第一方向彼此相邻且顺序地布置的第一位线至第三位线,第一子互连件至第三子互连件中的每个可以连接到位线中的各不同的位线。
在示例实施例中,子互连件可以通过设置在竖直柱上的下部接触件分别连接到竖直柱,位线可以通过设置在子互连件上的上部接触件分别连接到子互连件。
在示例实施例中,位线可以包括沿第一方向彼此相邻且顺序地布置的第一位线至第三位线,第一子互连件和第二子互连件可以通过设置在第一竖直柱和第三竖直柱上的第一下部接触件分别连接到第一竖直柱和第三竖直柱,位线中的两条位线可以通过设置在第一子互连件和第二子互连件上的第一上部接触件分别连接到第一子互连件和第二子互连件,位线中的剩余位线可以通过第二下部接触件和第二上部接触件连接到第二竖直柱,其中,第二下部接触件和第二上部接触件顺序地堆叠在与每条选择线结合的第二竖直柱上以彼此接触。
根据本发明构思的示例实施例,存储装置可以包括:第一竖直柱和第二竖直柱,与沿第一方向延伸的选择线结合并且沿与第一方向交叉的第二方向顺序地布置;第一子互连件,通过第一竖直柱上的第一下部接触件连接到第一竖直柱;第二子互连件,通过第二竖直柱上的第二下部接触件连接到第二竖直柱;第一位线,通过第一上部接触件连接到第一子互连件并且沿第二方向延伸,第一上部接触件从第一竖直柱沿第一方向偏置;第二位线,通过第二上部接触件连接到第二子互连件并且沿第二方向延伸,第二上部接触件从第二竖直柱沿与第一方向相反的方向偏置。
在示例实施例中,存储装置还可以包括:第三竖直柱,布置在第一竖直柱和第二竖直柱之间;第三位线,设置在第一位线和第二位线之间并通过与第三竖直柱叠置的第三下部接触件和第三上部接触件连接到第三竖直柱。
在一些实施例中,存储装置包括:第一选择线和第二选择线,沿第一方向延伸并沿与第一方向交叉的第二方向顺序地布置;竖直柱,均与第一选择线和第二选择线中的相应的选择线结合;子互连件,将与第一选择线结合的一个竖直柱连接到与第二选择线结合的一个竖直柱;位线,沿第二方向延伸并且连接到子互连件。与第一选择线和第二选择线中的一条选择线结合的至少一个竖直柱可以不与结合到第一选择线和第二选择线中的另一条选择线的任何竖直柱连接。
在一些其它实施例中,存储装置包括:第一选择线至第三选择线,沿第一方向延伸并且沿与第一方向交叉的第二方向顺序地布置;多组第一竖直柱至第三竖直柱,每组与第一选择线至第三选择线中的相应的选择线结合;第一子互连件,将与第一选择线结合的一个竖直柱连接到与第二选择线结合的一个竖直柱;第二子互连件,将与第二选择线结合的另一竖直柱连接到与第三选择线结合的一个竖直柱;位线,沿第二方向延伸并连接到第一子互连件和第二子互连件中的相应的子互连件。与至少一条选择线结合的至少一个竖直柱可以独立于结合到其它选择线的竖直柱而布置。在一些实施例中,单独地布置的竖直柱可以不通过子互连件连接到任何其它选择线中的任何其它竖直柱。
附图说明
通过结合附图进行的下面的简要描述,示例实施例将被更清楚地理解。如这里所描述的,附图表示非限制性的示例实施例。
图1是示出根据本发明构思的示例实施例的存储装置的框图。
图2是示出图1的存储单元阵列的示例的透视图。
图3是示出根据本发明构思的第一实施例的示例的竖直型存储装置的存储块的透视图。
图4A至图4I是示出图3的部分A的放大图。
图5A是图3的竖直型存储装置的平面图,图5B是沿图5A的线I-I'截取的剖视图。
图6A至图11A是示出根据本发明构思的第一实施例的示例的制造竖直型存储装置的工艺的平面图,图6B至图11B分别是沿图6A至图11A的线I-I'截取的剖视图。
图12A是示出根据本发明构思的第一实施例的另一示例的竖直型存储装置的平面图,图12B是沿图12A的线I-I'截取的剖视图。
图13A是示出根据本发明构思的第二实施例的示例的竖直型存储装置的平面图,图13B是沿图13A的线I-I'截取的剖视图。
图14是示出根据本发明构思的第二实施例的另一示例的竖直型存储装置的平面图。
图15A是示出根据本发明构思的第三实施例的示例的竖直型存储装置的平面图,图15B是沿图15A的线I-I'截取的剖视图。
图16A是示出根据本发明构思的第三实施例的另一示例的竖直型存储装置的平面图,图16B是沿图16A的线I-I'截取的剖视图。
图17是示出根据本发明构思的第三实施例的又一示例的竖直型存储装置的平面图。
图18是示出根据本发明构思的第四实施例的示例的竖直型存储装置的平面图。
图19是示出根据本发明构思的第四实施例的另一示例的竖直型存储装置的平面图。
图20是示出根据本发明构思的第四实施例的又一示例的竖直型存储装置的平面图。
图21是示出根据本发明构思的第五实施例的示例的竖直型存储装置的平面图。
图22是示出根据本发明构思的第五实施例的另一示例的竖直型存储装置的平面图。
图23是示出根据本发明构思的第五实施例的又一示例的竖直型存储装置的平面图。
图24是示出包括根据本发明构思的示例实施例的半导体装置的电子系统的示例的示意性框图。
图25是示出包括根据本发明构思的示例实施例的半导体装置的存储系统的示例的示意性框图。
图26是示出包括根据本发明构思的示例实施例的半导体装置的信息处理系统的示例的示意性框图。
应该注意的是,这些附图意图示出在特定示例实施例中应用的方法、结构和/或材料的总体特征,并且意图补充下面提供的书面描述。然而,这些附图不是按比例的,可以不精确地反映任意给出的实施例的精确的结构特征或性能特征,并且不应被解释为限定或限制示例实施例所包含的值或性质的范围。例如,为了清晰起见,可以缩小或夸大分子、层、区域和/或结构元件的相对厚度和位置。在各个附图中相似或相同的附图标号的使用意图指示相似或相同的元件或特征的存在。
具体实施方式
现在将参照附图更充分地描述本发明构思的示例实施例,在附图中示出了示例实施例。然而,本发明构思的示例实施例可以以许多不同的形式来实施,并且不应该被解释为局限于在此阐述的实施例;相反,提供这些实施例使得本公开将是完整的且完全的,并且这些实施例将把示例实施例的构思充分地传达给本领域的普通技术人员。在附图中,为了清晰起见夸大了层和区域的厚度。附图中的同样的附图标号表示同样的元件,因此将省略对它们的描述。
将理解的是,当元件被称作“连接”或“结合”到另一元件时,该元件可以直接连接或结合到所述另一元件,或者可以存在中间元件。相反,当元件被称作“直接连接”或“直接结合”到另一元件时,不存在中间元件。同样的标号始终表示同样的元件。如这里所用的,术语“和/或”包括一个或更多个相关所列项的任意组合和所有组合。用于描述元件或层之间的关系的其它词语(例如,“在……之间”相对于“直接在……之间”、“邻近”相对于“直接邻近”、“在……上”相对于“直接在……上”)应以相似的方式来解释。
将理解的是,尽管在这里可以使用术语“第一”、“第二”等来描述各种元件、组件、区域、层和/或部分,但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用来将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开来。因此,在不脱离示例实施例的教导的情况下,下面讨论的第一元件、组件、区域、层或部分可以被命名为第二元件、组件、区域、层或部分。
为了易于描述,在这里可以使用诸如“在……之下”、“在……下方”、“下面的”、“在……上方”和“上面的”等的空间相对术语来描述如在附图中示出的一个元件或特征与另一元件或特征的关系。将理解的是,除了附图中描绘的方位之外,空间相对术语意在包含装置在使用或操作中的不同方位。例如,如果将附图中的装置翻转,则被描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位“在”所述其它元件或特征“上方”。因此,示例性术语“在……下方”可以包含在……上方和在……下方的两种方位。装置可以被另外定位(例如,旋转90度或在其它方位),并且这里使用的空间相对描述符被相应地解释。
这里使用的术语仅出于描述具体实施例的目的,而不意图成为示例实施例的限制。如这里所使用的,除非上下文另外明确地指出,否则单数形式“一个”、“一种”、“所述”也意图包括复数形式。还将理解的是,如果在这里使用,则术语“包括”和/或“包含”说明存在所述特征、整体、步骤、操作、元件和/或组件,但是并不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
除非另外定义,否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明构思的示例实施例所属领域的普通技术人员所通常理解的意思相同的意思。将进一步理解的是,术语(诸如在通用字典中定义的术语)应被解释为具有与相关领域的背景中它们的意思一致的意思,并且除非这里明确这样定义,否则术语将不以理想的或过于正式的含义来解释。
如通过本发明实体所理解的,根据这里描述的各种实施例的装置和形成装置的方法可以在诸如集成电路的微电子装置中实施,其中,根据这里描述的各种实施例的多个装置集成在同一微电子装置中。因此,这里示出的剖视图可以在微电子装置中沿不需要正交的两个不同的方向重复。因此,实施根据这里描述的各种实施例的装置的微电子装置的平面图基于微电子装置的功能可以包括呈阵列和/或呈二维图案的多个装置。
图1是示出根据本发明构思的示例实施例的存储装置的框图。参照图1,根据本发明构思的一些实施例的存储装置100可以包括存储单元阵列10、地址解码器20、读/写电路30、数据输入/输出电路40和控制逻辑器50。
存储单元阵列10可以通过多条字线WL连接到地址解码器20,并且可以通过多条位线BL连接到读/写电路30。存储单元阵列10包括多个存储单元。例如,存储单元阵列10可以在每个单元中存储一个或更多个比特。
地址解码器20可以通过字线WL连接到存储单元阵列10。地址解码器20响应于控制逻辑器50的控制来操作。地址解码器20可以从外部接收地址ADDR。地址解码器20解码接收到的地址ADDR中的行地址,以从字线WL中选择相应的字线。另外,地址解码器20解码地址ADDR中的列地址并将解码的列地址传输到读/写电路30。例如,地址解码器20可以包括诸如行解码器、列解码器、地址缓冲器等的元件。
读/写电路30可以通过位线BL连接到存储单元阵列10,并可以通过数据线DL连接到数据输入/输出电路40。读/写电路30可以被构造成响应于控制逻辑器50的控制来操作。读/写电路30可以被构造成接收来自地址解码器20的被解码的列地址。读/写电路30可以被构造成利用被解码的列地址来选择位线BL。例如,读/写电路30可以被构造成从数据输入/输出电路40接收数据并将接收到的数据写入存储单元阵列10中。读/写电路30可以被构造成从存储单元阵列10读取数据并将读取的数据传输到数据输入/输出电路40。读/写电路30可以被构造成从存储单元阵列10的第一存储区域读取数据,并将读取的数据写入存储单元阵列10的第二存储区域中。例如,读/写电路30可以被构造成执行回拷贝操作(copy-backoperation)。
读/写电路30可以包括具有页缓冲器(或页寄存器)、列选择电路等的元件。作为另一示例,读/写电路30可以包括具有感测放大器(sensing amplifier)、写入驱动器、列选择电路等的元件。
数据输入/输出电路40可以通过数据线DL连接到读/写电路30。数据输入/输出电路40可以被构造成响应于控制逻辑器50的控制来操作。数据输入/输出电路40与外部装置交换数据DATA。数据输入/输出电路40可以被构造成通过数据线DL将数据DATA传输到读/写电路30。数据输入/输出电路40将通过数据线DL从读/写电路30传输的数据DATA输出到外部装置。例如,数据输入/输出电路40可以包括诸如数据缓冲器的元件。
控制逻辑器50可以连接到地址解码器20、读/写电路30和数据输入/输出电路40。控制逻辑器50可以被构造成控制存储装置100的操作。控制逻辑器50可以响应于从外部传输的控制信号CTRL来操作。
图2是示出图1的存储单元阵列10的示例的透视图。参照图2,存储单元阵列10可以包括多个存储块BLK1至BLKn。存储块BLK1至BLKn中的每个可以具有与平面结构相对的三维(3D)结构(或竖直结构)。例如,存储块BLK1至BLKn中的每个可以包括沿着在相应的正交轴上的第一方向、第二方向和第三方向延伸的结构。例如,存储块BLK1至BLKn中的每个包括沿第三方向延伸的多个单元串,存储块BLK1至BLKn沿第二方向延伸。附加的存储块可以沿第一方向延伸。因此,存储块和相关的结构可以沿三个方向延伸。
图3是示出根据本发明构思的第一实施例的示例的竖直型存储装置的存储块的透视图。图4A至图4I是示出图3的部分A的放大图。
参照图3,设置有基板110。基板110可以具有第一导电类型(例如,p型)。栅极结构GL可以设置在基板110上。缓冲介电层121可以设置在基板110和栅极结构GL之间。缓冲介电层121可以是氧化硅层或由诸如高k介电材料的其它合适的介电材料形成的介电层。
每个栅极结构GL可以沿第一方向延伸。成组的栅极结构GL可以在与第一方向不同的第二方向上彼此面对。例如,第二方向可以基本垂直于第一方向。每个栅极结构GL可以包括绝缘图案125和彼此分隔开且在其之间设置有绝缘图案的栅电极(例如,G1-G6)。栅电极可以包括顺序地堆叠在基板110上的第一栅电极G1至第六栅电极G6。绝缘图案125可以由诸如氧化硅的氧化物形成,或者可以包括诸如氧化硅的氧化物。缓冲介电层121可以比绝缘图案125薄。栅电极G1-G6可以包括掺杂硅、金属(例如,钨)、金属氮化物、金属硅化物中的至少一种或它们的任意组合。尽管示出了六个栅电极G1-G6,但是在栅极结构GL中可以存在比六个多的任意数量的栅电极。例如,可以基于单元串中的存储单元和选择晶体管的数量来选择栅电极的数量。
沿第一方向延伸的分离区131可以设置在栅极结构GL之间。分离区131可以填充有第一分离绝缘层(未示出,见图5B中的141)。共源极线CSL在分离区131下方设置在基板110中。共源极线CSL可以彼此分隔开并沿第一方向延伸。共源极线CSL可以具有与第一导电类型不同的第二导电类型(例如,n型)。与附图不同,在一些其它实施例中,共源极线CSL可以具有设置在基板110和第一栅电极G1之间并沿第一方向延伸的线性导电图案。
竖直柱PL布置在沿第一方向和第二方向延伸的矩阵中。多个竖直柱PL可以与栅极结构GL结合。竖直柱PL连接到基板110。例如,竖直柱PL可以贯穿(或延伸穿过)栅电极G1-G6,并且可以连接到基板110。每个竖直柱PL可以具有从基板110向上(即,沿第三方向)延伸的长轴。每个竖直柱PL可以具有结合到基板110的一端和结合到沿第二方向延伸的至少一条位线(例如,第一位线BL1或第二位线BL2)的相对端。
子互连件SBL1和SBL2可以设置在竖直柱PL与位线BL1和BL2之间。子互连件SBL1和SBL2中的每个可以通过下部接触件152将与紧邻的栅极结构GL结合的相邻的竖直柱PL互连。位线BL1和BL2可以通过上部接触件154a和154b连接到子互连件SBL1和SBL2。
诸如闪存装置的非易失性存储装置的多个单元串设置在位线BL1和BL2与共源极线CSL之间。单个单元串可以包括连接到位线BL1和BL2的串选择晶体管、连接到共源极线CSL的接地选择晶体管以及设置在串选择晶体管和接地选择晶体管之间的多个存储单元。选择晶体管和多个存储单元可以对应于单个竖直柱PL设置。第一栅电极G1可以是接地选择晶体管的接地选择线GSL。第二栅电极G2至第五栅电极G5可以是存储单元的单元栅极WL。第六栅电极G6可以是串选择晶体管的串选择线SSL。
存储元件135可以设置在第一栅电极G1至第六栅电极G6和竖直柱PL之间。尽管在图3中示出了存储元件135在栅电极G1-G6和绝缘图案125之间以及栅电极G1-G6和竖直柱PL之间延伸,但是存储元件135的位置和形状不限于此。在后面描述的实施例中,可以以各种方式(参见图4A至图4I)来修改存储元件135。
在一个方面,竖直柱PL可以包括半导体材料。因此,竖直柱PL可以用作晶体管的沟道。竖直柱PL可以是实心圆柱形的柱或空心圆柱形(例如,中空型)的柱。在竖直柱PL的形状类似于空心圆柱的情况下,填充绝缘层127可以填充在空心竖直柱中。填充绝缘层127可以包括氧化硅。填充绝缘层127可以与竖直柱PL的内壁直接接触。导电图案128可以设置在竖直柱PL的相应端上。竖直柱PL的与导电图案128接触的端可以用作串选择晶体管的漏极区。
作为示例,参照图4A,与图3相似,存储元件135可以包括邻近于栅电极G1-G6的阻挡绝缘层135c、邻近于竖直柱PL的隧道绝缘层135a以及设置在阻挡绝缘层135c和隧道绝缘层135a之间的电荷存储层135b。存储元件135可以设置在栅电极G1-G6和竖直柱PL之间并且在栅电极G1-G6和绝缘图案125之间延伸。阻挡绝缘层135c可以包括高k电介质(例如,氧化铝或氧化铪)。阻挡绝缘层135c可以是包括多个薄膜的多层膜。例如,阻挡绝缘层135c可以包括氧化铝和/或氧化铪,并且氧化铝和氧化铪可以具有各种堆叠顺序。电荷存储层135b可以是包括电荷捕获层、导电纳米颗粒等的绝缘层。电荷捕获层可以包括例如氮化硅。隧道绝缘层135a可以包括氧化硅或其它合适的介电材料。
如图4B至图4D中所示,与图3不同,存储元件135的一些部分可以不在绝缘图案125和栅电极G1-G6之间延伸,但是存储元件135的一些其它部分可以仍在栅电极G1-G6和竖直柱PL之间延伸。如图4B中所示,隧道绝缘层135a可以在绝缘图案125和竖直柱PL之间延伸,同时电荷存储层135b和阻挡绝缘层135c可以在绝缘图案125和栅电极G1-G6之间延伸。
如图4C中所示,隧道绝缘层135a和电荷存储层135b的一些部分可以在绝缘图案125和竖直柱PL之间延伸,同时阻挡绝缘层135c的一些部分可以在绝缘图案125和栅电极G1-G6之间延伸。
参照图4D,隧道绝缘层135a、电荷存储层135b和阻挡绝缘层135c可以在绝缘图案125和竖直柱PL之间延伸,同时绝缘图案125直接接触栅电极G1-G6。
与上面的示例不同的是,如图4E中所示,电荷存储层135b可以包括多晶硅。在这种情况下,隧道绝缘层135a、电荷存储层135b和阻挡绝缘层135c可以设置在栅电极G1-G6和竖直柱PL之间。
在另一方面,竖直柱PL可以是导电柱。竖直柱PL可以包括至少一种导电材料,例如,掺杂半导体、金属、导电金属氮化物、硅化物或纳米结构(诸如碳纳米管或石墨烯)。
参照图4F,存储元件135可以设置在栅电极G1-G6和竖直柱PL之间。
参照图4G和图4H,存储元件135可以在绝缘图案125和竖直柱PL之间或绝缘图案125和栅电极G1-G6之间延伸。在这种情况下,存储元件135可以是可变电阻图案。可变电阻图案可以包括至少一种表现可变电阻性质的材料。在下文中,将在下面解释可变电阻图案用作存储元件135的示例。
作为示例,存储元件135可以包括其电阻可以根据由穿过其相邻的电极的电流产生的热而变化的材料,例如,相变材料。相变材料可以是包括锑(Sb)、碲(Te)或硒(Se)中的至少一种的材料。例如,相变材料可以包括由具有大约20原子百分浓度至大约80原子百分浓度的碲(Te)、具有大约5原子百分浓度至大约50原子百分浓度的锑(Sb)以及具有剩余浓度的锗(Ge)形成的硫属元素化物。此外,相变材料还可以包括N、O、C、Bi、In、B、Sn、Si、Ti、Al、Ni、Fe、Dy或La中的至少一种的杂质。在示例实施例中,存储元件135可以由GeBiTe、InSb、GeSb和GaSb中的一种形成。
作为另一示例,存储元件135可以被构造成具有其电阻可以利用流过存储元件135的电流的自旋转移现象(spin transferring phenomenon)而改变的层状结构。例如,存储元件135可以被构造成具有表现磁致电阻性质的层状结构,并且包括至少一种铁磁性材料和/或至少一种反铁磁性材料。存储元件135可以因此包括自由层和参考层。例如,存储元件135可以是包括自由层结构、参考层(或固定层)以及位于自由层结构和参考层之间的隧道阻挡件的磁性隧道结装置。
在一些其它实施例中,存储元件135可以包括钙钛矿化合物或过渡金属氧化物中的至少一种。例如,存储元件135可以包括氧化铌、氧化钛、氧化镍、氧化锆、氧化钒、PCMO((Pr,Ca)MnO3)、锶钛氧化物、钡锶钛氧化物、锶锆氧化物、钡锆氧化物或钡锶锆氧化物中的至少一种。
根据本发明构思的示例实施例,如图4I中所示,开关元件SW可以设置在存储元件135和栅电极G1-G6之间。开关元件SW可以由表现自整流性质或非线性电流-电压性质的材料形成。例如,开关元件SW可以被构造成形成pn结二极管。
图5A是图3的竖直型存储装置的平面图,图5B是沿图5A的线I-I'截取的剖视图。参照图5A和图5B,现在将详细描述根据本发明构思的第一实施例的示例的竖直型存储装置。
参照图5A和图5B,栅极结构GL可以包括彼此相邻的第一栅极结构GL1和第二栅极结构GL2。在下文中,将把第一栅极结构GL1的第六栅电极G6称作第一串选择线SSL1,将把第二栅极结构GL2的第六栅电极G6称作第二串选择线SSL2。第一串选择线SSL1和第二串选择线SSL2可以沿第二方向交替地布置。
结合到第一串选择线SSL1和第二串选择线SSL2中的每条串选择线的竖直柱可以包括第一竖直柱PL1和第二竖直柱PL2。这里,第一竖直柱PL1布置成基本平行于第一方向D1以构成第一列,第二竖直柱PL2布置成基本平行于第一方向D1以构成第二列。换言之,第一列和第二列可以在第二方向上彼此分隔开。在平面图中,第一竖直柱PL1和第二竖直柱PL2可以布置在第一串选择线SSL1和第二串选择线SSL2中的每条串选择线上以形成矩阵形布置。在第一方向D1上相邻的一对竖直柱可以彼此分隔开例如位线BL1和BL2之间的间距的两倍(2F)。
每个子互连件可以设置成连接两个相邻的竖直柱PL1和PL2,竖直柱PL1和PL2中的一个结合到第一串选择线SSL1,竖直柱PL1和PL2中的另一个结合到第二串选择线SSL2。因此,子互连件可以将结合到不同的串选择线SSL的竖直柱PL1和PL2互连。子互连件可以包括第一子互连件SBL1和第二子互连件SBL2。每个第一子互连件SBL1可以将结合到一条第一串选择线SSL1的第二竖直柱PL2中的一个第二竖直柱PL2连接到结合到一条第二串选择线SSL2的第一竖直柱PL1中的相应的第一竖直柱PL1,同时每个第二子互连件SBL2可以将结合到一条第二串选择线SSL2的第二竖直柱PL2中的一个第二竖直柱PL2连接到结合到另一条第一串选择线SSL1中的第一竖直柱PL1中的相应的第一竖直柱PL1。
子互连件SBL1和SBL2可以通过下部接触件152选择性地连接到竖直柱PL1和PL2。在平面图中,每个下部接触件152可以与竖直柱PL1和PL2中的相应的竖直柱叠置。第一子互连件SBL1和第二子互连件SBL2可以沿第二方向D2延伸。在一些实施例中,每个第一子互连件SBL1可以包括在第一方向D1上突出的第一凸起P1,每个第二子互连件SBL2可以包括在与第一方向D1相反的方向上突出的第二凸起P2。凸起P1和P2可以位于分离绝缘层141上并且在栅极结构GL1和GL2之间。
第一子互连件SBL1可以沿第一方向布置以形成一组列。第二子互连件SBL2可以沿第一方向布置以形成另一列状布置。第一子互连件SBL1的列和第二子互连件SBL2的列可以沿第二方向交替地设置。在第二方向上彼此相邻地设置的一对第一子互连件SBL1和第二子互连件SBL2可以分别连接到位线中的在第一方向上彼此相邻的不同的位线。例如,每条第一位线BL1可以共同连接到沿第二方向D2布置的多个第一子互连件SBL1,每条第二位线BL2可以共同连接到沿第二方向D2布置的多个第二子互连件SBL2。
位线BL1和BL2可以分别通过上部接触件154a和154b连接到子互连件SBL1和SBL2。上部接触件154a和154b中的每个可以设置在栅极结构GL1和GL2之间并且分离绝缘层141上。在一些实施例中,可选择地,上部接触件154a和/或154b可以不需要形成在分离绝缘层141上。位于第一子互连件SBL1上的第一上部接触件154a可以从下部接触件152沿第一方向偏移例如等于位线BL1和BL2的间距的一半的距离,位于第二子互连件SBL2上的第二上部接触件154b可以从下部接触件152沿与第一方向相反的方向偏移例如等于位线BL1和BL2的间距的一半的距离。上部接触件154a和154b可以分别设置在凸起P1和P2上。
在下文中,将根据本发明构思的一些实施例参照图6A至图11A和图6B至图11B来描述制造图3的竖直型存储装置的方法。这里,图6A至图11A是示出制造图5A和图5B的竖直型存储装置的工艺的平面图,图6B至图11B分别是沿图6A至图11A的线I-I'截取的剖视图。
参照图6A和图6B,设置基板110。基板110可以具有第一导电类型,例如,P型。可以在基板110上形成缓冲介电层121。缓冲介电层121可以包括例如氧化硅。可以通过例如热氧化工艺来形成缓冲介电层121。在缓冲介电层121上交替地堆叠牺牲层123和绝缘层124。最上面的绝缘层124'的厚度可以比其它绝缘层124的厚度大。绝缘层124、124'可以包括例如氧化硅。牺牲层123可以包括相对于缓冲介电层121和绝缘层124具有不同的湿蚀刻性质(蚀刻选择性)的材料。牺牲层123可以包括例如氮化硅、氮氧化硅、多晶硅或多晶硅锗。可以通过例如化学气相沉积(CVD)来形成牺牲层123和绝缘层124。
参照图7A和图7B,形成穿过缓冲介电层121、牺牲层123和绝缘层124的竖直孔126,以暴露基板110的一部分。可以以与如参照图5A解释的竖直柱PL1和PL2相同的方式来设置竖直孔126。
可以在竖直孔126中形成竖直柱PL1和PL2。在一个方面,竖直柱PL1和PL2可以是第一导电类型的半导体层。半导体层可以不填满竖直孔126(即,部分填充竖直孔126),可以在半导体层上形成绝缘材料以填满竖直孔126。可以使半导体层和绝缘材料平坦化以暴露最上面的绝缘层124'。因此,可以形成内部填充有填充绝缘层127的圆柱形竖直柱PL1和PL2。可选择地,可以形成半导体层来填充竖直孔126。在这种情况下,可以不需要填充绝缘层。
可以使竖直柱PL1和PL2的上部凹进以比最上面的绝缘层124'的顶表面129低。可以在竖直柱PL1和PL2的顶部凹进的竖直孔126中形成导电图案128。导电图案128可以由诸如掺杂多晶硅或金属的导电材料形成。可以通过将第二导电类型的杂质引入到导电图案128以及竖直柱PL1和PL2的上部中来形成漏极区。第二导电类型可以是n型。
在另一方面,竖直柱PL1和PL2可以包括至少一种导电材料,例如,掺杂半导体、金属、导电金属氮化物、硅化物或纳米结构(诸如碳纳米管或石墨烯)。
参照图8A和图8B,依次对缓冲介电层121、牺牲层123和绝缘层124、124'图案化以形成彼此分隔开、沿第一方向延伸并且暴露基板110的一部分的分离区131。图案化的绝缘层124可以变成绝缘图案125。
参照图9A和图9B,选择性地除去暴露到分离区131的图案化的牺牲层123以形成栅极区133。栅极区133与其中牺牲层123被除去并且被竖直柱PL1和PL2的侧壁以及绝缘图案125的顶表面和底表面限定的区域相对应。如果牺牲层123包括氮化硅或氮氧化硅,则可以利用包含磷酸的蚀刻剂来除去牺牲层123。竖直柱PL1和PL2的侧壁的一部分被暴露至栅极区133。
参照图10A和图10B,在栅极区133中形成存储元件135。在一个实施例中,存储元件135可以包括接触竖直柱PL1和PL2的侧壁的隧道绝缘层、位于隧道绝缘层上的电荷存储层以及位于电荷存储层上的阻挡绝缘层(参见,例如,图4A)。在这种情况下,竖直柱PL1和PL2可以是半导体柱。隧道绝缘层可以包括诸如氧化硅的介电材料。可以通过对暴露至栅极区133的竖直柱PL1和PL2进行热氧化来形成隧道绝缘层。可选择地,可以通过原子层沉积(ALD)工艺来形成隧道绝缘层。电荷存储层可以是电荷捕获层或包括导电纳米颗粒的绝缘层。电荷捕获层可以包括例如氮化硅。阻挡绝缘层可以包括高k电介质(例如,氧化铝或氧化铪)。阻挡绝缘层可以是包括多个薄膜的多层膜。例如,阻挡绝缘层可以包括氧化铝和氧化硅,氧化铝和氧化硅可以具有各种堆叠顺序。可以通过具有优异的阶梯覆盖(stepcoverage)的ALD工艺和/或化学气相沉积(CVD)工艺来形成电荷存储层和阻挡绝缘层。可选择地,当存储元件135具有在图4B至图4E中示出的结构时,可以在形成竖直柱PL1和PL2之前在竖直孔126中形成共同地构成存储元件135的隧道绝缘层、电荷存储层和阻挡绝缘层中的至少一个。
在一些其它实施例中,存储元件135可以是可变电阻图案(参见图4F至图4H)。可变电阻图案可以包括具有可变电阻特性(即,其电阻根据穿过其的电流可变)的至少一种材料。在这种情况下,竖直柱PL1和PL2可以是包括导电材料(例如,掺杂半导体、金属、导电金属氮化物、硅化物或纳米结构(诸如碳纳米管或石墨烯))的导电柱。当存储元件135具有在图4G中示出的结构时,可以在形成竖直柱PL1和PL2之前在竖直孔126中形成存储元件135。
在栅极区133中的存储元件135上形成导电层。导电层可以由掺杂硅、金属(例如,钨)、金属氮化物和金属硅化物中的至少一种形成。可以通过ALD工艺来形成金属导电层。当导电层是金属硅化物层时,可以通过形成多晶硅层、除去与分离区131相邻的多晶硅层的一部分以使多晶硅层凹进、在凹进的多晶硅层上形成金属层、热处理金属层以及除去未反应的金属层来形成导电层。对于金属硅化物层的金属层可以包括钨、钛、钴或镍。
除去形成在栅极区133的外部(即,在分离区131中)的导电层。因此,在栅极区133中形成栅电极G1-G6。栅电极G1-G6沿第一方向延伸。栅极结构GL可以包括栅电极G1-G6。栅极结构GL可以包括沿第二方向交替地布置的第一栅极结构GL1和第二栅极结构GL2。沿第一方向和第二方向的矩阵布置的第一竖直柱PL1和第二竖直柱PL2可以与栅极结构GL1和GL2中的一个结合。
可以除去形成在分离区131中的导电层以暴露基板110的一部分。可以将第二导电类型的杂质重度引入到基板110的暴露部分中,以形成共源极线CSL。
参照图11A和图11B,形成分离绝缘层141以填充分离区131。可以在竖直柱PL1和PL2上形成下部接触件152,并使下部接触件152与竖直柱PL1和PL2叠置。可以在下部接触件152上形成子互连件SBL1和SBL2。子互连件SBL1和SBL2可以通过下部接触件152将分别结合到相邻的串选择线SSL1和SSL2的竖直柱PL1和PL2连接。
返回参照图5A和图5B,可以在第一子互连件SBL1和第二子互连件SBL2上分别形成第一上部接触件154a和第二上部接触件154b。可以在第一上部接触件154a和第二上部接触件154b上形成位线BL1和BL2。第一子互连件SBL1和第二子互连件SBL2可以通过第一上部接触件154a和第二上部接触件154b连接到其它相邻的位线。第一子互连件SBL1可以通过第一上部接触件154a连接到第一位线BL1。第二子互连件SBL2可以通过第二上部接触件154b连接到第二位线BL2。
图12A是示出根据本发明构思的第一实施例的另一示例的竖直型存储装置的平面图,图12B是沿图12A的线I-I'截取的剖视图。为了简要描述,可以省略该示例的与前面参照图3、图5A和图5B示出并描述的元件和特征相同或相似的元件和特征,并且将参照图12A和图12B来描述它们之间的差异。
参照图12A和图12B,子互连件可以包括第一子互连件SBL1和第二子互连件SBL2。在本实施例中,第一子互连件SBL1可以通过与第一竖直柱PL1叠置的第一下部接触件152a连接到第一竖直柱PL1。第二子互连件SBL2可以通过与第二竖直柱PL2叠置的第二下部接触件152b连接到第二竖直柱PL2。
第一子互连件SBL1可以沿第一方向布置。第二子互连件SBL2可以沿第一方向布置。第一子互连件SBL1的列和第二子互连件SBL2的列可以沿第二方向交替地设置。第一子互连件SBL1和第二子互连件SBL2可以连接到不同的位线。每条位线可以共同连接到多个第一子互连件SBL1或多个第二子互连件SBL2。
第一子互连件SBL1可以通过第一上部接触件154a连接到第一位线BL1,其中,第一上部接触件154a从第一竖直柱PL1沿第一方向偏置。第二子互连件SBL2可以通过第二上部接触件154b连接到第二位线BL2,其中,第二上部接触件154b从第二竖直柱PL2沿与第一方向相反的方向偏置。
第一子互连件SBL1上的第一上部接触件154a可以从第一下部接触件152a沿第一方向偏移例如等于位线BL1和BL2的间距的一半的距离。第二子互连件SBL2上的第二上部接触件154b可以从第二下部接触件152b沿与第一方向相反的方向偏移例如等于位线BL1和BL2的间距的一半的距离。
图13A是示出根据本发明构思的第二实施例的示例的竖直型存储装置的平面图,图13B是沿图13A的线I-I'截取的剖视图。为了简要描述,可以省略该示例的与前面参照图3、图5A和图5B示出并描述的元件和特征相同或相似的元件和特征,并且将参照图13A和图13B来描述它们之间的差异。
参照图13A和图13B,栅极结构GL可以包括按照枚举次序顺序地布置的第一栅极结构GL1、第二栅极结构GL2和第三栅极结构GL3。在下文中,将把第一栅极结构GL1的第六栅电极G6称作第一串选择线SSL1,将把第二栅极结构GL2的第六栅电极G6称作第二串选择线SSL2,将把第三栅极结构GL3的第六栅电极G6称作第三串选择线SSL3。可以沿第二方向重复地设置第一串选择线SSL1、第二串选择线SSL2和第三串选择线SSL3。
当在平面图中观看时,结合到每条串选择线的竖直柱可以包括以锯齿形方式布置的第一竖直柱PL1至第四竖直柱PL4。当在平面图中观看时,第一竖直柱PL1、第二竖直柱PL2、第三竖直柱PL3和第四竖直柱PL4可以被布置成基本平行于第一方向D1以分别构成第一列、第二列、第三列和第四列,并且第一列、第二列、第三列和第四列可以沿第二方向顺序地布置成彼此分隔开。第二竖直柱PL2可以从第一竖直柱PL1沿第一方向偏移第一距离,第三竖直柱PL3可以从第二竖直柱PL2沿第一方向偏移第一距离,第四竖直柱PL4可以从第三竖直柱PL3沿第一方向偏移第一距离。第一距离可以基本等于例如位线BL1-BL4的间距的两倍。在第一方向D1上相邻的一对竖直柱可以彼此分隔开例如位线BL1至BL4的间距的四倍。
子互连件可以包括第一子互连件SBL1至第四子互连件SBL4。第一子互连件SBL1可以将与第一串选择线SSL1结合(或者穿过第一串选择线SSL1)的第四竖直柱PL4连接到第二串选择线SSL2的第一竖直柱PL1。第二子互连件SBL2可以将与第二串选择线SSL2结合(或者穿过第二串选择线SSL2)的第三竖直柱PL3连接到与第三串选择线SSL3结合(或者穿过第三串选择线SSL3)的第二竖直柱PL2。第三子互连件SBL3可以将与第一串选择线SSL1结合(或者穿过第一串选择线SSL1)的第三竖直柱PL3连接到与第二串选择线SSL2结合(或者穿过第二串选择线SSL2)的第二竖直柱PL2。第四子互连件SBL4可以将与第二串选择线SSL2结合(或者穿过第二串选择线SSL2)的第四竖直柱PL4连接到与第三串选择线SSL3结合(或者穿过第三串选择线SSL3)的第一竖直柱PL1。
子互连件SBL1-SBL4可以通过下部接触件152分别结合到竖直柱PL1-PL4。在平面图中,下部接触件152可以分别与竖直柱PL1-PL4叠置。第一子互连件SBL1至第四子互连件SBL4可以沿第二方向延伸。在某些实施例中,第一子互连件SBL1和第三子互连件SBL3中的每个可以分别包括朝着第一方向突出的第一凸起P1和第三凸起P3,第二子互连件SBL2和第四子互连件SBL4中的每个可以分别包括朝着与第一方向相反的方向突出的第二凸起P2和第四凸起P4。凸起P1-P4可以位于分离绝缘层141上并且在栅极结构之间。
第一子互连件SBL1和第三子互连件SBL3可以沿第一方向交替地设置,第二子互连件SBL2和第四子互连件SBL4可以沿第一方向交替地设置。第一子互连件SBL1和第二子互连件SBL2可以沿第二方向交替地设置,第三子互连件SBL3和第四子互连件SBL4可以沿第二方向交替地设置。第一子互连件SBL1至第四子互连件SBL4中的每个可以连接到顺序地布置的四条不同位线中的相应的位线。例如,多个第一子互连件SBL1可以共同连接到第一位线BL1中的相应的第一位线BL1,多个第二子互连件SBL2可以共同连接到第二位线BL2中的相应的第二位线BL2,多个第三子互连件SBL3可以共同连接到第三位线BL3中的相应的第三位线BL3,多个第四子互连件SBL4可以共同连接到第四位线BL4中的相应的第四位线BL4。第一位线BL1至第四位线BL4可以与第二方向平行地延伸,并且可以沿第一方向顺序地布置且彼此分隔开。
第一位线BL1至第四位线BL4可以分别通过上部接触件154a、154b、154c和154d连接到第一子互连件SBL1至第四子互连件SBL4。上部接触件154a-154d可以分别设置在凸起P1-P4上。例如,分别设置在第一子互连件SBL1和第三子互连件SBL3上的第一上部接触件154a和第三上部接触件154c可以从下部接触件152沿第一方向偏移等于位线的间距的一半的距离,分别设置在第二子互连件SBL2和第四子互连件SBL4上的第二上部接触件154b和第四上部接触件154d可以从下部接触件152沿与第一方向相反的方向偏移等于位线的间距的一半的距离。
图14是示出根据本发明构思的第二实施例的另一示例的竖直型存储装置的平面图。图14的竖直型存储装置可以具有与图12B相同或相似的竖直剖面,因此,省略了其的剖视图。出于简要的目的,可以省略该示例的与前面参照图13A和图13B示出并描述的元件和特征相同或相似的元件和特征,并且将参照图14来主要描述它们之间的差异。
参照图14,子互连件可以包括第一子互连件SBL1至第四子互连件SBL4。第一子互连件SBL1可以通过与第一竖直柱PL1叠置的第一下部接触件152a连接到第一竖直柱PL1。第二子互连件SBL2可以通过与第三竖直柱PL3叠置的第三下部接触件152c连接到第三竖直柱PL3。第三子互连件SBL3可以通过与第二竖直柱PL2叠置的第二下部接触件152b连接到第二竖直柱PL2。第四子互连件SBL4可以通过与第四竖直柱PL4叠置的第四下部接触件152d连接到第四竖直柱PL4。
多个第一子互连件SBL1可以沿第一方向布置。多个第二子互连件SBL2可以沿第一方向布置。多个第三子互连件SBL3可以沿第一方向布置。多个第四子互连件SBL4可以沿第一方向布置。第一子互连件SBL1和第二子互连件SBL2可以沿第二方向交替地设置。第三子互连件SBL3和第四子互连件SBL4可以沿第二方向交替地设置。第一子互连件SBL1至第四子互连件SBL4中的每个可以连接到以顺序的方式布置的四条不同的位线中的相应的位线。
沿第二方向D2布置的多个第一子互连件SBL1可以通过从第一竖直柱PL1沿第一方向偏置的第一上部接触件154a共同连接到第一位线BL1中的相应的第一位线BL1。沿第二方向D2布置的多个第二子互连件SBL2可以通过从第三竖直柱PL3沿与第一方向相反的方向偏置的第二上部接触件154b共同连接到第二位线BL2中的相应的第二位线BL2。沿第二方向D2布置的多个第三子互连件SBL3可以通过从第二竖直柱PL2沿第一方向偏置的第三上部接触件154c共同连接到第三位线BL3中的相应的第三位线BL3。沿第二方向D2布置的多个第四子互连件SBL4可以通过从第四竖直柱PL4沿与第一方向相反的方向偏置的第四上部接触件154d共同连接到第四位线BL4中的相应的第四位线BL4。
在每个第一子互连件SBL1上,第一上部接触件154a可以从第一下部接触件152a沿第一方向偏移例如等于位线BL1-BL4的间距的一半的距离。在每个第二子互连件SBL2上,第二上部接触件154b可以从第三下部接触件152c沿与第一方向相反的方向偏移例如等于位线BL1-BL4的间距的一半的距离。在每个第三子互连件SBL3上,第三上部接触件154c可以从第二下部接触件152b沿第一方向偏移例如等于位线BL1-BL4的间距的一半的距离。在每个第四子互连件SBL4上,第四上部接触件154d可以从第四下部接触件152d沿与第一方向相反的方向偏移例如等于位线BL1-BL4的间距的一半的距离。
图15A是示出根据本发明构思的第三实施例的示例的竖直型存储装置的平面图,图15B是沿图15A的线I-I'截取的剖视图。出于简要的目的,可以省略该示例的与前面参照图3、图5A和图5B示出并描述的元件和特征相同或相似的元件和特征,并且将参照图15A和图15B来主要描述它们之间的差异。
参照图15A和图15B,栅极结构GL可以包括以枚举的次序顺序地布置的第一栅极结构GL1至第三栅极结构GL3。在下文中,将把第一栅极结构GL1的第六栅电极G6称作第一串选择线SSL1,将把第二栅极结构GL2的第六栅电极G6称作第二串选择线SSL2,将把第三栅极结构GL3的第六栅电极G6称作第三串选择线SSL3。栅极结构GL还可以包括多个串选择线组,每个串选择线组包括第一串选择线SSL1至第三串选择线SSL3,多个串选择线组沿第二方向布置。第一串选择线SSL1至第三串选择线SSL3可以沿第二方向重复地设置。
结合到串选择线中的相应的串选择线的竖直柱可以包括第一竖直柱PL1、第二竖直柱PL2和第三竖直柱PL3。这里,第一竖直柱PL1被布置成基本平行于第一方向D1以构成第一列,第二竖直柱PL2被布置成基本平行于第一方向D1以构成第二列,第三竖直柱被布置成基本平行于第一方向D1以构成第三列。换言之,第一列、第二列和第三列可以在第二方向D2上彼此分隔开。在平面图中,第一竖直柱PL1至第三竖直柱PL3可以二维地布置在每条串选择线上以形成矩阵形布置。
子互连件可以包括沿第二方向顺序地布置的第一子互连件SBL1、第二子互连件SBL2和第三子互连件SBL3。例如,第一子互连件SBL1可以将与第一串选择线SSL1结合(或者穿过第一串选择线SSL1)的第三竖直柱PL3连接到与第二串选择线SSL2结合(或者穿过第二串选择线SSL2)的第一竖直柱PL1,第三子互连件SBL3可以将与第二串选择线SSL2结合(或者穿过第二串选择线SSL2)的第三竖直柱PL3连接到与第三串选择线SSL3结合(或者穿过第三串选择线SSL3)的第一竖直柱PL1。第二子互连件SBL2可以设置在第二竖直柱PL2上并且可以与第二竖直柱PL2叠置。
第一子互连件SBL1至第三子互连件SBL3可以分别通过第一下部接触件152a至第三下部接触件152c连接到第一竖直柱PL1至第三竖直柱PL3。下部接触件152a-152c可以分别设置在第一竖直柱PL1至第三竖直柱PL3上并且分别与第一竖直柱PL1至第三竖直柱PL3叠置。
第一子互连件SBL1至第三子互连件SBL3中的每个可以沿第二方向延伸。在某些实施例中,每个第一子互连件SBL1可以包括向第一方向突出的第一凸起P1,每个第三子互连件SBL3可以包括向与第一方向相反的方向突出的第二凸起P2。凸起P1和P2可以位于分离绝缘层141上并且在栅极结构GL1和栅极结构GL2之间以及在栅极结构GL2和栅极结构GL3之间。第二子互连件SBL2可以设置在第二竖直柱PL2上以与第二竖直柱PL2相邻。
多个第一子互连件SBL1可以沿第一方向布置。多个第二子互连件SBL2可以沿第一方向布置。多个第三子互连件SBL3可以沿第一方向布置。第一子互连件SBL1至第三子互连件SBL3可以沿第二方向重复地设置。第一子互连件SBL1、第二子互连件SBL2和第三子互连件SBL3可以连接到在第一方向上顺序地布置的位线中的各不同的位线。例如,多个第一子互连件SBL1可以共同连接到第一位线BL1中的相应的第一位线BL1,多个第二子互连件SBL2可以共同连接到第二位线BL2中的相应的第二位线BL2,多个第三子互连件SBL3可以共同连接到第三位线BL3中的相应的第三位线BL3。
第一位线BL1至第三位线BL3可以与第二方向平行地延伸,并且以枚举的顺序布置成沿第一方向彼此分隔开。第一位线BL1可以通过第一上部接触件154a连接到多个第一子互连件SBL1。第二位线BL2可以通过第二上部接触件154b连接到多个第二子互连件SBL2。第三位线BL3可以通过第三上部接触件154c连接到多个第三子互连件SBL3。第一上部接触件154a和第三上部接触件154c中的每个可以设置在栅极结构GL1-GL3之间并且在分离绝缘层141上。第一上部接触件154a可以从第一下部接触件152a沿第一方向偏移例如等于位线BL1-BL3的间距的距离,第三上部接触件154c可以从第三下部接触件152c沿与第一方向相反的方向偏移例如等于位线BL1-BL3的间距的距离。第二上部接触件154b可以分别设置在第二竖直柱PL2上并且分别与第二竖直柱PL2叠置。
图16A是示出根据本发明构思的第三实施例的另一示例的竖直型存储装置的平面图,图16B是沿图16A的线I-I'截取的剖视图。出于简要的目的,可以省略该示例的与前面参照图15A和图15B示出并描述的元件和特征相同或相似的元件和特征,并且将参照图16A和图16B来主要描述它们之间的差异。
参照图16A和图16B,根据本实施例的竖直型存储装置可以被构造成不具有参照图15A和图15B描述的第二子互连件SBL2。第二位线BL2可以通过第二下部接触件152b和第二上部接触件154b直接连接到第二竖直柱PL2,而没有第二子互连件SBL2。
图17是示出根据本发明构思的第三实施例的又一示例的竖直型存储装置的平面图。图17的竖直型存储装置可以具有与图12B相同或相似的竖直剖面,因此,省略了其剖视图。出于简要的目的,可以省略该示例的与前面参照图15A和图15B示出并描述的元件和特征相同或相似的元件和特征,并且将参照图17来主要描述它们之间的差异。
参照图17,第一位线BL1可以通过第一上部接触件154a连接到多个第一子互连件SBL1,其中,第一上部接触件154a从第一竖直柱PL1沿第一方向偏置例如位线的间距。第三位线BL3可以通过第三上部接触件154c连接到多个第三子互连件SBL3,其中,第三上部接触件154c从第三竖直柱PL3沿与第一方向相反的方向偏置例如位线的间距。第二位线BL2可以通过与第二竖直柱PL2叠置的第二上部接触件154b连接到多个第二子互连件SBL2。
另外,如参照图16A和图16B所描述的,在根据本实施例的竖直型存储装置中可以不设置参照图15A和图15B描述的第二子互连件SBL2。第二位线BL2可以通过第二下部接触件152b和第二上部接触件154b直接连接到第二竖直柱PL2,而没有第二子互连件SBL2。
图18是示出根据本发明构思的第四实施例的示例的竖直型存储装置的平面图。图18的竖直型存储装置可以具有与图15B相同或相似的竖直剖面,因此,省略了其剖视图。出于简要的目的,可以省略该示例的与前面参照图15A和图15B示出并描述的元件和特征相同或相似的元件和特征,并且将参照图18来主要描述它们之间的差异。
参照图18,在平面图中,结合到每条串选择线的竖直柱可以包括以锯齿形方式布置的第一竖直柱PL1至第五竖直柱PL5。在平面图中,第一竖直柱PL1、第二竖直柱PL2、第三竖直柱PL3、第四竖直柱PL4和第五竖直柱PL5被布置成平行于第一方向D1以分别构成第一列、第二列、第三列、第四列和第五列,第一列、第二列、第三列、第四列和第五列可以沿第二方向顺序地布置成彼此分隔开。第二竖直柱PL2可以从第一竖直柱PL1沿第一方向偏移第一距离,第三竖直柱PL3可以从第二竖直柱PL2沿第一方向偏移第一距离,第四竖直柱PL4可以从第三竖直柱PL3沿第一方向偏移第一距离,第五竖直柱PL5可以从第四竖直柱PL4沿第一方向偏移第一距离。在第一方向D1上相邻的一对竖直柱可以彼此分隔开例如等于位线BL1-BL5的间距的五倍的距离。
子互连件可以包括第一子互连件SBL1至第五子互连件SBL5。第一子互连件SBL1可以将与第一串选择线SSL1结合(或者延伸通过第一串选择线SSL1)的第四竖直柱PL4连接到与第二串选择线SSL2结合(或者延伸通过第二串选择线SSL2)的第一竖直柱PL1。第二子互连件SBL2可以设置在第三竖直柱PL3上或者与第三竖直柱PL3相邻,并且连接到第三竖直柱PL3。第三子互连件SBL3可以将与第二串选择线SSL2结合的第五竖直柱PL5连接到与第三串选择线SSL3结合的第二竖直柱PL2。第四子互连件SBL4可以将与第一串选择线SSL1结合的第五竖直柱PL5连接到与第二串选择线SSL2结合的第二竖直柱PL2。第五子互连件SBL5可以将与第二串选择线SSL2结合的第四竖直柱PL4连接到与第三串选择线SSL3结合的第一竖直柱PL1。第一子互连件SBL1至第五子互连件SBL5可以通过下部接触件152a、152b、152c、152d和152e分别结合到第一竖直柱PL1至第五竖直柱PL5。下部接触件152a、152b、152c、152d和152e可以分别形成在第一竖直柱PL1至第五竖直柱PL5上并且分别与第一竖直柱PL1至第五竖直柱PL5叠置。
第一子互连件SBL1和第四子互连件SBL4可以沿第一方向交替地设置,第三子互连件SBL3和第五子互连件SBL5可以沿第一方向交替地设置。第一子互连件SBL1、第二子互连件SBL2和第三子互连件SBL3可以沿第二方向重复地设置,第四子互连件SBL4和第五子互连件SBL5可以沿第二方向重复地设置。第一子互连件SBL1至第五子互连件SBL5可以连接到以顺序方式布置的位线中的各不同的位线。例如,多个第一子互连件SBL1可以共同连接到第一位线BL1中的相应的第一位线BL1,多个第二子互连件SBL2可以共同连接到第二位线BL2中的相应的第二位线BL2,多个第三子互连件SBL3可以共同连接到第三位线BL3中的相应的第三位线BL3,多个第四子互连件SBL4可以共同连接到第四位线BL4中的相应的第四位线BL4,多个第五子互连件SBL5可以共同连接到第五位线BL5中的相应的第五位线BL5。第一位线BL1至第五位线BL5可以与第二方向平行地延伸,并且以枚举的次序布置成沿第一方向彼此分隔开。第一位线BL1至第五位线BL5可以通过第一上部接触件154a、第二上部接触件154b、第三上部接触件154c、第四上部接触件154d以及第五上部接触件154e分别结合到第一子互连件SBL1至第五子互连件SBL5。第一上部接触件154a可以从第一下部接触件152a沿第一方向偏移例如等于位线BL1-BL5的间距的距离。第二上部接触件154b可以设置在第三竖直柱PL3上。第三上部接触件154c可以从第五下部接触件152e沿与第一方向相反的方向偏移例如等于位线BL1-BL5的间距的距离。第四上部接触件154d可以从第二下部接触件152b沿第一方向偏移例如等于位线BL1-BL5的间距的距离。第五上部接触件154e可以从第四下部接触件152d沿与第一方向相反的方向偏移例如等于位线BL1-BL5的间距的距离。
图19是示出根据本发明构思的第四实施例的另一示例的竖直型存储装置的平面图。图19的竖直型存储装置可以具有与图16B相同或相似的竖直剖面,因此,省略了其剖视图。为了简要描述,可以省略该示例的与前面参照图18示出并描述的元件和特征相同或相似的元件和特征,并且将参照图19来主要描述它们之间的差异。
参照图19,根据本实施例的竖直型存储装置可以被构造成不具有参照图15A和图15B描述的第二子互连件SBL2。第二位线BL2可以通过第三下部接触件152c和第二上部接触件154b连接到第三竖直柱PL3,而没有第二子互连件SBL2。
图20是示出根据本发明构思的第四实施例的又一示例的竖直型存储装置的平面图。图20的竖直型存储装置可以具有与图12B相同或相似的竖直剖面,因此,省略了其剖视图。为了简要描述,可以省略该示例的与前面参照图18示出并描述的元件和特征相同或相似的元件和特征,并且将参照图20来主要描述它们之间的差异。
参照图20,第一子互连件SBL1可以设置在与第一串选择线SSL1结合(或者延伸通过第一串选择线SSL1)的第四竖直柱PL4和与第二串选择线SSL2结合(或者延伸通过第二串选择线SSL2)的第一竖直柱PL1上,并且连接到所述第四竖直柱PL4和所述第一竖直柱PL1。第二子互连件SBL2可以设置在第三竖直柱PL3上并连接到第三竖直柱PL3。第三子互连件SBL3可以设置在与第二串选择线SSL2结合的第五竖直柱PL5和与第三串选择线SSL3结合的第二竖直柱PL2上,并且连接到所述第五竖直柱PL5和所述第二竖直柱PL2。第四子互连件SBL4可以设置在与第一串选择线SSL1结合的第五竖直柱PL5和与第二串选择线SSL2结合的第二竖直柱PL2上,并且连接到所述第五竖直柱PL5和所述第二竖直柱PL2。第五子互连件SBL5可以设置在与第二串选择线SSL2结合的第四竖直柱PL4和与第三串选择线SSL3结合的第一竖直柱PL1上,并且连接到所述第四竖直柱PL4和所述第一竖直柱PL1。第一位线BL1可以连接到多个第一子互连件SBL1。第二位线BL2可以连接到多个第二子互连件SBL2。第三位线BL3可以连接到多个第三子互连件SBL3。第四位线BL4可以连接到多个第四子互连件SBL4。第五位线BL5可以连接到多个第五子互连件SBL5。
另外,如参照图19所描述的,根据本实施例的竖直型存储装置可以被构造成不具有参照图15A和图15B描述的第二子互连件SBL2。第二位线BL2可以通过第三下部接触件152c和第二上部接触件154b直接连接到第二竖直柱PL2,而没有第二子互连件SBL2。
在一个方面,第一子互连件SBL1的长轴基本垂直于第二子互连件SBL2的长轴。
图21是示出根据本发明构思的第五实施例的示例的竖直型存储装置的平面图。图21的竖直型存储装置可以具有与图15B相同或相似的竖直剖面,因此,省略了其剖视图。出于简要的目的,可以省略该示例的与前面参照图18示出并描述的元件和特征相同或相似的元件和特征,并且将参照图21来主要描述它们之间的差异。
参照图21,当在平面图中观看时,结合到每条串选择线的竖直柱可以包括以锯齿形方式布置的第一竖直柱PL1至第六竖直柱PL6。在平面图中,第一竖直柱PL1、第二竖直柱PL2、第三竖直柱PL3、第四竖直柱PL4、第五竖直轴PL5和第六竖直轴PL6被布置成平行于第一方向D1以分别构成第一列、第二列、第三列、第四列、第五列和第六列,第一列、第二列、第三列、第四列、第五列和第六列可以沿第二方向顺序地布置成彼此分隔开。第二竖直柱PL2可以从第一竖直柱PL1沿第一方向偏移第一距离,第三竖直柱PL3可以从第二竖直柱PL2沿第一方向偏移第一距离,第四竖直柱PL4可以从第三竖直柱PL3沿第一方向偏移第一距离,第五竖直柱PL5可以从第四竖直柱PL4沿第一方向偏移第一距离,第六竖直柱PL6可以从第五竖直柱PL5沿第一方向偏移第一距离。在第一方向D1上相邻的一对竖直柱可以彼此分隔开例如位线BL1-BL6的间距的六倍。
子互连件可以包括第一子互连件SBL1至第六子互连件SBL6。第一子互连件SBL1可以将第一串选择线SSL1的第五竖直柱PL5连接到第二串选择线SSL2的第一竖直柱PL1。第二子互连件SBL2可以设置在第三竖直柱PL3上且与第三竖直柱PL3相邻,并且可以连接到第三竖直柱PL3。第三子互连件SBL3可以将第二串选择线SSL2的第五竖直柱PL5连接到第三串选择线SSL3的第一竖直柱PL1。第四子互连件SBL4可以将第一串选择线SSL1的第六竖直柱PL6连接到第二串选择线SSL2的第二竖直柱PL2。第五子互连件SBL5可以设置在第四竖直柱PL4上且与第四竖直柱PL4相邻,并且可以连接到第四竖直柱PL4。第六子互连件SBL6可以将第二串选择线SSL2的第六竖直柱PL6连接到第三串选择线SSL3的第二竖直柱PL2。第一子互连件SBL1至第六子互连件SBL6可以通过下部接触件152a、152b、152c、152d、152e和152f分别连接到第一竖直柱PL1至第六竖直柱PL6。下部接触件152a、152b、152c、152d、152e和152f可以分别设置在竖直柱PL1-PL6上并且分别与竖直柱PL1-PL6叠置。
第一子互连件SBL1和第四子互连件SBL4可以沿第一方向交替地设置,第三子互连件SBL3和第六子互连件SBL6可以沿第一方向交替地设置。第一子互连件SBL1、第二子互连件SBL2和第三子互连件SBL3可以沿第二方向重复地设置,第四子互连件SBL4、第五子互连件SBL5和第六子互连件SBL6可以沿第二方向重复地设置。第一子互连件SBL1至第六子互连件SBL6可以连接到以顺序的方式布置的位线中的各不同的位线。例如,多个第一子互连件SBL1可以共同连接到第一位线BL1中的相应的第一位线BL1,多个第二子互连件SBL2可以共同连接到第二位线BL2中的相应的第二位线BL2,多个第三子互连件SBL3可以共同连接到第三位线BL3中的相应的第三位线BL3,多个第四子互连件SBL4可以共同连接到第四位线BL4中的相应的第四位线BL4,多个第五子互连件SBL5可以共同连接到第五位线BL5中的相应的第五位线BL5,多个第六子互连件SBL6可以共同连接到第六位线BL6中的相应的第六位线BL6。第一位线BL1至第六位线BL6可以与第二方向平行地延伸,并且以枚举的次序布置成沿第一方向彼此分隔开。第一上部接触件154a可以从第一下部接触件152a沿第一方向偏移例如等于位线BL1-BL6的间距的距离。第二上部接触件154b可以设置在第三竖直柱PL3上。第三上部接触件154c可以从第五下部接触件152e沿与第一方向相反的方向偏移例如等于位线BL1-BL6的间距的距离。第四上部接触件154d可以从第二下部接触件152b沿第一方向偏移例如等于位线BL1-BL6的间距的距离。第五上部接触件154e可以设置在第四竖直柱PL4上。第六上部接触件154f可以从第六下部接触件152f沿与第一方向相反的方向偏移例如等于位线BL1-BL6的间距的距离。第一位线BL1至第六位线BL6可以通过第一上部接触件154a、第二上部接触件154b、第三上部接触件154c、第四上部接触件154d、第五上部接触件154e和第六上部接触件154f分别结合到第一子互连件SBL1至第六子互连件SBL6。
图22是示出根据本发明构思的第五实施例的另一示例的竖直型存储装置的平面图。图22的竖直型存储装置可以具有与图16B相同或相似的竖直剖面,因此,省略了其剖视图。为了简要描述,可以省略该示例的与前面参照图21示出并描述的元件和特征相同或相似的元件和特征,并且将参照图22来主要描述它们之间的差异。
参照图22,根据本实施例的竖直型存储装置可以被构造成不包括图21的第二子互连件SBL2和第五子互连件SBL5。第二位线BL2可以通过第三下部接触件152c和第二上部接触件154b直接连接到第三竖直柱PL3,而没有第二子互连件SBL2。第五位线BL5可以通过第四下部接触件152d和第五上部接触件154e直接连接到第四竖直柱PL4,而没有第五子互连件SBL5。
图23是示出根据本发明构思的第五实施例的又一示例的竖直型存储装置的平面图。图23的竖直型存储装置可以具有与图12B相同或相似的竖直剖面,因此,省略了其剖视图。为了简要描述,可以省略该示例的与前面参照图21示出并描述的元件和特征相同或相似的元件和特征,并且将参照图23来主要描述它们之间的差异。
参照图23,第一子互连件SBL1可以设置在第一竖直柱PL1上或与第一竖直柱PL1相邻,并且可以连接到第一竖直柱PL1。第二子互连件SBL2可以设置在第二竖直柱PL2上或与第二竖直柱PL2相邻,并且可以连接到第二竖直柱PL2。第三子互连件SBL3可以设置在第三竖直柱PL3上或与第三竖直柱PL3相邻,并且可以连接到第三竖直柱PL3。第四子互连件SBL4可以设置在第四竖直柱PL4上或与第四竖直柱PL4相邻,并且可以连接到第四竖直柱PL4。第五子互连件SBL5可以设置在第五竖直柱PL5上或与第五竖直柱PL5相邻,并且可以连接到第五竖直柱PL5。第六子互连件SBL6可以设置在第六竖直柱PL6上或与第六竖直柱PL6相邻,并且可以连接到第六竖直柱PL6。第一位线BL1可以连接到多个第一子互连件SBL1。第二位线BL2可以连接到多个第二子互连件SBL2。第三位线BL3可以连接到多个第三子互连件SBL3。第四位线BL1可以连接到多个第四子互连件SBL4。第五位线BL5可以连接到多个第五子互连件SBL5。第六位线BL6可以连接到多个第六子互连件SBL6。
此外,如参照图22所描述的,根据本实施例的竖直型存储装置可以被构造成不包括第二子互连件SBL2和第五子互连件SBL5。第二位线BL2可以通过第三下部接触件152c和第二上部接触件154b直接连接到第三竖直柱PL3,而没有第二子互连件SBL2。第五位线BL5可以通过第四下部接触件152d和第五上部接触件154e直接连接到第四竖直柱PL4,而没有第五子互连件SBL5。
根据本发明构思的示例实施例,可以使用子互连件来将竖直柱连接到位线,这样使用子互连件使得能够减小位线之间的空间。另外,与传统V-NAND结构相比,能够使由一个串选择栅极选择的位线的数量(即,页大小或深度)加倍。因此,能够提高竖直型存储装置的读/写速度。
例如,在竖直型存储装置中,当在平面图中观看时,可以由每个沟道占据的平均面积来给出有效沟道面积。对于图5A的情况,可以由每两个沟道(2F×5F)(即,5F2)来给出有效沟道面积,对于传统V-NAND结构的情况,可以由每个沟道(2F×3F)(即,6F2)来给出有效沟道面积,其中,F表示每个竖直柱的直径。换言之,根据本发明构思的示例实施例,能够减小单位单元面积,从而提高竖直型存储装置的集成度。
图24是示出包括根据本发明构思的示例实施例的半导体装置的电子系统的示例的示意性框图。
参照图24,根据本发明构思的示例实施例的电子系统1100可以包括控制器1110、输入/输出(I/O)单元1120、存储装置1130、接口单元1140和数据总线1150。控制器1110、I/O单元1120、存储装置1130和接口单元1140中的至少两个可以通过数据总线1150彼此通信。数据总线1150可以对应于电信号传输通过的路径。存储装置1130可以被构造成包括根据本发明构思的示例实施例的半导体装置中的一个。
控制器1110可以包括微处理器、数字信号处理器、微控制器或其它逻辑装置中的至少一种。所述其它逻辑装置可以具有与微处理器、数字信号处理器和微控制器中的任意一个相似的功能。I/O单元1120可以包括按键、键盘或显示单元。存储装置1130可以存储数据和/或命令。接口单元1140可以将电数据传输到通信网络或者可以从通信网络接收电数据。接口单元1140可以通过无线或电缆来操作。例如,接口单元1140可以包括用于无线通信的天线或用于电缆通信的收发器。电子系统1100还可以包括用作用于改善控制器1110的操作的高速缓冲存储器的快速DRAM装置和/或快速SRAM装置。
电子系统1100可以应用到个人数字助理(PDA)、便携式计算机、上网本、无线电话、移动电话、数字音乐播放器、存储卡或电子产品。电子产品可以无线接收或传输信息数据。
图25是示出包括根据本发明构思的实施例的半导体装置的存储系统的示例的示意性框图。
参照图25,根据本发明构思的示例实施例的存储系统1200可以包括存储装置1210。存储装置1210可以包括根据本发明构思的前述实施例的半导体存储装置中的至少一个。在其它实施例中,存储装置1210还可以包括与根据本发明构思的前述实施例的半导体存储装置不同类型的半导体存储装置。例如,存储装置1210还可以包括非易失存储装置和/或静态随机存取存储(SRAM)装置。存储系统1200可以包括控制主机和存储装置1210之间的数据通信的存储控制器1220。存储装置1210和/或存储控制器1220可以被构造成包括根据本发明构思的示例实施例的半导体装置中的至少一个。
存储控制器1220可以包括控制存储系统1200的全部操作的处理单元1222。此外,存储控制器1220可以包括用作处理单元1222的操作存储器的SRAM装置1221。此外,存储控制器1220还可以包括主机接口单元1223和存储器接口单元1225。主机接口单元1223可以被构造成包括存储系统1200和主机之间的数据通信协议。存储器接口单元1225可以将存储控制器1220连接到存储装置1210。存储控制器1220还可以包括错误检查和校正(ECC)块1224。ECC块1224可以检测并校正从存储装置1210读出的数据的错误。存储系统1200还可以包括存储代码数据以与主机接合的只读存储(ROM)装置。存储系统1200可以用作便携式数据存储卡。可选择地,存储系统1200可以代替计算机系统的硬盘而以固态盘(SSD)形式设置。
图26是示出包括根据本发明构思的示例实施例的半导体装置的信息处理系统的示例的示意性框图。
参照图26,信息处理系统1300包括存储系统1310,该存储系统1310可以包括根据本发明构思的示例实施例的半导体装置中的至少一个。在某些实施例中,信息处理系统1300可以用于实现移动装置或台式计算机。信息处理系统1300还包括可以通过系统总线1360电连接到存储系统1310的调制解调器1320、中央处理单元(CPU)1330、RAM 1340和用户界面1350。存储系统1310可以具有与上述存储系统1200的构造相同的构造。存储系统1310可以包括存储装置1311和控制存储装置1311的全部操作的存储控制器1312。经CPU 1330处理的数据和/或从外部输入的数据可以存储在存储系统1310中。这里,可以将存储系统1310设置为固态驱动器SSD,因此,信息处理系统1300可以能够将大量的数据可靠地存储在存储系统1310中。这种可靠性的增加能够使存储系统1310保存用于错误校正的资源并且实现高速数据交换功能。尽管附图中未示出,但是本领域普通技术人员将清楚的是,信息处理系统1300还可以被构造成包括应用程序芯片组、相机图像处理器(CIS)和/或输入/输出装置。
根据本发明构思的示例实施例,竖直型存储装置可以被构造成具有减小的单位单元面积,从而具有提高的集成度。另外,与传统结构相比,竖直型存储装置可以具有增大的页大小或深度,并且因此具有改善的读/写速度。
尽管已经具体示出并描述了本发明构思的示例实施例,但是本领域普通技术人员将理解的是,在不脱离权利要求的精神和范围的情况下,可以在这里做出形式和细节上的改变。
Claims (25)
1.一种存储装置,所述存储装置包括:
第一选择线至第三选择线,沿第一方向延伸并且沿与第一方向交叉的第二方向顺序地布置;
多组第一竖直柱至第三竖直柱,每组与第一选择线至第三选择线中的相应的选择线结合,其中,所述多组第一竖直柱至第三竖直柱沿第二方向顺序地布置;
第一子互连件,将与第一选择线结合的第三竖直柱连接到与第二选择线结合的第一竖直柱;
第二子互连件,将与第二选择线结合的第三竖直柱连接到与第三选择线结合的第一竖直柱;
位线,沿第二方向延伸并且连接到第一子互连件和第二子互连件中的相应的子互连件,
其中,位线通过相应的子互连件连接到第一竖直柱至第三竖直柱中相应的竖直柱。
2.如权利要求1所述的存储装置,其中,位线包括沿第一方向顺序地布置的第一位线至第三位线,
第一位线连接到第一子互连件,
第二位线连接到第二竖直柱,
第三位线连接到第二子互连件。
3.如权利要求2所述的存储装置,所述存储装置还包括:
第三子互连件,连接到第二竖直柱,
其中,第二位线通过第三子互连件连接到第二竖直柱。
4.如权利要求2所述的存储装置,其中,第一子互连件和第二子互连件通过第一下部接触件和第三下部接触件分别连接到第一竖直柱和第三竖直柱,
第一位线和第三位线通过第一上部接触件和第三上部接触件分别连接到第一子互连件和第二子互连件,
第二位线通过第二下部接触件和第二上部接触件连接到第二竖直柱,其中,第二下部接触件和第二上部接触件彼此接触。
5.如权利要求1所述的存储装置,所述存储装置还包括:基板,第一选择线至第三选择线设置在基板上;至少一个单元栅极,设置在基板与第一选择线至第三选择线中的每条选择线之间,
其中,竖直柱连接到基板,每个竖直柱穿过第一选择线至第三选择线中的相应的选择线和相应的单元栅极。
6.如权利要求5所述的存储装置,所述存储装置还包括设置在单元栅极和竖直柱中的相应的竖直柱之间的电荷存储元件。
7.一种存储装置,所述存储装置包括:
多条选择线,沿第一方向延伸并且在第二方向上彼此分隔开,所述第二方向与第一方向交叉,选择线包括沿第二方向顺序地布置的第一选择线至第三选择线;
多个竖直柱,每个竖直柱结合到选择线中的相应的选择线;
子互连件,在选择线中的相邻的选择线上方延伸;
位线,连接到子互连件并沿第二方向延伸,
其中,竖直柱以锯齿形方式布置并且包括分别构成第一列至第五列的第一竖直柱至第五竖直柱,第一列至第五列沿第二方向顺序地布置,
其中,位线通过子互连件连接到所述多个竖直柱中相应的竖直柱。
8.如权利要求7所述的存储装置,其中,第二竖直柱从第一竖直柱沿第一方向偏移第一距离,第三竖直柱从第二竖直柱沿第一方向偏移第一距离,第四竖直柱从第三竖直柱沿第一方向偏移第一距离,第五竖直柱从第四竖直柱沿第一方向偏移第一距离。
9.如权利要求8所述的存储装置,其中,与第二选择线结合的第一竖直柱从与第一选择线结合的第一竖直柱沿第一方向偏移第一距离。
10.如权利要求9所述的存储装置,其中,子互连件包括:
第一子互连件,将与第一选择线结合的第四竖直柱连接到与第二选择线结合的第一竖直柱;
第二子互连件,将与第二选择线结合的第五竖直柱连接到与第三选择线结合的第二竖直柱;
第三子互连件,将与第一选择线结合的第五竖直柱连接到与第二选择线结合的第二竖直柱;
第四子互连件,将与第二选择线结合的第四竖直柱连接到与第三选择线结合的第一竖直柱。
11.如权利要求10所述的存储装置,所述存储装置还包括连接到与每条选择线结合的第三竖直柱的第五子互连件。
12.如权利要求11所述的存储装置,其中,位线包括沿第一方向顺序地布置的第一位线至第五位线,
第一子互连件至第五子互连件均连接到位线中的各不同的位线。
13.如权利要求12所述的存储装置,其中,子互连件通过设置在竖直柱上的下部接触件连接到竖直柱,
位线通过设置在子互连件上的上部接触件连接到子互连件。
14.如权利要求10所述的存储装置,其中,位线包括沿第一方向顺序地布置的第一位线至第五位线,
第一子互连件至第四子互连件通过第一下部接触件连接到第一竖直柱、第二竖直柱、第四竖直柱和第五竖直柱,第一下部接触件中的每个设置在第一竖直柱、第二竖直柱、第四竖直柱和第五竖直柱中的相应的竖直柱上,
四条位线通过第一上部接触件分别连接到第一子互连件至第四子互连件,每个第一上部接触件设置在第一子互连件至第四子互连件中的相应的子互连件上,
剩余的位线通过第二下部接触件和第二上部接触件连接到第三竖直柱,第二下部接触件和第二上部接触件设置在第三竖直柱上。
15.如权利要求8所述的存储装置,其中,结合到每条选择线的竖直柱还包括构成布置成紧挨着第五列的第六列的第六竖直柱,每个第六竖直柱从第五竖直柱中的相应的第五竖直柱沿第一方向偏移第一距离。
16.如权利要求15所述的存储装置,其中,子互连件包括:
第一子互连件,将与第一选择线结合的第五竖直柱连接到与第二选择线结合的第一竖直柱;
第二子互连件,将与第二选择线结合的第五竖直柱连接到与第三选择线结合的第一竖直柱;
第三子互连件,将与第一选择线结合的第六竖直柱连接到与第二选择线结合的第二竖直柱;
第四子互连件,将与第二选择线结合的第六竖直柱连接到与第三选择线结合的第二竖直柱。
17.如权利要求16所述的存储装置,所述存储装置还包括:
第五子互连件,连接到第三竖直柱;
第六子互连件,连接到第四竖直柱。
18.如权利要求17所述的存储装置,其中,位线包括沿第一方向顺序地布置的第一位线至第六位线,
第一子互连件至第六子互连件均连接到位线中对应的位线。
19.如权利要求18所述的存储装置,其中,子互连件通过设置在竖直柱上的下部接触件分别连接到竖直柱,
位线通过设置在子互连件上的上部接触件分别连接到子互连件。
20.如权利要求16所述的存储装置,其中,位线包括沿第一方向顺序地布置的第一位线至第六位线,
第一子互连件至第四子互连件通过设置在第一竖直柱、第二竖直柱、第五竖直柱和第六竖直柱上的第一下部接触件分别连接到第一竖直柱、第二竖直柱、第五竖直柱和第六竖直柱,
第一位线、第四位线、第六位线和第三位线通过设置在第一子互连件至第四子互连件上的第一上部接触件分别连接到第一子互连件至第四子互连件,
第二位线通过第二下部接触件和第二上部接触件连接到第三竖直柱,第二下部接触件和第二上部接触件顺序地堆叠在与每条选择线结合的第三竖直柱上以彼此接触,
第五位线通过第三下部接触件和第三上部接触件连接到第四竖直柱,第三下部接触件和第三上部接触件设置在与每条选择线结合的第四竖直柱上。
21.一种存储装置,所述存储装置包括:
多条选择线,沿第一方向延伸并且在第二方向上彼此分隔开,选择线包括沿第二方向顺序地布置的第一选择线至第三选择线;
多个竖直柱,均结合到选择线中的相应的选择线;
子互连件,在选择线中的相邻的选择线上方延伸;
位线,连接到子互连件并且沿第二方向延伸,
其中,竖直柱被设置成形成矩阵形布置并包括分别构成第一列至第三列的第一竖直柱至第三竖直柱,第一列至第三列沿第二方向顺序地布置,
其中,位线通过子互连件连接至所述多个竖直柱中相应的竖直柱。
22.如权利要求21所述的存储装置,其中,子互连件包括:
第一子互连件,将与第一选择线结合的第三竖直柱连接到与第二选择线结合的第一竖直柱;
第二子互连件,将与第二选择线结合的第三竖直柱连接到与第三选择线结合的第一竖直柱。
23.如权利要求22所述的存储装置,所述存储装置还包括连接到第二竖直柱的第三子互连件。
24.如权利要求23所述的存储装置,其中,位线包括沿第一方向顺序地布置的第一位线至第三位线,
第一子互连件至第三子互连件均连接到位线中对应的位线。
25.如权利要求24所述的存储装置,其中,子互连件通过设置在竖直柱上的下部接触件分别连接到竖直柱,
位线通过设置在子互连件上的上部接触件分别连接到子互连件。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20130140672 | 2013-11-19 | ||
KR10-2013-0140672 | 2013-11-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104659207A CN104659207A (zh) | 2015-05-27 |
CN104659207B true CN104659207B (zh) | 2019-04-26 |
Family
ID=53250105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410640196.0A Active CN104659207B (zh) | 2013-11-19 | 2014-11-13 | 存储装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6525558B2 (zh) |
KR (1) | KR102265240B1 (zh) |
CN (1) | CN104659207B (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107534045B (zh) * | 2015-03-17 | 2021-03-30 | 美光科技公司 | 替换控制栅极的方法及设备 |
KR102393976B1 (ko) * | 2015-05-20 | 2022-05-04 | 삼성전자주식회사 | 반도체 메모리 소자 |
KR102373542B1 (ko) * | 2015-07-09 | 2022-03-11 | 삼성전자주식회사 | 반도체 메모리 장치 |
KR102421767B1 (ko) * | 2015-08-07 | 2022-07-18 | 삼성전자주식회사 | 반도체 소자 |
US9761599B2 (en) * | 2015-08-17 | 2017-09-12 | Micron Technology, Inc. | Integrated structures containing vertically-stacked memory cells |
KR102435524B1 (ko) | 2015-10-21 | 2022-08-23 | 삼성전자주식회사 | 반도체 메모리 장치 |
KR102532427B1 (ko) * | 2015-12-31 | 2023-05-17 | 삼성전자주식회사 | 반도체 메모리 소자 |
US10128264B2 (en) | 2016-01-21 | 2018-11-13 | SK Hynix Inc. | Semiconductor device |
KR102630180B1 (ko) * | 2016-02-22 | 2024-01-26 | 삼성전자주식회사 | 수직형 메모리 장치의 레이아웃 검증 방법 |
US10026748B2 (en) | 2016-03-09 | 2018-07-17 | Toshiba Memory Corporation | Stacked type semiconductor memory device and method for manufacturing same |
JP6656104B2 (ja) * | 2016-07-15 | 2020-03-04 | キオクシア株式会社 | 半導体記憶装置 |
US10290804B2 (en) * | 2017-01-23 | 2019-05-14 | Sandisk Technologies Llc | Nanoparticle-based resistive memory device and methods for manufacturing the same |
KR102414511B1 (ko) * | 2017-08-02 | 2022-06-30 | 삼성전자주식회사 | 3차원 반도체 소자 |
KR102440227B1 (ko) * | 2017-10-11 | 2022-09-05 | 삼성전자주식회사 | 수직형 메모리 장치 및 수직형 메모리 장치의 제조 방법 |
JP2020150227A (ja) | 2019-03-15 | 2020-09-17 | キオクシア株式会社 | 半導体装置およびその製造方法 |
US20230320100A1 (en) * | 2020-10-02 | 2023-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR102556381B1 (ko) * | 2021-01-28 | 2023-07-17 | 한양대학교 산학협력단 | 단순화된 제조 공정을 통해 제조되는 3차원 플래시 메모리 및 그 제조 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101800224A (zh) * | 2009-02-10 | 2010-08-11 | 三星电子株式会社 | 包括垂直nand沟道的非易失性存储器装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10324612B4 (de) * | 2003-05-30 | 2005-08-11 | Infineon Technologies Ag | Halbleiterspeicher mit Charge-Trapping-Speicherzellen und Virtual-Ground-Architektur |
JP5100514B2 (ja) * | 2008-06-02 | 2012-12-19 | 株式会社東芝 | 半導体メモリ |
KR101498676B1 (ko) * | 2008-09-30 | 2015-03-09 | 삼성전자주식회사 | 3차원 반도체 장치 |
KR101642929B1 (ko) * | 2010-08-27 | 2016-07-26 | 삼성전자주식회사 | 비휘발성 메모리 장치 |
JP2011040706A (ja) * | 2009-07-15 | 2011-02-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8541832B2 (en) * | 2009-07-23 | 2013-09-24 | Samsung Electronics Co., Ltd. | Integrated circuit memory devices having vertical transistor arrays therein and methods of forming same |
JP2012174872A (ja) * | 2011-02-21 | 2012-09-10 | Toshiba Corp | 半導体記憶装置 |
KR101751950B1 (ko) * | 2011-03-03 | 2017-06-30 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 읽기 방법 |
JP2013012553A (ja) * | 2011-06-28 | 2013-01-17 | Toshiba Corp | 半導体記憶装置 |
KR20130091153A (ko) * | 2012-02-07 | 2013-08-16 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 형성 방법 |
-
2014
- 2014-11-13 CN CN201410640196.0A patent/CN104659207B/zh active Active
- 2014-11-17 JP JP2014233005A patent/JP6525558B2/ja active Active
- 2014-11-18 KR KR1020140161123A patent/KR102265240B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101800224A (zh) * | 2009-02-10 | 2010-08-11 | 三星电子株式会社 | 包括垂直nand沟道的非易失性存储器装置 |
Also Published As
Publication number | Publication date |
---|---|
CN104659207A (zh) | 2015-05-27 |
KR20150059114A (ko) | 2015-05-29 |
JP6525558B2 (ja) | 2019-06-05 |
JP2015099923A (ja) | 2015-05-28 |
KR102265240B1 (ko) | 2021-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104659207B (zh) | 存储装置 | |
US9478560B2 (en) | Memory device | |
US9917094B2 (en) | Semiconductor device having staggered pillars | |
KR102031187B1 (ko) | 수직형 메모리 장치 | |
KR102078597B1 (ko) | 반도체 장치 | |
US10043822B2 (en) | Semiconductor memory devices having vertical pillars that are electrically connected to lower contacts | |
US9711523B2 (en) | Semiconductor devices | |
US9899407B2 (en) | Semiconductor device | |
CN108417560B (zh) | 半导体器件及其制造方法 | |
US9287167B2 (en) | Vertical type memory device | |
CN104425512A (zh) | 半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |