JP4939414B2 - 可変抵抗素子 - Google Patents

Description

本発明は、第１電極と第２電極の間に可変抵抗体を設けてなり、両電極間に電圧パルスを印加することにより電気抵抗が変化する可変抵抗素子に関する。

近年、フラッシュメモリに代わる高速動作可能な次世代不揮発性ランダムアクセスメモリ(ＮＶＲＡＭ：Ｎｏｎｖｏｌａｔｉｌｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ) として、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ ＲＡＭ）、ＯＵＭ（Ｏｖｏｎｉｃ Ｕｎｉｆｉｅｄ Ｍｅｍｏｒｙ)等の様々なデバイス構造が提案され、高性能化、高信頼性化、低コスト化、及び、プロセス整合性という観点から、激しい開発競争が行われている。しかしながら、現状のこれらメモリデバイスには各々一長一短があり、ＳＲＡＭ、ＤＲＡＭ、フラッシュメモリの各利点を併せ持つ「ユニバーサルメモリ」の理想実現には未だ遠い。

これら既存技術に対し、米国ヒューストン大のＳｈａｎｇｑｕｉｎｇ ＬｉｕやＡｌｅｘ Ｉｇｎａｔｉｅｖ等によって、超巨大磁気抵抗効果で知られるペロブスカイト材料に電圧パルスを印加することにより可逆的に電気抵抗を変化させる方法が下記特許文献１及び非特許文献１に開示されている。これは超巨大磁気抵抗効果で知られるペロブスカイト材料を用いながらも、磁場の印加なしに室温においても数桁にわたる抵抗変化が現れるという極めて画期的なものである。この現象を利用した可変抵抗素子を用いた抵抗性不揮発性メモリ：ＲＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）（登録商標）はＭＲＡＭと異なり磁場を一切必要としないため消費電力が極めて低く、微細化、高集積化も容易であり、抵抗変化のダイナミックレンジがＭＲＡＭに比べ格段に広いため多値記憶が可能であるという優れた特徴を有する。

実際の可変抵抗素子の基本構造は極めて単純で、図１及び図２に示すように、第２電極となる下部電極３と、可変抵抗体２と、第１電極となる上部電極１とが順に積層された構造となっている。ここで、図１は可変抵抗素子の基本的な構造を示す斜視図であり、図２は図１中のＡ−Ａ線に沿った断面斜視図である。尚、特許文献１に例示する素子構造では、ランタン・アルミニウム酸化物ＬａＡｌＯ_３（ＬＡＯ）の単結晶基板（図示しない）上にイットリウム・バリウム・銅酸化物ＹＢａ_２Ｃｕ_３Ｏ_７（ＹＢＣＯ）膜からなる下部電極３が堆積され、下部電極３と上部電極１とに挟まれた可変抵抗体２はペロブスカイト型酸化物である結晶性プラセオジウム・カルシウム・マンガン酸化物Ｐｒ_１−ｘＣａ_ｘＭｎＯ_３（ＰＣＭＯ）膜であり、上部電極１の材料はスパッタリングで堆積されたＡｇ膜で、夫々形成されている。この可変抵抗素子の動作として、上部電極１及び下部電極３間に印加する電圧パルスを５1ボルトとして正、負に印加することにより、抵抗を可逆的に変化させることができることが報告されている。この可逆的な抵抗変化動作（以下、適宜「スイッチング動作」と称す。）における抵抗値を読み出すことによって、新規な不揮発性記憶装置が実現できるとしている。

また、上記ペロブスカイト材料以外に可変抵抗体２の材料としては、ＺｎＳｅ−Ｇｅヘテロ構造、或いは、Ｔｉ，Ｎｂ，Ｈｆ，Ｚｒ，Ｔａ，Ｎｉ，Ｖ，Ｚｎ，Ｓｎ，Ｉｎ，Ｔｈ，Ａｌなどの金属の酸化物についても、印加電圧パルス条件によって小さいながらも抵抗値が可変であることが知られている。
米国特許第６２０４１３９号公報 Ｌｉｕ，Ｓ．Ｑ．ほか、"Ｅｌｅｃｔｒｉｃ−ｐｕｌｓｅ−ｉｎｄｕｃｅｄ ｒｅｖｅｒｓｉｂｌｅ Ｒｅｓｉｓｔａｎｃｅ ｃｈａｎｇｅ ｅｆｆｅｃｔ ｉｎ ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ｆｉｌｍｓ"，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒ，Ｖｏｌ．７６，ｐｐ．２７４９−２７５１，２０００年

本発明者らは電圧パルスにより抵抗が変化する可変抵抗体の特性を解明するために、特に、可変抵抗体材料としてペロブスカイト型金属酸化物であるＰＣＭＯ膜を用いて様々な検討を行ったところ、電圧パルスにより抵抗が変化するものの、その後高温下で長時間保管すると抵抗値が変動してしまうという現象に遭遇しており、不揮発性記憶装置への適用に対して大きな障害となっていた。以下図３から図５を以って、第１電極である上部電極の一辺長が０．７μｍの略正方形で、上部電極面積が約０．５μｍ^２である可変抵抗素子に於けるこの現象について説明する。

図３は、可変抵抗素子に対して、パルス幅１００ｎ秒の正極性（＋２Ｖ）と負極性（−２Ｖ）の電圧パルスを交互に印加した時の抵抗値の変化を示す図である。横軸は印加パルス回数を示し、縦軸は対数目盛りで読み出し抵抗を示す。印加パルス回数は、負極性の電圧パルスと正極性の電圧パルスとを交互に印加することで一回と数える。図３に示すように、負極性（−２Ｖ）の電圧パルスの印加により高抵抗状態（約１×１０^４Ω）に抵抗値を変化させることができ、続いて印加した正極性（＋２Ｖ）の電圧パルスにより低抵抗状態（約２×１０^２Ω）に抵抗値を変化させることができた。また、続いて負極性の電圧パルス印加により高抵抗状態にでき、正極性の電圧パルスにより低抵抗状態にすることができた。尚、図示はしていないが、各抵抗状態は次の電圧パルスが印加されるまで、その抵抗状態が維持される。このことは、可変抵抗素子が不揮発性の記憶素子として、２値のデータ（高抵抗状態と低抵抗状態）間を、可逆的にスイッチング動作できることを示している。

次に、室温にて負極性の電圧パルス（−２Ｖ，１００ｎ秒）を印加し、高抵抗状態にデータを書き込んだ（高抵抗状態に抵抗値を変化させた）可変抵抗素子と、正極性の電圧パルス（＋２Ｖ，１００ｎ秒）を印加し低抵抗状態にデータを書き込んだ（低抵抗状態に抵抗値を変化させた）可変抵抗素子とを、夫々高温（温度１２０℃）下で保持した後、適宜抵抗を読み出した。その結果を図４に示す。縦軸は対数目盛りで読み出し抵抗を示し、横軸は対数目盛りで保持時間を示す。図に示すように、保持時間の経過と共に、低抵抗状態では抵抗値が増加し、高抵抗状態では抵抗値が減少していく傾向が確認された。このような抵抗値の変動は、抵抗性不揮発性メモリとして応用する場合、読み出しマージンが減少し、長期間のデータ保持を実現するには大きな障壁となる。

この問題に対するひとつのブレークスルーとして、本発明者らの鋭意検討により、以下に説明するデータ書き込み方法によって安定したデータ保持を実現できることがわかった。

図５は、可変抵抗素子に低抵抗状態のデータを書き込む際、夫々、０．９×１０^６Ａ／ｃｍ^２、１．７×１０^６Ａ／ｃｍ^２、３．５×１０^６Ａ／ｃｍ^２、５．０×１０^６Ａ／ｃｍ^２の電流密度の電流が、可変抵抗素子に流れるように電圧パルスを最適化して書き込んだ可変抵抗素子に対して、温度１２０℃にて保持した後、適宜抵抗を読み出した結果である。縦軸は抵抗値変動を示し、横軸は対数目盛りでデータ保持時間を示す。縦軸の抵抗値変動は、最初に低抵抗状態に書き込んだ直後の抵抗値からの変動率で示している。書き込み時に可変抵抗素子に流れる電流密度を増やすに従って、抵抗値変動が抑制されている。この結果より発明者らは、書き込み時に、より大きな電流密度で書き込めば保持特性が改善できるという知見を得た。

書き込み時の電流密度は、書き込み電圧に比例し、抵抗体の長さ（層厚）に比例するが、抵抗体の断面積にかかわらず一定となる。従って、抵抗体の層厚を変えなければ、書き込み時の電流密度を大きくするためには、可変抵抗素子の書き込み電圧を上げることによって達成できる。

しかしながら、可変抵抗素子を抵抗性不揮発性メモリへ応用した場合、電源電圧以上に書き込み電圧を上げるには、高電圧を供給するためのチャージポンプ方式で代表される昇圧回路を含む周辺回路が必要となる。チャージポンプ方式では、多段昇圧（昇圧回路を直列につなぐ）により、元の電圧に対してより高い昇圧が可能となるが、それに伴って周辺回路の面積を大きくしなければならないという新たな問題が生じることになる。特に、一般的にチャージポンプ方式では、元の電圧から３倍以上に昇圧すると昇圧効率が低下し昇圧電圧が飽和してしまう。また、昇圧回路を構成するトランジスタ回路には、最終昇圧電圧に見合った絶縁耐圧も必要なので、昇圧できる電圧には限界があるという問題もある。

そこで本発明は上記問題に鑑み、書き込み時の印加電圧を上げること無く、従来の電圧と同程度の書き込み電圧で、電流密度の高い書き込みを可能とし、高温においても、データ保持特性の優れた可変抵抗素子を提供することを目的とする。

上記目的を達成するため本発明の可変抵抗素子は、第１電極と第２電極の間に可変抵抗体を設けてなり、第１電極と第２電極間に電圧パルスを印加することにより、第１電極と第２電極間の電気抵抗が変化する可変抵抗素子において、前記可変抵抗素子は、第１電極と可変抵抗体とが接触する領域の面積、もしくは第２電極と可変抵抗体とが接触する領域の面積のうち、少なくとも一方の接触面積を縮小させてゆくに伴って、前記可変抵抗素子に流れる書き込み電流の電流密度が、前記接触面積が臨界面積より大きな定電流密度面積域では前記接触面積に依らず一定であり、前記接触面積が前記臨界面積以下の可変電流密度面積域では前記接触面積の縮小に伴って上昇する特性を有し、前記接触面積が、前記臨界面積以下に設定されていることを特徴としている。

また、本発明の可変抵抗素子では、可変抵抗体が、Ｐｒ，Ｃａ，Ｌａ，Ｓｒ，Ｇｄ，Ｎｄ，Ｂｉ，Ｂａ，Ｙ，Ｃｅ，Ｐｂ，Ｓｍ，Ｄｙの内から選択された少なくとも１種の元素と、Ｔａ，Ｔｉ，Ｃｕ，Ｍｎ，Ｃｒ，Ｃｏ，Ｆｅ，Ｎｉ，Ｇａの内から選択された少なくとも１種の元素を含んで構成されるペロブスカイト構造の酸化物であること特徴としている。

また、本発明の可変抵抗素子では、可変抵抗体が、Ｐｒ_１−ＸＣａ_Ｘ［Ｍｎ_１−ＺＭ_Ｚ］Ｏ_３系（但し、ＭはＴａ，Ｔｉ，Ｃｕ，Ｃｒ，Ｃｏ，Ｆｅ，Ｎｉ，Ｇａの中から選択される何れかの元素)、Ｌａ_１−ＸＡＥ_ＸＭｎＯ_３系（但し、ＡＥはＣａ，Ｓｒ，Ｐｂ，Ｂａの中から選択される何れかの２価のアルカリ土類金属）、ＲＥ_１−ＸＳｒ_ＸＭｎＯ_３系（但し、ＲＥはＳｍ，Ｌａ，Ｐｒ，Ｎｄ，Ｇｄ，Ｄｙの中から選択される何れかの３価の希土類元素）、Ｌａ_１−ＸＣｏ_Ｘ［Ｍｎ_１−ＺＣｏ_Ｚ］Ｏ_３系、Ｇｄ_１−ＸＣａ_ＸＭｎＯ_３系、及び、Ｎｄ_１−ＸＧｄ_ＸＭｎＯ_３系、の内の何れか１つの一般式（０≦Ｘ≦１，０≦Ｚ<１）で表される系のペロブスカイト構造の酸化物であることを特徴としている。

また、本発明の可変抵抗素子では、可変抵抗体がペロブスカイト構造のＰＣＭＯ膜であり、可変抵抗素子の電極面積が０．０４μｍ^２以下であることを特徴としている。

また、本発明の可変抵抗素子では、可変抵抗体が、ＺｎＳｅ−Ｇｅヘテロ構造、若しくは、Ｔｉ，Ｎｂ，Ｈｆ，Ｚｒ，Ｔａ，Ｎｉ，Ｖ，Ｚｎ，Ｓｎ，Ｉｎ，Ｔｈ，Ａｌの内から選択された少なくとも１種の元素を含んで構成される金属酸化物であることを特徴としている。

また、本発明の可変抵抗素子では、第１電極及び第２電極は、夫々、白金族金属の貴金属，Ａｇ，Ａｌ，Ｃｕ，Ｎｉ，Ｔｉ，Ｔａの中から選択される金属単体またはその合金、Ｉｒ，Ｒｕ，Ｒｅ，Ｏｓの中から選択される酸化物導電体、及び、ＳＲＯ（ＳｒＲｕＯ_３），ＬＳＣＯ（（ＬａＳｒ）ＣｏＯ_３），ＹＢＣＯ（ＹＢａ _２Ｃｕ_３Ｏ_７）の中から選択される酸化物導電体、の内の少なくとも１種類を含んでいることを特徴としている。

本発明の第1電極と第２電極の間に可変抵抗体を設けてなり、両電極間に電圧パルスを印加することにより電気抵抗が変化する可変抵抗素子では、第１電極と可変抵抗体とが接触する領域の面積、もしくは第２電極と可変抵抗体とが接触する領域の面積のうち小さい方の面積を可変抵抗素子の電極面積とした場合、この可変抵抗素子の電極面積がある所定の電極面積以下という特定の範囲内に設定するようにしたので、書き込み電圧を上げることなく書き込み電流密度を増加させることができる。これにより、高温環境下でも、データ保持特性が向上した可変抵抗素子を提供することが可能となる。

可変抵抗素子の基本的な構造を示す斜視図である。 図１の可変抵抗素子の断面斜視図である。 可変抵抗素子への正負両極性の電圧パルスの印加と抵抗変化を示すグラフである。 従来の可変抵抗素子のデータ保持特性を示すグラフである。 書き込み電流密度をパラメータとした従来の可変抵抗素子の高抵抗状態のデータ保持特性示すグラフである。 本発明の実施形態を説明するための可変抵抗素子の構造を示す斜視図である。 本実施例で用いた一例としての可変抵抗素子の断面斜視図である。 本実施例で用いた他の例としての可変抵抗素子の断面斜視図である。 可変抵抗素子の電極面積と書き込み電流密度との関係を示すグラフである。 可変抵抗素子の電極面積とデータ保持時間との関係を示すグラフである。 酸化チタン可変抵抗素子への正負の両極性の電圧パルスの印加と抵抗変化を示すグラフである。 酸化チタンの可変抵抗素子の電極面積とデータ保持時間の関係を示すグラフである。

符号の説明

１，４ 第１電極
２，７ 可変抵抗体
３，６ 第２電極
５ シリコン酸化膜
８，１０ 開口部
９ サイドウォールスペーサ膜

以下、本発明に係る可変抵抗素子の実施の形態を図面に基づいて説明する。
本発明者らは、様々な検討を行っているうちに可変抵抗の電極面積と電流密度との相関において、導体において観察される通常特性とは相違する現象を見出したことで本発明に至ったものであり、このことについて詳細に説明する。

本発明者らは様々な電極面積を有する可変抵抗素子を作製し、その電気的特性の検討を行った。本明細書では「可変抵抗素子の電極面積」とは、可変抵抗体の面積のうち、電気的に寄与している領域の面積であり、一般に、第１電極と可変抵抗体とが接触する領域の面積と、第２電極と可変抵抗体とが接触する領域の面積のうちいずれか小さい方の面積で定義される。ここで、小さい方の面積としたのは、可変抵抗体の電気的に寄与する領域は小さい面積の方が支配的になったからである。

まず、本実施の形態で用いた可変抵抗素子の構造について説明する。本実施の形態では、可変抵抗体の一例としてとしてペロブスカイト型構造の酸化物であるＰＣＭＯ膜を用いて、約０．００４μｍ^２から約５μｍ^２までの様々な電極面積を有する可変抵抗素子の作製を行った。図６は、本実施形態で用いた可変抵抗素子の構造を示す斜視図である。図６に示すように、第２電極となる下部電極６と、絶縁材料であるシリコン酸化膜５と、第１電極となる上部電極４とが順に積層された構造となっている。ここで、図７に、図６中のＢ−Ｂ線に沿った断面斜視図を示す。

図７に示すように、第２電極となる下部電極６と絶縁材料であるシリコン酸化膜５と、第１電極となる上部電極４とが順に積層された構造となっており、特に上部電極４と下部電極６に挟まれた領域には可変抵抗体７がシリコン酸化膜５に埋め込まれるように形成されている。このような構造で電極面積５μｍ^２から０．１２μｍ^２までの可変抵抗素子を後述する方法で作製した。０．１２μｍ以下の面積については次のようにして作製した。

電極面積０．１２μｍ^２の可変抵抗素子は、０．３５μｍのデザインルールのもと、一辺長が最小加工寸法（０．３５μｍ）の略正方形状の開口部８で作製することができるが、これ以下の寸法になると、プロセスパラメータを変更する必要が生じる。そのプロセスの相違による電気的特性に対する影響を最小限にするために、最小加工寸法（０．３５μｍ）で開口を作製した後、サイドウォールを設けることによって、０．１２μｍ^２以下の電極面積を有する可変抵抗素子を作製した。図８に、可変抵抗素子の第２の構造の断面斜視図を示す。図８に示すように、第２電極となる下部電極６と絶縁材料であるシリコン酸化膜５と第１電極となる上部電極４とが順に積層された構造となっており、シリコン酸化膜５に形成された最小加工寸法（０．３５μｍ）の略正方形状の開口部の中に、サイドウォールスペーサ膜９が形成されており、その中に可変抵抗体７が埋設されている。

図８に示すように、開口内にサイドウォールスペーサ膜９を形成した構造とすることにより、開口部１０を最小加工寸法以下に形成することができる。このような構造とすることで、電極面積（第２電極側）０．１２μｍ^２〜０．００４μｍ^２となる可変抵抗素子を得ることができた。

このような夫々の構造の可変抵抗素子は、以下の手順により作製した。
図７に示すような構造の可変抵抗素子は、まず、下地基板上（図示せず）に、スパッタリング法にて下部電極６の一例としてのＰｔ膜を形成する。次に、ＣＶＤ法（化学気相成長法）にて膜厚１００ｎｍのシリコン酸化膜５を堆積する。続いて、シリコン酸化膜５に下部電極６上に到達するような開口部８を設けた後、スパッタリング法にて、可変抵抗体７としてＰＣＭＯ膜を、例えば、Ｐｒ_１−ＸＣａ_ＸＭｎＯ_３（Ｘ＝０．３）の組成比で、成膜温度５００℃で、膜厚２００ｎｍ分堆積する。次に、ＣＭＰ法（化学的機械的研磨法）により、該ＰＣＭＯ膜を研磨することにより、開口部８内のみにＰＣＭＯ膜が残存するようにする。次に、スパッタリング法にて上部電極４の一例としてのＰｔ膜を、開口部８のサイズより更に大きくなる形状に形成する。

次に、図８に示すような構造は、公知の技術によりサイドウォールスペーサ膜９を開口部８の側壁に形成したものである。図７に示す構造と同様に、下地基板上に、下部電極６の一例としてのＰｔ膜、シリコン酸化膜５を堆積した後、開口部８を設けた。次に、絶縁材料であるシリコン窒化膜をＣＶＤ法により堆積した後、異方性エッチバックすることによりシリコン窒化膜を開口部８の側壁のみに残すことでサイドウォールスペーサ膜９を形成できる。該サイドウォールスペーサ膜９の目的は、開口部８を作製プロセスのデザインルールで規定される最小加工寸法以下に縮小するためであり、サイドウォールスペーサ膜９の堆積時の膜厚を変えることにより、縮小された開口部１０の開口領域の大きさを調節することができる。また、図８における可変抵抗体７の電極面積は、縮小された開口部１０の下部電極との開口領域の面積に相当する。

本実施例では、下部電極６及び上部電極４の一例として厚さ１００ｎｍのＰｔ膜を、可変抵抗体７の一例としてＰｒ_１−ＸＣａ_ＸＭｎＯ_３（Ｘ＝０．３）の組成比のＰＣＭＯ膜を用いた。ＰＣＭＯ膜は成膜温度５００℃で、成膜時に２００ｎｍの厚さで堆積したが、ＣＭＰ法により開口部８内若しくは開口部１０内のみに残存させた後の膜厚は、シリコン酸化膜５の厚さに概ね等しく、本実施例では１００ｎｍとした。

次に、電極面積０．００４μｍ^２から５μｍ^２までの様々な可変抵抗素子の電気的特性の測定を行った。上記可変抵抗素子に書き込み電圧パルスを与え、その時に流れる電流密度を測定した。可変抵抗素子に一定の大きさ（＋２Ｖ）の書き込み電圧パルスを印加する条件の下での、可変抵抗素子の電極面積と書き込み電流密度との相関を図９に示す。縦軸は対数目盛りで書き込み電流密度を示し、横軸は対数目盛りで可変抵抗素子の電極面積を示す。ここで、書き込み電流密度とは書き込み時に可変抵抗素子に流れる電流の単位面積当たりの電流密度である。図９に示すように、可変抵抗素子（ＰＣＭＯ膜）の電極面積が約０．０６μｍ^２以上では面積に依らず書き込み電流密度がほぼ一定であるのに対して、可変抵抗素子（ＰＣＭＯ膜）の電極面積が０．０４μｍ^２以下では面積の縮小に伴って、書き込み電流密度が急激に増加する傾向を示した。このように通常の抵抗体にない現象が見られる。このような現象は、電圧パルスの印加でも抵抗が変化しない一般的な抵抗体（いわゆる導体）とは反する。すなわち、一般的な抵抗体では、図９中の点線で示すように、０．０００１μｍ^２までは電流密度が一定であり、電極面積０．０００１μｍ^２以下になると量子細線効果により電流密度が下がるのが一般的である。

以上のように本発明で用いた可変抵抗素子では、書き込み電流密度が面積に依らずほぼ一定値を維持する定電流密度面積域と、面積の縮小に依存して書き込み電流密度が急激に上昇する可変電流密度面積域を有する現象を示し、図９における定電流密度面積域と可変電流密度面積域との交点を臨界面積とすると、臨界面積以上では通常の抵抗体（導体）の現象を示し、臨界面積以下では可変抵抗素子特有の現象を示すことが分かる。

従って、可変抵抗素子の電極面積を前記臨界面積以下であれば、書き込み電圧を上げることなく、より大きな書き込み電流で可変抵抗素子に書き込みできることがわかった。尚、可変抵抗素子としてＰＣＭＯ膜を用いた場合には、電極面積を０．０４μｍ^２という所定面積以下、且つ、特性確認できた０．００４μｍ^２までの範囲内が好ましいことが分かる。

次に、電極面積０．００４μｍ^２から５μｍ^２までの様々な可変抵抗素子のデータ保持特性の測定を行った。可変抵抗素子に書き込み電圧パルス＋２Ｖをまず印加して低抵抗状態にした後、１２０℃に保持して、０．６Ｖの読み出し電圧で抵抗値を読み出した。尚、読み出し電圧を０．６Ｖとしたのは、このように低い電圧印加時には可変抵抗素子の抵抗値は読み出し電圧印加前と後では、ほとんど変化しないからである。

図１０に、可変抵抗素子の電極面積とデータ保持時間との関係を示す。縦軸は、対数目盛りでデータ保持時間を示し、横軸は対数目盛りで可変抵抗素子の電極面積を示した。ここで、データ書き込み（低抵抗状態）直後の初期抵抗に対して、１０％抵抗値が変化（増加ｏｒ減少）した時間を、便宜上データ保持時間として定義した。可変抵抗素子の電極面積が、概ね０．０４μｍ^２を境としてデータ保持特性が向上していることが確認された。

以上の説明より明らかなように、可変抵抗素子の電極面積を、即ち第１電極と可変抵抗体とが接触する領域の面積、もしくは第２電極と可変抵抗体とが接触する領域の面積のうち小さい方の面積を臨界面積以下とすることにより、書き込み電圧を上げることなく、より大きな書き込み電流でのデータ書き込みによってデータ保持特性の改善効果を実現できる。一例としてＰＣＭＯ膜では、可変抵抗素子の電極面積を当該臨界面積である０．０４μｍ^２以下とすれば良い。

また、不揮発性記憶装置に適用した場合、可変抵抗素子の電極面積が概ね０．０２μｍ^２以下であれば、書込み電流密度を３倍以上にすることができる。従って、電源電圧以下で書き込める抵抗素子の場合、可変抵抗素子の電極面積が概ね０．０２μｍ^２以下であれば、書き込み電流密度を3倍以上にして保持特性を上げたい場合にも昇圧回路を多段にするような工夫の必要はなくなるので、周辺回路を小さくすることができ、また、記憶装置としての設計が容易にすることができる。

なお、上述した本実施例では、最小加工寸法以下の可変抵抗素子の電極面積を達成するために、図６から図８に示すようなシリコン酸化膜に開口部を設けて可変抵抗体を埋め込む構造の可変抵抗素子で説明したが、これに限定されるものでは無い。例えば、図１及び図２に示すような可変抵抗体上に上部電極を積層する構造でも構わない。この場合、可変抵抗素子の電極面積は、第１電極の面積に相当する。

また、上記実施の形態ではＰｒ_１−ＸＣａ_ＸＭｎＯ_３（Ｘ＝０．３）を用いたが、可変抵抗体７としては、化学式では「ＡＢＯ_３」で表示され、チタン酸鉛(ＰｂＴｉＯ_３)、チタン酸バリウム（ＢａＴｉＯ_３）等で代表されるペロブスカイト型酸化物でも同様の現象が見られた。例えば、Ｐｒ，Ｍｎ系ペロブスカイト型酸化物も上記「ＡＢＯ_３」の化学式で、「Ａ」の位置にＰｒが一部または全部置換され、「Ｂ」の位置にＭｎが一部または全部置換された場合となり、例えば、Ｐｒ_ＸＡ_１−ＸＭｎＯ_３系（０≦Ｘ≦１）のような簡単な形態となることもでき、また、（Ｐｒ_ＸＡ_１−Ｘ）（Ｍｎ_ＹＢ_１−Ｙ）Ｏ_３系（０≦Ｘ≦１，０≦Ｙ<１）等のようなＡまたはＢに置換される原子の数が増加する形態となることもできる。Ａは、Ｃａ，Ｌａ，Ｓｒ，Ｇｄ，Ｎｄ，Ｂｉ，Ｃｅの内から選択した少なくとも１種の元素、ＢはＴａ，Ｔｉ，Ｃｕ，Ｃｒ，Ｃｏ，Ｆｅ，Ｎｉ，Ｇａの内から選択した少なくとも１種の元素を用いることができる。

可変抵抗体７となるペロブスカイト型構造の酸化物として、代表的には、（Ｐｒ，Ｃａ）ＭｎＯ_３，ＳｒＴｉＯ_３，（Ｂａ，Ｓｒ）ＴｉＯ_３，ＬａＭｎＯ_３，ＬａＴｉＯ_３，（Ｎｄ，Ｓｒ）ＭｎＯ_３，（Ｌａ，Ｓｒ）ＭｎＯ_３等が好ましい。

この種の材料は、電圧パルスの印加により電気抵抗が変化する現象を呈するが、その中でもＰｒ_１−ＸＣａ_ＸＭｎＯ_３系の材料（ＰＣＭＯ膜）がより大きな電圧パルスによる抵抗値変化を示し、更に、Ｘ＝０．３付近の組成が、本発明の可変抵抗体７として好ましい。

また、電気抵抗変化がペロブスカイト型構造に比べ小さいが、ＺｎＳｅ−Ｇｅヘテロ構造、或いは、Ｔｉ，Ｎｂ，Ｈｆ，Ｚｒ，Ｔａ，Ｎｉ，Ｖ，Ｚｎ，Ｓｎ，Ｉｎ，Ｔｈ，Ａｌなどの金属の酸化物を可変抵抗体７として用いても同様の現象が見られた。

可変抵抗素子として酸化チタンを用いた実施例を以下に説明する。酸化チタンの可変抵抗素子は、図８に示すような開口内にサイドウォールスペーサー膜を形成した構造で、第２電極となる下部電極に膜厚１５０ｎｍ窒化チタン、可変抵抗素子に公知の反応性スパッタリング法により形成した膜厚６ｎｍの酸化チタン、第一電極となる上部電極に窒化チタンＴｉＮ膜を１５０ｎｍを用いた。このような構造で電極面積（第２電極側）０．００１４〜０．０８μｍ^２となる可変抵抗素子を作製した。

電極面積０．０１μｍ^２の酸化チタンを加した時の抵抗変化の一例を図１１に示す。印加パルス条件は 正極性＋２．２Ｖ、パルス幅５０ｎ秒、負極性１．８Ｖ、パルス幅３５ｎ秒を用いた。図１１に示すように、正極性の電圧パルスにより高抵抗状態（約６×１０^５Ω）、負極性の電圧パルスにより低抵抗状態（約５×１０^２Ω）に変化させることができた。

次に電極面積を０．００１４μｍ^２から０．０８μｍ^２まで様々な酸化チタンのデータ保持特性の測定を行った。前記と同様に室温にて高抵抗状態および低抵抗状態に書き込んだ後、夫々1２０℃で保持した後、適宜抵抗を読み出した。前記ＰＣＭＯと同様に定義したデータ保持時間と電極面積の関係を図１２に示す。概ね、電極面積０．０１μｍ^２を境にデータ保持特性が向上していることが確認された。

つまり、電気的パルスを印加することにより電気的抵抗が変化する可変抵抗体は、ＰＣＭＯを用いた実施例で示した結果と同様であり、臨界面積以下においては面積の縮小に伴って、データ保持時間が急激に改善することが見られた。

また、第２電極となる下部電極６及び第1電極となる上部電極４としては、夫々、Ｐｔ，Ｉｒ，Ｒｈ，Ｐｄに代表される白金族金属の貴金属単体若しくは貴金属をベースとした合金、及び、Ａｇ，Ａｌ，Ｃｕ，Ｎｉ，Ｔｉ，Ｔａ等の金属単体若しくはそれらの合金、及び、Ｉｒ，Ｒｕ，Ｒｅ，Ｏｓの酸化物導電体、若しくは、ＳＲＯ（ＳｒＲｕＯ_３）やＬＳＣＯ（（ＬａＳｒ）ＣｏＯ_３）やＹＢＣＯ（ＹｂＢａ_２Ｃｕ_３Ｏ_７）等の酸化物導電体を利用することが好ましい。

尚、可変抵抗体にペロブスカイト型酸化物を用いた場合には、下部電極６と下地基板との間には、密着性改善或いは反応防止のための密着層或いはバリア層を適宜挿入してもよい。例えば、ＢＰＳＧ膜或いはシリコン酸化膜上に下部電極３を形成する場合、Ｔｉ、ＴｉＯ_Ｘ、Ａｌ_ＸＯ_Ｙ等を挿入することが有効である。また、シリコン基板を用いて基板−下部電極間と電気的接続を確保する場合、Ｐｔ−Ｓｉ間或いはＰｔ−タングステンプラグで顕著な合金化や界面で酸化反応が生ずるため、導電性且つバリア性を有するＴｉ、ＴｉＮ、Ｔｉ_１−ＸＡｌ_ＸＮ、ＴａＮ、ＴｉＳｉＮ、ＴａＳｉＮ等を下部電極６とＳｉ基板間或いは下部電極とタングステンプラグ間に挿入することが有効である。

以上、上記に示すような可変抵抗素子を不揮発性記憶装置に適用した場合には、大きな書き込み電圧を供給するための余分な昇圧回路を必要としないので、チップ面積を大きくしなくて良い。これにより、安定してデータを保持できる不揮発性記憶装置を実現できるだけでなく、小面積のチップサイズが要求される携帯電子機器等への適用が可能となる。

Claims (6)

1. 第１電極と第２電極の間に可変抵抗体を設けてなり、
   前記第１電極と前記第２電極間に電圧パルスを印加することにより、前記第１電極と前記第２電極間の電気抵抗が変化する可変抵抗素子において、
   前記可変抵抗素子は、
   前記第１電極と前記可変抵抗体とが接触する領域の面積、もしくは前記第２電極と前記可変抵抗体とが接触する領域の面積のうち、少なくとも一方の接触面積を縮小させてゆくに伴って、前記可変抵抗素子に流れる書き込み電流の電流密度が、前記接触面積が臨界面積より大きな定電流密度面積域では前記接触面積に依らず一定であり、前記接触面積が前記臨界面積以下の可変電流密度面積域では前記接触面積の縮小に伴って上昇する特性を有し、
   前記接触面積が、前記臨界面積以下に設定されていることを特徴とする可変抵抗素子。
2. 前記可変抵抗体が、Ｐｒ，Ｃａ，Ｌａ，Ｓｒ，Ｇｄ，Ｎｄ，Ｂｉ，Ｂａ，Ｙ，Ｃｅ，Ｐｂ，Ｓｍ，Ｄｙの内から選択された少なくとも１種の元素と、Ｔａ，Ｔｉ，Ｃｕ，Ｍｎ，Ｃｒ，Ｃｏ，Ｆｅ，Ｎｉ，Ｇａの内から選択された少なくとも１種の元素を含んで構成されるペロブスカイト構造の酸化物であること特徴とする請求項１に記載の可変抵抗素子。
3. 前記可変抵抗体が、
   Ｐｒ_１−ＸＣａ_Ｘ［Ｍｎ_１−ＺＭ_Ｚ］Ｏ_３系（但し、ＭはＴａ，Ｔｉ，Ｃｕ，Ｃｒ，Ｃｏ，Ｆｅ，Ｎｉ，Ｇａの中から選択される何れかの元素)、
   Ｌａ_１−ＸＡＥ_ＸＭｎＯ_３系（但し、ＡＥはＣａ，Ｓｒ，Ｐｂ，Ｂａの中から選択される何れかの２価のアルカリ土類金属）、
   ＲＥ_１−ＸＳｒ_ＸＭｎＯ_３系（但し、ＲＥはＳｍ，Ｌａ，Ｐｒ，Ｎｄ，Ｇｄ，Ｄｙの中から選択される何れかの３価の希土類元素）、
   Ｌａ_１−ＸＣｏ_Ｘ［Ｍｎ_１−ＺＣｏ_Ｚ］Ｏ_３系、
   Ｇｄ_１−ＸＣａ_ＸＭｎＯ_３系、及び、
   Ｎｄ_１−ＸＧｄ_ＸＭｎＯ_３系、
   の内の何れか１つの一般式（０≦Ｘ≦１，０≦Ｚ<１）で表される系のペロブスカイト構造の酸化物であることを特徴とする請求項１に記載の可変抵抗素子。
4. 前記可変抵抗体がペロブスカイト構造のＰＣＭＯ膜であり、
   前記第１電極と前記可変抵抗体とが接触する領域の面積、もしくは前記第２電極と前記可変抵抗体とが接触する領域の面積のうち、少なくとも一方の面積が０．０４μｍ^２以下であることを特徴とする請求項１に記載の可変抵抗素子。
5. 前記可変抵抗体が、ＺｎＳｅ−Ｇｅヘテロ構造、若しくは、Ｔｉ，Ｎｂ，Ｈｆ，Ｚｒ，Ｔａ，Ｎｉ，Ｖ，Ｚｎ，Ｓｎ，Ｉｎ，Ｔｈ，Ａｌの内から選択された少なくとも１種の元素を含んで構成される金属酸化物であることを特徴とする請求項１に記載の可変抵抗素子。
6. 前記第１電極及び前記第２電極は、夫々、白金族金属の貴金属，Ａｇ，Ａｌ，Ｃｕ，Ｎｉ，Ｔｉ，Ｔａの中から選択される金属単体またはその合金、Ｉｒ，Ｒｕ，Ｒｅ，Ｏｓの中から選択される酸化物導電体、及び、ＳＲＯ（ＳｒＲｕＯ_３），ＬＳＣＯ（（ＬａＳｒ）ＣｏＯ_３），ＹＢＣＯ（ＹＢａ _２Ｃｕ_３Ｏ_７）の中から選択される酸化物導電体、の内の少なくとも１種類を含んでいることを特徴とする請求項１から請求項５の何れか１項に記載の可変抵抗素子。