KR100769538B1 - 가변저항소자의 구동방법 및 기억장치 - Google Patents

가변저항소자의 구동방법 및 기억장치 Download PDF

Info

Publication number
KR100769538B1
KR100769538B1 KR1020050057571A KR20050057571A KR100769538B1 KR 100769538 B1 KR100769538 B1 KR 100769538B1 KR 1020050057571 A KR1020050057571 A KR 1020050057571A KR 20050057571 A KR20050057571 A KR 20050057571A KR 100769538 B1 KR100769538 B1 KR 100769538B1
Authority
KR
South Korea
Prior art keywords
resistance
voltage
pulse
voltage pulse
variable resistance
Prior art date
Application number
KR1020050057571A
Other languages
English (en)
Other versions
KR20060048740A (ko
Inventor
야스나리 호소이
유키오 타마이
카즈야 이시하라
신지 코바야시
노부요시 아와야
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060048740A publication Critical patent/KR20060048740A/ko
Application granted granted Critical
Publication of KR100769538B1 publication Critical patent/KR100769538B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

가변저항소자는 제1 전극(1)과 제2 전극(3) 사이에 페로브스카이트형 산화물(2)을 설치하여 형성되어, 제1 전극(1)과 제2 전극(3) 사이에 일정 극성의 전압펄스를 인가함으로써 제1 전극(1)과 제2 전극(3) 간의 전기저항이 변화되고, 또한, 전압펄스의 인가에 있어서의 누적펄스 인가시간의 증가에 대하여 저항값의 변화율이 플러스로부터 마이너스로 변화되는 저항이력 특성을 갖는다. 누적펄스 인가시간이, 저항이력 특성에 있어서의 누적펄스 인가시간의 증가에 대한 저항값의 변화율이 플러스로부터 마이너스로 변화하는 특정 누적펄스 인가시간을 넘지 않도록 가변저항소자에 전압펄스를 인가한다.

Description

가변저항소자의 구동방법 및 기억장치{DRIVING METHOD OF VARIABLE RESISTANCE ELEMENT AND MEMORY DEVICE}
도 1은 본 발명에 관한 가변저항소자의 구동방법 및 기억장치에 이용되는 가변저항소자의 기본적인 구조를 나타내는 사시도다.
도 2는 가변저항소자에의 전압펄스의 인가에 대한 저항값, 및, I-V특성을 측정하기 위한 측정계의 구성을 나타내는 도다.
도 3은 가변저항소자의 저항값와 인가한 전압펄스의 누적펄스 인가시간의 관계를 나타내는 저항이력 특성도다.
도 4는 가변저항소자의 저항값와 인가한 전압펄스의 누적펄스 인가시간의 관계를, 저항측정 전압을 파라메터로서 나타내는 저항이력 특성도다.
도 5는 가변저항소자의 3개의 다른 누적펄스 인가시간에 있어서의 I-V특성을 나타내는 I-V특성도다.
도 6은 가변저항소자의 저항이력 특성의 가역성을 설명하기 위한 2개의 저항이력 특성도다.
도 7은 (a):도 6의 2개의 저항 이력곡선에 있어서의 가변저항소자의 저저항 상태와 고저항 상태에서의 각각의 I-V특성을 나타내는 I-V특성도,
(b):도 6의 2개의 저항 이력곡선을 합성한 저항이력 특성도다.
도 8은 가변저항소자의 저항이력 특성의 비가역성을 설명하기 위한 2개의 저항이력 특성도다.
도 9는 (a):도 8의 2개의 저항 이력곡선에 있어서의 가변저항소자의 저저항 상태와 고저항 상태에서의 각기의 I-V특성을 나타내는 I-V특성도,
(b):도 8의 2개의 저항 이력곡선을 합성한 저항이력 특성도다.
도 10은 본 발명에 관한 가변저항소자의 구동방법에 있어서의 가변저항소자의 스위칭 동작의 일례를 설명하는 저항이력 특성도다.
도 11은 (a):본 발명에 관한 가변저항소자의 구동방법에 있어서의 가변저항소자에의 정부 양극성의 전압펄스의 인가와 저항 변화를 나타내는 도,
(b):(a)에 나타내는 스위칭 동작을 설명하는 저항이력 특성도다.
도 12는 가변저항소자의 저항이력 특성의 가역성과 비가역성을 설명하기 위한 가변저항소자에의 정부 양극성의 전압펄스의 인가와 저항변화를 나타내는 도이다.
도 13은 가변저항소자의 저항값와 인가한 전압펄스의 누적펄스 인가시간의 관계를, 전압펄스의 전압진폭을 파라메타로서 나타내는 저항이력 특성도이다.
도 14는 가변저항소자의 저항값와 인가한 전압펄스의 전압진폭의 관계를 나타내는 도이다.
도 15는 가변저항소자의 저항값와 인가한 정극성 전압펄스의 누적펄스 인가시간의 관계를 나타내는 저항이력 특성도다.
도 16은 본 발명에 관한 기억장치의 일실시형태에 있어서의 개략의 블록 구 성도를 나타내는 블록도이다.
도 17은 본 발명에 관한 기억장치의 일실시형태에 있어서의 개략의 단면구조를 나타내는 단면구조도이다.
본 발명은, 제1 전극과 제2 전극의 사이에 페로브스카이트형 산화물을 형성하여 이루어지고, 양전극간에 일정 극성의 전압펄스를 인가함으로써 전기저항이 변화되는 가변저항소자의 구동방법, 및, 상기 가변저항소자를 구비한 기억장치에 관한 것이다.
최근, 플래시 메모리를 대신하는 고속동작 가능한 차세대 불휘발성 랜덤 액세스 메모리(NVRAM:Nonvolatilc Random Access Memory)로서, FeRAM(Ferroelectric RAM), MRAM(Magnetic RAM), OUM(Ovonic Unified Mcmory) 등의 각종 디바이스 구조가 제안되고, 고성능화, 고신뢰성화, 저비용화, 및 프로세스 정합성이라는 관점에서, 심한 개발 경쟁이 행하여지고 있다. 그러나, 현 상황의 이들 메모리 디바이스에는 각각 일장일단이 있고, SRAM , DRAM, 플래시 메모리의 각 이점을 모두 갖고 있는 「유니버셜 메모리」의 이상실현은 아직 멀었다.
이들 기존 기술에 대하여, 미국 휴스턴대의 Shangquing Liu나 Alex Ignatiev등에 의해, 초거대 자기저항 효과로 알려지는 페로브스카이트 재료에 전압펄스를 인가함으로써 가역적으로 전기저항을 변화시키는 방법이 개시되어 있다(미국특허 제 6204139호 명세서, Liu, S.Q. 외에,“Electric-pulsc-induced reversible Rcsistance change effcct in magnetoresistive films", Applied Physics Letter, Vol. 76, pp. 2749-2751, 2000년 참조). 이것은 초거대 자기저항 효과로 알려지는 페로브스카이트 재료를 사용하면서도, 자장의 인가 없이 실온에 있어서도 몇자리에 걸치는 저항 변화가 나타난다는 지극히 획기적인 것이다. 이 현상을 이용한 가변저항소자를 이용한 저항성 불휘발성 메모리RRAM(Resistive Random Access Memory)은 MRAM과 달리 자장을 일체 필요로 하지 않기 때문에 소비전력이 극히 낮고, 미세화, 고집적화도 용이하며, 저항변화의 다이나믹 레인지가 MRAM에 비하여 각별히 넓기 때문 다값기억이 가능하다는 뛰어난 특징을 갖는다. 실제의 디바이스에 있어서의 기본구조는 극히 단순하며, 기판수직 방향에 하부전극재료, 페로브스카이트형 산화물, 상부 전극재료의 순으로 적층된 구조로 되어 있다. 또한, 미국특허 제 6204139호 명세서에 예시하는 소자구조에서는, 하부전극 재료는 란타늄ㆍ알루미늄 산화물LaAlO3(LAO)의 단결정 기판상에 퇴적된 이트륨ㆍ바륨ㆍ구리산화물YBa2Cu3O7(YBCO)막, 페로브스카이트형 산화물은 결정성 프라세오듐ㆍ칼슘ㆍ망간 산화물Pr1-xCaxMnO3(PCMO)막, 상부 전극재료는 스퍼터링으로 퇴적된 Ag막으로, 각기 형성되어 있다. 이 기억소자의 동작은, 상부 및 하부전극 사이에 인가하는 전압펄스를 51볼트로서 정, 부에 인가함으로써 저항을 가역적으로 변화시킬 수 있는 것이 보고되었다. 이 가역적인 저항 변화동작(이하, 적절히 「스위칭 동작」이라고 칭한다.)에 있어서의 저항값을 판독함으로써, 신규인 불휘발성 기억장치가 가능한 것을 의미하고 있다.
그러나, 본 발명자들이 전압펄스에 의해 저항이 변화되는 페로브스카이트형 산화물, 특히, PCM0막을 사용해서 각종 검토를 행한 바, 전압펄스에 의해 저항이 변화되지만 스위칭 동작을 행하지 않는 케이스나, 저항값이 변화되지 않는 케이스 등, 반드시 스위칭 동작을 시킬 수 있다는 것이 아니라는 문제에 조우하고 있고, 실용화를 향한 큰 장벽이 되고 있었다. 즉, 안정된 스위칭 동작을 확보할 수 없을 경우는, 반복 고쳐쓰기 가능한 불휘발성 기억장치를 실현할 수 없다는 것을 의미하고 있다.
본 발명은 상기 문제점에 대한 하나의 브레이크 스로우로서 이루어진 것으로, 그 목적은, 전압펄스 인가에 의해 전기저항이 변화되는 페로브스카이트형 산화물을 구비해서 이루어진 가변저항소자에 대하여 가역적인 저항 변화 동작이 안정되게 지속가능한 구동방법을 제공하는데 있으며, 또한, 상기 가변저항소자를 구비해 기억 데이터의 고쳐쓰기가 안정되는 신규의 기억장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 관한 가변저항소자의 구동방법은, 제1 전극과 제2 전극의 사이에 페로브스카이트형 산화물을 형성하여, 상기 제1 전극과 상기 제2 전극간에 일정 극성의 전압펄스를 인가함으로써 상기 제1 전극과 상기 제2 전극간의 전기저항이 변화되는 가변저항소자의 구동방법으로서, 상기 가변저항소자는, 상기 전압펄스의 인가에 있어서의 누적펄스 인가시의 증가에 대하여 저항값의 변화율이 플러스로부터 마이너스로 변화되는 저항이력 특성을 가지며, 상기 저항이력 특성에 기초하여, 상기 누적펄스 인가시간이 상기 저항이력특성에 있어서의 상기 누적펄스 인가시간의 증가에 대한 상기 저항값의 변화율이 플러스로부터 마이너스로 변화되는 특정 누적펄스 인가시간을 넘지 않도록, 상기 전압펄스의 인가를 행하는 것을 특징으로 한다.
삭제
또한, 본 발명에 있어서, 가변저항소자에 전압펄스를 인가하면, 가변저항소자의 저항값이 무한대로 고저항상태가 아닌 한, 전압펄스 인가기간에 가변저항소자를 통해서 전류가 흐르므로, 상기 전압펄스는 전류펄스로서 잡을 수도 있다. 펄스인가시간은, 펄스폭이라고도 하고, 1회의 전압펄스 인가에 있어서의 전압진폭이 펄스상으로 증가하고 있는 기간을 의미하고, 누적펄스 인가시간은 1회 또는 복수회의 동일 극성의 전압펄스 인가에 있어서의 각 펄스 인가시간의 합계시간을 의미한다.
상기 각 특징의 구동방법에 따르면, 누적펄스 인가시간의 증가에 대하여 저항값의 변화율이 플러스로부터 마이너스로 변화되는 저항이력 특성에 기초하여, 가변저항소자에 전압펄스를 인가하는 것과 누적펄스 인가시간을 조정하는 것에 의해 다양한 저항값의 제어가 가능해 진다.
또한, 본 발명자들의 예의검토에 의해, 페로브스카이트형 산화물을 갖는 가변저항소자가 안정된 스위칭 동작을 행할 수 있는 하나의 조건으로서, 상기 저항이력 특성에 있어서 누적펄스 인가시간이 상기 특정 누적펄스 인가시간을 넘지 않는 것이 필요하다고 판명되었다. 따라서, 누적펄스 인가시간이 특정 누적펄스 인가시간을 넘지 않도록 전압펄스의 인가를 행함으로써, 가변저항소자가 안정된 스위칭 동작을 행할 수 있는 제어가 가능해진다. 이것에 의해, 메모리셀로서 페로브스카이트형 산화물을 갖는 가변저항소자를 구비해서 불휘발성 기억장치를 구성했을 경우에, 상기 특징의 구동방법을 적용함으로써, 안정된 고쳐쓰기 동작이 가능한 실용적인 불휘발성 기억장치가 실현된다.
상기 목적을 달성하기 위한 본 발명에 관한 기억장치는, 제1 전극과 제2 전극의 사이에 페로브스카이트형 산화물을 형성하여 이루어지고, 상기 제1 전극과 상기 제2 전극간에 전압펄스를 인가함으로써 상기 제1 전극과 상기 제2 전극 간의 전기저항이 변화되는 가변저항소자를 갖는 메모리셀과, 상기 가변저항소자에 인가하기 전 상기 전압펄스를 발생하는 전압펄스 발생회로를 구비해서 이루어진 기억장치로서, 상기 가변저항소자가 상기 전압펄스의 인가에 있어서의 누적펄스 인가시간의 증가에 대하여 저항값의 변화율이 플러스로부터 마이너스로 변화되는 저항이력 특성을 가지며, 상기 전압펄스 발생회로가, 상기 저항이력 특성에 기초하여, 상기 누적펄스 인가시간이 상기 저항이력 특성에 있어서의 상기 누적펄스 인가시간의 증가에 대한 상기 저항값의 변화율이 플러스로부터 마이너스로 변화되는 특정누적펄스 인가시간을 넘지 않도록, 상기 가변저항소자에 인가하는 상기 전압펄스를 발생시키는 것을 특징으로 한다.
삭제
상기 각 특징의 기억장치에 따르면, 전압펄스 발생회로가, 누적펄스 인가시 간의 증가에 대하여 저항값의 변화율이 플러스로부터 마이너스로 변화되는 저항이력 특성에 기초하여, 가변저항소자에 인가하는 전압펄스의 누적펄스 인가시간을 조정하는 것에 의해, 다양한 저항값의 제어가 가능해 진다. 이것에 의해, 가변저항소자의 저항값을 변화시켜서 메모리셀에 데이터를 기억하는 것이 가능해 지고, 또한, 메모리셀에 대한 기입, 소거동작 조건으로서 다양한 선택이 가능해 진다.
또한, 전압펄스 발생회로가, 누적펄스 인가시간이 특정 누적펄스 인가시간을 넘지 않도록 전압펄스의 누적펄스 인가시간을 조정함으로써, 가변저항소자가 안정된 스위칭 동작을 행할 수 있는 제어가 가능해 진다. 이것에 의해, 메모리셀로서 안정된 고쳐쓰기 동작이 가능해지고 실용적인 불휘발성 기억장치가 실현된다.
또한, 본 발명의 가변저항소자의 구동방법 및 기억장치는, 상기 전압펄스의 전압진폭을 제어함으로써, 상기 특정 누적펄스 인가시간을 제어하는 것을 특징으로 한다.
또한, 본 발명의 가변저항소자의 구동방법 및 기억장치는 상기 전압펄스의 펄스 인가시간 또는 누적펄스 인가시간을 제어함으로써, 상기 전압펄스 인가후의 상기 가변저항소자의 저항값을 제어하는 것을 특징으로 한다.
또한, 본 발명의 가변저항소자의 구동방법 및 기억장치는, 상기 저항이력 특성에 있어서의 상기 누적펄스 인가시간의 증가에 대한 상기 저항값의 변화율이 플러스의 영역에서, 상기 가변저항소자의 저항값을 가역적으로 변화시키는 것을 특징으로 한다.
상기 특징의 가변저항소자의 구동방법 또는 기억장치에 의하면, 전압펄스의 전압진폭을 제어한다. 이것에 의해, 특정 누적펄스 인가시간을 제어하고, 예를 들면, 상기 저항이력 특성에 있어서의 특정 누적펄스 인가시간을 짧게함으로써, 단기간의 전압펄스 인가에서 가변저항소자의 큰 저항 변화를 얻는 것이 가능해 지고, 판독 마진이 크고, 또한, 고속판독 가능한 불휘발성 기억장치가 실현된다.
또한, 상기 전압펄스의 펄스 인가시간 또는 누적펄스 인가시간을 제어함으로써, 상기 전압펄스 인가후의 상기 가변저항소자의 저항값을 제어함으로써, 예를 들면, 펄스 인가시간 또는 누적펄스 인가시간의 증가에 대하여 저항값이 한결같이 변화되고 있는 시간영역에서, 펄스 인가시간 또는 누적펄스 인가시간을 조정한다. 이것에 의해, 세심한 저항값의 제어가 가능해 지고, 3가 이상의 다가레벨의 데이터 기억이 가능해진다. 또, 펄스 인가시간 또는 누적펄스 인가시간을 상기 저항이력 특성에 있어서의 특정 누적펄스 인가시간과 같던지, 혹은, 근소하게 짧은 시간으로 설정함으로써, 가변저항소자의 큰 저항 변화를 얻는 것이 가능해 지고, 판독 마진이 큰 불휘발성 기억장치가 실현된다.
또 , 상기 저항이력 특성에 있어서의 누적펄스 인가시간의 증가에 대한 저항값의 변화율이 플러스의 영역에서, 가변저항소자의 저항값을 가역적으로 변화시키는 것에 의해, 예를 들면, 2개의 기억 레벨을 상정했을 경우에, 저저항측과 고저항측의 2개의 저항값으로서 임의인 값을 선택할 수 있고, 또한, 가변저항소자가 안정된 스위칭 동작을 행할 수 있는 제어가 가능해 진다. 이것에 의해, 메모리셀로서 페로브스카이트형 산화물을 갖는 가변저항소자를 구비해서 불휘발성 기억장치를 구성했을 경우에, 상기 특징의 구동방법을 적용함으로써, 혹은, 상기 특징의 기억장 치를 사용함으로써, 안정된 고쳐쓰기 동작이 가능한 실용적인 불휘발성 기억장치를 실현할 수 있다.
또한, 본 발명의 기억장치는, 상기 메모리셀을 매트릭스상으로 배열해서 이루어진 메모리셀 어레이를 구비하고, 상기 전압펄스 발생회로가, 상기 가변저항소자의 저항값을 증가시켜서 상기 메모리셀에 데이터를 기입하는 기입시에 있어서, 소정의 극성과 전압진폭의 기입 전압펄스를 발생하고, 상기 가변저항소자의 저항값을 감소시켜서 상기 메모리셀로부터 데이터를 소거하는 소거시에 있어서, 상기 기입 전압펄스와 역극성에서 소정의 전압진폭의 소거 전압펄스를 발생하고, 상기 가변저항소자의 저항값을 검출해서 상기 메모리셀의 기억 데이터를 판독하는 판독시에 있어서, 상기 기입 전압펄스와 상기 소거 전압펄스의 어느 하나의 극성에서 어하나의 전압진폭보다 작은 전압진폭의 판독 전압펄스를, 각각 달리 발생가능하게 구성되어 있는 것을 특징으로 한다.
상기 특징의 기억장치에 따르면, 구체적으로, 메모리셀 어레이 중의 특정한 메모리셀의 가변저항소자에 대하여, 기입 전압펄스, 소거 전압펄스, 또는, 판독 전압펄스를 선택적으로 인가할 수 있다. 그 때문에, 임의인 메모리셀에 대하여 데이터의 기입, 소거, 판독을 행할 수 있고, 기본적인 메모리 동작이 가능해 진다. 또한, 전압펄스 발생회로가, 기입 전압펄스의 누적펄스 인가시간이 저항이력 특성에 있어서의 특정 누적펄스 인가시간을 넘지 않도록 제어함으로써, 안정된 기입과 소거를 가역적으로 반복할 수 있고, 실용적인 불휘발성 기억장치가 실현된다.
또한, 본 발명의 가변저항소자의 구동방법 및 기억장치는, 상기 가변저항소 자가, 상기 제1 전극과 상기 제2 전극간에 인가하는 전압펄스의 극성에 관계 없이, 상기 누적펄스 인가시간의 증가에 대하여 상기 저항값의 변화율이 플러스로부터 마이너스로 변화하는 상기 저항이력 특성을 보이는 것을 특징으로 한다.
상기 특징에 따르면, 인가하는 전압펄스의 극성에 관계되지 않고, 저항값을 변화시키는 동작을 안정되게 가역적으로 실행할 수 있다. 따라서, 기억장치로서 실용화할 경우의 설계 자유도가 높아진다.
또한, 본 발명에 관한 가변저항소자의 구동방법 및 기억장치는, 상기 가변저항소자에 사용하는 페로브스카이트 산화물이, Pr, Ca, La, Sr, Gd, Nd, Bi, Ba, Y, Cc, Pb, Sm, Dy 중으로부터 선택된 적어도 1종의 원소와, Ta, Ti, Cu, Mn, Cr, Co, Fe, Ni, Ga 중으로부터 선택된 적어도 1종의 원소를 함유하여 구성되는 산화물인 것을 특징으로 한다. 더욱 바람직하게는, 상기 페로브스카이트 산화물이, Pr1-xCax [Mn1-zMz]O3계(단, M은 Ta, Ti, Cu, Cr, Co, Fe, Ni, Ga 중으로부터 선택되는 어느 하나의 원소), La1-xAExMnO3계(단, AE는 Ca, Sr, Pb, Ba 중으로부터 선택되는 어느 하나의 2가의 알칼리 토류금속), RE1-xSrxMnO3계(단, RE는 Sm, La, Pr, Nd, Gd, Dy 중으로부터 선택되는 어느 하나의 3가의 희토류원소), La1-xCox[Mn1-zCoz]O3계, Gd1-xCaxMnO3계, 및, Nd1-xGdxMnO3계 중 어느 1개의 일반식(0≤x≤1, 0≤z<1)로 나타내어지는 계의 산화물인 것을 특징으로 한다.
상기 특징에 의하면, 가변저항소자로서 큰 저항변화를 얻을 수 있고, 상기 가변저항소자를 함유하는 메모리셀을 구성했을 경우에, 메모리셀의 판독마진이 커지고, 안정된 메모리 동작이 가능해 진다.
또한, 본 발명의 가변저항소자의 구동방법 및 기억장치에 있어서, 상기 제2 전극은, 백금족 금속의 귀금속단체, 상기 귀금속을 베이스로 한 합금, Ir, Ru, Re, Os 중으로부터 선택되는 산화물 도전체, 및, SRO(SrRuO3), LSCO((LaSr)CoO3), YBCO (YbBa2Cu3O7) 중으로부터 선택되는 산화물 도전체 중의 적어도 1종류를 함유하고 있는 것이 바람직하다. 또한, 상기 제1 전극은, 백금족 금속의 귀금속, Ag, Al, Cu, Ni,Ti, Ta 중으로부터 선택되는 금속단체 또는 그 합금, Ir, Ru, Re, Os중으로부터 선택되는 산화물 도전체, 및, SRO(SrRuO3), LSCO((LaSr)CoO3), YBCO(YbBa2Cu3O7) 중으로부터 선택되는 산화물 도전체 중의 적어도 1종류를 함유하고 있는 것이 바람직하다.
이하, 본 발명에 관한 가변저항소자의 구동방법 및 기억장치(이하, 각각을 적절히「본 발명방법」 및 「본 발명장치」라고 칭한다.)의 실시형태를, 도면에 기초하여 설명한다.
도 1은 본 발명방법 및 장치에 이용되는 가변저항소자의 기본적인 구조를 나타내는 사시도다. 가변저항소자는, 기본소자구조로서, 제2 전극이 되는 하부전극(3)과 페로브스카이트형 결정구조의 가변저항체(2)와 제1 전극이 되는 상부전극(1)이 순번으로 적층된 적층구조로 되어 있다.
가변저항체(2)가 되는 페로브스카이트형 산화물로서는, 화학식에서는「ABO3 」으로 에서 표시하고, 대표적으로는 티타늄산납(PbTiO3), 티타늄산바륨(BaTiO3) 등을 들 수 있다. 예를 들면, Pr, Mn계 페로브스카이트형 산화물도 상기「ABO3」의 화학식에서,「A」의 위치에 Pr이 일부 또는 전부 치환되어,「B」의 위치에 Mn이 일부 또는 전부 치환된 경우가 된다. 예를 들면, PrxA1-xMnO3계(0≤x≤1)과 같은 간단한 형태가 될 수도 있고, 또한, (PrxA1-x)(MnyB1-y)O3계(0≤x≤1,0≤y<1)등과 같은 A 또는 B로 치환되는 원자의 수가 증가하는 형태가 될 수도 있다. A는 Ca, La, Sr, Gd, Nd, Bi, Ce 중으로부터 선택된 적어도 1종의 원소, B는 Ta, Ti, Cu, Cr, Co, Fe, Ni, Ga 중으로부터 선택된 적어도 1종 원소를 사용할 수 있다.
가변저항체(2)가 되는 페로브스카이트형 구조의 산화물로서, 대표적으로는, (Pr, Ca)MnO3, SrTiO3,(Ba, Sr)TiO3, LaMnO3, LaTiO3,(Nd, Sr)MnO3,(La, Sr)MnO3 등을 들 수 있다.
이 종류의 재료는, 전압펄스의 인가에 의해 전기저항이 변화되는 현상을 보이지만, 그 중에서도 Pr1-xCaxMnO3계의 재료(PCMO막)이 보다 큰 전압펄스에 의한 저항값 변화를 나타내고, 또한, x=0.3 부근의 조성이, 본 발명의 가변저항체(2)로서 바람직하다.
또한, 하부전극(3)으로서는, 페로브스카이트형 산화물의 격자정합성이 높고, 고도전성 및 고내산화성을 가지는 Pt, Ir, Ph, Pd로 대표되는 백금족 금속의 귀금속단체 혹은 귀금속을 베이스로 한 합금, 혹은, Ir, Ru, Re, Os의 산화물 도전체, 혹은, SRO(SrRuO3)나 LSCO(LaSr)CoO3)나 YBCO(YbBa2Cu3O7)등의 산화물 도전체를 이용하는 것이 바람직하다.
한편, 상부전극(1)은 고온산소 분위기하에 반드시 노출되지 않기 때문에, 이들 Pt, Ir, Ru등과 같은 귀금속 원소에 한정되지 않고, Ag, Al, Cu, Ni, Ti, Ta 등의 금속이나 산화물 도전체 등의 각종 재료가 적용가능하다.
도1에 나타내는 기본구조의 가변저항소자의 형성방법은, 본 실시형태에서는 이하와 같다.
하지기판상(도시 생략)에, 스퍼터링법에서 하부전극(3)으로서 Pt막을 형성했다. 본 실시형태에서는, 스퍼터링법으로 행했지만, 진공증착법 등의 각종 방법을 적절히 사용해도 상관없다. 그러나, 배향성 제어, 응력제어의 관점에서 성장 파라메터를 광범위하게 설정할 수 있는 스퍼터링법이 바람직하다.
또한, 하부전극(3)과 하지기판 사이에는, 밀착성 개선 혹은 반응방지를 위한 밀착층 혹은 배리어층을 적당히 삽입해도 좋다. 예를 들면, BPSG막 혹은 실리콘 산화막 상에 하부전극(3)을 형성할 경우, Ti, TiOx, AlxOy 등을 삽입하는 것이 유효하다. 또한, 실리콘 기판을 사용해서 기판-하부전극 사이와 전기적 접속을 확보할 경우, Pt-Si간 혹은 Pt-텅스텐 플러그에서 현저한 합금화나 계면에서 산화반응이 생기기 때문에, 도전성 또한 배리어성을 갖는 Ti, TiN, Ti1-xAlxN, TaN, TiSiN, TaSiN 등을 하부전극(3)과 Si기판 사이 혹은 하부전극과 텅스텐 플러그 사이에 삽입하는 것이 유효하다.
다음으로, 스퍼터링법에서, 가변저항체(2)가 되는 PCMO막을 성막온도 500℃에서 하부전극(3) 상에 형성했다. 이 때, PCMO막의 형상은 하부전극의 전극면 사이즈보다 작고, 단, 상부전극(1)보다 커지도록 설계하고, PCMO막의 막두께를 1OO㎚로 했다.
또한, 가변저항체(2) 상에 스퍼터링법에서 상부전극(1)으로서 Pt막을, 가변저항체(2)의 사이즈보다 더욱 작아지는 형상으로 형성했다. 상기한 바와 같이 하고, 기본구조가 되는 가변저항소자를 작성했다. 본 실시형태에 있어서는, 상부전극(1), 가변저항체(2), 및, 하부전극(3)의 크기를 순차 변경한 형상으로 설계했다. 상하 양전극(1,3)의 사이즈는 다르고 있는 것이 바람직하고, 가변저항체(2)는 작은 전극보다 크게 하는 것이 바람직하다.
다음으로, 도1에 나타낸 가변저항소자에 인가하는 전압펄스의 누적펄스 인가시간과 그 저항값와의 관계에 대해서 설명한다. 우선, 도2에, 상술의 요령으로 제작된 가변저항소자(41)에의 전압펄스의 인가에 대한 저항값, 및, I-V 특성을 측정하기 위한 측정계의 구성을 나타낸다. 상기 측정계는, 펄스 제너레이터(42) 디지털 오시로스코프(43), 파라메타 애널라이저(44), 및, 절환 스위치(45)를 구비해서 구성된다. 파라메타 애널라이저(44)는, 예를 들면, 아딜렌트 테크놀로지사 제품의 형식번호4156B를 사용하고, 전류전압 측정기로서 사용한다. 가변저항소자(41)에, 펄스 제널레이터(42)와 디지털 오시로스코프(43) 및 파라메타 애널라이저(44)를, 절환 스위치(45)를 개재해서 접속한다. 전압펄스 인가시에는, 절환 스위치(45)를 조작해서 펄스 제너레이터(42)와 가변저항소자(41)를 전기적으로 접속해서 전압펄스 를 인가한다. 이 때, 발생시키는 전압펄스를 디지털 오시로스코프(43)로 감시한다. 계속해서, 절환 스위치(45)를 파라메타 애널라이저(44)에 접속해서 (펄스 제너레이터(42)와는 절단해서), 가변저항소자(41)의 I-V특성을 측정한다.
가변저항소자(41)의 상부전극에 펄스 제너레이터(42)로부터의 전압펄스로서 인가전압-4V(전압진폭4V의 부극성 펄스), 펄스폭(펄스 인가시간)10n초로 인가하고, 인가후의 저항값을 파라메타 애널라이저(44)에서 I-V특성을 측정해서 구한다. 측정후, 다시, 가변저항소자(41)에서 펄스 제너레이터(42)로부터의 전압펄스를 인가전압-4V, 펄스폭 10n초로 인가하고, 인가후의 저항값을 파라메타 애널라이저(44)에서 I-V특성을 측정해서 구한다. 그 다음에, 측정시간을 단축하기 위해서, 인가전압-4V로 전압펄스의 펄스폭 만을 30n초에 변경해서 마찬가지로 전압펄스를 인가하고, I-V특성을 측정하는 것을 몇회 반복한다. 마찬가지로, 전압펄스의 펄스폭을, 100n초, 300n초, 1μ초, 3μ초, 1Oμ초, 30μ초, 100μ초와, 순차 연장하면서 인가하고, I-V특성의 측정을 행했다.
I-V특성의 측정은, 상기 전압펄스의 인가마다 행하고, -1V로부터 +1V까지 0.1V 스텝에서 전압을 인가하고, 각 스텝의 전류값을 측정한다. 본 실시형태에서 사용한 가변저항소자체는, -4V의 전압펄스를 인가함으로써 저항값은 변화되지만, -1V로부터 +1V의 비교적 낮은 전압을 인가해도 저항값이 대부분 변화되지 않기 때문에, 전압펄스 인가후의 가변저항소자의 저항값을, 이후의 전압펄스 인가에 영향을 주지 않고 측정할 수 있다.
또한, 상기 저항값의 측정에 있어서, 전압펄스의 인가를 복수회로 나누어서 단속적으로 행하고, 전압펄스의 인가마다 저항값의 측정을 실시했다고해도, 저항값측정시에 가변저항소자에 인가하는 전압은, 가변저항소자에 대하여 실질적으로 저항 변화를 가하지 않는 전압이기 때문에, 저항값 변화율 측정을 위해 인가한 각 전압펄스는, 가변저항소자에 있어서는 순차 누적 가산된다. 따라서, 상술한 바와 같이 짧은 펄스폭의 전압펄스의 인가에 대신하여, 그들의 펄스폭의 합계의 펄스폭을 갖는 단발의 전압펄스를 인가해도, 가변저항소자는 후술하는 저항이력 특성을 따라서 대응하는 저항값을 보인다.
도3에, 상기의 측정에 의해 얻어진 인가한 전압펄스의 펄스 인가시간의 누적값(누적펄스 인가시간)과 대응하는 가변저항소자의 저항값을 플롯한 것을 나타낸다. 도3의 가로축은 인가한 전압펄스의 누적펄스 인가시간을 대수표시하고, 세로축은 저항값을 나타내고 있다. 세로축의 저항값은 상기 각 시점에서의 -IV로부터 +IV의 전압범위에서 I-V특성을 측정한 값으로부터, 대표적으로 +0.8V를 인가했을 때의 전류값에서 저항값으로 환산해서 도출했다. 이하, 이 저항값의 환산에 사용하는 전압을 「저항측정 전압」이라고 칭한다. 또한, 본 실시형태에서는, 하부전극을 기준으로서, 상부전극에, 전압펄스로서 정의 전압을 인가할 경우를 정극성의 전압펄스, 부의 전압을 인가할 경우를 부극성의 전압펄스로 정의한다. 따라서, 정극성의 전압펄스의 경우, 하부전극에 0V를 인가하여 상부전극에 정전압을 인가할 경우, 상부전극에 0V를 인가하여 하부전극에 부전압을 인가하는 경우, 하부전극에 부전압을 인가하여 상부전극에 정전압을 인가하는 경우의 3가지의 전압인가 패턴을 생각할 수 있다. 또한 마찬가지로, 부극성의 전압펄스의 경우도 3가지의 전압인가 패턴을 생 각할 수 있다.
이렇게 전압펄스의 인가시간을 누적해서 저항값 측정한 결과, 가변저항소자는, 누적펄스 인가시간과 저항값의 관계에 있어서, 도3에 나타낸 바와 같이, 전압펄스인가 당초는, 가변저항소자가 제작된 상태가 갖는 저항값의 상태를 거의 유지하고(이하, 이 저항값이 전압펄스 인가임에도 불구하고 대부분 변화되지 않고, 저저항 상태가 유지되어 있는 상태를 「초기상태」라고 칭한다.), 정의 저항값 변화율을 갖는 기간(즉, 누적펄스 인가시간의 증가에 대하여 저항값이 증가하는 영역)이 있고, 그 후, 저항값의 변화율이 플러스로부터 마이너스로 변화되는 극대점(도3 중의(C)로 표시)을 경과하고, 상기 극대점을 경과후, 전압펄스의 인가에 따르고, 저항값은 반대로 저하되는 것을 판명했다. 이하, 상기 극대점이 되는 누적펄스 인가시간을 「특정 누적펄스 인가시간」이라고 칭한다. 본 실시형태에서 이용하는 가변저항소자의 경우에는, 누적펄스 인가시간이 5×10-7초 이하에서는 저항값이 약 7.0×1O4Ω인채로 이며, 1×1O-6초를 넘고나서 7×1O-5초 사이에 저항값이 약7.0×104Ω까지 상승한다. 그리고, 누적펄스 인가시간이 7×1O-5초 이상이 되면 저항값이 감소하기 시작하고, 1×10-2초에서는 약 1.0×1O4Ω정도까지 내려간다.
가변저항소자가 나타내는 저항값의 변화율이 플러스로부터 마이너스로 변화되는 극대 점을 나타내는 형상, 즉 산과 같은 피크형상은, 가변저항소자의 제조방법이나 소자구조, 소자를 구성하는 재료, 형성방법 및 인가하는 전압펄스 등에 의 해 그 극대점의 위치(특정 누적펄스 인가시간)이나 극대점에 있어서의 저항값은 다르지만, 페로브스카이트형 산화물로 이루어지는 전압펄스의 인가에서 저항값이 변화될 수 있는 가변저항소자에서는, 저항값의 변화율이 플러스로부터 마이너스로 변화되는 형상, 즉, 산과 같은 피크형상이 되는 것이 판명되었다. 또한, 이 특성곡선을 본 발명자들은「저항 이력곡선」이라고 칭하고, 또한, 상기 특성을 「저항이력 특성」이라고 칭한다.
또한, 도3에 나타내는 결과는 상술한 바와 같이 비교적 폭의 짧은 전압펄스를 누적해서 인가했을 때의 저항값의 변화이지만, 전압펄스를 누적하는 방법이 아니고, 누적펄스 인가시간에 상당하는 펄스폭을 갖는 단일의 전압펄스로서 인가함으로써 측정한 경우에도 대략 같은 저항이력 특성이 되는 것도 확인했다.
도4에, I-V특성으로부터 저항값을 환산할 때의 전압값(저항 측정전압)을 파라메터로 하는 저항 이력곡선을 나타낸다. 가로축 및 세로축의 표시는 도3과 같다. 세로축의 저항값은, I-V특성으로부터 각 저항측정 전압에 있어서 산출한 저항값이며, 각 저항 이력곡선은 저항 측정전압 0.2V, 04V, 0.6V, 0.8V, 1.0V에 있어서의 저항값을 각각 플롯한 것이다. 저항측정 전압의 차이에 의해 저항의 변화율도 변화되고, 특히 초기상태로부터 극대점까지의 저항변화는, 저항측정 전압이 고전압이 될수록 감소하는 것을 확인했다.
도5에, 가변저항소자의 3개의 다른 누적펄스 인가시간에 있어서의 I-V특성을 나타낸다. 세로축은 전류값을 나타내고, 가로축은 -1V로부터 +1V의 전압을 나타낸 다. 도3의 저항 이력곡선에 있어서, 누적펄스 인가시간이 2×1O-7초의 저항값 변화가 거의 없는 초기상태(a)의 경우와, 누적펄스 인가시간이 8×10-6초의 정의 저항값변화율로 변화되고 있는 도중 (b)의 경우와, 특정 누적펄스 인가시간 4×1O-5초에 있어서 생략저항값 변화율이 제로에 달한 (c)의 경우의 각기의 I-V특성을, 도5에 나타내고 있다. 즉, 가변저항소자는, 도3에 나타내는 저항 이력곡선의 각 누적펄스 인가시간에 있어서 고유한 I-V특성을 나타내는 것이 명확해졌다. 저저항의 초기상태 영역(a)의 경우에는, 대략 선형의 I-V특성을 나타내고 있지만, 저항 이력곡선의 산의 중복(b)의 경우에는 (a)의 경우에 비하여 I-V 특성의 경사가 작아져, 또한, 비선형성이 나타나 있다. 또한, 저항 이력곡선의 극대점(c)의 경우에는 (b)의 경우에 비해서 I-V특성의 경사가 작아지고, 또한, 비선형성이 보다 강하게 드러나고 있다.
본 발명자들은, 상기 저항이력 특성에 대해서 더욱 검토를 진척시키는 것에 의해, 새로운 지식형을 얻었으므로 이하 설명한다.
도6은, 저항이력 특성의 가역성을 설명하는 도다. 또한, 도7(a)은, 도6의 2개의 저항 이력곡선에 있어서의 저저항 상태와 고저항 상태에서의 각각의 I-V특성을 측정한 도이다.
도3에 나타낸 저항이력 특성의 측정과 마찬가지로, 상부전극에 부극성의 -4V의 전압펄스를 반복하여 인가하고, 저항의 변화율이 플러스로부터 마이너스로 변화되는 극대점을 찾아내기까지, 저항 이력곡선을 도출했다. 이 결과를 도6(a)에 나타 낸다. 본 측정에서 이용한 가변저항소자에서는, 누적펄스 인가시간1×1O-5초까지 초기상태의 저항값8×1O3Ω인채로 대부분 변화되지 않고, 누적펄스 인가시간1×1O-5초로부터 저항값이 상승하기 시작하고, 7×10-5초로 최대저항값5.7×104Ω까지 상승하고, 고저항 상태가 되었다. 또한, 상기 각 저항값을 I-V특성으로부터 환산한 저항측정 전압은 0.8V이다.
그 다음에, 고저항 상태로부터 초기상태의 저저항 상태에 되돌리기 위해서, 저항이력 특성의 특정 누적펄스 인가시간보다 짧은 펄스 인가시간으로 역극성의 전압펄스를 복수회 인가하고, 대략 초기상태의 저항값이 되도록 했다. 구체적으로는 +4V에서 수μ초의 정극성의 전압펄스를 상부전극에 2∼3회 인가함으로써 초기상태의 저항값인 8×1O-3Ω정도로 대략 복귀했다.
또한, 거의 초기상태의 저항값으로 되돌아간 부분에서 아까와 마찬가지로 다시 부극성의 -4V의 전압펄스를 반복해 인가하고, 저항 이력곡선을 도출했다. 이 결과를 도6(b)에 나타낸다. 도6(b)에 나타낸 바와 같이, 누적펄스 인가시간 1×1O-5초부근까지 초기상태의 저항값8×1O3Ω에서 대부분 저항변화를 나타내지 않고, 1×1O-5초 부근까지 상승하기 시작하고, 누적펄스 인가시간 7×1O-5초로 최대저항값 5.7×1O4Ω까지 상승했다. 그 후, 누적펄스 인가시간 2×1O-3초에 4.O×1O3Ω정도까지 저항값이 점차 감소했다. 또한, 상기 각 저항값을 I-V특성으로부터 환산한 저항측정 전압은 0.8V다.
도6에 나타낸 바와 같이, 극대점에 도달할때까지 순차 1회째의 부극성의 전압펄스를 인가해서 도출한 저항 이력곡선(도6(a))과, 극대점근방에까지 고저항 상태에 이른 후, 일단 초기상태의 저저항 상태로 되돌리고, 다음에 2회째의 부극성의 집합펄스를 인가해서 도출한 저항 이력곡선(도6(b))에서는, 거의 같은 저항 이력곡선이 얻어졌다.
또한, 도7(a)에, 도6(a) 및 (b)에 나타내는 각 저항 이력곡선에 있어서의 저저항 상태와 고저항 상태의 2개의 누적펄스 인가시간에서의 합계 4개의 I-V특성을 나타낸다. 1회째의 전압펄스를 인가하기 전에 있어서의 초기상태에서의 I-V특성을 곡선(a)으로서 나타내고, -4V의 부극성의 1회째의 전압펄스를 인가하고, 저항 이력곡선이 극대점이 되었을 때의 특정 누적펄스 인가시간에서의 I-V특성을 곡선(c)으로서 나타낸다. 또한, 정극성의 +4V의 전압펄스를 인가해서 거의 초기상태의 저항값에 복귀했을 때의 I-V특성을 곡선(A)로서 나타내고, 다시 -4V의 부극성의 2회째의 전압펄스를 인가하고, 저항 이력곡선이 극대점이 되었을 때의 특정 누적펄스 인가시간에서의 I-V특성을 곡선(C)으로서 나타낸다. 이 때의 저항 이력곡선 상에서의 측정 개소를 나타낸 것이 도7(b)이다. 도7(a)에 나타낸 4개의 I-V특성은, 도7(b)에 나타낸 4개의 측정 시점에서의 I-V특성이다. 도7(a)에 나타낸 바와 같이, 곡선(a)와 곡선(A)는 거의 같은 형상으로 되고 있어, 곡선(c)과 곡선(C)도 거의 같은 형상이 되어 있는 것이 명확하다. 즉, 부극성의 전압펄스를 인가해서 저항값을 변화시켜서 고저항 상태로 했을 때도, 정극성의 전압펄스의 인가에 의해 저저항 상태에 되돌리고나서, 다시 부극성의 전압펄스를 인가했을 때도, 저항값을 고저항 상태로 변화시키기 위한 누적펄스 인가시간이 특정 누적펄스 인가시간에 달할때 까지 있으면, 가변저항소자는, 저저항 상태와 고저항 상태 간의 스위칭 동작을 반복해도, 각저항 상태에서의 I-V특성은, 초기의 특성이 유지되는 것을 알았다.
도8은, 저항 이력곡선의 비가역성을 설명하는 도이다. 또한, 도9(a)는, 도8의 2개의 저항 이력곡선에 있어서의 저저항 상태와 고저항 상태에서의 각기의 I-V특성을 측정한 도다.
도6에 나타내는 저항 이력곡선의 도출과 마찬가지로, 부극성의 -4V의 전압펄스를 반복해 인가하고, 저항 이력곡선의 극대점을 초월하고, 저항값이 내려갈때까지 저항 이력곡선을 도출했다. 이 결과를 도8(a)에 나타낸다. 본 측정에서 이용한가변저항소자에서는, 누적펄스 인가시간 1×1O-5초까지 초기상태의 저항값8×1O3Ω인채로 대부분 변화되지 않고, 누적펄스 인가시간 1×1O-5초로부터 저항값이 상승하기 시작하고, 7×1O-5초에서 최대 저항값 5.7×1O4Ω까지 상승했다. 그 후, 누적펄스 인가시간을 길게함으로써 저항값은 저하되지만, 더욱 누적펄스 인가시간이 3×10-4초가 될때 까지 측정을 계속했다. 누적펄스 인가시간이 3×10-4초가 되었을 때, 저항값은 약 2.5×104Ω까지 저하했다. 그 다음에, 아까와 마찬가지로, 저항 이력곡선의 특정 누적펄스 인가시간보다 짧은 펄스 인가시간에서 역극성의 전압펄스를 복수회 인가하고, 거의 초기상태의 저항값이 되도록 했다. 구체적으로는 +4V에서 수 μ초의 정극성의 전압펄스를 상부전극에 2∼3회 인가함으로써 초기상태의 저항값인 8×1O-3Ω 정도로 거의 복귀했다.
또한, 거의 초기상태의 저항값으로 되돌아온 부분으로부터 아까와 마찬가지로 다시 부극성의 -4V의 전압펄스를 반복해 인가하고, 저항 이력곡선을 도출했다. 이 결과를 도8(b)에 나타낸다. 도8(b)에 나타낸 바와 같이, 저항값이 초기상태의 8×103Ω로부터, 누적펄스 인가시간 3×10-6초 부근까지는 거의 저항 변화를 나타내지 않고, 3×1O-6초를 지나친 부근으로부터 저항값이 근소하게 상승하기 시작하여, 5×1O-5초시에 저항값이 최대값이 되었지만, 그 저항값은 2.5×104Ω까지 밖에 상승하지 않았다. 그 후, 누적펄스 인가시간 2×1O-3초에 1.O×1O3Ω위까지 저항값이 점차 저하됐다. 또한, 상기 각 저항값을 I-V특성으로부터 환산한 저항 측정전압은 0.8V다.
도8에 나타낸 바와 같이, 1회째의 부극성의 전압펄스 인가에서 도출한 저항 이력곡선(도8(a))과, 저항 이력곡선의 극대점을 넘은후에 초기상태의 저저항 상태로 되돌려서 2회째의 부극성의 전압펄스를 인가해서 도출한 저항 이력곡선(도8(b))에서는 크게 다른 결과가 되었다.
또한, 도 9(a)에, 도8(a) 및 (b)에 나타내는 각 저항 이력곡선에 있어서의 저저항 상태와 고저항 상태의 2개의 누적펄스 인가시간에서의 합계 4개의 I-V특성을 나타낸다. 1회째의 전압펄스를 인가하기 전에 있어서의 초기상태에서의 I-V특성 을 곡선(a)로서 나타내고, -4V의 부극성의 1회째의 전압펄스를 인가하고, 저항 이력곡선이 극대점이 되었을 때의 특정 누적펄스 인가시간에서의 I-V특성을 곡선(c)으로서 나타낸다. 또, 정극성의 +4V의 전압펄스를 인가해서 거의 초기상태의 저항값에 복귀했을 때의 I-V특성을 곡선(A)으로서 나타내고, 다시 -4V의 부극성의 2회째의 전압펄스를 인가하고, 저항 이력곡선이 극대점이 되었을 때의 누적펄스 인가시간에서의 I-V특성을 곡선(C)으로서 나타낸다. 이 때의 저항 이력곡선 상에서의 측정개소를 나타낸 것이 도9(b)이다. 도9(a)에 나타낸 4개의 I-V특성은, 도9(b)에 나타낸 4개의 측정 시점에서의 I-V특성이다. 도9(a)에 나타낸 바와 같이, 곡선(a)과 곡선(A)은 거의 같은 형상을 하고 있지만, 고저항 상태인 곡선(c)과 곡선(C)은다르고, 곡선(C)의 비선형성의 특징이 보다 현저하게 나타나고 있는 것을 알았다. 즉, 누적펄스 인가시간을 저항 이력곡선의 저항값의 변화율이 플러스로부터 부가되는 극대점(특정 누적펄스 인가시간)을 초과하고, 저항값이 내려간 부분까지 길게 하면, 역극성의 전압펄스를 인가하고, 저항값을 초기상태의 저저항 상태로해도, 다시, 부극성의 전압펄스를 인가해서 얻어지는 이력곡선은 극대점을 주는 누적펄스 인가시간이나 극대점에서의 저항값 및 I-V특성도 변화되고 있다. 즉, 가변저항소자에 인가하는 전압펄스의 누적펄스 인가시간을 특정 누적펄스 인가시간보다 길게함으로써, 가변저항소자의 특성에 어떠한 변화가 생기고 있는가 추측된다.
상기 가변저항소자에 대해서 발견해낸 신규의 특성으로부터, 본 발명자들은 가변저항소자에 대해서 이하에 나타내는 본 발명방법 및 본 발명장치에 이르렀다.
도10은, 가변저항소자 저항이력 특성에 기초하여 가변저항소자에 전압펄스를 인가했을 경우의, 본 발명방법에 있어서의 가변저항소자의 스위칭 동작의 일례를 설명하는 도다.
상술의 제조방법으로 제작한 가변저항소자는, 전압펄스 인가전에는 저저항 상태(A)(약1.0×104Ω)로 되어 있다. 이 상태로부터 소망의 고저항 상태, 예를 들면 2.5×1O4Ω의 저항값으로 하기 위해서는, 단발의 전압펄스의 펄스폭을, 저항이력 특성의 특정 누적펄스 인가시간(도10에 나타내는 실시예에서는 50μ초) 이하인 3μ초로 설정한다. 즉, -4V의 인가전압의 부극성의 전압펄스의 펄스폭을 3μ초로 설정함으로써, 고저항 상태(B)로 할 수 있다.
또한, +4V의 인가전압의 정극성의 전압펄스를 인가함으로써, 다시 저저항 상태(A)로 되돌릴 수 있다. 여기서, 다시 부극성의 전압펄스의 펄스폭을 3μ초로 설정함으로써, 고저항 상태(B)로 할 수 있다. 즉, 가역적으로 저항값이 저저항 상태(A)와 고저항 상태(B)의 사이에서 변화되고, 저항 이력곡선에 있어서의 각 저항값은 다음에 전압펄스가 인가될때 까지 그 값이 유지된다.
본 실시예에서는 펄스폭을 3μ초로 설정했지만, 펄스폭 1μ초의 전압펄스를 3회연속 인가함으로써 소망의 저항값으로 해도 개의치 않는다.
다음으로, 도11(a)에, 상술의 제조방법으로 작성한 가변저항소자에, 인가전압 -4V의 부극성 전압펄스를 펄스폭 10μ초로 인가한 후, 펄스폭 1μ초의 인가전압4V의 정극성 전압펄스, 펄스폭 5μ초의 인가전압 -4V의 부극성 전압펄스를 교대로 인가했을 때의 저항값의 변화를 나타낸다. 도11(a)에 있어서, 전압펄스 인가전은 초기상태의 저저항 상태(약 1.O×1O4Ω), 즉, 도11(b)에 나타내는 저항 이력곡선 상의 저저항 상태(A)이다. 그리고, 펄스폭 10μ초의 인가전압 -4V의 부극성 전압펄스를 인가함으로써 고저항 상태(5.5×1O4Ω)로 변화하고, 즉 저항 이력곡선의 저항값의 변화율이 플러스로부터 마이너스로 변화되는 영역 근처의 고저항 상태(B)로 할 수 있다. 펄스폭 1μ초의 인가전압 4V의 정극성 전압펄스를 계속하여 인가함으로써, 약 3.O×1O4Ω의 저항으로 변화되고, 즉 저항 이력곡선의 저항값의 변화율이 정의 영역의 중앙부분 혹은 그것보다 저저항측에 있는 저저항 상태(C)로 이동한다. 또한, 펄스폭 5μ초의 인가전압 -4V의 부극성 전압펄스와 펄스폭 1μ초의 인가전압 4V의 정극성 전압펄스를 교대로 인가함으로써, 가변저항소자의 저항값은 고저항 상태(B)와 저저항 상태(C) 사이를 이동한다.
이상에서, 저항이력 특성을 이용하는 스위칭 동작은, 도10에 나타낸 바와 같이, 초기상태의 저저항 상태(A)와 정의 저항 변화율을 나타내는 저항 이력곡선의 경사 영역에서의 고저항 상태(B) 사이에서 행할 수 있다. 단, 도11에 나타낸 바와 같이, 저항 이력곡선의 정의 저항 변화율을 나타내는 경사 영역내에 스위칭 동작의 고저항 상태(B)와 저저항 상태(C)의 양쪽상태를 설정하는 것도 가능하다.
도12는 가변저항소자에 펄스폭 3μ초의 정극성과 부극성의 전압펄스를 교대로 인가했을 때의 저항값의 변화를 실선으로 나타내고 있다. 도10에서 설명한 것 같이, 부극성의 전압펄스의 인가에 의해 고저항 상태(약 2.5×104Ω)가 되고, 계속 해서 인가한 정극성의 전압펄스에 의해 저저항 상태(1.2×1O4Ω정도)로 할 수 있었다. 각 저항상태는 다음의 전압펄스가 인가될때 까지, 그 저항상태가 유지된다. 이 것은, 가변저항소자가 불휘발성의 기억소자로서 스위칭 동작할 수 있는 것을 나타내고 있다. 또한, 도12에 나타내는 실시예에서는, 지금까지에 나타낸 실시예와 달리, 초기상태의 저저항 상태로부터 정극성의 전압펄스의 인가에 의해 고저항 상태로 저항값이 변화하는 경우를 나타내고 있다.
상기 스위칭 동작은 같은 전압펄스의 인가조건에 의해 계속가능하지만, 전압펄스의 누적펄스 인가시간이 저항이력 특성의 특정 누적펄스 인가시간을 초과한 시점에서의 특성을 확인했으므로 설명한다.
도12에 있어서, -4V/+4V의 양극성의 전압펄스 인가에 의한 안정된 스위칭 동작의 후, 저항이력 특성의 특정 누적펄스 인가시간보다 긴 펄스폭의 100μ초의 부극성의 전압펄스를 인가한다. 이 긴 인가시간에서 부극성의 전압펄스를 인가해도 고저항 상태(B)(2.5×1O4Ω)로 할 수 있다. 다음에, 정극성(인가전압 +4V)의 전압펄스를 펄스폭 3μ초로 인가함으로써, 다시 저저항 상태(1.O×1O4Ω)로 되돌릴 수 있다. 그러나 또한, 다시 부극성(인가전압 -4V)의 전압펄스를 펄스폭 3μ초로 설정해서 인가해도, 저항값은 1.3×1O4Ω 정도의 저저항 상태(1.0×1O4Ω)에 가까운 값으로 밖에 되지 않고, 고저항 상태(약 2.5×1O4Ω)로 할 수 없는 것이 판명됐다. 이 이후에 정극성, 부극성의 전압펄스를 교대로 인가해도 1.2×1O4로부터 1.4×1O4Ω 정도로 저항값이 변동하는 것 뿐이며, 저항이력 특성의 특정 누적펄스 인가시간을 초과하지 않는 상태에서의 스위칭 동작과 같은 정도의 고저항 상태로 할 수 없었다.
따라서, 본 실시예에서 이용한 가변저항소자에 인가하는 전압펄스의 펄스폭을 저항이력 특성의 특정 누적펄스 인가시간(초기상태로부터 극대점에 이르기까지의 누적펄스 인가시간) 이하에 설정함으로써, 가변저항소자의 저항값을 가역적으로 변화시킬 수 있다. 이러한 가변저항소자를 사용해서 불휘발성 메모리셀을 구성했을 경우에는, 데이터를 기입하기 위한 기입 전압펄스의 펄스폭을 저항이력 특성의 특정 누적펄스 인가시간 이하에 설정하고, 기입 데이터를 소거할 때에는, 기입 전압펄스와는 역극성의 소거 전압펄스를 인가하면 좋다. 이렇게 설정함으로써, 기입과 소거를 교대로 반복해 행할 수 있는 불휘발성 기억장치를 제공할 수 있다.
그 다음에, 도13을 사용해서 가변저항소자의 저항이력 특성의 전압 의존성에 대해서 설명한다.
도1에 나타내는 기본구조의 가변저항소자를 이용하여, 도3에 나타내는 저항 이력곡선을 측정한 것과 같은 방법으로, 전압펄스의 인가전압을, -4.0V, -5.0V -6.0V, -7.0V로 바꾸어서 측정한 저항 이력곡선을, 도13에 나타낸다.
도13에 나타내는 예에서의 가변저항소자에서는, 인가하는 전압펄스의 전압에 의해 하기와 같은 저항 이력곡선이 측정되었다.
인가전압 -4.0V의 전압펄스에서는, 누적펄스 인가시간 4×10-6초 부근에서 저항값이 상승하기 시작한다. 그리고, 누적펄스 인가시간 1×1O-4초로 최대 저항값72000Ω이 된다. 그 후 전압펄스를 계속해서 인가함으로써 저항값이 저하되기 시작하고, 누적펄스 인가시간 1.O×1O-3초로 1.5×1O4Ω가 되어 거의 초기상태의 저항값이 되는 저항 이력곡선이 얻어진다.
인가전압 -5.OV의 전압펄스에서는, 누적펄스 인가시간 2×1O-7초 부근으로부터 저항값이 상승하기 시작한다. 그리고, 누적펄스 인가시간 7.0×10-6초에서 최대저항값 9.8×1O4Ω이 된다. 그 후 전압펄스를 계속해서 인가함으로써 저항값이 저하하기 시작하고, 누적펄스 인가시간 6.O×1O-5초로 15×1O4Ω이 되어 거의 초기상태의 저항값이 되는 저항 이력곡선이 얻어진다.
인가전압 -6.OV의 전압펄스에서는, 누적펄스 인가시간 1×1O-7초 부근으로부터 저항값이 상승하기 시작한다. 그리고, 누적펄스 인가시간 2×1O-6초로 최대저항값 1.1×1O5Ω이 된다. 그 후 전압펄스를 계속해서 인가함으로써 저항값이 저하되기 시작하고, 누적펄스 인가시간 1.O×1O-5초로 1.8×104Ω이 되어 거의 초기상태의 저항값이 되는 저항 이력곡선이 얻어진다.
인가전압 -7.OV의 전압펄스에서는, 누적펄스 인가시간 1×1O-7초 부근에서 저항값이 상승하기 시작한다. 그리고, 누적펄스 인가시간 1×10-6초에서 최대저항값1.3×1O5Ω이 된다. 그 후 전압펄스를 계속해서 인가함으로써 저항값이 저하하기 시작하고, 누적펄스 인가시간 6.0×10-6초에서 1.5×1O4Ω가 되어 거의 초기상태의 저항값이 되는 저항 이력곡선이 얻어진다.
도13에 나타낸 바와 같이, 인가하는 전압펄스의 전압진폭이 높으면 저항값도 커지는 경향에 있고, 또한, 극대값에 이르기까지의 특정 누적펄스 인가시간이 짧아지는 경향이 있는 것이 판명되었다. 따라서, 인가하는 전압펄스의 전압진폭에 따른 저항이력 특성에 있어서의 특정 누적펄스 인가시간보다 짧은 펄스폭으로 설정한 전압펄스를 인가하지 않으면 안정된 스위칭 동작을 얻을 수 없는 것이 판명되었다.
그 다음에, 도14에, 펄스폭 3μ초의 단발의 전압펄스 인가시에 있어서의 전압진폭(절대값)과 저항값의 관계를 나타낸다. 도14에 있어서, I-V특성으로부터 저항값을 환산할 때의 저항측정 전압은 0.8V다. 도14에 나타내는 예에서는, 전압진폭이 2.0V 이하의 경우에는 저항값은 대부분 변화되지 않지만, 전압진폭이 2.5V를 넘으면 저항값이 크게 증대하기 시작하는 것이 판명되었다. 따라서, 본 실시예에 있어서 가변저항소자로서 사용하기 위해서는, 전압펄스의 전압진폭을 2.5V 이상으로 설정할 필요가 있는 것을 알았다. 본 실시예에서는, 거의 2.5V가 기입동작을 가능하게 하는 전압진폭의 역치전압이 된다. 또한, 본 실시예에서는 저항값이 변화되기 시작하는 역치전압은 2.5V 이상이었지만, 가변저항소자의 제조 프로세스나 소자구조의 변경에 의해 상기 역치전압이 변화되는 것을 알 수 있다. 본 발명에 있어서의 가변저항소자를 사용해서 메모리셀을 형성해서 기억장치를 구성할 경우에 있어서, 메모리셀의 집적화, 메모리셀에 대한 기입, 소거, 판독 등의 각종 동작에 있어서의 저소비 전력화를 고려하면, 또한 낮은 역치전압으로 하는 것이 바람직하다. 또한, 본 실시예에서는, 가변저항소자의 저항값을 도출해내기 위해서 0.8V의 전압으로 행했지만, 저항측정 전압은 역치전압 이하이면 좋다.
즉, 가변저항소자를 사용해서 메모리셀을 형성해서 기억장치를 구성할 경우에 있어서, 기입 전압펄스로서 역치전압 이상의 전압진폭의 것을 인가함으로써, 저항값을 변화시킬 수 있다. 또한, 펄스폭을 저항이력 특성의 특정 누적펄스 인가시간보다 짧게함으로써, 반복기입, 소거를 행할 수 있고, 역치전압 이하의 전압진폭으로 기억 데이터의 저항값에 영향을 미치지지 않고 메모리셀의 판독을 행할 수 있다.
이상, 주로하여, 초기상태로부터 부극성의 전압펄스를 계속적으로 인가했을 경우의 가변저항소자가 나타내는 저항이력 특성에 관한 지견에 대해서 설명했지만, 이하, 초기상태로부터 정극성의 전압펄스를 계속적으로 인가했을 경우의 가변저항소자가 나타내는 저항이력 특성에 대해서 설명한다.
도15에, 도3에 나타내는 저항이력 특성의 측정과 같은 시료를 이용하여, 가변저항소자에 정극성의 인가전압 +4V의 전압펄스를 인가했을시의 결과를 나타낸다.
도1에 나타낸 기본구조에 대하여, 부극성의 인가전압 -4V의 전압펄스 대신에 정극성의 인가전압 +4V의 전압펄스를 인가하고, 도3에 나타낸 저항이력 특성을 측정했을 때와 마찬가지로 하여, 저항이력 특성의 측정을 행했다. 도15에 나타낸 바와 같이, 부극성의 전압펄스를 인가했을 때와 같은 산형의 저항 이력곡선을 나타내는 저항이력 특성이 얻어지는 것이 판명됐다. 그러나, 누적펄스 인가시간이 1.O×1O-5초로부터 저항값이 증가하기 시작하고, 극대점인 특정 누적펄스 인가시간이 9.O×1O-5초시에 저항값이 9.3×1O4Ω이 되고, 부극성의 전압펄스를 인가했을 때와는 다른 저항값이 되었다.
또한, 정극성의 전압펄스를 인가했을 경우에 있어서도, 부극성의 전압펄스를 인가했을 경우와 마찬가지로, 본 실시예에 사용한 가변저항소자에 인가하는 전압펄스의 펄스폭을, 저항이력 특성의 특정 누적펄스 인가시간 이하로 설정함으로써, 스위칭 동작하는 것을 확인할 수 있었다. 즉, 초기상태로부터 최초로 정극성(인가전압 +4V)의 전압펄스를 인가함으로써 저항값은 저항 이력곡선을 더듬어 가서 고저항 상태가 되어, 그 다음에, 역극성인 부극성(인가전압 -4V)의 전압펄스를 인가함으로써 초기상태의 저저항 상태에 되돌아간다.
따라서, 본 발명방법에서는, 최초로 인가하는 전압펄스의 극성에 의해, 부극성의 전압펄스 인가시에 가변저항소자를 고저항 상태로 하는 전압펄스의 극성, 및, 전압펄스 인가시에 가변저항소자를 저저항 상태로 하는 전압펄스의 극성을 제어하는 것이 가능해 진다.
그 다음에, 이상 상세하게 설명한 극히 특징적인 저항이력 특성을 갖는 가변 저항소자를 사용한 본 발명장치에 대해서 설명한다.
도16에, 본 발명장치(10)의 일실시형태의 개략의 블록 구성을 나타낸다. 도 16에 나타낸 바와 같이, 본 발명장치(10)는 상기 가변저항소자를 갖는 메모리셀을 행방향 및 열방향으로 매트릭스상으로 배열해서 이루어진 메모리셀 어레이(11)를 구비하고, 각 메모리셀에 있어서 가변저항소자의 저항값의 변화에 의해 데이터를 기억하고, 판독할 수 있는 구성으로 되어 있다. 상세하게는, 메모리셀 어레이(11)는 동일열로 배열한 각 메모리셀의 가변저항소자의 하부전극을 서로 접속해서 열방향으로 연신시켜서 비트선을 형성하고, 동일행으로 배열한 각 메모리셀의 가변저항소자의 상부전극을 행방향에 연신하는 공통인 워드선에 접속해서 구성된다. 따라서, 본 실시형태에서는, 메모리셀은 가변저항소자 만을 구비하고, 메모리셀을 선택하기 위한 선택 트랜지스터 등의 소자를 구비하지 않고 있는 형태를 예시하지만, 예를 들면, 메모리셀을 가변저항소자와 선택 트랜지스터로 구성해도 상관없다.
도16에 나타낸 바와 같이, 본 발명장치(10)는, 메모리셀 어레이(11) 주변회로로서, 제어회로(12), 판독회로(13), 워드선 디코더(14), 비트선 디코더(15), 전압펄스 발생회로(16)를 구비한다.
제어회로(12)는 메모리셀 어레이(11)의 기입, 소거, 판독의 제어를 행한다.어드레스 신호에 대응한 메모리셀 어레이(11) 내의 특정한 메모리셀에 데이터가 기억되어, 그 데이터는 판독회로(13)를 개재하고, 외부장치에 출력된다. 제어회로(12)는, 어드레스 신호, 기입시의 데이터 입력, 제어입력 신호에 기초하여, 워드선 디코더(14), 비트선 디코더(15), 전압펄스 발생회로(16)를 제어하고, 메모리셀 어 레이(11)의 판독 동작, 기입 동작, 및, 소거 동작을 제어한다. 도16에 나타내는 예에서는, 제어회로(12)는 도시하지 않지만 일반적인 어드레스 버퍼회로, 데이터 입출력 버퍼회로, 제어입력 버퍼회로로서의 기능을 구비하고 있다.
워드선 디코더(14)는 메모리셀 어레이(11)의 각 워드선에 접속하고, 어드레스 신호에 대응하는 메모리셀 어레이(11)의 워드선을 선택하고, 비트선 디코더(15)는 메모리셀 어레이(11)의 각 비트선에 접속하고, 어드레스 신호에 대응하는 메모리셀 어레이(11)의 비트선을 선택한다.
전압펄스 발생회로(16)는 메모리셀 어레이(11)의 판독 동작, 기입 동작, 및, 소거 동작에 필요한 비트선, 워드선의 각 전압을 발생한다. 기입 동작시에는, 어드레스 신호에 의해 선택되는 메모리셀의 가변저항소자의 상부전극과 하부전극 간에만 역치전압보다 큰 전압의 전압펄스가 인가되도록 비트선, 워드선의 각 전압이 설정된다. 그리고, 선택ㆍ비선택 비트선 및 선택ㆍ비선택 워드선에 대하여, 전압펄스 발생회로(16)로부터 비트선 디코더(15)와 워드선 디코더(14)를 각각 통하여 인가 된다. 기입 전압펄스는, 제어회로(12)에 의해 설정된 펄스폭으로 인가시간이 제어되어, 선택 메모리셀의 가변저항소자에 인가되어서 기입이 행하여진다. 여기서, 펄스폭은 가변저항소자의 저항이력 특성의 특정 누적펄스 인가시간보다 짧게 할 필요가 있다. 펄스폭이 긴 경우에는 반복 고쳐쓰기 가능한 기억장치로서 동작하지 않기 때문이다.
본 실시형태에 있어서, 선택 메모리셀의 가변저항소자에만, 역치전압보다 큰 전압진폭의 전압펄스를 인가하고, 그 밖의 비선택 메모리셀의 가변저항소자에 역치 전압을 넘는 전압인가가 되지 않도록, 선택적으로 기입을 행하는 일례를 이하에 설명한다. 여기서, 역치전압이 2.5V, 기입 전압펄스의 전압진폭이 4V, 펄스극성이 정극성의 경우를 상정한다.
우선, 모든 워드선과 비트선에 역치전압에서 저전압의 중간전압 2V를 인가한다. 이 상태에서는, 모든 메모리셀에 대하여 전압이 인가되지 않고 있는 상태이다.다음으로, 선택 비트선의 인가전압을 접지 전위로 내린다. 이 시점에서, 선택 비트선에 접속하는 1열의 메모리셀의 가변저항소자에는 2V의 중간전압이 인가되지만, 상기 인가전압에서는 기입은 발생하지 않는다. 다음에, 선택 워드선의 인가전압이 설정된 펄스폭에서 4V로 증가한다. 이 결과, 선택 워드선과 비선택 비트선에 접속하는 비선택 메모리셀의 가변저항소자의 상부전극에 4V, 하부전극에 2V가 인가되어, 전압차로서 2V가 인가되게 되고, 기입은 발생하지 않는다. 이에 대하여, 선택 워드선과 선택 비트선에 접속하는 선택 메모리셀의 가변저항소자의 상부전극에 4V, 하부전극에 0V가, 펄스폭으로 설정된 인가시간만큼 인가되어, 전압진폭이 4V가 되어서 역치전압을 넘기 때문에, 저항이력 특성에 따른 기입이 행하여진다.
또한, 상기 중간전압을, 워드선측과 비트선측에서 다르게 해도 개의치 않는다. 즉, 기입 전압펄스를 인가하는측의 워드선 또는 비트선에 인가하는 중간전압을, 기입 전압펄스의 전압진폭의 3분의 1로 하고, 다른쪽의 워드선 또는 비트선에 인가하는 중간전압을 기입전압 펄스의 전압진폭의 3분의 2로 함으로써, 비선택 메모리셀의 가변저항소자에 인가되는 전압을 전압진폭의 3분의 1이 되고, 비선택 메모리셀에 대한 전압 스트레스를 보다 경감할 수 있다.
본 실시형태에서는, 저항이력 특성의 특정 누적펄스 인가시간이 100μ초에 대하여, 펄스폭을 3μ초로 하고, 역치전압이 2.5V, 기입 전압펄스의 전압진폭이 4V의 경우를 상정했지만, 가변저항소자의 재료, 조성, 제조방법, 소자구조 등을 바꾸는 것에 의해 다른 인가전압 및 펄스폭을 선택하게 된다.
그 다음에, 소거 동작에 대해서 설명한다. 데이터 기입된 메모리셀에 대하여, 상기 메모리셀을 선택해서 기입되어진 데이터를 소거하는 동작은, 기본적으로 상술한 기입동작과 같다. 상이점은, 선택 메모리셀의 가변저항소자에 인가되는 소거 전압펄스의 극성이, 기입 전압펄스의 극성과 역으로 되는 점이다. 따라서, 본 실시형태에서는, 소거 전압펄스로서, 예를 들면, 기입 전압펄스와는 역극성의 인가전압 -4V의 부극성 전압펄스를 펄스폭3μ초로 인가한다. 또한, 소거 전압펄스의 전압진폭 및 펄스폭은, 저항상태를 저저항 상태로 할 수 있으면, 반드시 기입 전압펄스의 전압진폭, 펄스폭과 같이 설정할 필요는 없다.
다음으로, 판독 동작에 대해서 설명한다. 메모리셀로부터의 데이터의 판독은, 어드레스 신호에 의해 선택되는 메모리셀의 가변저항소자의 상부전극과 하부전극 간에 역치전압에서 저전압의 판독전압을 인가한다. 계속해서, 선택 메모리셀이 흐르는 메모리셀 전류를 워드선 디코더(14)에서 전압변환하고, 판독회로(13)가 상기 전압값을 판정하고, 그 판정 결과를 제어회로(12)에 전송하고, 외부로 출력한다. 또한, 판독전압의 극성은 정부 어느것이어도 상관없다.
판독동작은 메모리셀의 구성, 예를 들면, 선택 트랜지스터의 유무 등에 의해 크게 다른 때문에, 메모리셀의 구성에 적합한 방법으로, 선택ㆍ비선택 비트선 및 선택ㆍ비선택 워드선에 대하여, 소정의 전압이 전압펄스 발생회로(16)로부터 비트선 디코더(15)와 워드선 디코더(14)를 각각 통하여 인가된다. 예를 들면 일례로서, 모든 워드선 및 비트선에 역치전압에서 저전압의 1V가 인가되어, 계속하여, 선택 비트선에 접지전위가 인가된다. 여기서, 비선택 비트선에 접지하는 메모리셀에는, 비선택 비트선에 인가되는 전압과 워드선 전압이 같기 때문에 원칙으로서 전류가 흐르지 않는다. 따라서, 선택 비트선에 접속하는 일열의 메모리셀의 가변저항소자에만 1V의 판독전압이 인가되어, 각 메모리셀은 각각의 가변저항소자의 기입 상태, 즉, 저항상태에 따른 메모리셀 전류를, 각각이 접속하는 워드선을 통하여 흘려보내게 된다. 워드선 디코더(14)는 선택한 워드선 상을 흐르는 메모리셀 전류를 선택적으로 전압변환하고, 판독회로(13)에 출력할 수 있다. 따라서, 선택 메모리셀의 가변저항소자의 저항 상태가 고저항이라면, 메모리셀 전류가 작고, 반대로 상기 저항 상태가 저저항이면, 메모리셀 전류가 크기 때문에, 그러한 전류차이를 전압변환함으로써 데이터의 판독이 행하여진다.
또한, 도13에 나타낸 전압펄스의 전압진폭과 저항이력 특성의 관계에 기초하여, 기입 전압펄스의 전압진폭을 크게함으로써, 저저항 상태와 고저항 상태의 저항값의 차이를 크게 하는 것이 가능하기 때문에, 판독 동작의 마진을 크게 할 수 있다.
또한, 기억장치로서 기입동작의 고속화가 요구되는 것 같은 용도에 대해서도, 인가하는 기입 전압펄스의 전압진폭을 크게 하면, 짧은 펄스폭이라도 저항값을 크게 변화시킬 수 있고, 기입속도의 고속화를 꾀할 수 있다.
다음에, 본 발명장치의 구조 및 제조방법에 대해서, 도17에 나타내는 개략의 단면구조도를 참조해서 설명한다.
도17에 있어서, 101은 예를 들면, 실리콘 등의 반도체기판, 102는 소자분리영역, 103은 게이트 절연막, 104는 소스, 드레인 확산층, 105는 게이트 전극을 나타내고, 각각은 반도체 제조기술에 의해 가변저항소자를 구동하는데 필요한 회로, 주변회로 등이 갖추어진다.
또한, 반도체기판(101) 상의 106은 제1층간 절연막, 107은 텅스텐 플러그, 108은 밀착층TiOx, 109는 Pt 혹은 Ir로 형성된 하부전극, 110은 가변저항체인 PCM0막, 111은 Pt 혹은 Ir로 형성된 상부전극, 112는 제2층간 절연막, 113은 Al-Si/TiN/Ti로 형성된 제1배선, 114는 제3층간 절연막, 115는 Al-Si/TiN/Ti로 형성된 제2배선, 116은 표면 보호막을 나타낸다.
하부전극(109)과 PCMO막(110)과 상부전극(111)으로 형성되는 가변저항소자를 메모리셀로서 사용한 본 발명장치의 제조방법은, 이하에 설명하는 대로이다.
우선, 반도체기판(101)에 본 발명장치의 주변회로를 구성하는 트랜지스터를 공지의 방법에 의해 형성하고, BPSG로 이루어지는 제1층간 절연막(106) 형성한다.그 다음에, 하부전극(109)의 밀착층(108)으로서 스퍼터링법에 의해 막두께 40㎚의 TiOx막을 형성한다. 이 TiOx밀착층(108) 상에 하부전극(109)의 Pt 혹은 Ir을 막두께100∼200㎚로 형성한 후, 가변저항체로 이루어진 PCM0막(110)을 스퍼터링법에 의해 막두께 100㎚로 형성한다. PCM0막(110)의 성막은 300∼500℃로 기판을 가열하고, 성막압력 5∼20mTorr.에 있어서, PCMO소결체의 타겟을 Ar이온으로 스퍼터링하고, 반응성 가스로서 도입한 산소와 반응시켜서 기판상에 성막한다. PCM0막(110)의 성막은 스퍼터링법에 한정되는 것이 아니고, CVD 법, Sol-Ge법, MOD법을 이용해도 좋다. 이 PCM0막(110) 상에 스퍼터링법에 의해 상부전극(111)의 Pt 혹은 Ir을 막두께100㎚로 형성한다.
다음으로, 공지의 리소그래피법과 드라이 에칭법에 의해 상부전극(111), PCM0막(110), 하부전극(109)을 순차 다른 마스크로 가공하고, 가변저항소자가 완성된다. 이 가변저항소자 상에 제2층간 절연막(112)을 50∼60㎚형성하고, 가변저항소자와 주변회로를 접속하기 위해서 주변회로의 트랜지스터의 소스ㆍ드레인 확산영역(104)에 콘택트홀을 개구하고, 공지의 방법에 의해 텅스텐 플래그(107)를 형성한다. 다음에, 상부전극(111) 상에만 콘택트홀을 개구하고, 스퍼터링법에 의해 제1배선(113)의 Al/TlN/Ti막을 형성하고, 공지의 리소그래피법과 드라이 에칭법에 의해 가공해서 가변저항소자와 주변회로를 접속한다.
또한, 가변저항소자와 주변회로의 접속에 관하여, 트랜지스터를 형성후에 텅스텐 플러그 혹은 폴리실리콘플래그를 형성한 후에 가변저항소자를 형성해도 좋다. 이 경우, 하부전극(109)와 텅스텐 플래그(107) 혹은 폴리실리콘플래그의 전기적 접속을 확보할 경우, Pt-Si사이에서 현저한 합금화가 생기기 때문에, 도전성 또는 배리어성을 갖는 Ti, TiN, Ti1-xAlxN, TaN, TiSiN, TaSiN 등을 삽입하는 것이 유효하다.
그 다음에, 제3층간 절연막(114)을 형성하고, 스위칭 트랜지스터의 소스 확산층(104) 상에 콘택트홀을 개구하고, 제2배선(115)이 되는 Al/TiN/Ti막을 DC마그네트론 스퍼터링법에 의해 퇴적한다. 막두께 구성비는 Al/TiN/Ti=500/300/50㎚이다. 그 다음에, 공지의 리소그래피법과 드라이 에칭법에 의해 Al/TiN/Ti막을 가공 패터닝하고, 제2배선(115)을 형성했다. 마지막으로, 플라즈마 CVD법에 의해 표면보호막(116)으로서 SiN막을 형성하고, 가변저항소자와 주변회로로 구성된 본 발명장치가 완성된다.
이상, 가변저항소자의 구동방법 및, 가변저항소자를 메모리셀로서 이용한 기억장치에 대해서, 구체적인 수치를 나타내서 설명했다. 단, 가변저항소자의 재료, 조성, 구조가 다르면, 예시한 수치는 다른 것은 확인되었으며, 본 발명방법 및 본 발명장치는, 상기 실시형태에서 예시한 수치에 한정되는 것이 아니다.
또한, 본 발명장치의 기능적인 구성 및 단면구조를 구체적으로 설명했지만, 그러한 구성 및 구조는, 일례이며, 본 발명의 취지에 기초하여 적절히 변경가능하다.
예를 들면, 도16에 나타내는 블록구성에 있어서, 메모리셀 어레이(11)의 워드선과 비트선의 관계를 반전했을 경우, 워드선 디코더(14)와 비트선 디코더(15)의 배치가 바꿔 입력된다. 또한, 도16에 나타내는 구성에서는, 판독 데이터는 워드선 디코더(14)를 통하여 판독되는 경우를 나타냈지만, 비트선 디코더(15)를 통하여 판독하도록 해도 상관 없다. 예를 들면, 메모리셀이 선택 트랜지스터를 포함할 경우는, 워드선은 선택 트랜지스터의 게이트 전극에 접속되는 구성이 되기 때문에, 데 이터는 비트선을 통하여 판독되게 된다. 마찬가지로, 메모리셀이 선택 트랜지스터를 포함하는 경우의 단면구조는, 도17에 나타내는 단면구조와는 다른 것이 된다.
또한, 도16에 나타내는 전압펄스 발생회로는, 기입, 소거, 판독의 각 동작의 전압펄스를 1개의 회로 블록에서 발생하는 형태를 나타내고 있지만, 상기 각 동작용의 전압펄스를 개별로 발생하는 전압펄스 발생회로를 각각 구비해도 상관없다. 또한, 판독용의 전압펄스를 발생하는 전압펄스 발생회로는, 워드선 디코더(14)와 비트선 디코더(15) 안에 설치해도 상관없다.
본 발명의 효과는 페로브스카이트형 산화물을 갖는 가변저항소자가 안정된 스위칭 동작을 행할 수 있는 하나의 조건으로서, 상기 저항이력 특성에 있어서 누적펄스 인가시간이 상기 특정 누적펄스 인가시간을 넘지 않는 것이 필요하다고 판명되었다. 따라서, 누적펄스 인가시간이 특정 누적펄스 인가시간을 넘지 않도록 전압펄스의 인가를 행함으로써, 가변저항소자가 안정된 스위칭 동작을 행할 수 있는 제어가 가능해진다. 이것에 의해, 메모리셀로서 페로브스카이트형 산화물을 갖는 가변저항소자를 구비해서 불휘발성 기억장치를 구성했을 경우에, 상기 특징의 구동방법을 적용함으로써, 안정된 고쳐쓰기 동작이 가능한 실용적인 불휘발성 기억장치가 실현된다.

Claims (21)

  1. 가변저항소자의 구동방법에 있어서,
    상기 가변저항소자는,
    제1 전극과 제2 전극 사이에 페로브스카이트형 산화물을 형성해서 이루어지고, 상기 제1 전극과 상기 제2 전극간에 일정 극성의 전압펄스를 인가함으로써, 상기 제1 전극과 상기 제2 전극 간의 전기저항이 변화되며,
    상기 전압펄스의 인가에 있어서의 누적펄스 인가시간의 증가에 대하여 저항값의 변화율이 플러스로부터 마이너스로 변화되는 저항이력 특성을 가지며,
    상기 구동방법은,
    상기 저항이력특성에 기초하여, 상기 누적펄스 인가시간이 상기 저항이력특성에 있어서의 상기 누적펄스 인가시간의 증가에 대한 상기 저항값의 변화율이 플러스로부터 마이너스로 변화되는 시점으로서, 상기 전압펄스의 전압진폭에 의해 정해진 특정 누적펄스 인가시간을 넘지 않도록 상기 전압펄스의 인가를 행하는 것을 특징으로 하는 가변저항소자의 구동방법.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서, 상기 전압펄스의 펄스 인가시간 또는 누적펄스 인가시간을 제어함으로써, 상기 전압펄스 인가후의 상기 가변저항소자의 저항값을 제어하는 것을 특징으로 하는 가변저항소자의 구동방법.
  5. 제 1항에 있어서, 상기 저항이력 특성에 있어서의 상기 누적펄스 인가시간의 증가에 대한 상기 저항값의 변화율이 플러스의 영역에서, 상기 가변저항소자의 저항값을 가역적으로 변화시키는 것을 특징으로 하는 가변저항소자의 구동방법.
  6. 제 1항에 있어서, 상기 가변저항소자는 상기 제1 전극과 상기 제2 전극 간에 인가하는 전압펄스의 극성에 상관없이, 상기 누적펄스 인가시간의 증가에 대하여 상기 저항값의 변화율이 플러스로부터 마이너스로 변화되는 상기 저항이력 특성을 나타내는 것을 특징으로 하는 가변저항소자의 구동방법.
  7. 제 1항에 있어서, 상기 가변저항소자에 이용되는 페로브스카이트 산화물이 Pr, Ca, La, Sr, Gd, Nd, Bi, Ba, Y, Ce, Pb, Sm, Dy 중으로부터 선택된 1종 이상의 원소와, Ta, Ti, Cu, Mn, Cr, Co, Fe, Ni, Ga 중으로부터 선택되는 1종 이상의 원소를 함유해서 구성되는 산화물인 것을 특징으로 하는 가변저항소자의 구동방법.
  8. 제 7항에 있어서, 상기 페로브스카이트 산화물이,
    Pr1-xCax[Mn1-zMz]O3계(단, M은 Ta, Ti, Cu, Cr, Co, Fe, Ni, Ga 중으로부터 선 택되는 어느 하나의 원소),
    La1-xAExMnO3계(단, AE는 Ca, Sr, Pb, Ba 중으로부터 선택되는 어느 하나의 2가의 알칼리 토류금속),
    RE1-xSrxMnO3계(단, RE는 Sm, La, Pr, Nd, Gd, Dy 중으로부터 선택되는 어느 하나의 3가의 희토류 원소),
    La1-xCox[Mn1-zCoz]O3계,
    Gd1-xCaxMnO3계, 및
    Nd1-xGdxMnO3계
    중의 어느 하나의 일반식(O≤x≤1, O≤z<1)로 나타내어지는 계의 산화물인 것을 특징으로 하는 가변저항소자의 구동방법.
  9. 제 1항에 있어서, 상기 제2 전극은 백금족 금속의 귀금속단체, 상기 귀금속을 베이스로 한 합금, Ir, Ru, Re, Os 중으로부터 선택되는 산화물 도전체 및, SRO(SrRuO3), LSCO((LaSr)CoO3), YBCO(YbBa2Cu3O7) 중으로부터 선택되는 산화물 도전체 중의 1종류 이상을 함유하고 있는 것을 특징으로 하는 가변저항소자의 구동방법.
  10. 제 1항에 있어서, 상기 가변저항소자는 상기 제2 전극 상에 페로브스카이트 형 산화막을 형성하는 것으로서,
    상기 제1 전극은, 백금족 금속의 귀금속, Ag, Al, Cu, Ni, Ti, Ta 중으로부터 선택되는 금속단체 또는 그 합금, Ir, Ru, Re, Os 중으로부터 선택되는 산화물도전체 및 SRO(SrRuO3), LSCO((LaSr)CoO3), YBCO(YbBa2Cu3O7) 중으로부터 선택되는 산화물 도전체 중의 1종류 이상을 함유하고 있는 것을 특징으로 하는 가변저항소자의 구동방법.
  11. 제1 전극과 제2 전극 사이에 페로브스카이트형 산화물을 형성해서 이루어지고, 상기 제1 전극과 상기 제2 전극 간에 전압펄스를 인가함으로써 상기 제1 전극과 상기 제2 전극 간의 전기저항이 변화되는 가변저항소자를 갖는 메모리셀과, 상기 가변저항소자에 인가하는 상기 전압펄스를 발생하는 전압펄스 발생회로를 구비하고,
    상기 가변저항소자가, 상기 전압펄스의 인가에 있어서의 누적펄스 인가시간의 증가에 대하여 저항값의 변화율이 플러스로부터 마이너스로 변화되는 저항이력 특성을 가지며,
    상기 전압펄스 발생회로가, 상기 저항이력 특성에 기초하여, 상기 누적펄스 인가시간이 상기 저항이력 특성에 있어서의 상기 누적펄스 인가시간의 증가에 대한 상기 저항값의 변화율이 플러스로부터 마이너스로 변화되는 시점으로서, 상기 전압펄스의 전압진폭에 의해 정해진 특정 누적펄스 인가시간을 넘지 않도록 상기 가변저항소자에 인가하는 상기 전압펄스를 발생시키는 것을 특징으로 하는 기억장치.
  12. 삭제
  13. 삭제
  14. 제 11항에 있어서, 상기 전압펄스의 펄스 인가시간 또는 누적펄스 인가시간을 제어함으로써, 상기 전압펄스 인가후의 상기 가변저항소자의 저항값을 제어하는 것을 특징으로 하는 기억장치.
  15. 제 11항에 있어서, 상기 메모리셀을 매트릭스상으로 배열해서 이루어진 메모리셀 어레이를 구비하고,
    상기 전압펄스 발생회로가, 상기 가변저항소자의 저항값을 증가시켜서 상기 메모리셀에 데이터를 기록하는 기록시에 있어서, 소정의 극성과 전압진폭의 기록 전압펄스를 발생하고, 상기 가변저항소자의 저항값을 감소시켜서 상기 메모리셀로부터 데이터를 소거하는 소거시에 있어서, 상기 기록 전압펄스와 역극성으로 소정의 전압진폭의 소거 전압펄스를 발생하고, 상기 가변저항소자의 저항값을 검출해서 상기 메모리셀의 기억 데이터를 판독하는 판독시에 있어서, 상기 기입 전압펄스와 상기 소거 전압펄스의 어느 하나의 극성으로 어느 전압진폭보다 작은 전압진폭의 판독 전압펄스를 각각 달리 발생가능하게 구성되어 있는 것을 특징으로 하는 기억장치.
  16. 제 11항에 있어서, 상기 저항이력 특성에 있어서의 상기 누적펄스 인가시간의 증가에 대한 상기 저항값의 변화율이 플러스의 영역에서, 상기 가변저항소자의 저항값을 가역적으로 변화시키는 것을 특징으로 하는 기억장치.
  17. 제 11항에 있어서, 상기 가변저항소자는, 상기 제1 전극과 상기 제2 전극간에 인가하는 전압펄스의 극성에 상관없이, 상기 누적펄스 인가시간의 증가에 대하여 상기 저항값의 변화율이 플러스로부터 마이너스로 변화되는 상기 저항이력 특성을 나타내는 것을 특징으로 하는 기억장치.
  18. 제 11항에 있어서, 상기 가변저항소자에 이용되는 페로브스카이트 산화물이 Pr, Ca, La, Sr, Gd, Nd, Bi, Ba, Y, Ce, Pb, Sm, Dy 중으로부터 선택되는 1종 이상의 원소와, Ta, Ti, Cu, Mn, Cr, Co, Fe, Ni, Ga 중으로부터 선택되는 1종 이상의 원소를 함유해서 구성되는 산화물인 것을 특징으로 하는 기억장치.
  19. 제 18항에 있어서, 상기 페로브스카이트 산화물이, Pr1-xCax[Mn1-zMz]O3계(단, M은 Ta, Ti, Cu, Cr, Co, Fe, Ni, Ga 중으로부터 선택되는 어느 하나의 원소),
    La1-xAExMnO3계(단, AE는 Ca, Sr, Pb, Ba 중으로부터 선택되는 어느 하나의 2가의 알칼리 토류금속),
    RE1-xSrxMnO3계(단, RE는 Sm, La, Pr, Nd, Gd, Dy 중으로부터 선택되는 어느 하나의 3가의 희토류 원소),
    La1-xCox[Mn1-zCoz]O3계,
    Gd1-xCaxMnO3계, 및
    Nd1-xGdxMnO3계,
    중의 어느 하나의 일반식(0≤x≤1, 0≤z<1)으로 나타내어지는 계의 산화물인 것을 특징으로 하는 기억장치.
  20. 제 11항에 있어서, 상기 제2 전극은 백금족 금속의 귀금속단체, 상기 귀금속을 베이스로 한 합금, Ir, Ru, Re, Os 중으로부터 선택되는 산화물 도전체, 및, SRO(SrRuO3), LSCO((LaSr)CoO3), YBCO(YbBa2Cu3O7)중으로부터 선택되는 산화물 도전체 중의 1종류 이상을 함유하고 있는 것을 특징으로 하는 기억장치.
  21. 제 11항에 있어서, 상기 가변저항소자는 상기 제2 전극 상에 페로브스카이트형 산화막을 설치하는 것으로서,
    상기 제1 전극은, 백금족 금속의 귀금속, Ag, Al, Cu, Ni, Ti, Ta 중으로부터 선택되는 금속단체 또는 그 합금, Ir, Ru, Re, Os 중으로부터 선택되는 산화물도전체, 및, SRO(SrRuO3), LSCO((LaSr)CoO3), YBCO(YbBa2Cu3O7) 중으로부터 선택되는 산화물 도전체 중의 1종류 이상을 함유하고 있는 것을 특징으로 하는 기억장치.
KR1020050057571A 2004-06-30 2005-06-30 가변저항소자의 구동방법 및 기억장치 KR100769538B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00194799 2004-06-30
JP2004194799A JP4365737B2 (ja) 2004-06-30 2004-06-30 可変抵抗素子の駆動方法及び記憶装置

Publications (2)

Publication Number Publication Date
KR20060048740A KR20060048740A (ko) 2006-05-18
KR100769538B1 true KR100769538B1 (ko) 2007-10-23

Family

ID=35079318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050057571A KR100769538B1 (ko) 2004-06-30 2005-06-30 가변저항소자의 구동방법 및 기억장치

Country Status (6)

Country Link
US (1) US7236388B2 (ko)
EP (1) EP1612805A1 (ko)
JP (1) JP4365737B2 (ko)
KR (1) KR100769538B1 (ko)
CN (1) CN1767049A (ko)
TW (1) TWI284320B (ko)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3894030B2 (ja) * 2002-04-17 2007-03-14 ソニー株式会社 抵抗変化記憶素子を用いた記憶装置及び同装置の参照抵抗値決定方法
US6962648B2 (en) * 2003-09-15 2005-11-08 Global Silicon Net Corp. Back-biased face target sputtering
JP4834542B2 (ja) * 2004-04-08 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置
DE102004018859B3 (de) * 2004-04-19 2005-09-15 Infineon Technologies Ag Verwendung einer Speicherschaltung zum Bereitstellen einer Information für eine vorgegebene Zeitdauer
KR100932477B1 (ko) 2004-07-22 2009-12-17 니폰덴신뎅와 가부시키가이샤 쌍안정 저항값 취득장치 및 그 제조방법과 금속 산화물 박막 및 그 제조방법
JP4189395B2 (ja) * 2004-07-28 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置及び読み出し方法
US20060081466A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima High uniformity 1-D multiple magnet magnetron source
US20060081467A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima Systems and methods for magnetron deposition
US7425504B2 (en) * 2004-10-15 2008-09-16 4D-S Pty Ltd. Systems and methods for plasma etching
KR100576369B1 (ko) * 2004-11-23 2006-05-03 삼성전자주식회사 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법
JP2006269688A (ja) * 2005-03-23 2006-10-05 National Institute Of Advanced Industrial & Technology 不揮発性メモリ素子
JP4313372B2 (ja) * 2005-05-11 2009-08-12 シャープ株式会社 不揮発性半導体記憶装置
JP4469319B2 (ja) * 2005-06-17 2010-05-26 シャープ株式会社 半導体記憶装置
US7521705B2 (en) * 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
KR100655440B1 (ko) * 2005-08-30 2006-12-08 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
US20070045694A1 (en) * 2005-08-30 2007-03-01 Sharp Laboratories Of America, Inc. Method of selecting a RRAM memory material and electrode material
US20070084716A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile data storage
US20070084717A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile caching data storage
US8395199B2 (en) * 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
JP2007294592A (ja) * 2006-04-24 2007-11-08 Sony Corp 記憶装置の駆動方法
KR101239962B1 (ko) 2006-05-04 2013-03-06 삼성전자주식회사 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
KR100727650B1 (ko) * 2006-06-13 2007-06-13 광주과학기술원 에피택시 버퍼층을 이용한 비휘발성 기억소자 및 그제조방법
KR101159075B1 (ko) * 2006-06-27 2012-06-25 삼성전자주식회사 ｎ+ 계면층을 구비한 가변 저항 랜덤 액세스 메모리 소자
US7932548B2 (en) * 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US20080011603A1 (en) * 2006-07-14 2008-01-17 Makoto Nagashima Ultra high vacuum deposition of PCMO material
US8454810B2 (en) * 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
JP4655000B2 (ja) * 2006-08-01 2011-03-23 セイコーエプソン株式会社 可変抵抗素子および抵抗変化型メモリ装置
KR100755409B1 (ko) * 2006-08-28 2007-09-04 삼성전자주식회사 저항 메모리 소자의 프로그래밍 방법
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition
US20080094885A1 (en) * 2006-10-24 2008-04-24 Macronix International Co., Ltd. Bistable Resistance Random Access Memory Structures with Multiple Memory Layers and Multilevel Memory States
KR101206036B1 (ko) 2006-11-16 2012-11-28 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
JP5266632B2 (ja) * 2006-11-29 2013-08-21 富士通株式会社 Ｍｉｍ素子および電子装置、電子装置の製造方法
KR100809339B1 (ko) * 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
WO2008123139A1 (ja) 2007-03-26 2008-10-16 Murata Manufacturing Co., Ltd. 抵抗記憶素子
US8058636B2 (en) * 2007-03-29 2011-11-15 Panasonic Corporation Variable resistance nonvolatile memory apparatus
JP5201138B2 (ja) * 2007-06-15 2013-06-05 日本電気株式会社 半導体装置及びその駆動方法
KR20090026580A (ko) * 2007-09-10 2009-03-13 삼성전자주식회사 저항 메모리 소자 및 그 형성방법
JP4383523B2 (ja) * 2007-09-28 2009-12-16 パナソニック株式会社 不揮発性記憶素子及び不揮発性半導体記憶装置、並びにそれらの読み出し方法及び書き込み方法
KR100912252B1 (ko) * 2007-10-24 2009-08-17 한국과학기술연구원 높은 소자 수율을 갖는 저항 변화 기억 소자용 박막 구조물
JP4464462B2 (ja) 2007-10-29 2010-05-19 パナソニック株式会社 不揮発性記憶装置および不揮発性データ記録メディア
US7706168B2 (en) * 2007-10-30 2010-04-27 Spansion Llc Erase, programming and leakage characteristics of a resistive memory device
TWI517156B (zh) * 2008-02-29 2016-01-11 Toshiba Kk Semiconductor memory device
WO2010026663A1 (ja) * 2008-09-08 2010-03-11 株式会社 東芝 不揮発性記憶素子及び不揮発性記憶装置
CN102292814B (zh) * 2009-02-02 2013-10-23 松下电器产业株式会社 非易失性存储元件、非易失性存储装置、非易失性半导体装置和非易失性存储元件的制造方法
WO2010095296A1 (ja) 2009-02-20 2010-08-26 株式会社村田製作所 抵抗記憶素子およびその使用方法
WO2010095295A1 (ja) * 2009-02-20 2010-08-26 株式会社村田製作所 抵抗記憶素子およびその使用方法
JP4977158B2 (ja) * 2009-03-23 2012-07-18 株式会社東芝 情報記録再生装置
US8305795B2 (en) * 2009-04-27 2012-11-06 Panasonic Corporation Nonvolatile variable resistance memory element writing method, and nonvolatile variable resistance memory device
CN102077296B (zh) * 2009-06-08 2014-04-02 松下电器产业株式会社 电阻变化型非易失性存储元件的成形方法及电阻变化型非易失性存储装置
CN101847688B (zh) * 2010-04-29 2012-07-04 北京大学 一种减小阻变存储器阻值离散性的方法
KR101744757B1 (ko) 2010-06-22 2017-06-09 삼성전자 주식회사 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
WO2012039415A1 (ja) * 2010-09-21 2012-03-29 日本電気株式会社 半導体装置およびその制御方法
DE102011012738B3 (de) * 2011-02-24 2012-02-02 Forschungszentrum Jülich GmbH Verfahren zum nichtdestruktiven Auslesen resistiver Speicherelemente und Speicherelement
US8330139B2 (en) 2011-03-25 2012-12-11 Micron Technology, Inc. Multi-level memory cell
JP2012253450A (ja) * 2011-05-31 2012-12-20 Fujitsu Ltd 断続的通信環境におけるデータ転送装置、その方法及びそのためのプログラム
US8592795B2 (en) * 2011-07-01 2013-11-26 Micron Technology, Inc. Multilevel mixed valence oxide (MVO) memory
US8804399B2 (en) 2012-03-23 2014-08-12 Micron Technology, Inc. Multi-function resistance change memory cells and apparatuses including the same
JP6084521B2 (ja) * 2013-06-20 2017-02-22 株式会社日立製作所 相変化デバイス
US9934855B2 (en) * 2015-02-03 2018-04-03 Crossbar, Inc. Node retainer circuit incorporating RRAM
CN105355714B (zh) * 2015-11-06 2017-03-22 南京理工大学 一种具有铁电和半导体光伏效应的双层钙钛矿薄膜
CN107170884A (zh) * 2017-06-30 2017-09-15 广东工业大学 一种半导体器件及其制备方法
CN113628652B (zh) * 2020-05-08 2024-01-23 华邦电子股份有限公司 电阻式存储装置及其写入电压的调整方法
CN111854646B (zh) * 2020-06-30 2022-02-22 维沃移动通信有限公司 电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030156445A1 (en) * 2002-02-07 2003-08-21 Wei-Wei Zhuang Method for resistance switch using short electric pulses

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US6850429B2 (en) * 2002-08-02 2005-02-01 Unity Semiconductor Corporation Cross point memory array with memory plugs exhibiting a characteristic hysteresis
JP4113493B2 (ja) 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
US6939724B2 (en) * 2003-08-13 2005-09-06 Sharp Laboratories Of America, Inc. Method for obtaining reversible resistance switches on a PCMO thin film when integrated with a highly crystallized seed layer
TWI355661B (en) * 2003-12-18 2012-01-01 Panasonic Corp Method for using a variable-resistance material as
US7608467B2 (en) * 2004-01-13 2009-10-27 Board of Regents University of Houston Switchable resistive perovskite microelectronic device with multi-layer thin film structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030156445A1 (en) * 2002-02-07 2003-08-21 Wei-Wei Zhuang Method for resistance switch using short electric pulses

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
국제전자소자회의(IEDM) 2002, 7.5.1-7.5.4 페이지
국제전자소자회의(IEDM) 2003, 37.4.1-37.4.4 페이지

Also Published As

Publication number Publication date
US7236388B2 (en) 2007-06-26
CN1767049A (zh) 2006-05-03
JP2006019444A (ja) 2006-01-19
EP1612805A1 (en) 2006-01-04
JP4365737B2 (ja) 2009-11-18
KR20060048740A (ko) 2006-05-18
TW200623127A (en) 2006-07-01
US20060002174A1 (en) 2006-01-05
TWI284320B (en) 2007-07-21

Similar Documents

Publication Publication Date Title
KR100769538B1 (ko) 가변저항소자의 구동방법 및 기억장치
US10833125B2 (en) Memory element with a reactive metal layer
US6965137B2 (en) Multi-layer conductive memory device
US6815744B1 (en) Microelectronic device for storing information with switchable ohmic resistance
US7259387B2 (en) Nonvolatile semiconductor memory device
US7400006B1 (en) Conductive memory device with conductive oxide electrodes
US7067862B2 (en) Conductive memory device with conductive oxide electrodes
EP1914806B1 (en) Variable resistor element and production method therefor and storage device provided with it
US6834008B2 (en) Cross point memory array using multiple modes of operation
US20050153504A1 (en) Method for manufacturing nonvolatile semiconductor memory device
US7948789B2 (en) Resistance variable element, nonvolatile switching element, and resistance variable memory apparatus
US7099179B2 (en) Conductive memory array having page mode and burst mode write capability
JP4939414B2 (ja) 可変抵抗素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160930

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 13