KR100727650B1 - 에피택시 버퍼층을 이용한 비휘발성 기억소자 및 그제조방법 - Google Patents

에피택시 버퍼층을 이용한 비휘발성 기억소자 및 그제조방법 Download PDF

Info

Publication number
KR100727650B1
KR100727650B1 KR1020060053107A KR20060053107A KR100727650B1 KR 100727650 B1 KR100727650 B1 KR 100727650B1 KR 1020060053107 A KR1020060053107 A KR 1020060053107A KR 20060053107 A KR20060053107 A KR 20060053107A KR 100727650 B1 KR100727650 B1 KR 100727650B1
Authority
KR
South Korea
Prior art keywords
buffer layer
doped
memory device
group
single crystal
Prior art date
Application number
KR1020060053107A
Other languages
English (en)
Inventor
황현상
웬펑 샹
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020060053107A priority Critical patent/KR100727650B1/ko
Application granted granted Critical
Publication of KR100727650B1 publication Critical patent/KR100727650B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 산화막의 저항변화를 이용한 비휘발성 기억소자에 있어서, 기판 위에 에피택시 버퍼층을 형성하고 그 위에 산화막을 형성하는 것을 특징으로 하는 비휘발성 반도체 기억소자의 제조 방법 및 비휘발성 기억소자에 관한 것이다.
특히 저항변화를 이용한 저항성 메모리(Resistance RAM, 'ReRAM') 소자의 신뢰성을 개선하기 위한 단결정 산화막을 형성하기 위하여 실리콘 기판 위에 질화티타늄(TiN)을 에피택시로 성장시킨다.
본 발명에 따르면 단결정 산화막을 포함하는 비휘발성 기억소자를 용이하게 제작할 수 있어 비휘발성 반도체 기억소자의 저항 변화값을 극대화하고 균일하고 안정적인 반도체 기억소자의 동작 특성을 확보할 수 있는 효과를 얻을 수 있다.
비휘발성, 에피택시, 버퍼층, 저항성 메모리, 단결정 산화막

Description

에피택시 버퍼층을 이용한 비휘발성 기억소자 및 그 제조방법{Nonvolatile Memory Device With Epitaxy Buffer Layer And Manufacturing Method Thereof}
도 1은 다양한 산화막 재료로 제조된 저항 변화 기억소자간의 특성을 비교한 그래프이다.
도 2는 에피택시 버퍼층이 없는 비휘발성 기억소자(2a)와 본 발명의 일 실시예에 따른 에피택시 버퍼층을 이용한 비휘발성 기억소자(2b)의 X선 회절 분석 데이터를 나타낸 그래프이다.
도 3은 증착공정에 따른 전류-전압 특성 곡선을 나타낸 그래프이다.
본 발명은 비휘발성 기억소자에 관한 것으로서, 보다 상세하게는 기판 위에 에피택시 버퍼층을 형성하고 그 위에 산화막을 형성하는 것을 포함하는 에피택시 버퍼층을 이용한 비휘발성 기억소자와 그의 제조 방법에 관한 것이다.
현재 비휘발성 메모리로 상용화된 플래시 메모리(Flash memory)의 경우, 플 로팅 폴리실리콘(floating polysilicon)이나 질화규소(silicon nitride)에 전자를 저장하거나 제거하여 문턱전압(Vth)을 변화시켜 기억소자로 이용한다. 이에 반해, 최근 연구되고 있는 상변화형 메모리(phase change memory, 'PRAM'), 자기 메모리(magnetic memory, 'MRAM') 등은 외부에서 인가한 열이나 자기장을 이용하여 저항변화를 발생시켜서 기억소자로 사용한다.
또 다른 비휘발성 메모리로서 전압인가에 의해 산화막의 저항이 변화되는 특성을 이용하는 저항성 메모리(ReRAM)에 대한 지금까지 연구 결과를 종합하면, 기본적인 스위칭 특성은 다양한 산화물 재료에서 확인하였으나, 구체적인 스위칭 역학에 대해서는 원인 규명이 미흡한 실정이다. 제작된 기억소자의 전기적 특성이 불균일하여, 스위칭 횟수와 셋/리셋 전압, 리셋 전류 등이 차세대 기가/테라-비트급 메모리로 상용화하기에는 많은 문제가 있다.
즉, 산화물의 저항이 변화되는 특성을 이용하는 저항성 메모리 소자를 상용화하기 위해서는 안정적이고 균일하며 높은 스위칭 횟수, 저전력 동작 특성을 가지는 새로운 산화물 박막과 그 제조공정의 개발이 필요하다.
도 1은 다양한 재료의 산화막을 포함하는 저항변화 비휘발성 메모리 소자간의 특성을 비교한 그래프이다.
도 1을 참조하면 본 발명자의 연구결과가 발표된 논문(IEDM 2005, p.777)에 근거할 때 산화지르코늄(ZrO2), 산화니오브(Nb2O5), 크롬이 도핑된 티탄산스트론튬(Cr-doped SrTiO3) 등의 박막을 실리콘 위에 다결정(polycrystal) 또는 비정 질(amorphous) 박막으로 형성한 소자보다, 단결정의 니오브가 도핑된 티탄산스트론튬(Nb-doped SrTiO3) 박막을 실리콘 위에 형성한 소자의 경우 저항 스위칭의 재현성, 저항 변화의 분포도 등의 소자 특성 및 균일도가 우수함을 알 수 있다.
그러나, 상기 단결정 산화막에 근거한 저항성 메모리 소자의 우수한 특성에도 불구하고 실리콘 기판상에 단결정 산화물 박막을 형성하기 어려우므로 집적회로로 구현된 것이 보고되지 않고 있으며 이에 대한 연구가 미흡한 실정이다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로써, 단결정 산화막을 효과적으로 실리콘 기판위에 형성하게 하여, 인가된 전압에 따른 저항변화를 극대화하고 안정적인 메모리 동작이 가능한 비휘발성 기억소자를 제공하는 데 있다.
본 발명의 다른 목적은 우수한 저항 변화 메모리 특성을 가지는 단결정 산화막을 성장시키는 새로운 산화막 제조공정을 제공함으로써 신뢰성이 우수하고 상용화 가능성이 높은 비휘발성 기억소자를 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 에피택시 버퍼층을 이용한 비휘발성 기억소자는, 비휘발성 기억소자에 있어서, 기판 위에 에피택시 버퍼층을 형성하고 그 위에 산화막을 형성하는 것을 포함한다.
본 발명에서, 상기 산화막은 단결정 산화막인 것을 특징으로 한다.
본 발명에서 바람직하게는 상기 단결정 산화막은 티탄산스트론튬(SrTiO3), 산화아연(ZnO2), 산화망간(MnO)으로 구성된 그룹에서 선택된 어느 하나의 산화물에 3족 내지 12족 금속원소로 구성된 그룹에서 선택된 1종 이상의 금속원소가 도핑된 것을 포함한다.
본 발명에서 바람직하게는, 상기 단결정 산화막은 니오브가 도핑된 티탄산스트론튬(Nb-doped SrTiO3), 크롬이 도핑된 티탄산스트론튬(Cr-doped SrTiO3), 란탄이 도핑된 티탄산스트론튬(La-doped SrTiO3), 알루미늄이 도핑된 산화아연(Al-doped ZnO2) 및 Re0 .7AE0 .3MnO3(Re는 희토류원소, AE는 알칼리토류원소, Mn은 망간, O는 산소)로 구성된 그룹에서 선택하는 것을 포함한다.
특히 본 발명에서 상기 에피택시 버퍼층은 질화티타늄(TiN)인 것이 바람직하다.
상기 목적을 달성하기 위하여 본 발명의 에피택시 버퍼층을 이용한 비휘발성 기억소자의 제조방법은 비휘발성 기억소자의 제조방법에 있어서 실리콘 기판 위에 에피택시 버퍼층을 증착하는 단계 및 상기 에피택시 버퍼층 위에 단결정 산화막을 증착하는 단계를 포함한다.
본 발명에서, 상기 에피택시 버퍼층을 증착하기 전에 실리콘 기판 위의 자연 발생 산화층(native oxide)를 제거하는 단계를 추가로 더 포함한다.
본 발명에서 상기 에피택시 버퍼층은 질화티타늄(TiN)인 것이 바람직하다.
본 발명에서 상기 에피택시 버퍼층은 500 내지 1000℃의 기판온도에서 1 내지 50 나노미터(nm)로 증착하는 것을 특징으로 한다.
본 발명에서 상기 단결정 산화막은 500 내지 1000℃의 기판온도에서 1 내지 300 나노미터(nm)로 증착하는 것을 특징으로 한다.
본 발명에서 바람직하게는 상기 단결정 산화막은 티탄산스트론튬(SrTiO3), 산화아연(ZnO2), 산화망간(MnO)으로 구성된 그룹에서 선택된 어느 하나의 산화물에 3족 내지 12족 금속원소로 구성된 그룹에서 선택된 1종 이상의 금속원소가 도핑된 것을 포함한다.
본 발명에서 바람직하게는 상기 단결정 산화막은 니오브가 도핑된 티탄산스트론튬(Nb-doped SrTiO3), 크롬이 도핑된 티탄산스트론튬(Cr-doped SrTiO3), 란탄이 도핑된 티탄산스트론튬(La-doped SrTiO3), 알루미늄이 도핑된 산화아연(Al-doped ZnO2) 및 Re0 .7AE0 .3MnO3(Re는 희토류원소, AE는 알칼리토류원소, Mn은 망간, O는 산소)로 구성된 그룹에서 선택하는 것을 포함한다.
본 발명에서, 상기 단결정 산화막의 증착단계는 원자의 재배열(rearrange) 과정을 반복적으로 수행하는 것을 포함한다.
본 발명에서 상기 원자의 재배열 과정은 소정의 두께로 단결정 산화막을 증 착한 후 일정시간 동안 증착을 중지하는 과정인 것을 특징으로 한다.
본 발명에서, 상기 두께는 1 내지 20 나노미터(nm)이고, 시간은 1 내지 100초인 것이 바람직하다.
본 발명에서, 상기 증착은 물리기상증착법(PVD), 화학기상증착법(CVD), 및 물리기상증착법과 화학기상증착법을 혼용하는 방법으로 구성된 그룹에서 어느 하나의 방법을 선택하여 사용한다.
본 발명에서 바람직하게는 상기 증착은 펄스레이저증착법(pulsed laser deposition, PLD)인 것을 포함한다.
본 발명의 일 실시예에 따른 저항 변화 비휘발성 기억소자에 있어서, 비정질이나 다결정 구조보다 단결정 산화막을 포함하는 경우에 더욱 저항변화가 커서 현저하게 안정적인 동작 특성을 가진다는 것은 도 1을 참조하여 알 수 있다.
그러나 일반적인 공정방법으로는 실리콘 기판이나 금속 위에 단결정 산화막을 형성하는 것이 용이하지 않으므로 비정질 또는 다결정 산화막 구조로만 형성하게 된다.
본 발명의 일 실시예에 따르면 상기와 같은 문제점들은 실리콘 기판 위에 에피택시 버퍼층을 형성하고 그 위에 단결정 산화막을 형성함으로써 해결할 수 있다.
에피택시 버퍼층은 특히 질화티타늄(TiN)을 재료로 사용하는 것이 바람직하나, 반드시 이에 한정하지 아니하고 당해 발명분야의 당업자가 공지의 에피택시 버퍼층의 재료 물질로부터 용이하게 선택할 수 있는 것이면 어느 것이나 무방하다.
상기 실시예에서 에피택시 버퍼층의 증착법은 공지의 기상증착법으로서 물리기상증착법, 화학기상증착법 및 물리기상증착법과 화학기상증착법을 혼용한 방법 중에서 이용할 수 있다. 특히 물리기상증착법의 일종인 펄스레이저증착법을 이용하는 것이 바람직하다. 에피택시 버퍼층을 증착한 후 단결정 산화막을 증착하는 경우에도 동일한 방법을 이용하는 것이 바람직하다.
본 발명의 일 실시예에 따른 비휘발성 기억소자의 제조방법에 있어서, 기판위에 에피택시 버퍼층을 증착하기 전에 비휘발성 기억소자의 제조상의 신뢰성을 높이기 위하여 실리콘 기판 위에 자연발생된 산화층(native oxide)을 제거하는 단계를 추가할 수 있다.
또한, 본 발명의 일 실시예에 따른 비휘발성 기억소자의 제조방법에서 에피택시 버퍼층의 증착 후에 형성하는 단결정 산화막의 단결정성을 더욱 증가하기 위하여 원자들을 재배열하도록 하는 과정을 적용한다. 즉, 단결정 산화막을 증착하는 공정을 수행하는 도중 산화막층이 1 내지 20nm 정도 증착되면 일정기간 그 증착과정을 정지한다. 원자들이 재배열되도록 기다리는 시간은 1 내지 100초 정도가 바람직하다.
상기 실시예에서 산화막의 증착은 펄스레이저증착법이 바람직하고 상기 증착은 500 내지 1000℃의 고온에서 수행되고 증착과정이 정지된 상태에서는 고온하에 산화막의 구성원자가 자리를 잡아서 재배열되기 때문에 에피택시 특성이 개선된다. 그 후 다시 증착함으로써 상기 단결정 산화막의 증착단계는 증착-중지-증착을 반복하는 과정으로 수행된다.
상기 실시예에서 단결정 산화막이 증착된 이후에는 금속 전극을 증착하여 비휘발성 기억소자를 제조한다.
본 발명의 바람직한 일 실시예로서 다음과 같은 공정 순서를 이용하여 저항성 기억소자(ReRAM)를 제작한다.
● 실리콘 박막 위에 형성된 자연발생 산화물(native oxide)을 완벽하게 제거한다.
● 펄스레이저증착법(pulsed laser deposition, PLD)으로 500℃ 이상의 고온에서 질화티타늄(TiN) 에피택시 박막을 약 10nm 정도 증착한다.
● 펄스레이저증착법(pulsed laser deposition, PLD)으로 질화티타늄(TiN) 박막 위에 니오브가 도핑된 티탄산스트론튬(Nb-doped SrTiO3) 에피택시 박막을 증착한다. 이때 약 1 내지 5nm 정도 두께로 티탄산스트론튬(Nb-doped SrTiO3) 박막을 증착한 후 10 내지 100초 동안 증착공정을 멈춰서 에피택시 성장을 촉진하는 공정을 반복한다.
● 일함수가 큰 금속 전극을 증착하여 쇼트키 장벽을 형성한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하고자 한다.
도 2는 X선 회절 분석 데이터를 나타낸 그래프로서 도 2a는 에피택시 버퍼층 없이 티탄산스트론튬(SrTiO3) 박막을 증착한 경우이며, 도 2b는 질화티타늄을 에피 택시 버퍼층으로 증착한 후 티탄산스트론튬(SrTiO3) 박막을 증착한 경우에 대한 것이다.
도 2a와 같이 실리콘 박막에 곧바로 티탄산스트론튬(SrTiO3) 박막을 증착하는 경우 다양한 결정 방향을 가지는 다결정을 형성하게 된다.
그러나 질화티타늄이 에피택시 버퍼층으로 형성된 기억소자의 X선 회절 데이타를 나타낸 도 2b는 에피택시한 티탄산스트론튬(SrTiO3) 박막의 X선 회절 피크만 보여지고, 도 2a에 비하여 상대적으로 결정성이 현저하게 개선된 것을 보여준다.
도 3은 단결정 산화막의 증착공정을 달리함으로써 그에 따른 전류-전압 특성 곡선을 나타낸 그래프이다.
도 3에서 (a)는 에피택시 버퍼층의 증착없이 실리콘 기판 위에 바로 단결정 산화막을 형성한 경우이고, (b)는 에피택시 버퍼층을 증착하고 난 후 니오브가 도핑된 티탄산스트론튬을 증착하되 상기 산화막의 증착과정에서 증착-중지-증착 등의 과정을 다단계적으로 수행하여 증착한 경우이다. (c)는 에피택시 버퍼층을 증착함과 동시에 바로 니오브가 도핑된 티탄산스트론튬을 증착하되 산화막 증착과정에서 증착을 중지함으로써 원자를 재배열하는 단계를 생략한 경우이다.
도 3을 참조하면, 실리콘 기판 위에 바로 산화막을 증착한 (a)의 경우에는 전류-전압 히스테리시스 특성이 나타나지 않지만, 질화티타늄 에피택시 버퍼층이 있으면 결정성이 개선되어 저항 변화 특성을 보이는 것을 알 수 있다. 특히 산화막 증착의 중간에 공정을 멈추지 않고 계속 진행하는 (c)의 경우에는 저항 변화 값의 차이가 적지만, 공정 중간에 멈추어서 원자가 재배열되는 시간을 충분히 제공하는 (b)와 같은 경우에서는 저항 변화 값의 차이가 현저하게 커짐을 알 수 있다.
도 3의 (b)와 같이 단결정 산화막 원자의 재배열 시간을 충분히 주는 경우에는 산화막의 단결정성이 개선되고 이로 인해 저항비도 개선되어 안정적인 비휘발성 메모리 특성이 확보된다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허등록청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상기에서 설명한 바와 같이, 본 발명에 따라 에피택시 버퍼층을 기판 위에 형성함으로써, 저장성 비휘발성 기억소자에 있어서 단결정 산화막이 용이하게 증착되도록 하여 기억소자의 저장 변화의 값을 극대화하고, 균일하고 안정적인 동작 특성을 부여하는 효과가 있다.
또한, 본 발명의 일 실시예에 따른 에피택시 버퍼층을 이용한 비휘발성 기억소자와 그 제조방법을 통하여, 스위치 또는 동작 특성 등이 우수한 단결정 산화막을 가지는 저항성 메모리 소자(ReRAM)가 차세대 기가-테라 비트급 메모리로 상용화될 수 있는 효과가 있다.

Claims (17)

  1. 비휘발성 기억소자에 있어서, 기판 위에 에피택시 버퍼층을 형성하고 그 위에 산화막을 형성하는 것을 특징으로 하는 에피택시 버퍼층을 이용한 비휘발성 기억소자.
  2. 제 1항에 있어서, 상기 산화막은 단결정 산화막인 것을 특징으로 하는 에피택시 버퍼층을 이용한 비휘발성 기억소자.
  3. 제 2항에 있어서, 상기 단결정 산화막은 티탄산스트론튬(SrTiO3), 산화아연(ZnO2), 산화망간(MnO)으로 구성된 그룹에서 선택된 어느 하나의 산화물에 3족 내지 12족 금속원소로 구성된 그룹에서 선택된 1종 이상의 금속원소가 도핑된 것을 특징으로 하는 에피택시 버퍼층을 이용한 비휘발성 기억소자.
  4. 제 2항에 있어서, 상기 단결정 산화막은 니오브가 도핑된 티탄산스트론튬(Nb-doped SrTiO3), 크롬이 도핑된 티탄산스트론튬(Cr-doped SrTiO3), 란탄이 도핑된 티탄산스트론튬(La-doped SrTiO3), 알루미늄이 도핑된 산화아연(Al-doped ZnO2) 및 Re0 .7AE0 .3MnO3(Re는 희토류원소, AE는 알칼리토류원소, Mn은 망간, O는 산 소)로 구성된 그룹에서 선택하는 것을 특징으로 하는 에피택시 버퍼층을 이용한 비휘발성 기억소자.
  5. 제 1항에 있어서, 상기 에피택시 버퍼층은 질화티타늄(TiN)인 것을 특징으로 하는 에피택시 버퍼층을 이용한 비휘발성 기억소자.
  6. 비휘발성 기억소자의 제조방법에 있어서,
    실리콘 기판 위에 에피택시 버퍼층을 증착하는 단계; 및
    상기 에피택시 버퍼층 위에 단결정 산화막을 증착하는 단계를 포함하는 것을 특징으로 하는 에피택시 버퍼층을 이용한 비휘발성 기억소자의 제조방법.
  7. 제 6항에 있어서, 상기 에피택시 버퍼층을 증착하기 전에 실리콘 기판 위의 자연발생 산화층(native oxide)를 제거하는 단계를 추가로 더 포함하는 것을 특징으로 하는 에피택시 버퍼층을 이용한 비휘발성 기억소자의 제조방법.
  8. 제 6항에 있어서, 상기 에피택시 버퍼층은 질화티타늄(TiN)인 것을 특징으로 하는 에피택시 버퍼층을 이용한 비휘발성 기억소자의 제조방법.
  9. 제 6항에 있어서, 상기 에피택시 버퍼층은 500 내지 1000℃의 온도에서 1 내지 50 나노미터(nm)로 증착하는 것을 특징으로 하는 에피택시 버퍼층을 이용한 비 휘발성 기억소자의 제조방법.
  10. 제 6항에 있어서, 상기 단결정 산화막은 500 내지 1000℃의 온도에서 1 내지 300 나노미터(nm)로 증착하는 것을 특징으로 하는 에피택시 버퍼층을 이용한 비휘발성 기억소자의 제조방법.
  11. 제 6항에 있어서, 상기 단결정 산화막은 티탄산스트론튬(SrTiO3), 산화아연(ZnO2), 산화망간(MnO)으로 구성된 그룹에서 선택된 어느 하나의 산화물에 3족 내지 12족 금속원소로 구성된 그룹에서 선택된 1종 이상의 금속원소가 도핑된 것을 특징으로 하는 에피택시 버퍼층을 이용한 비휘발성 기억소자의 제조방법.
  12. 제 6항에 있어서, 상기 단결정 산화막은 니오브가 도핑된 티탄산스트론튬(Nb-doped SrTiO3), 크롬이 도핑된 티탄산스트론튬(Cr-doped SrTiO3), 란탄이 도핑된 티탄산스트론튬(La-doped SrTiO3), 알루미늄이 도핑된 산화아연(Al-doped ZnO2) 및 Re0 .7AE0 .3MnO3(Re는 희토류원소, AE는 알칼리토류원소, Mn은 망간, O는 산소)로 구성된 그룹에서 선택하는 것을 특징으로 하는 에피택시 버퍼층을 이용한 비휘발성 기억소자의 제조방법.
  13. 제 6항에 있어서, 상기 단결정 산화막의 증착단계는 원자의 재배열(rearrange) 과정을 반복적으로 수행하는 것을 포함하는 에피택시 버퍼층을 이용한 비휘발성 기억소자의 제조방법.
  14. 제 13항에 있어서, 상기 원자의 재배열 과정은 소정의 두께로 단결정 산화막을 증착한 후 일정시간 동안 증착을 중지하는 과정인 것을 특징으로 하는 에피택시 버퍼층을 이용한 비휘발성 기억소자의 제조방법.
  15. 제 14항에 있어서, 상기 두께는 1 내지 20 나노미터(nm)이고, 시간은 1 내지 100초인 것을 특징으로 하는 에피택시 버퍼층을 이용한 비휘발성 기억소자의 제조방법.
  16. 제 6항에 있어서, 상기 증착은 물리기상증착법(PVD), 화학기상증착법(CVD), 및 물리기상증착법과 화학기상증착법을 혼용하는 방법으로 구성된 그룹에서 어느 하나의 방법을 선택하여 사용하는 것을 특징으로 하는 에피택시 버퍼층을 이용한 비휘발성 기억소자의 제조방법.
  17. 제 6항 또는 제 16항에 있어서, 상기 증착은 펄스레이저증착법(pulsed laser deposition, PLD)인 것을 특징으로 하는 에피택시 버퍼층을 이용한 비휘발성 기억 소자의 제조방법.
KR1020060053107A 2006-06-13 2006-06-13 에피택시 버퍼층을 이용한 비휘발성 기억소자 및 그제조방법 KR100727650B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060053107A KR100727650B1 (ko) 2006-06-13 2006-06-13 에피택시 버퍼층을 이용한 비휘발성 기억소자 및 그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060053107A KR100727650B1 (ko) 2006-06-13 2006-06-13 에피택시 버퍼층을 이용한 비휘발성 기억소자 및 그제조방법

Publications (1)

Publication Number Publication Date
KR100727650B1 true KR100727650B1 (ko) 2007-06-13

Family

ID=38359208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060053107A KR100727650B1 (ko) 2006-06-13 2006-06-13 에피택시 버퍼층을 이용한 비휘발성 기억소자 및 그제조방법

Country Status (1)

Country Link
KR (1) KR100727650B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885434B1 (ko) * 2007-10-12 2009-02-24 연세대학교 산학협력단 저항변화 메모리 소자 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040049286A (ko) * 2002-12-05 2004-06-11 샤프 가부시키가이샤 비휘발성 반도체 메모리장치
JP2005213078A (ja) * 2004-01-28 2005-08-11 Sharp Corp ペロブスカイトマンガン酸化物薄膜及び該薄膜を備えてなるスイッチング素子、並びに該薄膜の製造方法
KR20060048740A (ko) * 2004-06-30 2006-05-18 샤프 가부시키가이샤 가변저항소자의 구동방법 및 기억장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040049286A (ko) * 2002-12-05 2004-06-11 샤프 가부시키가이샤 비휘발성 반도체 메모리장치
JP2005213078A (ja) * 2004-01-28 2005-08-11 Sharp Corp ペロブスカイトマンガン酸化物薄膜及び該薄膜を備えてなるスイッチング素子、並びに該薄膜の製造方法
KR20060048740A (ko) * 2004-06-30 2006-05-18 샤프 가부시키가이샤 가변저항소자의 구동방법 및 기억장치

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
10-2004-49286
10-2006-48740

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885434B1 (ko) * 2007-10-12 2009-02-24 연세대학교 산학협력단 저항변화 메모리 소자 및 그 제조방법
WO2009048301A2 (en) * 2007-10-12 2009-04-16 Industry-Academic Cooperation Foundation Yonsei University Resistive random access memory device and method of the same
WO2009048301A3 (en) * 2007-10-12 2009-07-02 Ind Academic Coop Resistive random access memory device and method of the same
US8278642B2 (en) 2007-10-12 2012-10-02 Industry-Academic Cooperation Foundation Yonsei University Resistive random access memory device and method of same

Similar Documents

Publication Publication Date Title
KR100693409B1 (ko) 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
JP6708722B2 (ja) スイッチング層および中間電極層を有した抵抗性スイッチングデバイス並びにその形成方法
JP4938489B2 (ja) 非晶質合金酸化層を含む不揮発性メモリ素子
US7510929B2 (en) Method for making memory cell device
KR101457812B1 (ko) 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
TW201637015A (zh) 電阻切換式記憶元
US11056644B2 (en) Phase-change memory cell with vanadium oxide based switching layer
EP3381066B1 (en) A memristor device and a method of fabrication thereof
KR20120046327A (ko) 혼합된-금속-원자가 화합물에 기초한 멤리스터
JP2008166768A (ja) 抵抗メモリ素子及びその製造方法
JP2008022007A (ja) 可変抵抗物質を含む不揮発性メモリ素子及びその製造方法
US8749023B2 (en) Resistance-variable memory device and a production method therefor
KR101450093B1 (ko) 이종접합 산화막 구조를 이용한 저항변화 메모리소자 및 그 제조방법
US8227872B2 (en) Heterojunction diode, method of manufacturing the same, and electronic device including the heterojunction diode
US20080185687A1 (en) Memory device and method for fabricating the same
JP5648126B2 (ja) 抵抗変化素子及びその製造方法
Hu et al. High ON/OFF Ratio and Quantized Conductance in Resistive Switching of ${\rm TiO} _ {2} $ on Silicon
US8487289B2 (en) Electrically actuated device
KR101136886B1 (ko) 비휘발성 저항 변화 메모리 소자의 제조방법
KR101481920B1 (ko) 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀
KR100727650B1 (ko) 에피택시 버퍼층을 이용한 비휘발성 기억소자 및 그제조방법
Hasan et al. A materials approach to resistive switching memory oxides
KR101176422B1 (ko) 비휘발성 저항 변화 메모리 소자
KR100785509B1 (ko) ReRAM 소자 및 그 제조 방법
WO2010115924A1 (en) METHOD FOR MANUFACTURING A MEMORY ELEMENT COMPRISING A RESISTIVITY-SWITCHING NiO LAYER AND DEVICES OBTAINED THEREOF

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130410

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140326

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150602

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160610

Year of fee payment: 10