KR100680563B1 - 불휘발성 반도체 기억장치 - Google Patents

불휘발성 반도체 기억장치 Download PDF

Info

Publication number
KR100680563B1
KR100680563B1 KR1020050003739A KR20050003739A KR100680563B1 KR 100680563 B1 KR100680563 B1 KR 100680563B1 KR 1020050003739 A KR1020050003739 A KR 1020050003739A KR 20050003739 A KR20050003739 A KR 20050003739A KR 100680563 B1 KR100680563 B1 KR 100680563B1
Authority
KR
South Korea
Prior art keywords
film
variable resistor
memory device
amorphous
semiconductor memory
Prior art date
Application number
KR1020050003739A
Other languages
English (en)
Other versions
KR20050074928A (ko
Inventor
카와조에히데치카
타마이유키오
시마오카아츠시
하기와라나오토
마수다히데토시
스즈키토시마사
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20050074928A publication Critical patent/KR20050074928A/ko
Application granted granted Critical
Publication of KR100680563B1 publication Critical patent/KR100680563B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

불휘발성 기억소자(10)는 하부전극(7)과 가변저항체(8)와 상부전극(9)을 순서대로 적층해서 구성되며, 가변저항체(8)가 결정과 비결정이 혼재된 상태로 막형성되어 불휘발성 기억소자(10)가 형성되어 있다. 더욱 바람직하게는, 가변저항체(8)가 350℃∼500℃의 범위내의 막형성 온도에서 막형성된 일반식 Pr1-xCaxMnO 3로 나타내어지는 프라세오디뮴·칼슘·망간 산화물이다. 또는, 가변저항체(8)가 비결정상태 또는 결정과 비결정이 혼재된 상태로 되는 막형성 온도에서 막형성된 후에, 막형성 온도보다 고온에서, 또한, 가변저항체(8)가 결정과 비결정이 혼재된 상태를 유지가능한 온도범위에서 어닐링처리되어서 형성된다.

Description

불휘발성 반도체 기억장치{NONVOLATILE SEMICONDUCTOR MEMORY DEVICE}
도1은, 본 발명에 따른 페로브스카이트형 금속산화막을 구비한 가변저항소자의 초기 저항값과 스위칭 동작의 가부의 관계를 나타내는 도이다.
도2는, 본 발명에 따른 불휘발성 반도체 기억장치에 이용하는 가변저항소자의 기본구조를 모식적으로 나타내는 단면도이다.
도3은, 페로브스카이트형 결정구조의 가변저항체의 일례로서 PCMO막을 형성하는 경우의 스퍼터링 막형성 온도와 PCM0막의 저항율의 관계를 나타내는 특성도이다.
도4는, 본 발명에 따른 불휘발성 반도체 기억장치에 이용하는 메모리셀의 일구성예를 나타내는 등가 회로도(A) 및 그 단면구조를 모식적으로 나타내는 단면도(B)이다.
도5는, 본 발명에 따른 불휘발성 반도체 기억장치의 메모리셀을 제작하기 위한 1층째 메탈배선의 형성공정 이후의 공정예를 나타내는 공정표이다.
도6은, PCMO막을 스퍼터링법에 의해 300℃에서 막형성한 후, 산소분위기중에서 500℃, 15분간 어닐링처리해서 형성한 경우의 가변저항소자의 단면 TEM상이다.
도7은, PCMO막을 스퍼터링법에 의해 300℃에서 막형성한 후, 질소분위기중에서 525℃, 15분간 어닐링처리해서 형성한 경우의 가변저항소자의 단면 TEM상이다.
도8은, 도6에 나타내는 가변저항소자의 스위칭 동작예를 나타내는 도이다.
도9는, 본 발명에 따른 불휘발성 반도체 기억장치의 전체구성을 나타내는 블록도이다.
도10은, 본 발명에 따른 불휘발성 반도체 기억장치에 이용하는 메모리셀 구조의 다른 일례를 모식적으로 나타내는 단면도이다.
도11은, 본 발명에 따른 불휘발성 반도체 기억장치에 이용하는 메모리 어레이의 일구성예를 나타내는 회로도이다.
본 발명은 불휘발성 반도체 기억장치에 관한 것으로, 보다 상세하게는, 페로브스카이트(perovskite)형 금속산화막으로 이루어지는 가변저항체를 갖는 가변저항소자를 구비해서 이루어지는 불휘발성 반도체 기억장치에 관한 것이다.
최근, 플래시 메모리를 대신하는 고속동작가능한 차세대 불휘발성 랜덤 액세스 메모리(NVRAM:Nonvolatile Random Access Memory)로서, FeRAM(Ferroelectric RAM), MRAM(Magnetic RAM), OUM(Ovonic Unified Memory) 등의 여러가지 디바이스구조가 제안되어, 고성능화, 고신뢰성화, 저비용화, 및 프로세스 정합성이라는 관점에서, 심한 개발경쟁이 행해지고 있다. 그러나, 현상황의 이들 메모리 디바이스에는 각각 일장일단이 있으며, SRAM, DRAM, 플래시 메모리의 각 이점을 아울러 갖는 「유니버설 메모리」의 이상실현에는 아직 멀다.
예를 들면, 이미 실용화되고 있는 FeRAM은 산화물 강유전체의 자발분극 반전현상을 이용한 것이며, 저소비전력, 고속동작을 특징으로 하지만, 비용이 높고, 파괴판독이라는 점에서 뒤떨어진다. MRAM에서 사용되어지는 거대 자기저항효과(GMR: Giant Magnetoresistance)를 이용한 강자성 터널효과 소자는 Fe, Co, Ni 등으로 이루어지는 2개의 강자성체층을 Al2O3 등의 극히 얇은 절연층(터널 장벽층)을 끼운 구조를 갖고, 강자성체층의 자화(스핀)의 방향을 변화시킴으로써, 절연층을 통해서 흐르는 터널전류의 크기를 제어하여 메모리효과를 발현하는 것이지만, 기록시의 자화반전에 있어서의 고소비전력 및 미세화에 큰 문제를 안고 있다. 또한, 칼코게나이드(chalcogenide)재료의 열적 상변태를 베이스로 한 OUM은 저비용, 프로세스 정합성에 있어서 우위이지만, 열적 동작으로 인해 미세화 고속동작에 문제가 남는다.
이들 기존 기술에 대해서, 미국 휴스턴대학의 Shangquing Liu나 Alex Ignatiev 등에 의해, 콜로살 자기저항효과(CMR: Colossal Magnetoresistance)재료에 있어서의 신규 현상인 전계 펄스 유기저항(EPIR:Electrical-Pulse-Induced Resistance)효과를 이용한 저항성 랜덤 액세스 메모리(RRAM:Resistive RAM) 디바이스가 개시되었다(미국 특허 제6204139호 참조). 페로브스카이트형 구조를 갖는 Mn계 산화물재료로 대표되는 CMR재료에 있어서의 EPIR효과는, 실온에서 몇자리수에 걸친 저항변화가 나타난다는 획기적인 것이다. 이 현상을 이용한 RRAM은 저소비전력, 미세화에 적합한 단순한 구조, 고집적화의 용이성, 저항변화의 다이나믹 레인지가 넓다는 특징을 가지고, 단체의 기억소자에 3값이상의 정보를 기억하는 다값기 억도 가능하다는 우수한 특징을 갖는다. 기억소자의 기본구조는 매우 단순하고, 기판 수직방향으로 하부전극박막, CMR박막, 상부전극박막의 순으로 적층된 것이다. 동작은 상부 및 하부전극 사이에 인가되는 전기적 펄스의 극성, 전압, 펄스폭(수십 ns∼수μs의 광범위)을 제어함으로써, 이들 상부 및 하부전극에 끼워진 CMR박막의 저항을 변화시킨다. 상기 펄스인가에 의해 변화된 저항값은 펄스인가후에도 장기에 걸쳐 유지되고, 예를 들면 저저항상태를 「0」, 고저항상태를 「1」로 함으로써 불휘발성 기억소자의 기능이 얻어진다.
EPIR소자의 CMR재료로서는, 3d 천이금속원소를 중심으로 한 산소 팔면체의 네트워크를 기본으로 한 페로브스카이트 구조를 갖는 Pr1-xCaxMnO3(PCMO), La1-xCaxMnO3, La1-xSrxMnO3, Gd0.7 Ca0.3BaCo2O5+5 등이 전형적인 예로서 이용되고, x=0.3부근의 조성을 갖는 PCMOR가 가장 넓은 저항값 변화폭을 가진다고 보고되어 있다. 전극재료로서는 Pt, Ir, Ru, Ph, Ag, Au, Al, Ta 등의 금속계, 또는, CMR재료보다 도전성이 높은 YBa2Cu3O7-x, RuO2, IrO2, SrRuO 3, TaSiN, TiN, TiSiN, MoN 등의 산화물, 질화물계 화합물이 이용되지만, 양산성이 우수하고, CMR층과 양호한 계면상태를 형성해서 전기적 접속에 문제를 발생하지 않는 Pt(격자정수 a=0.3923nm), Ir(a=0.3839nm), Rh(a=0.3803nm), Pd(a=0.389nm) 등의 백금족이나 Au(a=0.4079nm)를 함유하는 귀금속계가 적합하다.
본원 발명자들은, 상기 페로브스카이트형 금속산화막의 펄스전계 유기저항변화를 이용한 불휘발성 기억소자에 대해서, 예의 연구를 거듭한 결과, 페로브스카이 트형 금속산화막에 있어서, 스위칭 동작하는 소자로 하지 않는 소자가 있으며, 스위칭 동작하는 소자의 초기 저항값의 범위가 특정의 범위에 한정되는 것이 판명되었다. 이 초기 저항값의 범위를 도1에 나타낸다.
도1의 초기 저항값 범위를 얻기 위해서 사용한 소자는, Pt 하부전극, PCM0막(50㎛×50㎛, 막두께:100nm), 및 Pt 상부전극을 순서대로 적층해서 형성되어 있다. 저항값의 측정은, 상부전극에 0.8V를 인가했을 때의 전류값을 계측해서 산출하고 있다. 상부전극에 인가한 전압펄스는 펄스폭이 100ns, 펄스 진폭이 2V이다.
스위칭 동작한 가변저항소자의 좋고 나쁨의 판정은, +2V, -2V, +2V, -2V, …로 정부 양 극성의 펄스를 교대로 인가했을 때에, 저항값 변화비가 3배이상이며, 또한, 4회이상 연속해서, 저항값이 저저항, 고저항, 저저항, 고저항…으로 순서대로 변화하여, 저항변화의 재현성이 확인된 것이다. 또한, 저항값 변화비에 대해서는, 최근, 개발이 진행되고 있는 불휘발성 기억소자의 일종인 MRAM에 있어서는, 1.3∼1.5배이며, 상기 PCMO막에 있어서의 저항값 변화비의 판정조건은 보다 엄격한 것으로 되어 있다.
도1로부터, 측정한 전체 소자의 초기 저항값이 1kΩ∼1GΩ의 범위에 있는 것에 대해서, 스위칭 동작한 소자의 초기 저항값은, 4kΩ∼2MΩ의 범위에 한정되어 있는 것이 판명되었다. 도1에 나타낸 예에서는, 스위칭 동작하는 소자의 초기 저항값의 범위는, 4kΩ부터 2MΩ의 범위이지만, 펄스 인가 전압, 펄스폭이나, PCM0막의 조성, 형성조건에 따라, 스위칭 동작할 때의 초기 저항값의 범위가 다른 것을 확인하였다. 따라서, 스위칭 동작하는 가변저항소자를 얻기 위해서는, 가변저항소자의 초기 저항값을 불휘발성 반도체 기억장치로서 동작하는데에 적정한 값으로 제어하는 것이 필요하다.
본 발명은 상기 문제점을 감안하여, 본원 발명자들이, 처음으로, 가변저항소자의 초기 저항값을 제어할 수 있는 가변저항소자의 구조와 제조방법을 명확하게 한 것으로, 그 목적은, 적정하게 동작가능한 초기 저항값을 갖는 페로브스카이트형 금속산화막으로 이루어지는 가변저항체를 구비해서 이루어지는 불휘발성 기억소자를 이용해서 구성되는 불휘발성 반도체 기억장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 불휘발성 반도체 기억장치는, 페로브스카이트형 금속산화막으로 이루어지는 가변저항체를 갖는 가변저항소자를 구비해서 이루어지는 불휘발성 반도체 기억장치로서, 상기 가변저항체는 비결정막중에 결정영역이 점재하도록 결정과 비결정이 혼재된 상태로 막형성되어 있는 것을 제1특징으로 한다.
페로브스카이트형 금속산화막은, 도3에 나타내는 바와 같이, PCMO막을 예로 들면, 막형성 온도와 저항율의 관계가 350℃ 또는 400℃이하의 막형성 온도영역에서 초기상태에서의 저항율이 높은 상태로 되고, 500℃이상의 막형성 온도영역에서 초기상태에서의 저항율이 낮은 상태로 되어 있다. 이것은, 350℃ 또는 400℃이하의 막형성 온도영역에서 PCMO막이 비결정상태에서 고저항상태로 되어 있고, 500℃이상의 막형성 온도영역에서 PCM0막이 고결정화상태로 되어 있어서 저저항상태로 되어 있다. 그리고, 그 중간영역의 350℃ 또는 400℃이상, 500℃이하의 막형성 온도영역 에서는, PCM0막이 결정과 비결정이 혼재된 상태로 막형성되어 있어서, 그 혼재상태(혼재비율)에 의해 저항율이 크게 변화되는 것을 알 수 있다.
따라서, 상기 제1특징의 불휘발성 반도체 기억장치에 따르면, 페로브스카이트형 금속산화막의 초기 저항값을 결정하는 저항율이, 가변저항체의 결정상태와 상관관계를 가지고 변화되므로, 예를 들면 막형성 온도를 조정함으로써 가변저항체의 결정상태를 결정과 비결정이 혼재된 상태로 형성함으로써, 가변저항체의 막두께 등의 기하학적 치수를 변경하지 않고 가변저항소자에 요구되는 특성에 따른 적정하게 동작가능한 초기 저항값을 설정하는 것이 가능해진다.
또한, 바람직하게는, 상기 제1특징의 불휘발성 반도체 기억장치에 있어서, 상기 가변저항소자가, 하부전극과 상기 가변저항체와 상부전극을 순서대로 적층해서 이루어지는 것을 제2특징으로 한다. 이것에 의해, 하부전극과 상부전극 사이에 소정의 전압을 인가함으로써, 가변저항체에 그 전압이 인가되고, 그 저항값을 변화시킬 수 있어, 하부전극과 가변저항체와 상부전극으로 이루어지는 가변저항소자를 불휘발성의 기억소자로서 기능시킬 수 있다.
더욱 바람직하게는, 상기 중 어느 하나의 특징의 불휘발성 반도체 기억장치에 있어서, 상기 가변저항체가, 350℃∼500℃의 범위내의 막형성 온도에서 막형성된 일반식 Pr1-xCaxMnO3로 나타내어지는 프라세오디뮴·칼슘·망간 산화물인 것을 제3특징으로 한다. 350℃∼500℃의 범위내의 막형성 온도에서 막형성된 Pr1-xCaxMnO3(PCMO)막은 결정과 비결정이 혼재된 상태로 되어 있으며, PCM0막이 갖는 큰 저항변화특성을 가지면서, 상기 제1특징이 갖는 작용효과를 발휘할 수 있다.
더욱 바람직하게는, 상기 중 어느 하나의 특징의 본 발명에 따른 불휘발성 반도체 기억장치에 있어서, 상기 가변저항체가, 최하층의 금속배선층보다 상층에 형성되어 있는 것을 제4특징으로 한다. 가변저항소자와 트랜지스터 등의 능동소자로 이루어지는 메모리셀을 상정한 경우에, 가변저항소자와 트랜지스터를 상하에 배치할 수 있기 때문에 메모리셀의 축소화가 꾀해진다. 또한, 가변저항체가 저온 프로세스로 형성되므로, 하층에 배치된 금속배선에의 열적 데미지도 회피된다.
더욱 바람직하게는, 상기 제1 또는 제2특징의 불휘발성 반도체 기억장치에 있어서, 상기 가변저항체가, 비결정상태 또는 결정과 비결정이 혼재된 상태로 되는 막형성 온도에서 막형성된 후에, 상기 막형성 온도보다 고온이며, 또한, 상기 가변저항체가 결정과 비결정이 혼재된 상태를 유지가능한 온도범위에서 어닐링처리되어서 형성되는 것을 제5특징으로 한다. 또한, 제5특징의 불휘발성 반도체 기억장치에 있어서, 상기 막형성 온도가 500℃이하인 것이 바람직하고, 또한, 상기 가변저항체가 일반식 Pr1-xCaxMnO3로 나타내어지는 프라세오디뮴·칼슘·망간 산화물인 것이 바람직하다.
상기 제5특징의 불휘발성 반도체 기억장치에 따르면, 상기 가변저항체의 초기 저항값은, 막형성후의 어닐링처리에 의해서도 변화되므로, 막형성시에 비결정 상태 또는 결정과 비결정이 혼재된 상태에 있으며, 적정한 초기 저항값보다 고저항 상태이어도, 그 후의 어닐링처리에 의해, 결정과 비결정이 혼재된 상태를 유지가능 한 온도범위이면, 지나치게 저저항으로 되지 않고, 가변저항체의 막두께 등의 기하학적 치수를 변경하지 않고 가변저항소자에 요구되는 특성에 따른 적정하게 동작가능한 초기 저항값을 설정하는 것이 가능해진다.
본 발명에 따른 불휘발성 반도체 기억장치(이하, 적당하게 「본 발명장치」라고 한다)의 일실시형태에 대해서, 도면에 기초해서 설명한다.
도2는, 본 발명장치(100)에 이용되는 불휘발성 기억소자로서의 가변저항소자(10)의 기본적인 구조를 나타내는 단면도이다. 가변저항소자(10)는 기본소자 구조로서, 하부전극(7)과 페로브스카이트형 금속산화막으로 이루어지는 가변저항체(8)와 상부전극(9)이 순서대로 적층된 적층구조로 되어 있다.
가변저항체(8)로 되는 페로브스카이트형 금속산화물로서는, 예를 들면, Pr1-xCaxMnO3(PCMO), Pr1-x(Ca,Sr)xMnO3, Nd 0.5Sr0.5MnO3, La1-xCaxMnO3, La 1-xSrxMnO3, Gd0.7Ca0.3BaCo2O5+5 등이 잘 알려져 있지만, EPIR효과를 나타내는 본 발명의 가변저항체(8)에 이용되는 재료로서는, 그 중에서도 천이금속-산소결합의 네트워크의 변형이 크고, 그것에 의한 전하이동 억제로 인해 전하질서상을 형성하기 쉬운 Pr1-xCaxMnO3계가 보다 큰 EPIR효과를 나타내며, 또한 외부 섭동에 의한 전하질서상의 융해현상을 발생하기 쉬운 x=0.3부근의 상경계에 근접한 조성이 바람직하다.
하부전극(7)으로서는, 페로브스카이트형 금속산화물과의 격자정합성이 높고, 고도전성, 고내산화성을 갖는 Pt, Pd, Rh, Ir로 대표되는 백금족 금속을 함유하는 귀금속단체 및 귀금속간의 합금 또는 이들 금속을 베이스로 한 다종의 합금이 바람직하다.
한편, 상부전극(9)은 고온산소 분위기하에 반드시 노출되지는 않으므로, 이들 귀금속원소에 한정되지 않고 Al, Cu, Ni, Ti, Ta 등의 금속이나 산화물 도전체 등 여러가지 재료가 적용가능하다. 또, 하부전극과 하지기판 사이에는 반응방지 및 밀착성 개선을 위한 배리어 밀착층을 적당히 삽입한다. 예를 들면, 실리콘기판을 이용해서 기판-하부전극 사이와 전기적 접속을 확보할 경우, Pt-Si 사이에서 현저한 합금화가 발생하므로, 도전성 및 배리어성을 갖는 Ti, TiN, Ti1-xAlxN, TaN, TiSiN, TaSiN 등을 삽입하는 것이 유효하며, SiO2층으로 피복되어 있는 경우는 상기 배리어층을 적용할 수도 있지만, 산화에 의한 문제가 생기지 않는 산화물인 TiOx, IrO2 등을 이용하는 것이 효과적이다.
하부전극(7)의 막형성 방법으로서는, 스퍼터링법, 진공증착법, MOCVD(유기금속 화학적 기상성장)법 등 각종 방법을 적당히 이용할 수 있지만, 배향성 제어, 응력 제어의 관점에서 성장 파라미터를 광범위하게 설정할 수 있는 스퍼터링법이 바람직하다.
가변저항체(8)로 되는 페로브스카이트형 금속산화물박막의 막형성 방법으로서는 스퍼터링법을 이용한다. 도3은, 후술하는 바와 같이, PCMO막의 저항율의 막형성 온도의존성을 나타내는 것이지만, 350℃이하에서는 고저항으로 된다. 고저항에서는 불휘발성 기억소자의 기록, 소거전압이 고전압으로 되어 반도체 집적회로의 동작전압 이상으로 된다. 또한, 불휘발성 기억소자를 미세화함에 따라 보다 고저항으로 된다는 문제가 생긴다. 본 발명에서는, 350℃∼500℃의 범위내의 막형성 온도를 이용함으로써, 소정의 동작전압 범위내에서 스위칭 동작하는 초기 저항값으로 조정 가능하도록, 저온 프로세스에서 형성가능한 PCM0막을 형성한다.
PCM0막의 막형성 온도를 파라미터로 해서, 가변저항소자를 제작하고, 이들 의 저항율을 측정한 결과를 도3에 나타낸다. 본 실시형태의 경우, 저항율이 100Ωcm이하에서 완전히 결정화된 PCM0막이 형성되어 있으며, 저항율이 1MΩcm이상에서 비결정만으로 이루어지는 PCM0막이 형성되어 있었다. 저항율이 100Ωcm∼1MΩcm 사이에서는, 결정과 비결정이 혼재된 PCM0막이 형성되어 있었다. 도3으로부터 알 수 있듯이, 저항율은 PCMO막의 막형성 온도로 제어하는 것이 가능하므로, 도1에 나타내는 정상적으로 스위칭 동작하는 가변저항소자의 초기 저항값을, 막형성 온도를 조정함으로써 얻는 것이 가능하다.
다음에, 도4에서 예시하는 2개의 가변저항소자(10a,10b)를 구비한 3층 메탈배선 프로세스를 이용해서 형성되는 메모리셀 구성에 대해서 설명한다. 상기 메모리셀은 도4(A)의 등가 회로에 나타내듯이, 2개의 가변저항소자(10a,10b)와, 메모리셀을 선택하기 위한 MOSFET로 이루어지는 선택 트랜지스터(6)로 구성되어 있다. 이 메모리셀 구성에서는, 워드선 전위에 의해 선택 트랜지스터(6)가 온상태로 되어 메모리셀이 선택되고, 또한, 2개의 비트선1 또는 비트선2 중 어느 하나에 소정의 판독, 기록, 또는, 소거전압이 인가됨으로써, 선택된 메모리셀내의 가변저항소자(10a,10b)의 한쪽이 선택되는 구성으로 되어 있다.
도4(B)에 그 단면구조를 나타낸다. 선택 트랜지스터(6)는 반도체기판(1)상에 제작한 소스영역(2), 드레인영역(3), 게이트 산화막(4)상에 형성된 게이트전극(5)으로 구성되고, 드레인영역(3)이 2개의 가변저항소자(10a,10b)의 각 하부전극(7)과 전기적으로 접속되어 있다. 2개의 가변저항소자(10a,10b)보다 하층에 1층째 메탈배선(11)이 형성되고, 일부는 컨택트(14)를 통해 소스영역(2)과 접속해서 소스선을 형성하는데 이용되며, 다른 일부는 컨택트(14)를 통해 드레인영역(3)과 접속해서 상기 2개의 하부전극(7)과의 중계 전극(11a)에 이용된다. 하측의 가변저항소자(10a)의 상층에 2층째 메탈배선(12)이 형성되고, 일부는 제1비아(15)를 통해 하측의 가변저항소자(10a)의 상부전극(9)과 접속해서 비트선1을 형성하는데에 이용되고, 다른 일부는 하측의 가변저항소자(10a)의 하부전극(7)과 상기 중계전극(11a)을 중계하는데에 이용된다. 상측의 가변저항소자(10b)의 상층에 3층째 메탈배선(13)이 형성되고, 제2비아(16)를 통해 상측의 가변저항소자(10b)의 상부전극(9)과 접속해서 비트선2를 형성하는데에 이용된다. 이와 같이, 2개의 가변저항소자(10a,10b)를 선택 트랜지스터(6)의 상방에 겹쳐서 형성함으로써, 메모리셀의 고밀도 실장이 가능하게 된다. 또, 컨택트(14)는 반도체기판(1)과 1층째 메탈배선(11) 사이의 제1층간절연체(17)에, 제1비아(15)는 1층째 메메탈배선(11)과 2층째 메탈배선(12) 사이의 제2층간절연체(18)에, 제2비아(16)는 2층째 메탈배선(12)과 3층째 메탈배선(13) 사이의 제3층간절연체(19)에, 각각 상하층간을 전기적으로 연락하기 위해서 형성되어 있다.
도4에 예시하는 메모리셀 구성에서는, 반도체 집적회로의 트랜지스터 형성공 정후의 3층 메탈배선의 배선공정중에 2개의 가변저항소자(10a,10b)를 형성한다. 배선공정에 있어서, A1배선에서는 융점이 660℃로 낮고, 보다 비저항이 낮은 Cu배선을 사용하는 경우에서는 고온으로 될수록 Cu가 절연층으로 확산하기 쉽기 때문에, 가변저항소자(10a,10b)의 형성에서는, 전극의 형성을 포함해서, 1층째 및 2층째 메탈배선(11,12)에의 열적 데미지를 회피하기 위해서 A1의 융점이하, 예를 들면 500℃이하의 열처리를 이용한다.
도5에, 2층째 및 3층째 메탈배선에 Cu배선을 이용한 3층 메탈배선 프로세스로 제작되는 반도체 집적회로에, 2개의 가변저항소자(10a,10b)를 제작해 넣는 경우의 공정예를 나타낸다. 도5에 나타내는 공정표의 우란은 각 공정에 있어서의 처리온도를 나타내고 있다. 본 공정예에서는, 3층째 메탈배선상에 Al패드를 제작하는 예를 나타내고 있다. 도5에서 알 수 있듯이, 제1층간절연체(17)와 1층째 메탈배선(11)의 형성공정 이후의 최고온도는 420℃이며, PCMO막(8)의 막형성 온도를 420℃∼500℃로 하면, Cu배선의 층간절연체에의 확산을 억제하고, 또한, 층간절연체와 배선을 형성하는 공정으로부터의 열처리의 영향을 받지 않는 PCMO막(8)을 형성할 수 있다.
그런데, PCMO막(8)의 막형성 온도를 420℃이하로 하는 경우는, 층간절연체의 퇴적온도와 H2신터의 열처리의 영향으로 어닐링되는 결과로 되어, PCMO막의 초기 저항값이 변화된다. 도3에 나타내듯이, 막형성후에 막형성 온도보다 고온인 600℃에서 어닐링처리하면, 처음의 막형성 온도가 500℃이하의 영역에서는, 초기의 막질이 비결정 또는 비결정과 결정이 혼재된 중간상태이기 때문에, 비결정부분이 결정화되어 저항율이 저하되는 현상이 보여진다.
따라서, PCMO막 등의 가변저항체(8)의 제2형성방법으로서는, 소정의 동작전압 범위내에서 스위칭 동작하는 초기 저항값으로 되는 막형성 온도보다 낮은 막형성 온도에서 일단, 가변저항체(8)를 비결정 또는 비결정과 결정이 혼재된 중간상태로 해서 형성하고, 즉, 소정의 초기 저항값보다 고저항상태에서 형성하고, 그 후에, 막형성 온도보다 고온에서 어닐링처리를 행하여, 소정의 초기 저항값까지 저저항화할 수도 있다. 본 발명장치(100)에 이용되는 가변저항소자(10)에서는, 어닐링후의 가변저항체(8)가 비결정과 결정이 혼재된 중간상태로 유지됨으로써, 어닐링조건(어닐링온도, 어닐링시간, 또는, 그 양쪽)을 적절하게 제어함으로써, 상기 비결정과 결정의 혼재상태를 제어할 수 있고, 결과적으로 소정의 초기 저항값까지 저저항화할 수 있다.
도6과 도7은, 가변저항체(8)가 PCMO막으로 형성된 가변저항소자(10)의 단면 TEM상의 일례이다. 도6과 도7에 나타내듯이, 가변저항소자(10)는, 도2에 나타내는 기본소자 구조를 갖고, 또한, 가변저항체(8)가 결정부와 비결정부가 혼재된 중간상태로 되어 있다.
도6은, PCMO막(8)을 스퍼터링법을 이용해서 300℃에서 막형성한 후, 산소분위기중에서 어닐링온도 500℃, 어닐링시간 15분간으로 어닐링처리해서 형성한 경우의 단면 TEM상이며, 상부전극으로부터 하부전극에 걸쳐지는 결정영역이, 비결정막중에 부분적으로 형성되어 있고, 이러한 부분 결정영역이 비결정막중에 점재하는 구조로 되어 있는 것을 알 수 있다. 도7은, PCMO막(8)을 스퍼터링법을 이용해서 300℃에서 막형성한 후, 질소분위기중에서, 어닐링온도 525℃, 어닐링시간 15분간 어닐링처리해서 형성한 경우의 단면 TEM상이며, 상부전극측으로부터 가변저항체의 중간까지 비결정 중에 부분적인 결정영역이 형성되어 있으며, 이러한 부분 결정영역이 비결정막중에 점재하는 구조로 되어 있음을 알 수 있다. 또한, 미결정립이 비결정중에 점재하는 경우도 확인되고 있다.
다음에, 상기 제2형성방법에서 비결정과 결정이 혼재된 가변저항체(8)를 형성하는 경우의, 가변저항소자(10)의 제조과정에 대해서 설명한다. 단, 이하의 설명에서는, 선택 트랜지스터를 구비한 메모리셀로서는 아니고, 가변저항소자(10) 단체에서의 제조과정에 대해서 간단히 설명한다.
먼저, 실리콘기판상의 실리콘 산화막, TiO2를 적층한 후에, 하부전극으로 되는 Pt를 스퍼터링법으로 퇴적시킨다. 다음에, Pt 하부전극막상에 PCMO막을 스퍼터링법에 의해, 300℃에서 100nm의 두께로 막형성하고, 어닐링온도 500℃, 어닐링시간 15분간으로 산소분위기중에서 어닐링처리를 한다. 그 후에, 상부전극으로 되는 Pt를 스퍼터링법으로 퇴적시킨다. 그 후, 상부전극, PCM0막, 하부전극의 순서로 에칭해서 가변저항소자의 구조를 형성한다. 그리고, 층간절연물(실리콘 산화막 등)을 퇴적하고, 컨택트홀을 형성함으로써, 하부전극과 상부전극상에 컨택트홀을 개구시킨다. 그리고, Al 등의 금속을 퇴적하고, 패터닝함으로써, Pt 상부전극과 Pt 하부전극의 배선을 행한다. 상기 요령으로 제작한 PCMO막은 도6에 나타내는 바와 같이, 결정과 비결정이 혼재된 구조인 것을 확인할 수 있었다. 또, PCMO막을 50㎛×50㎛의 크기로 형성한 가변저항소자의 스위칭 동작예를 도8에 나타낸다. 스위칭 동작은 상부전극에 정부 양 극성의 전압펄스(펄스폭 100ns)를 인가하고, 각 펄스 인가후에 0.8V의 전압을 상부전극에 부여하고, 상부전극과 하부전극간에 흐르는 전류를 계측해서 저항값의 변화를 관찰했다.
도3에 있어서, 가변저항소자를 스퍼터링법을 이용해서 300℃, 400℃, 450℃, 500℃, 600℃에서 각각 막형성한 후, 600℃에서 15분간 어닐링처리한 경우에 대해서도, PCMO막의 저항율을 나타낸다. 막형성 온도가 300℃부터 500℃미만의 범위에서, 비결정을 포함하는 PCMO막이 형성되는 경우, 600℃에서 15분간 어닐링처리함으로써, PCMO막의 막형성 직후의 저항율로부터의 저항율의 저하가 확인되어, 결정과 비결정이 혼재하는 PCM0막을 제작할 수 있었다. 이것으로부터, 비결정이 존재하는 PCM0막을 스퍼터링법으로 형성한 후, 막형성 온도이상의 온도에서 어닐링함으로써, 가변저항소자의 초기 저항값을 제어할 수 있음을 알 수 있었다. 또한, 어닐링시간을 길게 함으로써, 결정화부가 증가함으로써, 저항율이 저하되는 것을 확인하였으며, 어닐링시간에 의해서도, 가변저항소자의 초기 저항을 제어할 수 있음을 알 수 있었다.
다음에, 본 발명장치(100)로서, 상기 요령으로 제작되는 가변저항소자(10)를 메모리셀로서 어레이상으로 배치해서 메모리 어레이(101)를 형성하여, 대용량의 불휘발성 반도체 기억장치를 구성하는 경우의 구성예를 도면을 이용해서 설명한다.
도9는, 본 발명장치(100)의 블록도를 나타내는 것이다. 본 발명장치(100)는 메모리 어레이(101)내에 정보가 기억되며, 메모리 어레이(101)는 상술한 바와 같이 메모리셀을 복수배치한 구성을 이용하여, 메모리 어레이(101)내의 메모리셀에 정보를 기억하고, 판독할 수 있다.
도10에 메모리 어레이(101)를 구성하는 메모리셀(20)의 단면의 모식도를 나타낸다. 도10에 나타내는 바와 같이, 메모리셀(20)은 반도체기판(1)상에 제작한 소스영역(2), 드레인영역(3), 게이트 산화막(4)상에 형성된 게이트전극(5)으로 이루어지는 선택 트랜지스터(6)와, 전압 인가에 의해 저항값이 변화되는 가변저항체(8)를 하부전극(7)과 상부전극(9)사이에 끼워서 이루어지는 가변저항소자(10)를, 드레인영역(3)과 하부전극(7)을 전기적으로 접속해서 직렬로 접속해서 형성되어 있다. 또, 상부전극(9)은 비트선으로 되는 2층째 메탈배선(12)에 접속되고, 게이트전극(5)은 워드선에 접속되고, 소스영역은 소스선으로 되는 확산층 또는 1층째 메탈배선(11)에 접속된다. 가변저항소자(10)는 도2에 나타내는 단체의 가변저항소자(10)와 같은 요령으로 형성된다. 도4에 예시한 메모리셀 구성과의 차이는, 1개의 메모리셀내에 1개의 가변저항소자(10)를 구비해서 구성되어 있는 점이다. 1개의 메모리셀내에 배치하는 가변저항소자(10)의 개수는 구성하는 기억장치 전체의 특성이나 기능에 따라서 결정하면 좋다.
도11에 메모리 어레이(101)의 일구성예를 모식적으로 나타낸다. 이 구성에 있어서, 메모리 어레이(101)는 비트선 m개(BL1∼BLm)와 워드선 n개(WL1∼WLn)의 교점에 메모리셀(20)이 m×n개 배치된 구성으로 된다. 또한, 소스선이 n개(SL1∼SLn)이며, 워드선과 평행하게 배치되는 구성으로 되어 있다. 또, 메모리 어레이(101)의 구성은, 도11의 구성에 한정되는 것은 아니다.
이와 같이, 메모리셀(20)을 선택 트랜지스터(6)와 가변저항소자(10)의 직렬회로로 구성함으로써, 워드선의 전위에 의해 선택된 메모리셀(20)의 선택 트랜지스터(6)가 온상태로 되고, 또한, 비트선의 전위에 의해 선택된 메모리셀(20)의 가변저항소자(10)에만 선택적으로 기록 또는 소거전압이 인가되어, 가변저항소자(10)의 가변저항체(8)의 저항값을 변화가능하게 하는 구성으로 되어 있다.
도9에 나타내는 본 발명장치(100)의 주변회로를 포함하는 블록구성은 일반적인 불휘발성 반도체 기억장치의 블록구성과 같거나 또는 유사한 구성이다. 간단히 각 회로블록의 설명을 행한다. 어드레스선(102)으로부터 입력된 어드레스에 대응한 메모리 어레이(101)내의 특정의 메모리셀에 정보가 기억되고, 그 정보는 데이터선(103)을 통과하여 외부장치에 출력된다. 워드선 디코더(104)는 어드레스선(102)에 입력된 신호에 대응하는 메모리 어레이(101)의 워드선을 선택하고, 비트선 디코더(105)는 어드레스선(102)에 입력된 어드레스신호에 대응하는 메모리 어레이(101)의 비트선을 선택하고, 또한, 소스선 디코더(106)는 어드레스선(102)에 입력된 어드레스신호에 대응하는 메모리 어레이(101)의 소스선을 선택한다. 제어회로(108)는 메모리 어레이(101)의 기록, 소거, 판독의 제어를 행한다. 제어회로(108)는 어드레스선(102)으로부터 입력된 어드레스신호, 데이터선(103)으로부터 입력된 데이터입력(기록시), 제어신호선(110)으로부터 입력된 제어입력신호에 기초하여, 워드선 디코더(104), 비트선 디코더(105), 소스선 디코더(106), 전압 스위칭회로(109), 메모리 어레이(101)의 판독, 기록, 및 소거동작을 제어한다. 도9에 나타내는 예에서는, 제 어회로(108)는 도시하지 않지만, 일반적인 어드레스 버퍼회로, 데이터 입출력 버퍼회로, 제어입력 버퍼회로로서의 기능을 구비하고 있다.
전압 스위칭회로(109)는 메모리 어레이(101)의 판독, 기록, 소거시에 필요한 워드선, 비트선 및 소스선의 전압을 부여한다. Vcc는 디바이스의 공급전압, Vss는 그라운드전압, Vpp는 기록 또는 소거용의 전압이다. 또한, 데이터의 판독은 메모리 어레이(101)로부터 비트선 디코더(105), 판독회로(107)를 통해 행해진다. 판독회로(107)는 데이터의 상태를 판정하고, 그 결과를 제어회로(108)에 보내어 데이터선(103)에 출력한다.
또, 도9에 예시한 본 발명장치(100)의 블록구성 및 메모리셀의 구성은 일례이며, 적당히 가변저항소자(10)의 특성 등에 따라서 변경가능하다. 예를 들면, 메모리셀(20)을 선택 트랜지스터(6)와 가변저항소자(10)의 직렬회로로 구성하지 않고, 가변저항소자(10) 단체로 구성하도록 해도 상관없다. 또는 선택 트랜지스터(6)에 대신해서 선택 다이오드를 이용해도 상관없다.
본 발명을 바람직한 실시형태와 관련하여 설명하였지만, 본 발명의 사상과 범위를 벗어나지 않고 당업자에 의해 다양한 변경 및 개조가 행해질 수 있다. 따라서, 본 발명은 이하의 특허청구범위에 의해 정의되는 것이다.
이상 상세하게 설명한 바와 같이, 본 발명에 따른 불휘발성 반도체 기억장치는 가변저항소자를 구성하는 페로브스카이트형 금속산화막으로 이루어지는 가변저항체로서, 결정과 비결정을 혼재시킴으로써, 막형성 온도, 또는, 어닐링조건을 제 어함으로써 불휘발성 반도체 기억장치로서 적정한 스위칭 동작가능한 초기 저항값범위로 초기 저항값을 조정할 수 있고, 가변저항체의 막두께 등의 기하학적 치수를 변경하지 않고 가변저항소자에 요구되는 특성에 따른 적정하게 동작가능한 초기 저항값을 설정하는 것이 가능하게 된다.

Claims (7)

  1. 페로브스카이트형 금속산화막으로 이루어지는 가변저항체를 갖는 가변저항소자를 구비하는 불휘발성 반도체 기억장치로서,
    상기 가변저항체는 비결정막중에 결정영역이 점재하도록 결정과 비결정이 혼재된 상태로 막형성되어 있는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  2. 제1항에 있어서, 상기 가변저항소자가 하부전극과 상기 가변저항체와 상부전극을 순서대로 적층해서 이루어지는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  3. 제1항에 있어서, 상기 가변저항체가 350℃∼500℃의 범위내의 막형성 온도에서 막형성된 일반식 Pr1-xCaxMnO3로 나타내어지는 프라세오디뮴·칼슘·망간 산화물인 것을 특징으로 하는 불휘발성 반도체 기억장치.
  4. 제1항에 있어서, 상기 가변저항체가 최하층의 금속배선층보다 상층에 형성되어 있는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  5. 제1항에 있어서, 상기 가변저항체가 비결정상태 또는 결정과 비결정이 혼재 된 상태로 되는 막형성 온도에서 막형성 된 후에, 상기 막형성 온도보다 고온에서, 또한, 상기 가변저항체가 결정과 비결정이 혼재된 상태를 유지가능한 온도범위에서 어닐링처리되어 형성되는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  6. 제5항에 있어서, 상기 막형성 온도가 500℃이하인 것을 특징으로 하는 불휘발성 반도체 기억장치.
  7. 제5항에 있어서, 상기 가변저항체가 일반식 Pr1-xCaxMnO3로 나타내어지는 프라세오디뮴·칼슘·망간 산화물인 것을 특징으로 하는 불휘발성 반도체 기억장치.
KR1020050003739A 2004-01-14 2005-01-14 불휘발성 반도체 기억장치 KR100680563B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00006321 2004-01-14
JP2004006321A JP2005203463A (ja) 2004-01-14 2004-01-14 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
KR20050074928A KR20050074928A (ko) 2005-07-19
KR100680563B1 true KR100680563B1 (ko) 2007-02-08

Family

ID=34616857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050003739A KR100680563B1 (ko) 2004-01-14 2005-01-14 불휘발성 반도체 기억장치

Country Status (7)

Country Link
US (1) US7259387B2 (ko)
EP (1) EP1555693B1 (ko)
JP (1) JP2005203463A (ko)
KR (1) KR100680563B1 (ko)
CN (1) CN1641879A (ko)
DE (1) DE602005008652D1 (ko)
TW (1) TWI255035B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010150957A1 (ko) * 2009-06-23 2010-12-29 광주과학기술원 비휘발성 저항 변화 메모리 소자

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7050319B2 (en) * 2003-12-03 2006-05-23 Micron Technology, Inc. Memory architecture and method of manufacture and operation thereof
US7402456B2 (en) * 2004-04-23 2008-07-22 Sharp Laboratories Of America, Inc. PCMO thin film with memory resistance properties
JP2006022401A (ja) * 2004-05-27 2006-01-26 Sharp Corp Ｃｍｒ薄膜の形成方法
JP4460363B2 (ja) * 2004-06-08 2010-05-12 シャープ株式会社 半導体装置及びその製造方法
KR100576369B1 (ko) * 2004-11-23 2006-05-03 삼성전자주식회사 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법
JP4313372B2 (ja) * 2005-05-11 2009-08-12 シャープ株式会社 不揮発性半導体記憶装置
KR100630437B1 (ko) 2005-08-31 2006-10-02 삼성전자주식회사 비휘발성 유기물 저항 메모리 장치 및 그 제조 방법
JP2007080311A (ja) * 2005-09-12 2007-03-29 Sony Corp 記憶装置及び半導体装置
JP4238248B2 (ja) * 2005-11-11 2009-03-18 シャープ株式会社 可変抵抗素子を備えた不揮発性半導体記憶装置の製造方法
KR100684908B1 (ko) * 2006-01-09 2007-02-22 삼성전자주식회사 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템
KR100723420B1 (ko) * 2006-02-20 2007-05-30 삼성전자주식회사 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US20070235811A1 (en) * 2006-04-07 2007-10-11 International Business Machines Corporation Simultaneous conditioning of a plurality of memory cells through series resistors
JP4857014B2 (ja) * 2006-04-19 2012-01-18 パナソニック株式会社 抵抗変化素子とそれを用いた抵抗変化型メモリ
KR101213702B1 (ko) * 2006-04-21 2012-12-18 삼성전자주식회사 비휘발성 메모리 소자, 그 동작 방법, 및 그 제조 방법
US7636251B2 (en) * 2006-04-21 2009-12-22 Samsung Electronics Co., Ltd. Methods of operating a non-volatile memory device
KR100785021B1 (ko) * 2006-06-13 2007-12-11 삼성전자주식회사 Ｃｕ2Ｏ를 포함한 비휘발성 가변 저항 메모리 소자
US8454810B2 (en) 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition
WO2008035432A1 (fr) * 2006-09-22 2008-03-27 Fujitsu Limited Dispositif de stockage à semi-conducteur, procédé pour fabriquer un dispositif de stockage à semi-conducteur, procédé d'écriture de dispositif de stockage à semi-conducteur et procédé de lecture de dispositif de stockage à semi-conducteur
JP5007724B2 (ja) 2006-09-28 2012-08-22 富士通株式会社 抵抗変化型素子
CN101174672A (zh) * 2006-10-04 2008-05-07 旺宏电子股份有限公司 存储单元及其制程
JP5010891B2 (ja) 2006-10-16 2012-08-29 富士通株式会社 抵抗変化型素子
KR100898897B1 (ko) * 2007-02-16 2009-05-27 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
KR101317755B1 (ko) * 2007-03-23 2013-10-11 삼성전자주식회사 문턱 스위칭 특성을 지니는 저항체를 포함하는 비휘발성메모리 소자, 이를 포함하는 메모리 어레이 및 그 제조방법
JP2008244018A (ja) * 2007-03-26 2008-10-09 Ulvac Japan Ltd 半導体装置の製造方法
JP2008306004A (ja) * 2007-06-07 2008-12-18 Fujitsu Ltd 半導体装置及びその製造方法
WO2009025037A1 (ja) * 2007-08-22 2009-02-26 Fujitsu Limited 抵抗変化型素子
KR100912252B1 (ko) * 2007-10-24 2009-08-17 한국과학기술연구원 높은 소자 수율을 갖는 저항 변화 기억 소자용 박막 구조물
US8345462B2 (en) * 2007-12-05 2013-01-01 Macronix International Co., Ltd. Resistive memory and method for manufacturing the same
JP5309615B2 (ja) * 2008-03-05 2013-10-09 富士通株式会社 抵抗変化型メモリおよびその作製方法
US8004874B2 (en) * 2008-08-06 2011-08-23 Seagate Technology Llc Multi-terminal resistance device
US8289748B2 (en) * 2008-10-27 2012-10-16 Seagate Technology Llc Tuning a variable resistance of a resistive sense element
KR101016266B1 (ko) * 2008-11-13 2011-02-25 한국과학기술원 투명 전자소자용 투명 메모리.
JPWO2010086916A1 (ja) * 2009-01-29 2012-07-26 パナソニック株式会社 抵抗変化素子およびその製造方法
JP5572959B2 (ja) * 2009-02-10 2014-08-20 日本電気株式会社 半導体記憶装置、構造、及び製造方法
US8377718B2 (en) * 2010-11-10 2013-02-19 Micron Technology, Inc. Methods of forming a crystalline Pr1-xCaxMnO3 (PCMO) material and methods of forming semiconductor device structures comprising crystalline PCMO
JP5081334B2 (ja) * 2010-12-27 2012-11-28 パナソニック株式会社 不揮発性記憶素子、その製造方法
JP2013207130A (ja) * 2012-03-29 2013-10-07 Ulvac Japan Ltd 抵抗変化素子及びその製造方法
KR101401221B1 (ko) * 2012-08-10 2014-05-28 성균관대학교산학협력단 결정질 산화막을 포함한 저항 메모리 소자 및 이의 제조 방법
US20140159770A1 (en) * 2012-12-12 2014-06-12 Alexander Mikhailovich Shukh Nonvolatile Logic Circuit
US20140264224A1 (en) 2013-03-14 2014-09-18 Intermolecular, Inc. Performance Enhancement of Forming-Free ReRAM Devices Using 3D Nanoparticles
KR20160131180A (ko) * 2015-05-06 2016-11-16 에스케이하이닉스 주식회사 전자 장치 및 그 동작방법
WO2020133137A1 (zh) * 2018-12-28 2020-07-02 大连理工大学 一种基于有机无机杂化钙钛矿的阈值开关器件及其制备方法
JP6829733B2 (ja) * 2019-01-16 2021-02-10 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型ランダムアクセスメモリ
US11205478B2 (en) * 2019-07-01 2021-12-21 Globalfoundries Singapore Pte. Ltd. Memory device and a method for forming the memory device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030003020A (ko) * 2001-06-28 2003-01-09 샤프 가부시키가이샤 전기적으로 프로그램가능한 저항 교점 메모리
KR20030027725A (ko) * 2001-09-26 2003-04-07 샤프 가부시키가이샤 공용 비트라인 교점 메모리 배열
US20030148545A1 (en) 2002-02-07 2003-08-07 Wei-Wei Zhuang Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
KR20030084621A (ko) * 2002-04-22 2003-11-01 샤프 가부시키가이샤 고체 상태 인덕터 및 그의 제조 방법
KR20050037396A (ko) * 2003-10-17 2005-04-21 인터디지탈 테크날러지 코포레이션 이중 모드 ｇｐｒｓ/ｗｌａｎ 또는 ｕｍｔｓ/ｗｌａｎ ｗｔｒｕ의 ｗｌａｎ 성능들을 보고하는 방법 및 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316131B1 (en) * 1997-09-12 2001-11-13 The United States Of America As Represented By The United States Department Of Energy Large magnetoresistance in non-magnetic silver chalcogenides and new class of magnetoresistive compounds
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US6473332B1 (en) * 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
US6859382B2 (en) * 2002-08-02 2005-02-22 Unity Semiconductor Corporation Memory array of a non-volatile ram
US6583003B1 (en) * 2002-09-26 2003-06-24 Sharp Laboratories Of America, Inc. Method of fabricating 1T1R resistive memory array
US7063984B2 (en) * 2003-03-13 2006-06-20 Unity Semiconductor Corporation Low temperature deposition of complex metal oxides (CMO) memory materials for non-volatile memory integrated circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030003020A (ko) * 2001-06-28 2003-01-09 샤프 가부시키가이샤 전기적으로 프로그램가능한 저항 교점 메모리
KR20030027725A (ko) * 2001-09-26 2003-04-07 샤프 가부시키가이샤 공용 비트라인 교점 메모리 배열
US20030148545A1 (en) 2002-02-07 2003-08-07 Wei-Wei Zhuang Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
KR20030084621A (ko) * 2002-04-22 2003-11-01 샤프 가부시키가이샤 고체 상태 인덕터 및 그의 제조 방법
KR20050037396A (ko) * 2003-10-17 2005-04-21 인터디지탈 테크날러지 코포레이션 이중 모드 ｇｐｒｓ/ｗｌａｎ 또는 ｕｍｔｓ/ｗｌａｎ ｗｔｒｕ의 ｗｌａｎ 성능들을 보고하는 방법 및 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020050003739 - 679837

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010150957A1 (ko) * 2009-06-23 2010-12-29 광주과학기술원 비휘발성 저항 변화 메모리 소자

Also Published As

Publication number Publication date
EP1555693B1 (en) 2008-08-06
KR20050074928A (ko) 2005-07-19
US7259387B2 (en) 2007-08-21
TW200536105A (en) 2005-11-01
TWI255035B (en) 2006-05-11
JP2005203463A (ja) 2005-07-28
EP1555693A1 (en) 2005-07-20
US20050151277A1 (en) 2005-07-14
DE602005008652D1 (de) 2008-09-18
CN1641879A (zh) 2005-07-20

Similar Documents

Publication Publication Date Title
KR100680563B1 (ko) 불휘발성 반도체 기억장치
US11502249B2 (en) Memory element with a reactive metal layer
KR100672272B1 (ko) 비휘발성 반도체 메모리장치의 제조방법
US10644069B2 (en) Memory devices having crosspoint memory arrays therein with multi-level word line and bit line structures
US7045840B2 (en) Nonvolatile semiconductor memory device comprising a variable resistive element containing a perovskite-type crystal structure
JP3889023B2 (ja) 可変抵抗素子とその製造方法並びにそれを備えた記憶装置
US6834008B2 (en) Cross point memory array using multiple modes of operation
US6850455B2 (en) Multiplexor having a reference voltage on unselected lines
US7126841B2 (en) Non-volatile memory with a single transistor and resistive memory element
US6992922B2 (en) Cross point memory array exhibiting a characteristic hysteresis
US7149107B2 (en) Providing a reference voltage to a cross point memory array
US7042035B2 (en) Memory array with high temperature wiring
US20040160817A1 (en) Non-volatile memory with a single transistor and resistive memory element
US7948789B2 (en) Resistance variable element, nonvolatile switching element, and resistance variable memory apparatus
CN101501849B (zh) 存储元件、存储器装置和半导体集成电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 13