JP2006022401A - Ｃｍｒ薄膜の形成方法 - Google Patents

Abstract

【課題】 ＣＭＯＳ用途に適合した可変抵抗特性を有するＣＭＲ薄膜を形成する。
【解決手段】 ＣＭＯＳデバイス作製における使用に適したＣＭＲ薄膜の形成方法であって、その上に初期デバイス構造の形成工程を含む基板を準備する工程と、ＣＭＲターゲットを備えるＲＦスパッタリング堆積チャンバー内のウェハチャックに基板を設置する工程１２と、ＲＦスパッタリング工程の間にナノサイズのＣＭＲ結晶を形成するために４５０℃未満の温度にウェハを加熱する工程１４と、所定のチャンバー圧でスパッタリングガスを堆積チャンバー内に導入する工程１６と、ＣＭＲ材料を基板上に堆積させるためにＣＭＲターゲットにＲＦパワーを印加する工程１８と、デバイス作製を完成させる工程と、を有する。
【選択図】 図１

Description

本発明は、抵抗性ランダムアクセスメモリ（Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＲＲＡＭ）：ＲＲＡＭはシャープ株式会社の登録商標）に適用するＰＣＭＯ（Ｐｒ_ｘＣａ_１−ｘＭｎＯ_３）薄膜のスパッタリング堆積法による形成方法に関し、より詳細には、低温ＲＦスパッタリングによりＰｒ_ｘＣａ_１−ｘＭｎＯ_３化合物ターゲットからＰＣＭＯ薄膜を堆積する方法に関する。

例えば、ＰＣＭＯ（Ｐｒ_ｘＣａ_１−ｘＭｎＯ_３）等の超巨大磁気抵抗（ＣＭＲ：ｃｏｌｏｓｓａｌ ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）を示す材料は、電気的パルスの印加によって抵抗状態が変化することが知られている。当該材料は、不揮発性ランダムアクセスメモリ（ＲＲＡＭ）用途に使用可能である。ＰＣＭＯ薄膜は、パルスレーザ堆積法（ＰＬＤ）、スピンオン、ＭＯＣＶＤ（有機金属化学的気相成長法）、及び、スパッタリング法によって実際に作製されている。ＰＬＤ法は現状では研究目的で少数サンプルの試作にのみ適用可能であり、スピンオン及びＭＯＣＶＤ法は、前駆体の安定性により機能的に制限されるため、これらの堆積法の中で、現状においてＲＦスパッタリング法だけが、商業的な作製に利用可能である。

尚、ヒューストン大学のＬｉｕ等によって、Ｐｒ_ｘＣａ_１−ｘＭｎＯ_３化合物ターゲットからスパッタリングによりＰＣＭＯ膜が実際に堆積されている（下記の非特許文献１及び特許文献１参照）。

米国特許第６２０４１３９号明細書 Ｌｉｕ ｅｔａｌ．，"Ｅｌｅｃｔｒｉｃ−ｐｕｌｓｅ−ｉｎｄｕｃｅｄ ｒｅｖｅｒｓｉｂｌｅ ｒｅｓｉｓｔａｎｃｅ ｃｈａｎｇｅ ｅｆｆｅｃｔ ｉｎ ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ｆｉｌｍｓ"，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．７６，Ｎｏ．１９，ｐｐ．２７４９−２７５１，２０００年５月

しかしながら、非特許文献１及び特許文献１に開示されているスパッタリング法により形成されたＰＣＭＯ膜のＲＲＡＭ特性は、サンプル間で安定しておらず、一定のサンプル内で均一でなく、Ｌｉｕ等の方法に基づいて作製した集積回路のＲＲＡＭ特性は再現性の無いものとなる。Ｌｉｕ等の方法によれば、不均質な特性のＲＲＡＭデバイスが製造されるだけでなく、スパッタリング堆積温度が、例えば、７５０℃と非常に高温であるため、標準的なＣＭＯＳデバイスの製造に組み込めず、その価値が著しく低下する。

ＰＣＭＯ薄膜で作製されるＲＲＡＭデバイスをＣＭＯＳ製造プロセスに集積化するためには、ＰＣＭＯ薄膜の堆積温度を低下させて、再現性のあるＲＲＡＭ特性を達成しなければならない。

尚、米国特許第６７５９２４９号明細書（２００４年７月６日公開、出願番号第１０／０７２２２５号、２００２年２月７日出願）に、電気的パルスの印加によって可逆的な抵抗変化を生じさせる方法であって、抵抗変化特性、つまり、抵抗の増減が印加パルスのパルス幅によって決定されること、及び、本発明に係るＣＭＲ薄膜の形成方法を組み入れたメモリデバイスの製造について開示されている。

本発明に係るＣＭＲ（超巨大磁気抵抗）薄膜の形成方法は、ＣＭＯＳデバイス作製における使用に適したＣＭＲ薄膜の形成方法であって、その上に初期デバイス構造の形成工程を含む基板を準備する工程と、ＣＭＲターゲットを備えるＲＦスパッタリング堆積チャンバー内のウェハチャックに前記基板を設置する工程と、ＲＦスパッタリング工程の間にナノサイズのＣＭＲ結晶を形成するために４５０℃未満の温度に前記ウェハを加熱する工程と、所定のチャンバー圧でスパッタリングガスを前記堆積チャンバー内に導入する工程と、ＣＭＲ材料を前記基板上に堆積させるために前記ＣＭＲターゲットにＲＦパワーを印加する工程と、前記作製を完成させる工程と、を有することを特徴とする。

本発明の目的は、ＣＭＯＳ用途に適合した可変抵抗特性を有するＰＣＭＯ薄膜を形成することにある。

また、本発明の他の目的は、低温ＲＦスパッタリング堆積法を用いてＰＣＭＯ薄膜を形成することにある。

上述の本発明の要旨と目的は、本発明の本質を簡単に理解するために提供されたものである。図面を参照した発明を実施するための最良の形態の詳細な説明により、本発明の更なる理解が得られる。

本発明に係るＣＭＲ薄膜の形成方法（以下、適宜「本発明方法」と略称する）の実施形態を図面に基づいて説明する。

低温でスパッタリング堆積されたＰＣＭＯ（Ｐｒ_ｘＣａ_１−ｘＭｎＯ_３）膜が、６インチウェハ上に亘って、ナノサイズのＰＣＭＯ結晶を含むことが確認され、これにより、安定したスイッチング特性が得られることが分かった。高温での堆積はＰＣＭＯの結晶成長を促進させるものの、結果として得られるＰＣＭＯ薄膜は低抵抗となり、上述の如くＲＲＡＭ用途には不適切となり、また、当該高温処理によってＣＭＯＳ製造プロセスへの適合が不能となる。

本発明方法は、図１の符号１０によって一般的に示すように、ＰＣＭＯ（Ｐｒ_ｘＣａ_１−ｘＭｎＯ_３）等の超巨大磁気抵抗（ＣＭＲ）薄膜を形成するためのスパッタリング処理を含む。大抵の場合、電極層等の幾つかの初期デバイス構造が既に形成されたシリコン基板を、ＣＭＲターゲットを備えるＲＦスパッタリング堆積チャンバー内のウェハチャックに設置する（ステップ１２）。引き続き、ウェハを加熱する（ステップ１４）。次に、ＡｒとＯ_２の混合物であるスパッタリングガスを堆積チャンバー内に導入し、チャンバー圧を所定値に設定する（ステップ１６）。そして、堆積処理を開始すべく、ＣＭＲターゲットにＲＦパワーを印加する（ステップ１８）。堆積が完了すると、ウェハが取り出される（ステップ２０）。次に、新たに堆積されたＣＭＲ層上に上部電極が堆積される（ステップ２２）。

本発明方法において、スパッタリング堆積温度、つまり、ウェハ温度は、４５０℃より低温に、好ましくは、約４００℃に維持される。当該温度によって、堆積時のＰＣＭＯ膜は超微細結晶状態（ｎａｎｏ−ｃｒｙｓｔａｌｌｉｔｅｓ）であり、当該結晶状態は、より大きな結晶状態に比べて、電気的パルスに応答してより効率的に抵抗変化を起こす。

ＰＣＭＯ薄膜は、Ｐｒ_ｘＣａ_１−ｘＭｎＯ_３化学量論化合物ターゲットから反応的にスパッタリングされ、Ｐｔ／Ｔｉ／ＳｉＯ_２／Ｓｉ基板上に堆積する。尚、当該基板上には、例えばＩｒ、Ｒｈ等のＰｔ以外の貴金属を用いることもできる。当該基板は、基板ウェハを４５０℃より低温の予め設定された温度に加熱するための加熱された回転状態のウェハチャックに設置されている。スパッタリング雰囲気は、Ｏ_２含有率が１０〜１５％の間の混合状態のＡｒとＯ_２の混合物である。スパッタリングガス混合物中に酸素が含まれている限りにおいて、当該酸素の存在によって好ましい超微細結晶のＰＣＭＯ膜が得られるとしても、Ｏ_２含有率は７５％以下であるのがよい。チャンバー圧は、約５〜１００ｍＴｏｒｒ（約０．６６６６１〜１３．３３２２Ｐａ）の間に、好ましくは、２０ｍＴｏｒｒ（２．６６６４５Ｐａ）に制御される。スパッタリングパワーは、３インチターゲットに対して約１００〜５００Ｗの間で変化し、好ましくは、３００Ｗに維持される。堆積時間は、所望のＰＣＭＯ膜厚に依存して調整可能である。

ＰＣＭＯ薄膜の堆積後に、直接的な電気的評価のために、上部電極が堆積及びパターンニングされる。商業的なＣＭＯＳ回路の作製においては、ＣＭＲ膜堆積後、電気的なテストに至る前に、更に多くの処理工程が必要とされる。上部電極材料は、Ｐｔ、Ｉｒ、Ｒｈ等から選択される。

図２は、本発明に係るＣＭＲ薄膜の形成方法によってスパッタリングにより作製された低温超微細結晶ＰＣＭＯ薄膜のサンプルに対して、電気的パルスを印加した場合の抵抗スイッチング特性を示す。図３は、本発明に係るＣＭＲ薄膜の形成方法で作製されたＰＣＭＯサンプルの６インチウェハ面内における均一なＲＲＡＭ特性を示す。図３において、符号２４は初期抵抗の均一性、符号２６は高抵抗の均一性、符号２８は低抵抗の均一性を、夫々示す。図４に、低温堆積ＰＣＭＯ薄膜のＸＲＤ（Ｘ線回折）パターン（符号３０）と高温堆積ＰＣＭＯ薄膜のＸＲＤパターン（符号３２）を示す。図４に示すように、低温堆積ＰＣＭＯ薄膜が、高温堆積ＰＣＭＯ薄膜と比較してＸＲＤ（Ｘ線回折）１１２ピーク（符号３４）がより小さく且つより幅広く現出しており、このことは、低温堆積ＰＣＭＯ薄膜が超微細結晶であることを示している。当該ＸＲＤ１１２ピークは、結晶状態がナノサイズに形成されていることを示し、ナノサイズの結晶状態はＣＭＯＳ用途に必要な好適なスイッチング特性を提供する。

当該特性を有するＣＭＲ層の堆積は、〈１〉低温堆積、〈２〉スパッタリング混合ガス、〈３〉所定のチャンバー圧、及び、〈４〉ＲＦエネルギの印加の結果として得られるが、上記〈１〉及び〈２〉の条件が、超微細結晶状態が得られる主たる要因である。

以上、本発明に係るＣＭＲ薄膜の形成方法に基づく低温ＲＦスパッタリングによる、ＲＲＡＭ用途に適合した超微細結晶ＣＭＲ膜の作製方法について説明した。尚、本発明方法は、上記実施形態に限定されるものではなく、特許請求の範囲で示される本発明の技術的範囲内において他のバリエーションまたは修正が可能である。

本発明に係るＣＭＲ薄膜の形成方法の一実施形態を示すフローチャート 本発明に係るＣＭＲ薄膜の形成方法によって作製された低温超微細結晶ＰＣＭＯ薄膜の抵抗変化特性を示す図 本発明に係るＣＭＲ薄膜の形成方法によって作製されたウェハ内での初期抵抗、高抵抗、及び、低抵抗の均一性を示す図 低温堆積ＰＣＭＯ薄膜のＸＲＤパターンと高温堆積ＰＣＭＯ薄膜のＸＲＤパターンの比較図であり、低温堆積ＰＣＭＯ薄膜が、高温堆積ＰＣＭＯ薄膜と比較してＸＲＤ１１２ピークがより小さく且つより幅広く現出すること、及び、超微細結晶であることを示す図

符号の説明

１０： 本発明に係るＣＭＲ薄膜の形成方法
１２： ＲＦスパッタリング堆積チャンバー内のウェハチャックに基板を設置する工程
１４： ウェハを加熱する工程
１６： 所定のチャンバー圧でスパッタリングガスを堆積チャンバー内に導入する工程
１８： ＣＭＲターゲットにＲＦパワーを印加する工程
２０： 堆積完了後にウェハを取り出す工程
２２： 上部電極を堆積する工程
２４： 本発明に係るＣＭＲ薄膜の形成方法で作製されたサンプルの初期抵抗のウェハ面内分布
２６： 本発明に係るＣＭＲ薄膜の形成方法で作製されたサンプルの高抵抗のウェハ面内分布
２８： 本発明に係るＣＭＲ薄膜の形成方法で作製されたサンプルの低抵抗のウェハ面内分布
３０： 低温堆積ＰＣＭＯ薄膜のＸＲＤパターン
３２： 高温堆積ＰＣＭＯ薄膜のＸＲＤパターン
３４： ＸＲＤ（Ｘ線回折）１１２ピーク

Claims (18)

1. ＣＭＯＳデバイス作製における使用に適したＣＭＲ薄膜の形成方法であって、
   その上に初期デバイス構造の形成工程を含む基板を準備する工程と、
   ＣＭＲターゲットを備えるＲＦスパッタリング堆積チャンバー内のウェハチャックに前記基板を設置する工程と、
   ＲＦスパッタリング工程の間にナノサイズのＣＭＲ結晶を形成するために４５０℃未満の温度に前記ウェハを加熱する工程と、
   所定のチャンバー圧でスパッタリングガスを前記堆積チャンバー内に導入する工程と、
   ＣＭＲ材料を前記基板上に堆積させるために前記ＣＭＲターゲットにＲＦパワーを印加する工程と、
   前記作製を完成させる工程と、を有することを特徴とするＣＭＲ薄膜の形成方法。
2. 前記基板を準備する工程が、シリコン基板上への下部電極の堆積工程を含み、
   前記シリコン基板上への下部電極の堆積工程において、Ｐｔ、Ｉｒ、及び、Ｒｈを含む材料群から選択される電極材料が堆積され、
   前記下部電極が、前記シリコン基板上に形成されたＳｉＯ_２層上に堆積されることを特徴とする請求項１に記載のＣＭＲ薄膜の形成方法。
3. 前記４５０℃未満の温度に前記ウェハを加熱する工程において、前記ウェハの温度が約４００℃に維持されることを特徴とする請求項１に記載のＣＭＲ薄膜の形成方法。
4. 前記スパッタリングガスを前記堆積チャンバー内に導入する工程において、Ｏ_２含有率が少なくとも１０％のＯ_２とＡｒの混合物を導入することを特徴とする請求項１に記載のＣＭＲ薄膜の形成方法。
5. 前記スパッタリングガスを前記堆積チャンバー内に導入する工程において、前記チャンバー圧を、約０．６６６６１〜１３．３３２２Ｐａ（約５〜１００ｍＴｏｒｒ）の圧力範囲内に維持することを特徴とする請求項１に記載のＣＭＲ薄膜の形成方法。
6. 前記ＣＭＲターゲットにＲＦパワーを印加する工程において、約１００〜５００Ｗの間のＲＦパワーを印加することを特徴とする請求項１に記載のＣＭＲ薄膜の形成方法。
7. 前記ＣＭＲ薄膜のＸＲＤ１１２ピークが、高温堆積されたＰＣＭＯ（Ｐｒ_ｘＣａ_１−ｘＭｎＯ_３）薄膜と比較して、より小さく且つより幅広く現出することを特徴とするＣＭＲ薄膜の形成方法。
8. ＣＭＯＳデバイス作製における使用に適したＣＭＲ薄膜の形成方法であって、
   その上に初期デバイス構造の形成工程を含む基板を準備する工程と、
   ＣＭＲターゲットを備えるＲＦスパッタリング堆積チャンバー内のウェハチャックに前記基板を設置する工程と、
   ＲＦスパッタリング工程の間にナノサイズのＣＭＲ結晶を形成するために４５０℃未満の温度に前記ウェハを加熱する工程と、
   所定のチャンバー圧でＡｒ／Ｏ_２スパッタリングガスを前記堆積チャンバー内に導入する工程と、
   ＣＭＲ材料を前記基板上に堆積させるために前記ＣＭＲターゲットにＲＦパワーを印加する工程と、
   前記作製を完成させる工程と、を有することを特徴とするＣＭＲ薄膜の形成方法。
9. 前記基板を準備する工程が、シリコン基板上への下部電極の堆積工程を含み、
   前記シリコン基板上への下部電極の堆積工程において、Ｐｔ、Ｉｒ、及び、Ｒｈを含む材料群から選択される電極材料が堆積されることを特徴とする請求項８に記載のＣＭＲ薄膜の形成方法。
10. 前記下部電極が、前記シリコン基板上に形成されたＳｉＯ_２層上に堆積されることを特徴とする請求項９に記載のＣＭＲ薄膜の形成方法。
11. 前記Ａｒ／Ｏ_２スパッタリングガスを前記堆積チャンバー内に導入する工程において、Ｏ_２含有率が少なくとも１０％のＯ_２とＡｒの混合物を導入することを特徴とする請求項８に記載のＣＭＲ薄膜の形成方法。
12. 前記スパッタリングガスを前記堆積チャンバー内に導入する工程において、前記チャンバー圧を、約０．６６６６１〜１３．３３２２Ｐａ（約５〜１００ｍＴｏｒｒ）の圧力範囲内に維持することを特徴とする請求項８に記載のＣＭＲ薄膜の形成方法。
13. 前記ＣＭＲターゲットにＲＦパワーを印加する工程において、約１００〜５００Ｗの間のＲＦパワーを印加することを特徴とする請求項８に記載のＣＭＲ薄膜の形成方法。
14. 前記ＣＭＲ薄膜のＸＲＤ１１２ピークが、高温堆積されたＰＣＭＯ（Ｐｒ_ｘＣａ_１−ｘＭｎＯ_３）薄膜と比較して、より小さく且つより幅広く現出することを特徴とするＣＭＲ薄膜の形成方法。
15. ＣＭＯＳデバイス作製における使用に適したＣＭＲ薄膜の形成方法であって、
    シリコン基板上に下部電極を堆積する工程を含む基板を準備する工程と、
    ＣＭＲターゲットを備えるＲＦスパッタリング堆積チャンバー内のウェハチャックに前記基板を設置する工程と、
    ＲＦスパッタリング工程の間にナノサイズのＣＭＲ結晶を形成するために４５０℃未満の温度に前記ウェハを加熱する工程と、
    所定のチャンバー圧でＯ_２含有率が少なくとも１０％のＡｒ／Ｏ_２スパッタリングガスを前記堆積チャンバー内に導入する工程と、
    ＣＭＲ材料を前記基板上に堆積させるために前記ＣＭＲターゲットにＲＦパワーを印加する工程と、
    前記作製を完成させる工程と、を有し、
    前記シリコン基板上に下部電極を堆積する工程において、Ｐｔ、Ｉｒ、及び、Ｒｈを含む材料群から選択される電極材料が堆積され、前記下部電極が、前記シリコン基板上に形成されたＴｉ／ＳｉＯ_２層上に堆積されることを特徴とするＣＭＲ薄膜の形成方法。
16. 前記Ａｒ／Ｏ_２スパッタリングガスを前記堆積チャンバー内に導入する工程において、前記チャンバー圧を、約０．６６６６１〜１３．３３２２Ｐａ（約５〜１００ｍＴｏｒｒ）の圧力範囲内に維持することを特徴とする請求項１５に記載のＣＭＲ薄膜の形成方法。
17. 前記ＣＭＲターゲットにＲＦパワーを印加する工程において、約１００〜５００Ｗの間のＲＦパワーを印加することを特徴とする請求項１５に記載のＣＭＲ薄膜の形成方法。
18. 前記ＣＭＲ薄膜のＸＲＤ１１２ピークが、高温堆積されたＰＣＭＯ（Ｐｒ_ｘＣａ_１−ｘＭｎＯ_３）薄膜と比較して、より小さく且つより幅広く現出することを特徴とするＣＭＲ薄膜の形成方法。