KR100898897B1 - 비휘발성 메모리 소자 및 그 형성방법 - Google Patents

비휘발성 메모리 소자 및 그 형성방법 Download PDF

Info

Publication number
KR100898897B1
KR100898897B1 KR1020070016453A KR20070016453A KR100898897B1 KR 100898897 B1 KR100898897 B1 KR 100898897B1 KR 1020070016453 A KR1020070016453 A KR 1020070016453A KR 20070016453 A KR20070016453 A KR 20070016453A KR 100898897 B1 KR100898897 B1 KR 100898897B1
Authority
KR
South Korea
Prior art keywords
data storage
storage layer
layer
switching
lower electrode
Prior art date
Application number
KR1020070016453A
Other languages
English (en)
Other versions
KR20080076479A (ko
Inventor
임은경
백인규
이장은
오세충
남경태
조금석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070016453A priority Critical patent/KR100898897B1/ko
Priority to US12/070,219 priority patent/US8614125B2/en
Publication of KR20080076479A publication Critical patent/KR20080076479A/ko
Application granted granted Critical
Publication of KR100898897B1 publication Critical patent/KR100898897B1/ko
Priority to US14/136,522 priority patent/US9159914B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

비휘발성 메모리 소자가 제공된다. 상기 비휘발성 메모리 소자는 반도체 기판 상의 하부 전극, 상기 하부 전극 상의, 전이금속 산화물을 포함하는 데이터 저장층, 상기 데이터 저장층 상의 상부 전극 및 상기 데이터 저장층의 상부면 또는 하부면 중 적어도 어느 하나에 접하는 스위칭 안정층을 포함하되, 상기 스위칭 안정층을 구성하는 물질과 산소의 결합 에너지는 상기 전이금속과 산소의 결합 에너지보다 크다.
비휘발성 메모리 소자, 스위칭 특성, 결합 에너지

Description

비휘발성 메모리 소자 및 그 형성방법{NONVOLATILE MEMORY DEVICE AND METHOD OF FORMING THE SAME}
도 1은 종래 기술에 따른 비휘발성 메모리 소자를 설명하기 위한 단면도이다.
도 2 내지 4는 종래 기술에 따른 비휘발성 메모리 소자의 스위칭 특성을 설명하기 위한 그래프들이다.
도 5는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자를 설명하기 위한 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자를 설명하기 위한 단면도이다.
도 7은 본 발명의 일 변형예에 따른 비휘발성 메모리 소자를 설명하기 위한 단면도이다.
도 8 내지 10은 본 발명의 실시예들에 따른 비휘발성 메모리 소자의 스위칭 특성을 설명하기 위한 그래프들이다.
도 11a 내지 11c는 본 발명의 실시예들에 따른 비휘발성 메모리 소자의 형성방법을 설명하기 위한 단면도들이다.
*도면의 주요부분에 대한 부호의 설명*
125: 게이트 패턴 127: 콘택 플러그
132: 하부전극 134: 데이터 저장층
136: 스위칭 안정층 138: 상부전극
본 발명은 반도체 메모리 소자 및 그 형성방법에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 소자 및 그 형성방법에 관한 것이다.
반도체 소자는 저장된 정보의 유지를 위한 전원 공급이 필요한가에 따라 휘발성 메모리 소자와 비휘발성 메모리 소자로 구분된다. 디램 및 에스램과 같은 휘발성 메모리 소자는 빠른 동작 속도를 가지지만, 정보를 유지하기 위해 전원 공급이 필요하다는 제한을 갖는다. 반면, 비휘발성 메모리 소자 예를 들면, 상변화 메모리 소자(Phase Random Acess Memory:PRAM), 금속 산화물 저항 메모리 소자(Metal Oxide Resistive RAM:RRAM), 강유전체 메모리 소자(Ferroelectric RAM) 등은 정보의 유지를 위한 전원 공급이 불필요하다.
상기 금속 산화물 저항 메모리 소자(Metal Oxide Resistive RAM:RRAM)는 디램 셀 커패시터의 유전막을 전이금속 산화물로 대체한 형태일 수 있다. 전이금속 산화물은 그 양단의 상부전극 및 하부전극에 인가되는 프로그램 전압에 따라 저항이 변화된다. 프로그램 전압의 크기에 따라 전이금속 산화물의 비저항이 100배 이상 변하게 되며, 전압이 인가되지 않아도 변화된 상태의 비저항이 그대로 유지된 다. 이러한 비저항 차이에 따른 전압 변화 및 전류량의 변화를 감지하여 상기 전이금속 산화물에 기록된 데이터가 논리 "1"인지 논리 "0"인지를 판별할 수 있다.
도 1은 종래 기술에 따른 비휘발성 메모리 소자를 설명하기 위한 단면도이다. 도 2 내지 4는 종래 기술에 따른 비휘발성 메모리 소자의 스위칭 특성을 설명하기 위한 그래프들이다.
도 1을 참조하면, 반도체 기판(10) 상에 게이트 패턴(25)이 제공된다. 상기 게이트 패턴(25)은 게이트 절연막(22) 및 게이트 전극(24)을 포함할 수 있다. 상기 게이트 패턴(25)에 인접한 상기 반도체 기판(10)에 소오스 영역(12) 및 드레인 영역(14)이 제공된다. 상기 반도체 기판(10) 상에, 상기 게이트 패턴(25)을 덮는 제 1 층간 절연막(20)이 제공된다. 상기 제 1 층간 절연막(20)에 상기 드레인 영역(14)에 연결되는 콘택 플러그(26)가 제공된다.
상기 콘택 플러그(26)와 연결되는 하부전극(32)이 제공된다. 상기 하부전극(32)은 이리듐(Ir)을 포함할 수 있다. 상기 하부전극(32) 상에 데이터 저장층(34)이 제공된다. 상기 데이터 저장층(34)은 니켈 산화막(NiO)을 포함할 수 있다. 상기 데이터 저장층(34) 상에 상부전극(36)이 제공된다. 상기 상부전극(36)은 이리듐(Ir)을 포함할 수 있다. 상기 제 1 층간 절연막(20) 상에 상기 상부전극(36)을 덮는 제 2 층간 절연막(30)이 제공된다. 상기 제 2 층간 절연막(30) 상에 상기 상부전극(36)과 연결되는 플레이트 전극(40)이 제공된다.
도 2 내지 4를 참조하면, 상기 하부전극(32) 및 상부전극(36)이 이리듐(Ir)이고, 상기 데이터 저장층(34)이 니켈 산화막(NiO)인 경우를 실험하여 얻어진 그래 프이다. 도 2는 각각의 단위칩에 대한 전이금속 산화물 메모리 소자의 셋 저항값과 리셋 저항값을 나타낸다. 도 3은 도 2의 셋(set)/리셋(reset)의 저항값 분포를 나타내는 히스토그램이다. 도 4에서 횡축은 프로그램 및 소거 횟수(number of cycles)을 나타내며, 종축은 셋 저항값과 리셋 저항값을 나타낸다. 도 2 및 3에서, 셋 저항값의 분포 범위와 리셋 저항값의 분포 범위가 넓으며, 셋 저항값과 리셋 저항값의 차이는 약 1000배 정도이다. 도 4에서도, 셋 저항값의 분포 범위와 리셋 저항값의 분포 범위가 넓으며, 셋 저항값과 리셋 저항값의 차이는 약 1000배 정도이다. 셋 저항값과 리셋 저항값의 분포가 균일하지 않은 문제점가 있으며, 이로 인하여 종래의 비휘발성 메모리 소자는 안정적인 스위칭 특성이 구현될 수 없다.
본 발명의 목적은 안정적인 스위칭 특성을 가지는 비휘발성 메모리 소자 및 그 형성방법을 제공하는 것이다.
상기 비휘발성 메모리 소자는 반도체 기판 상의 하부 전극, 상기 하부 전극 상의, 전이금속 산화물을 포함하는 데이터 저장층, 상기 데이터 저장층 상의 상부 전극 및 상기 데이터 저장층의 상부면 또는 하부면 중 적어도 어느 하나에 접하는 스위칭 안정층을 포함하되, 상기 스위칭 안정층을 구성하는 물질과 산소의 결합 에너지는 상기 전이금 속과 산소의 결합 에너지보다 크다.
상기 스위칭 안정층은 알루미늄, 마그네슘 또는 탄탈륨 중 어느 하나를 포함할 수 있다.
상기 스위칭 안정층은 상기 데이터 저장층과 상기 상부 전극 사이에 개재될 수 있다.
상기 스위칭 안정층은 상기 데이터 저장층과 상기 하부 전극 사이에 개재될 수 있다.
상기 스위칭 안정층은 상기 데이터 저장층과 상기 상부 전극 사이 및 상기 데이터 저장층과 상기 하부 전극 사이에 개재될 수 있다.
상기 데이터 저장층은 니켈, 니오븀, 티타늄, 지르코늄, 하프늄, 코발트, 철, 구리 및 크롬으로 이루어진 그룹으로부터 선택된 어느 한 금속의 산화물일 수 있다.
상기 하부 전극 및 상기 상부 전극은 각각 이리듐, 백금, 루테늄, 텅스텐, 티타늄 나이트라이드 및 폴리 실리콘으로 이루어진 그룹으로부터 선택된 어느 하나를 포함할 수 있다.
상기 비휘발성 메모리 소자는 상기 하부 전극과 연결되는 스위칭 소자를 더 포함하며, 상기 스위칭 소자는 트랜지스터 또는 다이오드일 수 있다.
상기 비휘발성 메모리 소자의 형성방법은 반도체 기판 상에 하부 전극을 형성하는 것, 상기 하부 전극 상에, 전이금속 산화물을 포함하는 데이터 저장층을 형성하는 것, 상기 데이터 저장층 상에 상부 전극을 형성하는 것 그리고 상기 데이터 저장층의 상부면에 접하는 제 1 스위칭 안정층을 형성하는 것을 포함하되, 상기 스위칭 안정층을 구성하는 물질과 산소의 결합 에너지는 상기 전이금속과 산소의 결합 에너지보다 크다.
상기 제 1 스위칭 안정층은 알루미늄, 마그네슘 또는 탄탈륨 중 어느 하나로 형성될 수 있다.
상기 데이터 저장층은 니켈, 니오븀, 티타늄, 지르코늄, 하프늄, 코발트, 철, 구리 및 크롬으로 이루어진 그룹으로부터 선택된 어느 한 금속의 산화물로 형성될 수 있다.
상기 하부 전극 및 상기 상부 전극은 각각 이리듐, 백금, 루테늄, 텅스텐, 티타늄 나이트라이드 및 폴리 실리콘으로 이루어진 그룹으로부터 선택된 어느 하나로 형성될 수 있다.
상기 스위칭 안정층은 상기 데이터 저장층과 상기 상부 전극 사이에 형성될 수 있다.
상기 스위칭 안정층은 상기 데이터 저장층과 상기 하부 전극 사이에 형성될 수 있다.
상기 스위칭 안정층은 상기 데이터 저장층과 상기 상부 전극 사이 및 상기 데이터 저장층과 상기 하부 전극 사이에 형성될 수 있다.
상기 비휘발성 메모리 소자의 형성방법은 상기 하부 전극과 연결되는 스위칭 소자를 형성하는 것을 더 포함할 수 있다.
상기 비휘발성 메모리 소자의 형성방법은 상기 데이터 저장층을 형성하기 전에, 상기 하부 전극 상에 제 2 스위칭 안정층을 형성하는 것을 더 포함할 수 있다.
이하, 본 발명의 실시예에 따른 비휘발성 메모리 소자 및 그 형성방법을 첨부한 도면을 참조하여 상세히 설명한다. 본 발명은 여기서 설명되는 실시예에 한정 되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 5는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자를 설명하기 위한 단면도이다.
도 5를 참조하면, 반도체 기판(100) 상에 게이트 패턴(125)이 제공된다. 상기 게이트 패턴(125)은 게이트 절연막(122) 및 게이트 전극(124)을 포함할 수 있다. 상기 게이트 절연막(122)은 실리콘 산화막을 포함할 수 있다. 상기 게이트 전극(124)은 폴리 실리콘을 포함할 수 있다. 상기 게이트 패턴(125)에 인접한 상기 반도체 기판(100)에 소오스 영역(112) 및 드레인 영역(114)이 제공된다.
상기 반도체 기판(100) 상에 게이트 패턴(125)을 덮는 제 1 층간 절연막(120)이 제공된다. 상기 제 1 층간 절연막(120)에 상기 드레인 영역(114)과 연결되는 콘택 플러그(127)가 제공된다. 상기 제 1 층간 절연막(120) 상에 상기 콘택 플러그(127)와 연결되는 하부전극(132)이 제공된다. 상기 하부전극(132) 상에 데이터 저장층(134)이 제공된다. 상기 데이터 저장층(134)은 전이금속 산화물을 포함할 수 있다. 상기 데이터 저장층(134)의 상부면에 접하는 스위칭 안정층(136)이 제공된다. 상기 스위칭 안정층(136)은 얇은 두께, 예를 들면 5~20Å의 두께를 가질 수 있다. 상기 스위칭 안정층(136) 상에 상부전극(138)이 제공된다. 상기 상부전극(138)을 덮는 제 2 층간 절연막(130)이 제공된다. 상기 제 2 층간 절연막(130) 상에 상기 상부전극(138)과 연결되는 플레이트 전극(140)이 제공된다.
상기 스위칭 안정층(136)은 알루미늄(Al), 마그네슘(Mg) 또는 탄탈륨(Ta) 중 어느 하나를 포함할 수 있다. 상기 데이터 저장층(134)은 니켈(Ni), 니오븀(Nb), 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 코발트(Co), 철(Fe), 구리(Cu) 및 크롬(Cr)으로 이루어진 그룹으로부터 선택된 어느 한 전이금속의 산화물일 수 있다. 상기 하부 전극(132) 및 상기 상부 전극(138)은 각각 이리듐(Ir), 백금(Pt), 루테늄(Ru), 텅스텐(W), 티타늄 나이트라이드(TiN) 및 폴리 실리콘으로 이루어진 그룹으로부터 선택된 어느 하나를 포함할 수 있다.
상기 스위칭 안정층(136)을 구성하는 물질과 산소의 결합 에너지(bond energy)는 상기 데이터 저장층(134)의 전이금속과 산소의 결합 에너지보다 크다. 예를 들면, 알루미늄과 산소의 결합 에너지는 약 260kJ/mol이고, 니켈과 산소의 결합 에너지는 약 24kJ/mol이다. 따라서, 상기 스위칭 안정층(136)을 구성하는 물질의 일부가 상기 데이터 저장층(134) 상부의 산소와 결합할 수 있으며, 이로 인하여 상기 데이터 저장층(134)의 상부(upper portion)에 산소와 결합되지 않은 전이금속이 있을 수 있다. 외부 전기장이 인가됨에 따라, 상기 데이터 저장층(134)에 도전성 필라멘트(filament)가 생성되고 소멸된다. 상기 도전성 필라멘트가 상기 데이터 저장층(134) 상부(upper portion)의 산소와 결합되지 않은 전이금속이 있는 자리에서 일정하게 생성되고 소멸될 수 있다. 상기 스위칭 안정층(136)에 의하여 셋(set) 저항값과 리셋(reset) 저항값의 분포 범위가 좁을 수 있다. 상기 스위칭 안정층(136)이 제공됨으로써, 비휘발성 메모리 소자의 스위칭 특성이 향상될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자를 설명하기 위한 단면도이다.
도 6을 참조하면, 반도체 기판(200) 상에 게이트 패턴(225)이 제공된다. 상기 게이트 패턴(225)은 게이트 절연막(222) 및 게이트 전극(224)을 포함할 수 있다. 상기 게이트 절연막(222)은 실리콘 산화막을 포함할 수 있다. 상기 게이트 전극(224)은 폴리 실리콘을 포함할 수 있다. 상기 게이트 패턴(125)에 인접한 상기 반도체 기판(200)에 소오스 영역(212) 및 드레인 영역(214)이 제공된다.
상기 반도체 기판(200) 상에 게이트 패턴(225)을 덮는 제 1 층간 절연막(220)이 제공된다. 상기 제 1 층간 절연막(220)에 상기 드레인 영역(214)과 연결되는 콘택 플러그(227)가 제공된다. 상기 제 1 층간 절연막(220) 상에 상기 콘택 플러그(227)와 연결되는 하부전극(232)이 제공된다. 상기 하부전극(232) 상에 제 1 스위칭 안정층(234)이 제공된다. 상기 스위칭 안정층(234)의 상부면과 접하는 데이터 저장층(235)이 제공된다. 상기 데이터 저장층(235)은 전이금속 산화물을 포함할 수 있다. 상기 데이터 저장층(235)의 상부면에 접하는 제 2 스위칭 안정층(236)이 제공된다. 상기 제 1, 제 2 스위칭 안정층(234,236)은 얇은 두께, 예를 들면 5~20Å의 두께를 가질 수 있다. 상기 제 2 스위칭 안정층(236) 상에 상부전극(238)이 제공된다. 상기 상부전극(238)을 덮는 제 2 층간 절연막(230)이 제공된다. 상기 제 2 층간 절연막(230) 상에 상기 상부전극(238)과 연결되는 플레이트 전극(240)이 제공된다. 본 발명의 실시예와 다르게, 상기 제 1 스위칭 안정층(234)이 상기 데이터 저장층(235)의 하부면에 제공되고, 상기 제 2 스위칭 안정층(236)은 제공되지 않을 수 있다.
상기 제 1, 제 2 스위칭 안정층(234,236)은 알루미늄(Al), 마그네슘(Mg) 또는 탄탈륨(Ta) 중 어느 하나를 포함할 수 있다. 상기 데이터 저장층(235)은 니켈(Ni), 니오븀(Nb), 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 코발트(Co), 철(Fe), 구리(Cu) 및 크롬(Cr)으로 이루어진 그룹으로부터 선택된 어느 한 전이금속의 산화물일 수 있다. 상기 하부 전극(232) 및 상기 상부 전극(238)은 각각 이리듐(Ir), 백금(Pt), 루테늄(Ru), 텅스텐(W), 티타늄 나이트라이드(TiN) 및 폴리 실리콘으로 이루어진 그룹으로부터 선택된 어느 하나를 포함할 수 있다.
상기 제 1, 제 2 스위칭 안정층(234,236)을 구성하는 물질과 산소의 결합 에너지(bond energy)는 상기 데이터 저장층(235)의 전이금속과 산소의 결합 에너지보다 크다. 예를 들면, 알루미늄과 산소의 결합 에너지는 약 260kJ/mol이고, 니켈과 산소의 결합 에너지는 약 24kJ/mol이다. 따라서, 상기 제 1, 제 2 스위칭 안정층(234,236)을 구성하는 물질의 일부가 상기 데이터 저장층(235) 상부 및 하부의 산소와 결합할 수 있으며, 이로 인하여 상기 데이터 저장층(235)의 상부 및 하부에 산소와 결합되지 않은 전이금속이 있을 수 있다. 외부 전기장이 인가됨에 따라, 상기 데이터 저장층(235)에 도전성 필라멘트(filament)가 생성되고 소멸된다. 상기 도전성 필라멘트가 상기 데이터 저장층(235) 상부 및 하부의 산소와 결합되지 않은 전이금속이 있는 자리에서 일정하게 생성되고 소멸될 수 있다. 상기 제 1, 제 2 스위칭 안정층(234,236)에 의하여 셋(set) 저항값과 리셋(reset) 저항값의 분포 범위가 좁을 수 있다. 상기 제 1, 제 2 스위칭 안정층(234,236)이 제공됨으로써, 비휘발성 메모리 소자의 스위칭 특성이 향상될 수 있다.
도 7은 본 발명의 일 변형예에 따른 비휘발성 메모리 소자를 설명하기 위한 단면도이다.
도 7을 참조하면, 반도체 기판(300) 상에 활성 영역을 정의하는 소자분리막(305)이 제공된다. 상기 활성 영역에 불순물 영역(308)이 제공된다. 상기 반도체 기판(300) 상에 제 1 층간 절연막(320)이 제공된다. 상기 제 1 층간 절연막(320)에 상기 불순물 영역(308)과 연결되는 다이오드(325)가 제공된다. 상기 다이오드(325)는 n형 반도체(322)와 p형 반도체(324)를 포함할 수 있다. 상기 제 1 층간 절연막(320) 상에 상기 다이오드(325)와 연결되는 하부전극(332)이 제공된다. 상기 하부전극(332) 상에 데이터 저장층(334)이 제공된다. 상기 데이터 저장층(334)의 상부면과 접하는 스위칭 안정층(336)이 제공된다. 상기 스위칭 안정층(336) 상에 상부전극(338)이 제공된다. 상기 상부전극(338)을 덮는 제 2 층간 절연막(330)이 제공된다. 상기 제 2 층간 절연막(330) 상에 상기 상부전극(338)과 연결되는 플레이트 전극(340)이 제공된다.
상기 스위칭 안정층(336)은 알루미늄(Al), 마그네슘(Mg) 또는 탄탈륨(Ta) 중 어느 하나를 포함할 수 있다. 상기 데이터 저장층(334)은 니켈(Ni), 니오븀(Nb), 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 코발트(Co), 철(Fe), 구리(Cu) 및 크롬(Cr)으로 이루어진 그룹으로부터 선택된 어느 한 전이금속의 산화물일 수 있다. 상기 하부 전극(332) 및 상기 상부 전극(338)은 각각 이리듐(Ir), 백금(Pt), 루테늄(Ru), 텅스텐(W), 티타늄 나이트라이드(TiN) 및 폴리 실리콘으로 이루어진 그룹으로부터 선택된 어느 하나를 포함할 수 있다.
상기 스위칭 안정층(336)을 구성하는 물질과 산소의 결합 에너지(bond energy)는 상기 데이터 저장층(334)의 전이금속과 산소의 결합 에너지보다 크다. 예를 들면, 알루미늄과 산소의 결합 에너지는 약 260kJ/mol이고, 니켈과 산소의 결합 에너지는 약 24kJ/mol이다. 따라서, 상기 스위칭 안정층(336)을 구성하는 물질의 일부가 상기 데이터 저장층(334) 상부의 산소와 결합할 수 있으며, 이로 인하여 상기 데이터 저장층(334)의 상부에 산소와 결합되지 않은 전이금속이 있을 수 있다. 외부 전기장이 인가됨에 따라, 상기 데이터 저장층(334)에 도전성 필라멘트(filament)가 생성되고 소멸된다. 상기 도전성 필라멘트가 상기 데이터 저장층(334) 상부의 산소와 결합되지 않은 전이금속이 있는 자리에서 일정하게 생성되고 소멸될 수 있다. 상기 스위칭 안정층(336)에 의하여 셋(set) 저항값과 리셋(reset) 저항값의 분포 범위가 좁을 수 있다. 상기 스위칭 안정층(336)이 제공됨으로써, 비휘발성 메모리 소자의 스위칭 특성이 향상될 수 있다.
도 8 내지 10은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 스위칭 특성을 설명하기 위한 그래프들이다.
도 8은 각각의 단위칩에 대한 셋 저항값과 리셋 저항값 분포를 보여주는 그 래프이다. 도 9은 셋 저항값과 리셋 저항값 분포를 보여주는 도 10에 대한 히스토그램이다. 도 10은 데이터 저장층이 니켈 산화물(NiO)이고, 스위칭 안정층이 알루미늄인 경우에 프로그램 및 소거 횟수(number of cycle)에 대한 셋 저항값과 리셋 저항값을 보여주고 있다. 도 8 및 9을 참조하면, 셋 저항값과 리셋 저항값 차이는 일정하게 유지되면서(약 1000배), 셋 저항값의 분포범위와 리셋 저항값의 분포범위가 종래기술에 비하여 작아진 것을 알 수 있다. 도 10을 참조하면, 셋 저항값과 리셋 저항값이 약 1000회의 셋 및 리셋 횟수에서도 일정한 저항값을 유지하며, 셋 저항값의 분포 범위와 리셋 저항값의 분포 범위가 종래기술에 비하여 좁아진 것을 알 수 있다.
도 11a 내지 11c는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 형성방법을 설명하기 위한 단면도들이다.
도 11a를 참조하면, 반도체 기판(100) 상에 게이트 패턴(125)이 형성된다. 상기 게이트 패턴(125)은 게이트 절연막(122) 및 게이트 전극(124)을 포함할 수 있다. 상기 게이트 절연막(122)은 열 산화 공정으로 형성될 수 있다. 상기 게이트 패턴(125)을 마스크로 이온 주입 공정을 진행하여, 상기 게이트 패턴(125)에 인접한 반도체 기판(100)에 소오스 영역(112) 및 드레인 영역(114)이 형성된다. 상기 게이트 패턴(125)을 덮는 제 1 층간 절연막(120)이 형성된다. 상기 제 1 층간 절연막(120)은 화학 기상 증착 방법으로 형성될 수 있다.
도 11b를 참조하면, 상기 제 1 층간 절연막(120)에 상기 드레인 영역(114)에 연결되는 콘택 플러그(127)가 형성된다. 상기 제 1 층간 절연막(120) 상에 상기 콘 택 플러그(127)와 연결되는 하부전극(132)이 형성된다. 상기 하부전극(132) 상에 차례로 데이터 저장층(134), 스위칭 안정층(136) 및 상부전극(138)이 형성된다. 상기 하부전극(132), 데이터 저장층(134), 스위칭 안정층(136) 및 상부전극(138)은 통상적으로 알려진 화학 기상 증착 방법 또는 물리 기상 증착 방법으로 형성될 수 있다. 상기 스위칭 안정층(136)은 상기 하부전극(132)과 데이터 저장층(134) 사이에 형성될 수 있다. 상기 스위칭 안정층(136)은 상기 하부전극(132)과 상기 데이터 저장층(134) 사이 및 상기 상부전극(138)과 상기 데이터 저장층(134) 사이에 형성될 수 있다.
상기 스위칭 안정층(136)은 알루미늄(Al), 마그네슘(Mg) 또는 탄탈륨(Ta) 중 어느 하나로 형성될 수 있다. 상기 데이터 저장층(134)은 니켈(Ni), 니오븀(Nb), 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 코발트(Co), 철(Fe), 구리(Cu) 및 크롬(Cr)으로 이루어진 그룹으로부터 선택된 어느 한 전이금속의 산화물로 형성될 수 있다. 상기 하부 전극(132) 및 상기 상부 전극(138)은 각각 이리듐(Ir), 백금(Pt), 루테늄(Ru), 텅스텐(W), 티타늄 나이트라이드(TiN) 및 폴리 실리콘으로 이루어진 그룹으로부터 선택된 어느 하나로 형성될 수 있다.
도 11c를 참조하면, 상기 상부전극(138)을 덮는 제 2 층간 절연막(130)이 형성된다. 상기 제 2 층간 절연막(130) 상에 상기 상부전극(138)과 연결되는 플레이트 전극(140)이 형성된다. 상기 스위칭 안정층(136)을 구성하는 물질과 산소의 결합 에너지(bond energy)는 상기 데이터 저장층(134)의 전이금속과 산소의 결합 에너지보다 크다. 예를 들면, 알루미늄과 산소의 결합 에너지는 약 260kJ/mol이고, 니켈과 산소의 결합 에너지는 약 24kJ/mol이다. 따라서, 상기 스위칭 안정층(136)을 구성하는 물질의 일부가 상기 데이터 저장층(134) 상부의 산소와 결합할 수 있으며, 이로 인하여 상기 데이터 저장층(134) 상부에 산소와 결합되지 않은 전이금속이 있을 수 있다. 상기 스위칭 안정층(136)을 구성하는 물질과 산소의 결합을 위한 활성화 에너지(activation energy)는 상기 스위칭 안정층(136)의 증착 공정 열 또는 후속 열처리 공정에서 공급될 수 있다.
외부 전기장이 인가됨에 따라, 상기 데이터 저장층(134)에 도전성 필라멘트(filament)가 생성되고 소멸된다. 상기 도전성 필라멘트가 상기 데이터 저장층(134) 상부의 산소와 결합되지 않은 전이금속이 있는 자리에서 일정하게 생성되고 소멸될 수 있다. 상기 스위칭 안정층(136)에 의하여 셋(set) 저항값과 리셋(reset) 저항값의 분포 범위가 좁을 수 있다. 상기 스위칭 안정층(136)이 제공됨으로써, 비휘발성 메모리 소자의 스위칭 특성이 향상될 수 있다.
본 발명의 실시예에 따르면, 비휘발성 메모리 소자는 스위칭 안정층을 포함한다. 상기 스위칭 안정층이 제공됨으로써, 도전성 필라멘트가 일정한 부분에서 생성되고 소멸될 수 있다. 스위칭 안정층을 포함하는 비휘발성 메모리 소자의 셋 저항값과 리셋 저항값의 차이가 확보되어 프로그램 및 읽기 동작이 용이할 수 있다. 또한, 셋 저항값 분포 범위와 리셋 저항값 분포 범위가 좁아져 스위칭 특성이 개선될 수 있다.

Claims (18)

  1. 반도체 기판 상의 하부 전극;
    상기 하부 전극 상의, 전이금속 산화물을 포함하는 데이터 저장층;
    상기 데이터 저장층 상의 상부 전극; 및
    상기 데이터 저장층의 상부면 또는 하부면 중 적어도 어느 하나에 제공하는 스위칭 안정층을 포함하되,
    상기 스위칭 안정층을 구성하는 물질과 산소의 결합 에너지는 상기 데이터 저장층의 전이금속과 산소의 결합 에너지보다 큰 비휘발성 메모리 소자.
  2. 청구항 1에 있어서,
    상기 스위칭 안정층은 알루미늄, 마그네슘 또는 탄탈륨 중 적어도 어느 하나를 포함하는 비휘발성 메모리 소자.
  3. 청구항 2에 있어서,
    상기 스위칭 안정층은 상기 데이터 저장층과 상기 상부 전극 사이에 개재되는 비휘발성 메모리 소자.
  4. 청구항 2에 있어서,
    상기 스위칭 안정층은 상기 데이터 저장층과 상기 하부 전극 사이에 개재되 는 비휘발성 메모리 소자.
  5. 청구항 2에 있어서,
    상기 스위칭 안정층은 상기 데이터 저장층과 상기 상부 전극 사이 및 상기 데이터 저장층과 상기 하부 전극 사이에 개재되는 비휘발성 메모리 소자.
  6. 청구항 2에 있어서,
    상기 데이터 저장층은 니켈, 니오븀, 티타늄, 지르코늄, 하프늄, 코발트, 철, 구리 및 크롬으로 이루어진 그룹으로부터 선택된 어느 한 금속의 산화물인 비휘발성 메모리 소자.
  7. 청구항 1에 있어서,
    상기 하부 전극 및 상기 상부 전극은 각각 이리듐, 백금, 루테늄, 텅스텐, 티타늄 나이트라이드 및 폴리 실리콘으로 이루어진 그룹으로부터 선택된 어느 하나를 포함하는 비휘발성 메모리 소자.
  8. 청구항 1에 있어서,
    상기 하부 전극과 연결되는 스위칭 소자를 더 포함하는 비휘발성 메모리 소자.
  9. 청구항 8에 있어서,
    상기 스위칭 소자는 트랜지스터 또는 다이오드인 비휘발성 메모리 소자.
  10. 청구항 1에 있어서,
    상기 데이터 저장층의 산소와 상기 스위칭 안정층을 구성하는 물질이 반응하여 상기 데이터 저장층 내에 산소와 결합되지 않은 전이금속이 형성되되,
    외부 자기장에 의하여 상기 데이터 저장층 내에 도전성 필라멘트가 생성되고, 상기 도전성 필라멘트는 상기 데이터 저장층 내의 상기 산소와 결합하지 않은 전이금속을 포함하는 비휘발성 메모리 소자.
  11. 반도체 기판 상에 하부 전극을 형성하는 것;
    상기 하부 전극 상에, 전이금속 산화물을 포함하는 데이터 저장층을 형성하는 것;
    상기 데이터 저장층 상에 상부 전극을 형성하는 것; 그리고
    상기 데이터 저장층의 상부면 또는 하부면 중 적어도 어느 하나에 스위칭 안정층을 형성하는 것을 포함하되,
    상기 스위칭 안정층을 구성하는 물질과 산소의 결합 에너지는 상기 데이터 저장층의 전이금속과 산소의 결합 에너지보다 큰 비휘발성 메모리 소자의 형성방법.
  12. 청구항 11에 있어서,
    상기 스위칭 안정층은 알루미늄, 마그네슘 또는 탄탈륨 중 어느 하나로 형성되는 비휘발성 메모리 소자의 형성방법.
  13. 청구항 12에 있어서,
    상기 데이터 저장층은 니켈, 니오븀, 티타늄, 지르코늄, 하프늄, 코발트, 철, 구리 및 크롬으로 이루어진 그룹으로부터 선택된 어느 한 금속의 산화물로 형성되는 비휘발성 메모리 소자의 형성방법.
  14. 청구항 11에 있어서,
    상기 하부 전극 및 상기 상부 전극은 각각 이리듐, 백금, 루테늄, 텅스텐, 티타늄 나이트라이드 및 폴리 실리콘으로 이루어진 그룹으로부터 선택된 어느 하나로 형성되는 비휘발성 메모리 소자의 형성방법.
  15. 청구항 11에 있어서,
    상기 스위칭 안정층은 상기 데이터 저장층과 상기 상부 전극 사이에 형성되는 비휘발성 메모리 소자의 형성방법.
  16. 청구항 11에 있어서,
    상기 스위칭 안정층은 상기 데이터 저장층과 상기 하부 전극 사이에 형성되는 비휘발성 메모리 소자의 형성방법.
  17. 청구항 11에 있어서,
    상기 스위칭 안정층은 상기 데이터 저장층과 상기 상부 전극 사이 및 상기 데이터 저장층과 상기 하부 전극 사이에 형성되는 비휘발성 메모리 소자의 형성방 법.
  18. 청구항 11에 있어서,
    상기 하부 전극과 연결되는 스위칭 소자를 형성하는 것을 더 포함하는 비휘발성 메모리 소자의 형성방법.
KR1020070016453A 2007-02-16 2007-02-16 비휘발성 메모리 소자 및 그 형성방법 KR100898897B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070016453A KR100898897B1 (ko) 2007-02-16 2007-02-16 비휘발성 메모리 소자 및 그 형성방법
US12/070,219 US8614125B2 (en) 2007-02-16 2008-02-15 Nonvolatile memory devices and methods of forming the same
US14/136,522 US9159914B2 (en) 2007-02-16 2013-12-20 Nonvolatile memory devices and methods of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070016453A KR100898897B1 (ko) 2007-02-16 2007-02-16 비휘발성 메모리 소자 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20080076479A KR20080076479A (ko) 2008-08-20
KR100898897B1 true KR100898897B1 (ko) 2009-05-27

Family

ID=39705854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070016453A KR100898897B1 (ko) 2007-02-16 2007-02-16 비휘발성 메모리 소자 및 그 형성방법

Country Status (2)

Country Link
US (2) US8614125B2 (ko)
KR (1) KR100898897B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100898897B1 (ko) * 2007-02-16 2009-05-27 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
KR20110080153A (ko) * 2008-10-08 2011-07-12 더 리젠츠 오브 더 유니버시티 오브 미시건 저항을 조정할 수 있는 실리콘계 나노 스케일 저항 디바이스
US8420478B2 (en) * 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
KR101159170B1 (ko) * 2010-07-06 2012-06-22 에스케이하이닉스 주식회사 버퍼층을 구비한 상변화 메모리 장치
US8395140B2 (en) 2010-07-09 2013-03-12 Micron Technology, Inc. Cross-point memory utilizing Ru/Si diode
US9023699B2 (en) * 2012-12-20 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (RRAM) structure and method of making the RRAM structure
CN109686753B (zh) * 2017-10-18 2022-01-11 联华电子股份有限公司 半导体结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340893A (ja) 1997-06-09 1998-12-22 Sony Corp 電子薄膜材料のエッチング方法
KR20060023860A (ko) * 2004-09-10 2006-03-15 삼성전자주식회사 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들
KR20060106113A (ko) * 2005-04-06 2006-10-12 삼성전자주식회사 다치 저항체 메모리 소자와 그 제조 및 동작 방법
KR100668348B1 (ko) 2005-11-11 2007-01-12 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4492743A (en) * 1982-10-15 1985-01-08 Standard Oil Company (Indiana) Multilayer photoelectrodes and photovoltaic cells
US6754108B2 (en) * 2001-08-30 2004-06-22 Micron Technology, Inc. DRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US6834008B2 (en) * 2002-08-02 2004-12-21 Unity Semiconductor Corporation Cross point memory array using multiple modes of operation
JP2004185755A (ja) * 2002-12-05 2004-07-02 Sharp Corp 不揮発性半導体記憶装置
JP2005123361A (ja) 2003-10-16 2005-05-12 Sony Corp 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法
US6849891B1 (en) * 2003-12-08 2005-02-01 Sharp Laboratories Of America, Inc. RRAM memory cell electrodes
JP2005203463A (ja) * 2004-01-14 2005-07-28 Sharp Corp 不揮発性半導体記憶装置
US7858980B2 (en) * 2004-03-01 2010-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reduced active area in a phase change memory structure
KR101051704B1 (ko) * 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
KR100657911B1 (ko) 2004-11-10 2006-12-14 삼성전자주식회사 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자
KR100669854B1 (ko) * 2005-07-05 2007-01-16 삼성전자주식회사 단위 셀 구조물과 그 제조 방법 및 이를 갖는 비휘발성메모리 소자 및 그 제조 방법
JP2007184419A (ja) * 2006-01-06 2007-07-19 Sharp Corp 不揮発性メモリ装置
KR100785021B1 (ko) * 2006-06-13 2007-12-11 삼성전자주식회사 Ｃｕ2Ｏ를 포함한 비휘발성 가변 저항 메모리 소자
KR101159075B1 (ko) * 2006-06-27 2012-06-25 삼성전자주식회사 ｎ+ 계면층을 구비한 가변 저항 랜덤 액세스 메모리 소자
JP2008028228A (ja) * 2006-07-24 2008-02-07 Seiko Epson Corp 可変抵抗素子および抵抗変化型メモリ装置
US7639523B2 (en) * 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
KR100898897B1 (ko) 2007-02-16 2009-05-27 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
KR100809724B1 (ko) * 2007-03-02 2008-03-06 삼성전자주식회사 터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자
US20080273370A1 (en) * 2007-05-02 2008-11-06 Jan Keller Integrated Circuit, Method of Operating an Integrated Circuit, Memory Cell Array, and Memory Module
US8154003B2 (en) * 2007-08-09 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive non-volatile memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340893A (ja) 1997-06-09 1998-12-22 Sony Corp 電子薄膜材料のエッチング方法
KR20060023860A (ko) * 2004-09-10 2006-03-15 삼성전자주식회사 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들
KR20060106113A (ko) * 2005-04-06 2006-10-12 삼성전자주식회사 다치 저항체 메모리 소자와 그 제조 및 동작 방법
KR100668348B1 (ko) 2005-11-11 2007-01-12 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법

Also Published As

Publication number Publication date
US20140124727A1 (en) 2014-05-08
KR20080076479A (ko) 2008-08-20
US9159914B2 (en) 2015-10-13
US8614125B2 (en) 2013-12-24
US20080197336A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
CN108369956B (zh) 铁电电容器、铁电场效应晶体管及在形成包含导电材料与铁电材料的电子组件时使用的方法
KR100668348B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
JP5472888B2 (ja) 抵抗体を利用した不揮発性メモリ素子の製造方法
KR100898897B1 (ko) 비휘발성 메모리 소자 및 그 형성방법
US9029187B1 (en) Using multi-layer MIMCAPs with defective barrier layers as selector element for a cross bar memory array
JP5339716B2 (ja) 抵抗メモリ素子及びその製造方法
US7667998B2 (en) Phase change memory device and method of forming the same
KR100809724B1 (ko) 터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자
CN101771131B (zh) 制造电阻式存储器件的方法
US8148765B2 (en) Resistive random access memory
US9012260B2 (en) Controlling ReRam forming voltage with doping
CN107431070A (zh) 开关器件和存储装置
US20180090207A1 (en) Resistive random access memory, manufacturing method thereof, and operation thereof
US8471325B2 (en) Nonvolatile memory device and method for manufacturing the same
TW200830545A (en) Phase-change material layer and phase-change memory device including the phase-change material layer
CN107068860B (zh) 阻变存储器及其制备方法
JP2009146943A (ja) 抵抗変化素子、これを用いた半導体記憶装置、及びそれらの作製方法
US20140185357A1 (en) Barrier Design for Steering Elements
TWI497492B (zh) 電阻式隨機存取記憶體之記憶胞及其製造方法
US11245074B2 (en) Resistance random access memory and method for fabricating the same
US20160043312A1 (en) Memristors with dopant-compensated switching
CN103904212B (zh) 非挥发性存储器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 11