KR101401221B1 - 결정질 산화막을 포함한 저항 메모리 소자 및 이의 제조 방법 - Google Patents

결정질 산화막을 포함한 저항 메모리 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR101401221B1
KR101401221B1 KR1020120087793A KR20120087793A KR101401221B1 KR 101401221 B1 KR101401221 B1 KR 101401221B1 KR 1020120087793 A KR1020120087793 A KR 1020120087793A KR 20120087793 A KR20120087793 A KR 20120087793A KR 101401221 B1 KR101401221 B1 KR 101401221B1
Authority
KR
South Korea
Prior art keywords
metal oxide
thin film
oxide thin
forming
lower electrode
Prior art date
Application number
KR1020120087793A
Other languages
English (en)
Other versions
KR20140020636A (ko
Inventor
김형섭
이명수
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020120087793A priority Critical patent/KR101401221B1/ko
Publication of KR20140020636A publication Critical patent/KR20140020636A/ko
Application granted granted Critical
Publication of KR101401221B1 publication Critical patent/KR101401221B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명은 저항 메모리 소자에 관한 것으로서, 특히 결정질 산화막을 포함한 저항 메모리 소자 및 그 제조 방법에 관한 것이다.
본 발명에 따른 결정질 산화막을 포함한 저항 메모리 소자는 기판(100); 기판 상에 형성된 하부 전극(110); 하부 전극 상에 배치된 가변 저항층(120); 및 가변 저항층 상에 형성된 상부 전극을 포함하며, 이 경우 가변 저항층(120)은 둘 이상의 산화막(121, 122)으로 구성된다. 이러한 둘 이상의 산화막은, 적어도 하나의 비정질 산화막과 적어도 하나의 결정질 산화막을 반드시 포함해야 한다.

Description

결정질 산화막을 포함한 저항 메모리 소자 및 이의 제조 방법 {RESISTIVE MEMORY DEVICE COMPRISING CRYSTALLINE OXIDATION FILM AND METHOD OF FABRICATING THE SAME}
본 발명은 저항 메모리 소자에 관한 것으로서, 특히 결정질 산화막을 포함한 저항 메모리 소자 및 그 제조 방법에 관한 것이다.
정보화와 통신화가 급속도로 발전함에 따라 문자, 음성, 영상 등의 복합적 이용과 쌍방향 소통이 가능한 기기가 요구되고 있다. 이를 위해서는 더 많은 정보를 더욱 빠르게 처리할 수 있는 능력을 가진 반도체 소자가 필요하다. 또한, 정보를 더욱 빠르게 처리할 수 있는 반도체 소자를 구현하기 위해서는, 시스템의 향상이 필수적이며, 이러한 시스템의 향상은 시스템의 핵심부품인 메모리 소자의 초고속화, 초고집적화 및 초절전화를 요구한다. 기존의 디램(Dynamic random access memory, DRAM)은 하나의 트랜지스터와 하나의 캐패시터를 갖는 단위 셀(Cell)들로 구성되는데, 소자의 크기가 작아짐에 따라 캐패시터 공정의 난이도가 점점 더 올라가게 되어 높은 수율을 가지는 디램셀의 제작이 매우 어렵게 된다. 따라서, 기존 디램을 대체할 수 있고 비휘발성을 가지는 메모리의 필요성이 크게 요구되고 있다.
현재 개발되고 있는 차세대 메모리는 디램의 고집적성과 낮은 소비 전력, 플래시 메모리의 비휘발성, 에스램(SRAM)의 고속 동작을 모두 구현하기 위한 시도가 이루어지고 있다. 이러한 시도로서 연구되고 있는 차세대 메모리 소자중 하나가 저항 메모리 소자(Resistive Random Access Memory, ReRAM 또는 RRAM)이다.
저항 메모리 소자는 일반적으로 금속-절연체-금속(MIM) 구조로서 적당한 전기적 신호를 가하면 저항이 큰 비전도 상태(OFF state)에서 저항이 작은 전도 상태(On state)로 바뀌는 메모리 특성을 나타낸다.
이러한 RRAM 의 재료로서 최적화된 재료의 선택이 아직 이루어지지 않았고 RRAM 소자의 신뢰성 있는 소자 제조를 위해서는 균일성(uniformity)이 좋은 박막 재료를 개발하고 그 구성을 하는데 아직 적절한 선택이 이루어지지 않은 상태 이다. 그리고 기존의 박막은 단일로 비정질 박막 또는 결정화 박막만을 이용하여 RRAM 소자를 구성하였다. 이러한 예는 도 1의 a) 및 b)와 도 2의 a) 및 b)의 모습에서 확인할 수 있는 것처럼, 비정질 박막만을 이용하였거나 또는 다층 구조를 이루더라도 동일하게 비정질 박막만을 이용하였다. 따라서 이를 개선할 적절한 물질을 찾아 구성하는 결과가 매우 미흡하다.
본 발명의 발명자는 이러한 RRAM 소자의 균일성 및 낮은 전류값 특성을 얻을 수 있는 신뢰성 있는 메모리 소자에 관한 연구를 하였고, 그 결과물로서 본 특허의 내용을 얻었다.
본 발명은 산화막의 저항 변화를 이용하여 비휘발성 저장소자 및 그 특성의 향상에 관한 것이다. RRAM 소자를 구현하기 위하여 기본적으로 금속산화물 박막을 이용한다.
특히 금속 산화물 박막은 두 가지 박막 이상의 다층 박막으로 구성하며 그 중 하나의 박막은 결정화된 박막을 이용하도록 한다. 이 경우, 결정질 박막은 비정질에 비해 균일성(uniformity)이 향상되고 비정질 박막은 결정화된 박막에 비하여 전류값이 낮은 특성(저항값이 높고 따라서 on/off ratio를 넓힐 수 있음)을 지니고 있어 결정화된 박막과 비정질 박막을 동시에 다층 구조로 구성하여 RRAM 소자를 구성할 경우 기존의 비정질 구조만을 이용하거나 또는 결정화 박막만을 이용한 RRAM 소자보다 높은 균일성 및 낮은 전류값 특성을 얻을 수 있어 신뢰성 있는 메모리 소자 개발과 낮은 전력 소모를 가지는 메모리 소자 개발이 가능하다.
본 발명의 일 실시예에 따른 결정질 산화막을 포함한 저항 메모리 소자는, 기판; 상기 기판 상에 형성된 하부 전극; 상기 하부 전극 상에 배치된 가변 저항층으로서, 상기 가변 저항층은 둘 이상의 산화막으로 구성된, 가변 저항층; 및 상기 가변 저항층 상에 형성된 상부 전극을 포함하고, 상기 가변 저항층의 둘 이상의 산화막은, 적어도 하나의 비정질 산화막과 적어도 하나의 결정질 산화막을 포함한다.
이 경우 산화막은 금속 산화물 박막이며, 이러한 금속 산화물은 ZrO2, TiO2, Al2O3, HfO2, CeO2, Gd2O3, Ta2O3, Nb2O3, Dy2O3, V2O5, ZnO Y2O3, Mo2O3, La2O3, Er2O3, Yb2O3 및 Lu2O3 으로 이루어진 그룹에서 선택될 수 있다.
본 발명의 일 실시예에 따른 결정질 산화막을 포함한 저항 메모리 소자 제조 방법은, 기판 상에 하부 전극을 형성하는 단계; 상기 하부 전극 상에 둘 이상의 비정질 상태의 서로 상이한 금속 산화물 박막을 가변 저항층으로서 형성하는 단계; 상기 가변 저항층 상에 상부 전극을 형성하는 단계; 및 상기 금속 산화물 박막 중 어느 하나를 열처리를 통해 결정화시키는 단계를 포함한다.
이때, 상기 금속 산화물 박막 중 어느 하나를 열처리를 통해 결정화시키는 단계는, 상기 금속 산화물 박막 중 결정화 온도가 가장 낮은 금속 산화물의 결정화 온도 이상 내지 상기 금속 산화물 박막 중 결정화 온도가 가장 높은 금속 산화물의 결정화 온도 미만의 온도로 열처리하는 것을 특징으로 한다.
본 발명의 추가적인 실시예에 따른 결정질 산화막을 포함한 저항 메모리 소자 제조 방법은, 기판 상에 하부 전극을 형성하는 단계; 상기 하부 전극 상에 둘 이상의 서로 동일한 금속 산화물 박막을 가변 저항층으로서 형성하는 단계; 및 상기 가변 저항층 상에 상부 전극을 형성하는 단계를 포함하고, 상기 가변 저항층을 형성하는 단계는, i) 상기 하부 전극 상에 비정질 상태의 금속 산화물 박막을 증착시키는 단계; ii) 상기 i)의 금속 산화물 박막을 열처리를 통해 결정화시키는 단계; 및 iii) 상기 결정화된 금속 산화물 박막 위에 비정질 상태의 동일한 금속 산화물 박막을 증착시키는 단계를 포함한다.
이 경우 금속 산화물은 ZrO2, TiO2, Al2O3, HfO2, CeO2, Gd2O3, Ta2O3, Nb2O3, Dy2O3, V2O5, ZnO Y2O3, Mo2O3, La2O3, Er2O3, Yb2O3 및 Lu2O3 으로 이루어진 그룹에서 선택될 수 있다.
본 발명의 추가적인 실시예에 따른 결정질 산화막을 포함한 저항 메모리 소자 제조 방법은, 기판 상에 하부 전극을 형성하는 단계; 상기 하부 전극 상에 둘 이상의 서로 상이한 금속 산화물 박막을 가변 저항층으로서 형성하는 단계; 및 상기 가변 저항층 상에 상부 전극을 형성하는 단계를 포함하고, 상기 가변 저항층을 형성하는 단계는, i) 상기 하부 전극 상에 비정질 상태의 금속 산화물 박막을 증착시키는 단계; ii) 상기 i)의 금속 산화물 박막을 열처리를 통해 결정화시키는 단계; 및 iii) 상기 결정화된 금속 산화물 박막 위에 비정질 상태의 상이한 금속 산화물 박막을 증착시키는 단계를 포함한다.
이 경우 금속 산화물은 ZrO2, TiO2, Al2O3, HfO2, CeO2, Gd2O3, Ta2O3, Nb2O3, Dy2O3, V2O5, ZnO Y2O3, Mo2O3, La2O3, Er2O3, Yb2O3 및 Lu2O3 으로 이루어진 그룹에서 선택될 수 있다.
도 1은 기존의 저항 메모리 소자 및 본 발명의 저항 메모리 소자의 산화막 구조를 나타내는 모식도이다.
도 2는 도 1의 모식도의 산화막 구조의 각각의 HRTEM 이미지이다.
도 3은 비교 샘플 및 본 발명의 일 실시예에 따른 샘플에 대한 I-V 특성을 나타내는 그래프이다.
도 4는 이러한 샘플들의 인듀어런스(endurance) 특성 결과를 나타내는 그래프이다.
도 5는 이러한 샘플들의 분포확률 특성 결과를 나타내는 그래프이다.
도 6은 본 발명의 일 실시예에 따른 저항 메모리 소자의 제조 방법의 순서도를 도시한다.
도 7은 본 발명의 추가적인 실시예에 따른 저항 메모리 소자의 제조 방법의 순서도를 도시한다.
다양한 실시예들이 이제 도면을 참조하여 설명되며, 전체 도면에서 걸쳐 유사한 도면번호는 유사한 엘리먼트를 나타내기 위해서 사용된다. 설명을 위해 본 명세서에서, 다양한 설명들이 본 발명의 이해를 제공하기 위해서 제시된다. 그러나 이러한 실시예들은 이러한 특정 설명 없이도 실행될 수 있음이 명백하다. 다른 예들에서, 공지된 구조 및 장치들은 실시예들의 설명을 용이하게 하기 위해서 블록 다이아그램 형태로 제시된다.
하기 설명은 본 발명의 실시예에 대한 기본적인 이해를 제공하기 위해서 하나 이상의 실시예들의 간략화된 설명을 제공한다. 본 섹션은 모든 가능한 실시예들에 대한 포괄적인 개요는 아니며, 모든 엘리먼트들 중 핵심 엘리먼트를 식별하거나, 모든 실시예의 범위를 커버하고자 할 의도도 아니다. 그 유일한 목적은 후에 제시되는 상세한 설명에 대한 도입부로서 간략화된 형태로 하나 이상의 실시예들의 개념을 제공하기 위함이다.
종래 기술에 따른 박막은 비정질 박막 또는 결정화 박막만을 이용하여 RRAM 소자를 구성하였다. 이러한 예는 도 1의 a) 및 b)와 도 2의 a) 및 b)의 모습에서 확인할 수 있는 것처럼, 비정질 박막만을 이용하였거나 또는 다층 구조를 이루더라도 동일하게 비정질 박막만을 이용하였다.
이에 반하여, 본 발명에 따른 결정질 산화막을 포함한 저항 메모리 소자는 기판(100); 기판 상에 형성된 하부 전극(110); 하부 전극 상에 배치된 가변 저항층(120); 및 가변 저항층 상에 형성된 상부 전극을 포함하며, 이 경우 가변 저항층(120)은 둘 이상의 산화막(121, 122)으로 구성된다. 이러한 모습은 도 1의 c) 및 도 2의 c)에서 확인할 수 있다.
가변 저항층(120)은 도 1에서 두 개의 산화막(121, 122)으로 도시되어 있으며, 이러한 산화막은 둘 이상이면 어느 것도 가능하다.
한편, 이러한 둘 이상의 산화막은, 적어도 하나의 비정질 산화막과 적어도 하나의 결정질 산화막을 반드시 포함해야 한다. 이 경우 적층 순서에 특별히 제한되는 것은 아니다.
도 1에서는 하부 전극 상에는 결정질 HfO2 산화막이 적층되었고, 그 위에 비정질 Al2O3 산화막이 적층되어 가변 저항층(120)을 형성하였다. 이 경우 적층 순서가 반대로 되도 무관하며, 3개 이상의 산화막층이 적층될 수도 있다.
도 2의 c)에서 볼 수 있는 것처럼, 하부 HfO2 산화막은 결정화를 이루고 있고 이러한 결정질 층에 의해 본 발명의 일 실시예에 따른 저항 메모리 소자는 균일성이 향상되고, 상부의 비정질 Al2O3 산화막에 의해 낮은 전류 특성을 나타낼 수 있어 전체적으로 특성이 향상된 특성을 나타내는 RRAM의 제작이 가능하게 된다.
본 발명의 일 실시예와 같이 가변 저항층으로서 결정질 박막과 비정질 박막을 함께 적층시켜 이용할 경우, 결정질 박막은 비정질에 비해 소자 특성의 균일성(uniformity)이 향상되고 비정질 박막은 결정화된 박막에 비하여 전류값이 낮은 특성(저항값이 높고 따라서 on/off ratio를 넓힐 수 있음)을 지니고 있어 결정화된 박막과 비정질 박막을 동시에 다층 구조로 구성하여 RRAM 소자를 구성할 경우 기존의 비정질 구조만을 이용하거나 또는 결정화 박막만을 이용한 RRAM 소자보다 높은 균일성 및 낮은 전류값 특성을 얻을 수 있어 신뢰성 있는 메모리 소자 개발과 낮은 전력 소모를 가지는 메모리 소자의 구현이 가능하게 된다.
도 4는 인듀어런스(endurance) 특성 결과를 나타내는 그래프로서, 가변 저항층들에 인가되는 전압을 주기적으로 변경하는 시험을 통해 측정한 'OFF 전류'와 'ON 전류'를 나타내는데, 가변 저항층에 인가되는 전압을 주기적으로 변경하는 경우 'OFF 전류값에 대한 ON 전류값의 비(ratio)'를 확인할 수 있다. 도 4의 c)의 경우(결정질 산화막과 비정질 산화막을 동시에 가지고 있는 샘플)는 도 4의 a) 및 b)보다 on/off 비의 값이 더 크면서도 균일한 값을 나타냄을 확인할 수 있다.
이러한 결정질 산화막과 비정질 산화막의 물질은 금속 산화물이며, 본 발명에 따를 경우 금속 산화물 물질은 동일한 물질인지 상이한 물질인지 여부는 상관없다. 본 발명에서는 그 물질의 동일성 여부는 무관하고, 각각의 가변 저항층을 이루는 산화막층이 적어도 하나의 결정질 산화막과 적어도 하나의 비정질 산화막을 반드시 포함해야 한다.
한편, 금속 산화물은 ZrO2, TiO2, Al2O3, HfO2, CeO2, Gd2O3, Ta2O3, Nb2O3, Dy2O3, V2O5, ZnO Y2O3, Mo2O3, La2O3, Er2O3, Yb2O3 및 Lu2O3 으로 이루어진 그룹에서 선택되는 것이 바람직하다. 이러한 금속 산화물 이외의 경우에는 저항 메모리 소자의 산화막으로 이용시 그 신뢰성 및 전류 특성이 떨어져 이용되기 어렵다.
상부 전극 및 하부 전극은 전도성 물질로 형성될 수 있고, 서로 동일한 물질 또는 다른 물질로 형성될 수 있다. 상부 전극 및 하부 전극을 형성하는 방법은 특별히 제한되지 아니하며, 일례로 증착, 코팅, 프린팅 등의 방법으로 형성될 수 있다.
이하에서는 결정질 산화막을 포함한 저항 메모리 소자 제조 방법에 대해 설명하도록 하겠다.
본 발명의 일 실시예에 따른 저항 메모리 소자의 제조 방법은, 기판 상에 하부 전극을 형성하는 단계(S610 단계); 하부 전극 상에 둘 이상의 비정질 상태의 서로 상이한 금속 산화물 박막을 가변 저항층으로서 형성하는 단계(S620 단계); 가변 저항층 상에 상부 전극을 형성하는 단계(S630 단계); 및 금속 산화물 박막 중 어느 하나를 열처리를 통해 결정화시키는 단계(S640 단계)를 포함하며, 이는 도 6에서 도시되어 있다.
하부 전극 상에 둘 이상의 비정질 상태의 서로 상이한 금속 산화물 박막을 가변 저항층으로서 형성하는 단계(S620 단계)는 둘 이상의 금속 산화물 박막층을 하부 전극 상에 적층시키는 단계로서, 이 경우 둘 이상의 금속 산화물 박막층은 모두 비정질 박막층이다. 금속 산화물 박막층의 형성은 원자층 증착법(ALD)에 의해 이루어지는 것이 일반적이다.
이후, 금속 산화물 박막 중 어느 하나를 열처리를 통해 결정화시키는 단계(S640 단계)에서 열처리를 통해 비정질 금속 산화물 박막 중 하나를 결정화시킨다. 이 경우 다층 구조가 3층 이상이라면 2개층을 결정화시킬 수도 있다.
한편, 도 6에서와 같이 먼저 금속 산화물 박막층을 다층 구조로 형성시킨 이후 열처리를 통해 결정화시킬 경우에는, 금속 산화물 박막 중 결정화 온도가 가장 낮은 금속 산화물의 결정화 온도 이상 내지 금속 산화물 박막 중 결정화 온도가 가장 높은 금속 산화물의 결정화 온도 미만의 온도로 열처리하는 것이 바람직하다. 왜냐하면, 가변 저항층의 금속 산화물 박막층이 결정질 및 비정질 구조를 모두 포함하기 위해서는 모든 금속 산화물이 결정화되어서는 안되며, 따라서 가장 높은 결정화 온도를 가진 금속 산화물의 결정화 온도 미만의 온도로 열처리를 진행해야 하며, 또한 적어도 하나의 금속 산화물은 결정화가 이루어져야 하므로 가장 낮은 결정화 온도를 가진 금속 산화물의 결정화 온도 이상의 온도로 열처리해야, 가변 저항층이 적어도 하나의 결정질 금속 산화물 박막 및 적어도 하나의 비정질 금속 산화물 박막을 모두 포함할 수 있게 된다.
본 발명의 추가적인 실시예에 따른 저항 메모리 소자의 제조 방법은, 도 6에서와 같이 미리 비정질 금속 산화물층을 적층시킨 이후 결정화시키는 것이 아니라, 하부 전극 상에 비정질 금속 산화물층을 증착시킨 이후 그 금속 산화물을 열처리를 통해 결정화시킨 이후, 다시 비정질 금속 산화물층을 증착시키는 방식을 이용한다.
이러한 본 발명의 추가적인 실시예에 따른 저항 메모리 소자의 제조 방법은, 기판 상에 하부 전극을 형성하는 단계(S710 단계); 상기 하부 전극 상에 둘 이상의 서로 동일한 금속 산화물 박막을 가변 저항층으로서 형성하는 단계(S720 단계); 및 가변 저항층 상에 상부 전극을 형성하는 단계(S730 단계)를 포함하고, 가변 저항층을 형성하는 단계는, i) 하부 전극 상에 비정질 상태의 금속 산화물 박막을 증착시키는 단계(S722 단계); ii) i)의 금속 산화물 박막을 열처리를 통해 결정화시키는 단계(S724 단계); 및 iii) 결정화된 금속 산화물 박막 위에 비정질 상태의 동일한 금속 산화물 박막을 증착시키는 단계(S726 단계)를 포함한다. 이러한 내용은 도 7에서 순서도로 도시되어 있다.
이 경우 금속 산화물 박막이 동일한 경우에도 비정질 박막 및 결정질 박막을 동시에 포함할 수 있다. 한편, 이러한 방법은 금속 산화물 박막이 상이한 경우에도 이용될 수 있다.
이러한 본 발명의 실시예들에 따른 저항 메모리 소자의 제조 방법에서, 금속 산화물은 ZrO2, TiO2, Al2O3, HfO2, CeO2, Gd2O3, Ta2O3, Nb2O3, Dy2O3, V2O5, ZnO Y2O3, Mo2O3, La2O3, Er2O3, Yb2O3 및 Lu2O3 으로 이루어진 그룹에서 선택되는 것이 바람직하며, 그 이유에 대해서는 위에서 언급한 바와 동일하다.
기판 위에 하부 전극으로서 Pt 전극을 증착시키고, 그 위에 원자층 증착법(ALD)을 이용하여 도 1에서와 같이 a), b), c) 세 개의 샘플을 준비하였으며, a)는 비정질 상태의 Al2O3 이고, b)는 비정질 상태의 Al2O3와 비정질 상태의 HfO2이며, c)는 b) 상태의 박막을 600℃에서 N2 분위기 하에서 2분간 열처리하여 HfO2 박막을 결정화시킨 것이다.
이때 Al2O3의 결정화 온도는 매우 높아서 600℃에서는 결정화가 이루어지지 아니하고, HfO2만 결정화가 이루어진다.
이후 스퍼터링을 이용하여 가변 저항층 위에 상부 전극으로서 TaN을 증착시켰다.
제작된 샘플 a), b), c)의 HRTEM 이미지는 도 2에서 도시되며, 도 2의 c)에서 보는 것처럼, HfO2가 결정화되었음을 확인하였다.
이후 샘플들의 I-V 특성을 확인하였고 그 결과는 도 3에서 나타나며 도 3에서 보는 것처럼 결정화된 박막이 포함된 경우(샘플 c))에 균일성(uniformity)이 향상됨을 확인할 수 있었다.
도 4는 이러한 샘플들의 인듀어런스(endurance) 특성 결과를 나타내는 그래프이다. 도 4는 가변 저항층들에 인가되는 전압을 주기적으로 변경하는 시험을 통해 측정한 'OFF 전류'와 'ON 전류'를 나타내는데, 가변 저항층에 인가되는 전압을 주기적으로 변경하는 경우 'OFF 전류값에 대한 ON 전류값의 비(ratio)'를 확인할 수 있다. 도 4의 c)의 경우(결정질 산화막과 비정질 산화막을 동시에 가지고 있는 샘플)는 도 4의 a) 및 b)보다 on/off 비의 값이 더 크면서도 균일한 값을 나타냄을 확인할 수 있다. 즉, c)의 경우 인내력 테스트의 사이클 숫자가 증가함에도 불구하고, On 상태의 전류값과 Off 상태의 전류값이 거의 변하지 아니한 채로 일정한 값을 지니는 결과를 보여 가장 좋은 특성을 나타내었다. 이는 비정질 박막과 결정질 박막이 함께 존재하기 때문인데, 비정질 박막을 이용할 경우 저항값을 높일 수 있어 on/off 비가 커지게 되고, 동시에 결정질 박막이 함께 존재함으로써 그 균일성이 향상되기 때문이다.
마지막으로 도 5는 분포확률 특성 결과로서, 샘플 c)와 같이 결정화된 박막 및 비정질 박막이 함께 존재하는 경우에 높은 저항 상태(HRS) 및 낮은 저항 상태(LRS)의 차이가 가장 넓은 폭을 나타내는 결과를 보이고, 또한 가장 일정한 전류값을 나타내는 결과를 보였다. 즉, 결정화된 박막 및 비정질 박막이 함께 존재함으로써 on/off 비가 커지고 동시에 균일성이 향상됨을 확인할 수 있었다.
제시된 실시예들에 대한 설명은 임의의 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 이용하거나 또는 실시할 수 있도록 제공된다. 이러한 실시예들에 대한 다양한 변형들은 본 발명의 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이며, 여기에 정의된 일반적인 원리들은 본 발명의 범위를 벗어남이 없이 다른 실시예들에 적용될 수 있다. 그리하여, 본 발명은 여기에 제시된 실시예들로 한정되는 것이 아니라, 여기에 제시된 원리들 및 신규한 특징들과 일관되는 최광의의 범위에서 해석되어야 할 것이다.

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 기판 상에 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 둘 이상의 비정질 상태의 서로 상이한 금속 산화물 박막을 가변 저항층으로서 형성하는 단계;
    상기 가변 저항층 상에 상부 전극을 형성하는 단계; 및
    상기 금속 산화물 박막 중 어느 하나를 열처리를 통해 결정화시키는 단계를 포함하는,
    상기 열처리를 통해 결정화시키는 단계는 결정화 온도가 가장 높은 금속 산화물의 결정화 온도 미만의 온도로 열처리하는 것을 특징으로 하는,
    결정질 산화막을 포함한 저항 메모리 소자 제조 방법.
  5. 제 4 항에 있어서,
    상기 금속 산화물 박막 중 어느 하나를 열처리를 통해 결정화시키는 단계는, 상기 금속 산화물 박막 중 결정화 온도가 가장 낮은 금속 산화물의 결정화 온도 이상 내지 상기 금속 산화물 박막 중 결정화 온도가 가장 높은 금속 산화물의 결정화 온도 미만의 온도로 열처리하는 것을 특징으로 하는,
    결정질 산화막을 포함한 저항 메모리 소자 제조 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 금속 산화물은 ZrO2, TiO2, Al2O3, HfO2, CeO2, Gd2O3, Ta2O3, Nb2O3, Dy2O3, V2O5, ZnO Y2O3, Mo2O3, La2O3, Er2O3, Yb2O3 및 Lu2O3 으로 이루어진 그룹에서 선택되는,
    결정질 산화막을 포함한 저항 메모리 소자 제조 방법.
  7. 기판 상에 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 둘 이상의 서로 동일한 금속 산화물 박막을 가변 저항층으로서 형성하는 단계; 및
    상기 가변 저항층 상에 상부 전극을 형성하는 단계를 포함하고,
    상기 가변 저항층을 형성하는 단계는,
    i) 상기 하부 전극 상에 비정질 상태의 금속 산화물 박막을 증착시키는 단계;
    ii) 상기 i)의 금속 산화물 박막을 열처리를 통해 결정화시키는 단계; 및
    iii) 상기 결정화된 금속 산화물 박막 위에 비정질 상태의 동일한 금속 산화물 박막을 증착시키는 단계를 포함하는,
    결정질 산화막을 포함한 저항 메모리 소자 제조 방법.
  8. 기판 상에 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 둘 이상의 서로 상이한 금속 산화물 박막을 가변 저항층으로서 형성하는 단계; 및
    상기 가변 저항층 상에 상부 전극을 형성하는 단계를 포함하고,
    상기 가변 저항층을 형성하는 단계는,
    i) 상기 하부 전극 상에 비정질 상태의 금속 산화물 박막을 증착시키는 단계;
    ii) 상기 i)의 금속 산화물 박막을 열처리를 통해 결정화시키는 단계; 및
    iii) 상기 결정화된 금속 산화물 박막 위에 비정질 상태의 상이한 금속 산화물 박막을 증착시키는 단계를 포함하는,
    결정질 산화막을 포함한 저항 메모리 소자 제조 방법.
KR1020120087793A 2012-08-10 2012-08-10 결정질 산화막을 포함한 저항 메모리 소자 및 이의 제조 방법 KR101401221B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120087793A KR101401221B1 (ko) 2012-08-10 2012-08-10 결정질 산화막을 포함한 저항 메모리 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120087793A KR101401221B1 (ko) 2012-08-10 2012-08-10 결정질 산화막을 포함한 저항 메모리 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20140020636A KR20140020636A (ko) 2014-02-19
KR101401221B1 true KR101401221B1 (ko) 2014-05-28

Family

ID=50267566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120087793A KR101401221B1 (ko) 2012-08-10 2012-08-10 결정질 산화막을 포함한 저항 메모리 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101401221B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230045917A (ko) 2021-09-29 2023-04-05 성균관대학교산학협력단 이중 활성층을 포함하는 저항 변화 메모리, 이의 제조방법 및 이를 포함하는 어레이

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102314162B1 (ko) * 2019-01-29 2021-10-19 한양대학교 산학협력단 다결정 금속 산화물층을 포함하는 선택소자 및 이를 포함하는 크로스포인트 메모리
KR20210050015A (ko) * 2019-10-25 2021-05-07 인제대학교 산학협력단 멤리스터 소자 및 이의 제조방법
KR102618208B1 (ko) * 2022-03-15 2023-12-29 재단법인차세대융합기술연구원 전이금속 산화물 기반의 저항 변화 메모리 소자 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050074928A (ko) * 2004-01-14 2005-07-19 샤프 가부시키가이샤 불휘발성 반도체 기억장치
JP2007235139A (ja) * 2006-02-27 2007-09-13 Samsung Electronics Co Ltd 二つの酸化層を利用した不揮発性メモリ素子
KR101094658B1 (ko) * 2010-04-19 2011-12-20 연세대학교 산학협력단 비휘발성 저항 스위칭 메모리 제조 방법 및 비휘발성 저항 스위칭 메모리 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050074928A (ko) * 2004-01-14 2005-07-19 샤프 가부시키가이샤 불휘발성 반도체 기억장치
JP2007235139A (ja) * 2006-02-27 2007-09-13 Samsung Electronics Co Ltd 二つの酸化層を利用した不揮発性メモリ素子
KR101094658B1 (ko) * 2010-04-19 2011-12-20 연세대학교 산학협력단 비휘발성 저항 스위칭 메모리 제조 방법 및 비휘발성 저항 스위칭 메모리 소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230045917A (ko) 2021-09-29 2023-04-05 성균관대학교산학협력단 이중 활성층을 포함하는 저항 변화 메모리, 이의 제조방법 및 이를 포함하는 어레이

Also Published As

Publication number Publication date
KR20140020636A (ko) 2014-02-19

Similar Documents

Publication Publication Date Title
US20230121892A1 (en) Ferroelectric Capacitor, Ferroelectric Field Effect Transistor, and Method Used in Forming an Electronic Component Comprising Conductive Material and Ferroelectric Material
US7872900B2 (en) Correlated electron memory
US9324944B2 (en) Selection device and nonvolatile memory cell including the same and method of fabricating the same
US7943926B2 (en) Nonvolatile memory device and nonvolatile memory array including the same
US8574983B2 (en) Method for fabricating a DRAM capacitor having increased thermal and chemical stability
US20130320286A1 (en) Switching elements and devices, memory devices and methods of manufacturing the same
CN102214673B (zh) 半导体器件及其制造方法
US20130100577A1 (en) Method for Forming a MIMCAP Structure and the MIMCAP Structure Thereof
US8647943B2 (en) Enhanced non-noble electrode layers for DRAM capacitor cell
KR101450093B1 (ko) 이종접합 산화막 구조를 이용한 저항변화 메모리소자 및 그 제조방법
US8399874B2 (en) Vertical nonvolatile memory device including a selective diode
KR101401221B1 (ko) 결정질 산화막을 포함한 저항 메모리 소자 및 이의 제조 방법
CN101577308A (zh) 一种掺杂ZrO2阻变存储器及其制作方法
RU2468471C1 (ru) Способ получения энергонезависимого элемента памяти
CN113948520A (zh) 一种氧化铪基铁电电容及其制备方法
US10043973B2 (en) Resistance random access memory device
KR100722853B1 (ko) 절연막의 적층증착에 의한 저항 메모리 소자의 제조방법
KR101481920B1 (ko) 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀
KR20140001075A (ko) 스위칭 요소 및 이를 채용한 메모리 소자
US8367460B2 (en) Horizontally oriented and vertically stacked memory cells
CN101577311A (zh) 一次编程存储器及其制造方法
CN105006518B (zh) 电阻式随机存取存储器及其制造方法
TWI622128B (zh) 電阻式隨機存取記憶體、其製造方法及其操作
US20210098596A1 (en) Thin film structure and electronic device including the same
KR101356958B1 (ko) 저항 메모리 소자 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180508

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee