KR20210050015A - 멤리스터 소자 및 이의 제조방법 - Google Patents

멤리스터 소자 및 이의 제조방법 Download PDF

Info

Publication number
KR20210050015A
KR20210050015A KR1020190133338A KR20190133338A KR20210050015A KR 20210050015 A KR20210050015 A KR 20210050015A KR 1020190133338 A KR1020190133338 A KR 1020190133338A KR 20190133338 A KR20190133338 A KR 20190133338A KR 20210050015 A KR20210050015 A KR 20210050015A
Authority
KR
South Korea
Prior art keywords
metal oxide
memristor
thin film
tio
film layer
Prior art date
Application number
KR1020190133338A
Other languages
English (en)
Inventor
송한정
쉬브르 체크라바티
Original Assignee
인제대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인제대학교 산학협력단 filed Critical 인제대학교 산학협력단
Priority to KR1020190133338A priority Critical patent/KR20210050015A/ko
Publication of KR20210050015A publication Critical patent/KR20210050015A/ko
Priority to KR1020210085873A priority patent/KR102395031B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H01L45/16
    • H01L45/1253
    • H01L45/145
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 멤리스터 소자 및 이의 제조방법에 관한 것으로, 기판; 상기 기판상에 배치된 제 1 금속산화물 박막층; 상기 제1 금속산화물 박막층상에 배치된 제 2 금속산화물 나노입자층; 및 상기 제 2 금속산화물 나노입자층 상에 배치된 전극;을 포함하는 멤리스터(Memristor) 소자 및 이의 제조방법에 관한 것이다.

Description

멤리스터 소자 및 이의 제조방법{Memristor devices and preparation method there of}
본 발명은 멤리스터(Memristor) 소자 및 이의 제조방법에 관한 것이다.
컴퓨터과학의 출연과 함께 뇌 정보처리를 컴퓨터과학과 연결하려는 시도는 뉴로컴퓨팅(neuro-computing)분야의 발전과 더불어 집적회로 기술을 기반으로 하드웨어적으로 뇌의 신경 정보처리와 감각-운동 신경계를 구현하려는 뉴로모픽(neuromorphic) 분야가 1990년 태동되었다. CMOS(Complementary Metal Oxide Semiconductor)를 기반으로 뇌를 모방하는 것은 집적도의 한계에 부딪히게 되었는데, 그 가운데 하나는 학습의 기본요소인 시냅스의 모방에 있다. 2008년 기억과 스위칭을 동시에 수행할 수 있는 레지스터 구조의 소자가 해석된 이후 뉴로모픽 분야는 제2의 성장기를 맞이하게 되었다. 시냅스 모방소자는 기존 기억소자를 대신할 수 있을 뿐 아니라, CMOS 트랜지스터와의 하이브리드 또는 그 자체의 조합만으로도 뇌 세포의 기능을 모방할 수 있는 잠재력을 가지고 있다.
멤리스터(Memristor)는 메모리(memory)와 레지스터(resistor)의 합성어로, 전기저항이 일정하지 않고 소자를 통과하는 전류 또는 전하량의 시간에 대한 적분값, 즉 통과한 전류의 역사에 좌우되는 특성을 가지는 수동 2-단자 전기소자를 나타내며, 기억과 스위칭 기능을 가지고 있어 시냅스와 이온 채널의 모방에 적합하여 뉴런세포를 모방하는 것이 가능한 장점을 가지고 있다.
이에 따라, 멤리스터(Memristor)를 테라비트(terabit) 메모리, 신경망 회로 구성에 의한 결함 인정 소자 등 새로운 논리회로 구성을 가능하게 하는 소자로서 나노 기술을 기반으로 하는 차세대 메모리 관련 분야에서 연구가 이루어 지고 있다.
이와 관련된 종래의 기술로, 대한민국 등록특허 제10-1537433호에는 고분자 절연체를 포함하는 절연층과 금속을 포함하는 상부전극과의 사이에서 발생하는 자발적인 산화 반응을 통해 저장 변화 메모리 소자를 형성하고, 금속산화물 반도체를 포함하는 저항 변화 반도체층의 일부 영역에 금속층을 배치함으로써 다이오드를 형성하여, 저항 변화 메모리와 다이오드가 통합된 멤리스터 소자 및 이의 제조방법을 개시한 바 있다.
대한민국 등록특허 제10-1537433호
본 발명의 목적은
멤리스터 소자 및 이의 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위해,
본 발명의 일 실시예는
기판;
상기 기판상에 배치된 제 1 금속산화물 박막층;
상기 제1 금속산화물 박막층상에 배치된 제 2 금속산화물 나노입자층; 및
상기 제 2 금속산화물 나노입자층 상에 배치된 전극;을 포함하는,
멤리스터(Memristor) 소자를 제공한다.
또한, 본 발명의 다른 실시예는
기판상에 비정질 제 1 금속산화물 박막층을 형성하는 단계;
상기 제 1 금속산화물 박막층이 형성된 기판을 열처리하는 단계;
상기 제 1 금속산화물 박막층상에 결정질의 제 2 금속산화물 나노입자층을 형성하는 단계; 및
마스크를 이용하여 상기 제 2 금속산화물 나노입자층상에 전극을 형성하는 단계;를 포함하는
멤리스터(Memristor) 소자의 제조방법을 제공한다.
본 발명의 실시예에 따른 멤리스터 소자는 우수한 RERAM(Resistance Random Access Memory)특성을 가질 수 있다. 또한, 2 내지 5V의 낮은 전압에서 구동할 수 있고, 우수한 온/오프 스위칭 특성, 전도성 및 저장용량을 나타낼 수 있다.
또한, 본 발명은 우수한 성능을 나타내는 멤리스터 소자를 경사증착법을 이용하여 보다 용이한 공정으로 제조할 수 있다.
도 1은 본 발명의 실시예에 따른 멤리스터(Memristor) 소자를 나타낸 모식도이고,
도 2는 본 발명의 실시예에 따른 멤리스터(Memristor) 소자의 제조방법을 나타낸 모식도이고,
도 3은 본 발명의 실시예에 따른 경사증착장치를 나타낸 모식도이고,
도 4는 본 발명의 실시예에 따라 제조된 멤리스터(Memristor) 소자의 형태를 관찰한 주사전자현미경(SEM) 사진이고,
도 5 및 도 6은 본 발명의 실시예에 따라 제조된 멤리스터(Memristor) 소자를 원소분석한 에너지분산 X선 분석(EDXA) 그래프이고,
도 7은 본 발명의 실시예에 따라 제조된 멤리스터(Memristor) 소자에 대해 광발광(Photoluminescence, PL)분석한 결과 그래프이고,
도 8은 본 발명의 실시예에 따라 제조된 멤리스터(Memristor) 소자에 대해 라만(Raman)분석한 결과 그래프이고,
도 9 및 10은 본 발명의 실시예에 따라 제조된 멤리스터(Memristor) 소자에 대해 X-선 회절(XRD)분석한 결과 그래프이고,
도 11은 본 발명의 실시예에 따라 제조된 멤 멤리스터 소자(Memristor device)의 전류-전압(Current-Voltage, I-V) 특성을 나타낸 그래프이고,
도 12는 본 발명의 실시예에 따라 제조된 멤리스터(Memristor) 소자의 백색광 조사에 따른 전류 변화를 나타낸 그래프이고,
도 13은 본 발명의 실시예에 따라 제조된 멤리스터(Memristor) 소자에 대해 LCR meter를 이용하여 전압에 따른 캐패시턴스(C-V)를 측정한 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다. 그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다. 또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다. 덧붙여, 명세서 전체에서 어떤 구성요소를 "포함"한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
본 발명의 실시예에 따른 멤리스터 소자(100)는 제 1 금속산화물 박막층(120) 및 제 2 금속산화물 나노입자층(130)의 계면에 포함된 산소 공공(oxygen vacancies)을 포함할 수 있으며, 이를 통해 소자의 고저항상태(HRS) 및 저저항상태(LRS)를 스위칭할 수 있어, 정보의 기록(Writing) 및 지움(erasing)기능을 수행할 수 있다.
도 1은 본 발명의 실시예에 따른 멤리스터(Memristor) 소자(100)를 나타낸 모식도이다.
본 발명의 실시예에 따른 멤리스터 소자(100)는
기판(110);
상기 기판(110)상에 배치된 제 1 금속산화물 박막층(120);
상기 제1 금속산화물 박막층(120)상에 배치된 제 2 금속산화물 나노입자층(130); 및
상기 제 2 금속산화물 나노입자층(130) 상에 배치된 전극(140);을 포함할 수 있다.
본 발명의 상기 기판(110)은 일 예로, Si 기판일 수 있으며, 기판 상에 SiO2가 형성된 SiO2/Si 기판일 수 있다.
본 발명의 실시예에 따른 멤리스터(100)는 상기 기판(110) 하부에 배치된 하부 전극을 더 포함할 수 있다.
본 발명의 실시예에 따른 멤리스터(100)는 상기 기판상에 배치된 제 1 금속산화물 박막층(110)을 포함할 수 있다.
본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 그들 사이에 제3의 층이 개재될 수도 있다.
상기 제 1 금속산화물은 MgO, ZnO, TiO2, NiO, SiO2, Nb2O5, Al2O3 및 HfO2 중 적어도 하나일 수 있고, 또는 전위금속 산화물일 수 있고, 바람직하게는 이산화티탄(TiO2)일 수 있다.
또한, 상기 제 1 금속산화물은 비정질인 것이 바람직할 수 있다. 이는 상기 기판 및 전극사이의 절연성을 형성하기 위한 것으로, 만약, 상기 제 1 금속 산화물이 결정질인 경우, 소자의 온오프 특성이 나타나지 않을 수 있다.
상기 제 1 금속산화물 박막층(110)의 두께는 10 내지 80 nm일 수 있으며, 20 내지 60 nm인 것이 바람직할 수 있고, 30 내지 50nm인 것이 더욱 바람직할 수 있다.
만약, 상기 제 1 금속산화물 박막층(110)의 두께가 10 nm 미만인 경우, 상기 제 1 금속산화물 박막층에 의해 전기적 절연이 형성되지 않는 문제가 발생될 수 있고, 상기 상기 제 1 금속산화물 박막층(110)의 두께가 80 nm를 초과하는 경우, 제조되는 소자의 두께가 두꺼워지는 문제가 발생될 수 있다.
본 발명의 실시예에 따른 멤리스터(100)는 상기 제1 금속산화물 박막층(120)상에 배치된 제 2 금속산화물 나노입자층(130)을 포함할 수 있다.
상기 제 2 금속산화물은 MgO, ZnO, TiO2, NiO, SiO2, Nb2O5, Al2O3 및 HfO2 중 적어도 하나일 수 있고, 또는 전이금속 산화물일 수 있고, 바람직하게는 이산화티탄(TiO2)일 수 있다.
또한, 상기 제 2 금속산화물 나노입자층은 제 2 금속산화물 나노입자를 포함하는 층으로, 바람직하게는 전기 전도성이 우수한, 결정질의 제 2 금속 산화물 나노입자를 포함할 수 있다. 일 예로, 상기 제 2 금속산화물 나노입자층은 브루카이트상의 이산화티탄(TiO2) 나노입자를 포함할 수 있다.
본 발명의 실시예에 따른 멤리스터(100)는 절연성을 나타내는 상기 제 1 금속산화물 박막층 상에 결정질의 제 2 금속산화물 나노입자를 포함하는 나노입자층을 포함함으로써, 산소 이온 또는 산소 공공의 이동도가 보다 빠를 수 있고, 이로 인해 빠른 스위칭 특성을 나타낼 수 있다.
또한, 본 발명의 실시예에 따른 멤리스터(100)의 제 1 금속산화물층 및 제 2 금속산화물 나노입자층은 동일한 물질로 구성되되 결정특성 및 물질의 형태가 달라 전기적 특성이 다른 층일 수 있다.
일 예로, 제 1 금속산화물 박막층은 절연성을 갖는 비정질의 이산화티탄 박막층일 수 있고, 제 2 금속산화물 나노입자층은 전기전도성이 우수한 결정질의 이산화티탄 나노입자로 구성된 나노입자층일 수 있다.
상기 제 2 금속산화물 나노입자층은 제 2 금속산화물 나노입자를 포함할 수 있으며, 상기 제 2 금속산화물 나노입자의 직경은 5 내지 30 nm일 수 있고 바람직하게는 10 내지 20 nm일 수 있다.
본 발명의 실시예에 따른 멤리스터(100)는 상기 금속산화물 박막층 및 상기 금속산화물 나노입자층의 계면에 산소 공공(Oxygen vacancies)을 포함할 수 있다.
상기 산소 공공(Oxygen vacancies)는 상기 기판 및 전극이 전기적으로 연결할 수 있고, 소자의 저항상태를 변화시켜 스위칭 특성을 나타내도록 하는 기능을 수행할 수 있다. 이에, 산소 공공(oxygen vacancies)을 포함하는 상기 제 1 금속산화물 박막층(120) 및 제 2 금속산화물나노입자층(130)은 저항변화물질층일 수 있다.
또한, 본 발명의 실시예에 따른 멤리스터(100)는 상기 금속산화물 박막층 및 상기 금속산화물 나노입자층의 계면에 전하가 트랩되어 우수한 전하저장능력을 나타낼 수 있다.
본 발명의 실시예에 따른 멤리스터 소자(100)는 비휘발성 메모리 소자로, 전기적 신호를 가하면 저항이 커 전도가 되지 않는 상태인 오프 상태(OFF state)에서 저항이 작아 전도가 가능한 상태인 온 상태(ON state)로 바뀌는 메모리 특성 즉, RERAM(Resistance Random Access Memory)특성이 나타날 수 있고, 온/오프 상태를 이용하여 정보를 저장할 수 있다.
또한, 본 발명의 실시예에 따른 멤리스터 소자(100)는 전압을 조절하여 저항차이를 발생시키는 전압 조절 네거티브 차동 저항(Voltage Controlled Negative Differential Resistance)방식의 RERAM일 수 있다. 이에, 본 발명의 실시예에 따른 멤리스터 소자(100)는 전압이 증가함에 따라 전류가 큰 상태에서 작아지는 상태로 변할 수 있으며, 이때의 저항 차이를 이용하여 온/오프(ON/OFF) 메모리 특성을 구현할 수 있다.
여기서, 전압 조절 네거티브 차동 저항(Voltage Controlled Negative Differential Resistance)방식이란, 전압에 따라 전류를 급격하게 감소시키는 방식일 수 있다.
본 발명의 실시예에 따른 멤리스터 소자(100)는 외부전원이 공급되지 않은 상태에서도 고저항 상태(High-resistance state, HRS) 또는 저저항 상태(low-resistance state, LRS)가 안정적으로 유지될 수 있다.
또한, 2 내지 5V의 낮은 전압에서 구동할 수 있어 저전력에서 사용될 수 있다.
본 발명의 실시예에 따른 멤리스터 소자(100)는 제 1 전압이 인가되면 저항이 큰 'OFF' 상태에서 저항이 작은 'ON' 상태로 빠르게 전기적 특성이 변하는 스위칭 특성이 나타낼 수 있다. 이때 상기 제 1 전압을 셋 전압(set voltage)이라 할 수 있다. 이후, 제 2 전압까지 저항이 낮은 상태를 유지하며 전압이 증가함에 따라 전류가 증가할 수 있으며, 제 2 전압이 되면 저항이 급격하게 증가하는 현상 즉, 네거티브 차동 저항(Negative Differential Resistance)현상이 나타날 수 있다. 이때의 제 2 전압을 리셋 전압(reset voltage)이라 할 수 있다. 이후 일정 전압까지는 저항이 큰 상태로 유지될 수 있다.
이때, 상기 셋 전압은 0 내지 2V 일 수 있고, 상기 리셋 전압은 5 내지 10 V일 수 있다.
본 발명의 실시예에 따른 멤리스터(100)는 상기 전극(140)에 양의 전압을 인가하고, 상기 기판(110)에 그라운드 전압을 인가하면, 셋(set) 과정이 수행될 수 있다. 상기 셋(set) 과정에서, 산소 이온은 전극 방향으로 이동하고, 상기 산소 이온이 이동하여 형성된 빈자리에 산소 공공이 형성됨으로써, 산소 공공(Oxygen vacancies)에 의해 전도성 경로가 생성될 수 있다. 따라서, 소자는 저저항 상태인 'ON' 상태가 될 수 있다.
반면, 상기 전극(140)에 음의 전압을 인가하고, 기판(110)에 그라운드 전압을 인가하면, 리셋(reset) 과정이 수행될 수 있다. 상기 리셋(reset) 과정에서, 산소 공공(Oxygen vacancies)이 소멸되면서 상기 셋(set) 과정에서 생성된 전도성 경로가 소멸될 수 있다. 따라서, 소자는 고저항 상태인 'OFF'상태가 될 수 있다.
본 발명의 실시예에 따른 멤리스터 소자(100)는 셋 전압(set voltage) 이상으로 전압을 인가함으로써, 소자의 저항상태를 'OFF'상태에서 'ON'상태로 변화시킬 수 있고, 이를 통해 기록(Writing)기능을 수행할 수 있다. 또한, 리셋 전압(reset voltage)이상의 전압을 인가함으로써, 소자의 저항상태를 'ON'상태에서 'OFF'상태로 변화시킬 수 있고, 일을 통해 지움(erasing)기능을 수행할 수 있다.
상기 전극은 은(Ag), 백금(Pt), 이리듐(Ir), 금(Au), 루테늄(Ru), 텅스텐(W), 티타늄(Ti), 니켈(Ni), 하프늄(Hf), 이리듐산화물(IrO2), 루테늄산화물(RuO2), 티타늄질화물(TiN) 및 탄탈륨질화물(TaN) 중에서 선택되는 어느 하나 이상일 수 있으나, 저비용으로 사용할 수 있는 은(Ag)을 사용하는 것이 보다 바람직할 수 있다.
본 발명의 실시예에 따른 멤리스터(Memristor) 소자의 제조방법은
기판상에 제 1 금속산화물 박막층을 형성하는 단계;
상기 제 1 금속산화물 박막층이 형성된 기판을 열처리하는 단계;
상기 제 1 금속산화물 박막층상에 결정질의 제 2 금속산화물 나노입자층을 형성하는 단계; 및
마스크를 이용하여 상기 제 2 금속산화물 나노입자층상에 전극을 형성하는 단계;를 포함할 수 있다.
도 2는 본 발명의 실시예에 따른 멤리스터(Memristor) 소자의 제조방법을 나타낸 모식도이다.
본 발명의 실시예에 따른 멤리스터(Memristor) 소자의 제조방법은 90°미만의 경사각으로 증착하는 경사증착법을 이용하여 전도성이 우수한 결정질의 금속산화물 나노입자층을 형성할 수 있어, 보다 빠른 스위칭 속도 및 우수한 전하저항 특성을 갖는 멤리스터를 저비용으로 용이하게 제조할 수 있다.
이하, 본 발명의 멤리스터(Memristor) 소자의 제조방법을 각 단계별로 상세히 설명한다.
상기 제 1 금속산화물 박막층은 물리적(Physical Vapor Deposition, PVD) 또는 화학적 증착법(Chemical Vapor Deposition, CVD)으로 형성될 수 있으나, 이에 제한된 것은 아니며, 100 nm이하의 두께의 박막을 제조할 수 있는 다른 방법으로 형성될 수 있다.
상기 제 1 금속산화물 박막층은 비정질의 제 1 금속산화물을 포함하는 층으로, 절연성을 나타낼 수 있다.
상기 제 1 금속산화물 박막의 두께는 10 내지 80 nm일 수 있으며, 20 내지 60 nm인 것이 바람직할 수 있고, 30 내지 50nm인 것이 더욱 바람직할 수 있다.
만약, 상기 제 1 금속산화물 박막층(110)의 두께가 10 nm 미만인 경우, 상기 제 1 금속산화물 박막층에 의해 전기적 절연이 형성되지 않는 문제가 발생될 수 있고, 상기 상기 제 1 금속산화물 박막층(110)의 두께가 80 nm를 초과하는 경우, 제조되는 소자의 두께가 두꺼워지는 문제가 발생될 수 있다.
상기 제 1 금속산화물은 MgO, ZnO, TiO2, NiO, SiO2, Nb2O5, Al2O3 및 HfO2 중 적어도 하나일 수 있고, 또는 전이금속 산화물일 수 있고, 바람직하게는 이산화티탄(TiO2)일 수 있다.
상기 제 1 금속산화물 박막층이 형성된 기판을 열처리하는 단계는, 상기 제 1 금속산화물 표면에 산소 공공을 형성하는 것일 수 있다.
상기 열처리는 500 내지 1000℃의 온도에서 수행될 수 있다.
만약, 상기 열처리를 500℃이하에서 수행할 경우, 열처리에 의해 산소 공공이 형성되는 정도가 미비할 수 있고, 상기 열처리를 1000 ℃이상에서 수행할 경우, 산소 공공이 형성되는 정도가 더이상 증가하지 않는 고온에서 수행하므로, 소자 제조의 효율성이 저하되는 문제가 발생될 수 있다.
상기 제 1 금속산화물 박막층상에 제 2 금속산화물 나노입자층을 형성하는 단계는 상기 경사증착법(glancing angle deposition technique, GLAD)을 이용하여 상기 제 1 금속산화물 박막층 상에, 결정질의 금속산화물 나노입자를 형성하는 단계일 수 있다.
본 발명의 실시예에 따른 멤리스터(Memristor) 소자의 제조방법은 경사증착장치를 이용하여, 결정질의 제 2 금속산화물 나노입자를 용이하게 형성할 수 있으며, 이를 통해, 우수한 스위칭 특성을 갖는 멤리스터 소자를 제조할 수 있다.
상기 제 2 금속산화물 나노입자층은 결정질의 제 2 금속산화물 나노입자를 포함할 수 있다. 일 예로, 상기 제 2 금속산화물 나노입자층은 브루카이트상의 이산화티탄 나노입자를 포함할 수 있다.
도 3은 경사증착장치의 일 예를 나타낸 모식도이다.
상기 경사증착장치(200)는 소스(source)부(210) 및 상기 소스부와 일정 거리 떨어진 위치에 배치된 기판홀더(substrate holder)(220)를 포함할 수 있고, 90 °미만의 경사각(α)을 가질 수 있다.
이때, 상기 경사각(α)은 소스부에 수직한 직선 및 기판홀더에 수직한 직선이 이루는 각도일 수 있고, 상기 기판홀더(220)는 모터를 포함할 수 있으며, 상기 모터에 의해 회전하는 회전 홀더 일 수 있다.
상기 경사증착장치(200)는 상기 경사각 또는 기판 홀더의 회전속도를 조절함으로써 증착되는 물질의 형태 및 결정성을 조절할 수 있다.
상기 소스(source)부(210)는 증착하고자 하는 물질을 배치할 수 있으며, 이에 상기 소스부에 제 2 금속산화물을 배치할 수 있다.
상기 제 2 금속산화물은 MgO, ZnO, TiO2, NiO, SiO2, Nb2O5, Al2O3 및 HfO2 중 적어도 하나일 수 있고, 전이금속 산화물일 수 있고, 바람직하게는, 이산화티탄(TiO2)일 수 있다.
본 발명의 실시예에 따른 멤리스터(Memristor) 소자의 제조방법은 상기 경사증착장치를 이용하되 상기 경사각을 75 내지 85°로 하고, 기판 또는 기판홀더의 회전속도를 300 내지 500 rpm으로 하여 제 2 금속산화물을 제 1 금속산화물 박막층상에 경사증착하는 단계를 포함할 수 있으며, 이를 통해 결정질의 제2 금속산화물 나노입자을 포함하는 나노입자층을 형성할 수 있다.
상기 제 2 금속산화물 나노입자의 직경은 5 내지 30 nm일 수 있고 바람직하게는 10 내지 20 nm일 수 있다.
상기 마스크를 이용하여 상기 제 2 금속산화물 나노입자층상에 전극을 형성하는 단계는, 상기 나노입자층상에 복수의 전극을 이격하게 형성하는 단계일 수 있다.
이를 위해 상기 마스크는 복수 개의 홀을 포함할 수 있고, 상기 홀은 1 내지 3 mm의 직경을 가질 수 있다.
일 예로, 상기 제 2 금속산화물 나노입자층상에 복수 개의 홀을 포함하는 마스크를 배치한 후, 증착법을 이용하여 전극을 증착함으로써, 상기 제 2 금속산화물 나노입자층상에 이격하게 배치된 복수 개의 전극을 형성할 수 있다.
이하, 실시예 및 실험예를 통해 본 발명을 상세하게 설명한다.
단, 하기 실시예 및 실험예는 본 발명을 예시하는 것일 뿐, 본 발명의 내용이 하기의 실시예에 의해 한정되는 것은 아니다.
<실시예 1> 멤리스터 소자의 제조(1)
제 1 단계 : RCA-1 표준세정공정을 이용하여, n-type Si 기판을 세척하였다. 이후, 전자빔 증착기(electron beam evaporator)를 이용하여, 40 nm 두께의 이산화티탄(TiO2) 박막을 증착하였다.
제 2 단계 : 상기 이산화티탄(TiO2) 박막이 증착된 n-type Si 기판을 튜브 퍼니스(tube furnace)에 넣고, 500 ℃, 대기분위기에서 1시간동안 열처리하였다. 이때, 승온 및 냉각 속도는 4 ℃/min로 하였다.
제 3 단계 : 이후, 소스(source)부; 상기 소스와 수직방향으로 24 cm 떨어진 위치에 위치하며, 상기 소스와 수직방향에 대하여 85°의 경사각도를 이루도록 배치된 회전기판홀더(substrate holder);를 포함하는 경사증착장치를 이용하여, 상기 이산화티탄(TiO2) 박막상에 15 nm 크기의 이산화티탄(TiO2) 나노입자를 포함하는 나노입자층을 증착하였다.
상세하게는, 상기 이산화티탄(TiO2) 박막이 증착된 n-type Si 기판을 상기 기판홀더에 배치하고, 460 rpm으로 회전시켰다. 이후, 상기 소스(source)부에 이산화티탄(TiO2) 소스를 배치한 후, 상기 소스에 전자빔(e-beam)을 가하여 이산화티탄(TiO2) 소스를 기화시켜 상기 회전하는 이산화티탄(TiO2) 박막상에 나노입자의 형태로 증착시켰다. 이때, 증착속도는 1.6Å/s로 하였다.
제 4 단계: 이후, 상기 나노입자층상에 1.5 mm의 지름을 갖는 홀(hole)을 복수개 포함하는 알루미늄(Al) 마스크를 형성하고, 전자빔 증착기(electron beam evaporator)를 이용하여, 은(Ag)을 증착시켜, 은(Ag) 전극을 형성하였다. 이때, 상기 은(Ag) 전극의 접촉 면적은 1.77 x 10-6 m2이었다.
<실험 예 1> 주사전자현미경(SEM) 관찰 및 원소분석(EDXA)
본 발명의 실시예에 따라 제조된 멤리스터 소자의 형태 및 원소분석을 하기 위해, 실시예 1에 의해 제조된 멤리스터 소자를 전계방출형 주사전자현미경(Field Emission Gun-Scanning Electron Microscopes FEGSEM) 및 에너지 분산 X선 분석기(Energy Dispersive X-ray Analysis, EDXA)를 이용하여 분석하였으며, 그 결과를 도 4 내지 6에 나타내었다.
도 4에 나타난 바와 같이, 실시예 1에 의해, n-Si 기판상에 약 40nm 두께의 박막층이 형성되고, 상기 박막상에 약 15 nm의 크기를 갖는 나노입자를 포함하는 나노입자층이 형성된 것을 알 수 있다.
또한, 도 5 및 도 6을 통해, 상기 박막층 및 나노입자층이 타이타늄(Ti) 및 산소(O) 원소로 구성된 것을 알 수 있다.
<실험 예 2> 광발광(Photoluminescence, PL) 및 라만(Raman) 분석
본 발명의 실시예에 따라 제조된 멤리스터 소자의 광발광 특성 및 결정구조, 산소 공공(oxygen vacancies)을 확인하기 위해, 실시예 1에 의해 제조된 멤리스터 소자를 광발광(Photoluminescence, PL) 분석기 및 532 nm파장 소스를 사용한 라만(Raman) 분석기를 이용하여 분석하였으며, 그 결과를 도 7 및 8에 나타내었다.
도 7은 이산화티탄(TiO2) 박막층(TiO2 TF) 및 이산화티탄(TiO2) 나노입자층(TiO2 NPs) 각각에 대한 상온에서의 광발광 특성을 나타낸 그래프로, 상기 이산화티탄(TiO2) 박막층(TiO2 TF) 대비 이산화티탄(TiO2) 나노입자층(TiO2 NPs)의 광발광 강도가 현저히 높은 것을 알 수 있다.
이는 열처리에 의해 이산화티탄(TiO2) 박막층(TiO2 TF) 및 이산화티탄(TiO2) 나노입자층(TiO2 NPs) 사이에 산소 공공(oxygen vacancies)을 발생시킨 것에 의한 것으로 볼 수 있다. 즉, 상기 산소 공공(oxygen vacancies)이 전도대 최소값(conduction band minimum, CBM)의 전자와 가전자대 최대값(valence band maximum, VBM)의 홀(hole)사이의 방사 재결합(radiative recombination)에 의해 이산화티탄(TiO2) 박막층(TiO2 TF) 및 이산화티탄(TiO2) 나노입자층(TiO2 NPs) 사이의 전자 트랩(electron traps)으로 작용한 것으로 볼 수 있다. 상기 전자 트랩은 멤리스터 소자의 비휘발성 저장을 향상시킬 수 있다.
도 8은 이산화티탄(TiO2) 박막층(TiO2 TF) 및 이산화티탄(TiO2) 나노입자층(TiO2 NPs) 각각에 대한 상온에서의 라만분석 결과로, 상기 이산화티탄(TiO2) 박막층(TiO2 TF) 대비 이산화티탄(TiO2) 나노입자층(TiO2 NPs)의 강도가 현저히 높은 것을 알 수 있다. 이는 열처리에 의해 상기 이산화티탄(TiO2) 박막 표면상에 산소 공공이 발생하고, 상기 산소 공공에 의해 이산화티탄(TiO2) 박막층(TiO2 TF) 및 이산화티탄(TiO2) 나노입자층(TiO2 NPs) 사이에 결함 트랩(defects traps)이 더욱 발생했기 때문일 수 있다.
또한, 이산화티탄(TiO2) 박막층(TiO2 TF) 대비 이산화티탄(TiO2) 나노입자층(TiO2 NPs)의 그래프의 강도가 높아지고, 반값 전폭(full width at half maxima, FWHM)의 크기가 작아진 것을 통해 결정성이 더욱 향상된 것을 알 수 있으며, 462 cm-1 및 510 cm-1의 피크를 통해 브루카이트상(brookite phase)이 형성된 것을 알 수 있다.
<실험 예 3> X선- 회절 분석
본 발명의 실시예에 따라 제조된 멤리스터 소자에서의 이산화티탄(TiO2) 박막층(TiO2 TF) 및 이산화티탄(TiO2) 나노입자층(TiO2 NPs)의 결정구조를 확인하기 위해, 실시예 1에 의해 제조된 멤리스터 소자를 X-선 회절(X-ray Diffraction, XRD) 분석을 하였으며, 그 결과를 도 9 및 10에 나타내었다.
도 9는 이산화티탄(TiO2) 박막층(TiO2 TF)의 X-선 회절 분석결과로, 도 8을 통해 이산화티탄(TiO2) 박막층(TiO2 TF)에서는 특정 피크가 나타나지 않는 것을 알 수 있으며, 이를 통해 이산화티탄(TiO2) 박막층(TiO2 TF)이 비정질(Amorphous)인 것을 알 수 있다.
도 10은 이산화티탄(TiO2) 나노입자층(TiO2 NPs)의 X-선 회절 분석 결과로, 도 10을 통해 이산화티탄(TiO2) 나노입자층(TiO2 NPs)은 이산화티탄 브루카이트상(brookite phase)에 해당하는 B(610) 피크가 나타나는 것을 확인할 수 있으며, 이를 통해 이산화티탄(TiO2) 나노입자층(TiO2 NPs)은 결정질인 것을 알 수 있다.
이를 통해, 경사증착법(GLAD)를 사용하여 85°의 경사각도 및 460 rpm의 회전속도로 증착할 경우, 결정질 이산화티탄(TiO2) 나노입자가 형성되는 것을 알 수 있다.
<실험 예 4> 전류-전압(Current-Voltage, I-V) 특성평가
본 발명의 멤리스터 소자(Memristor device)의 전류-전압(Current-Voltage, I-V) 관계를 확인하기 위해, 실시예 1에 의해 제조된 멤리스터 소자를 일정 전압 범위를 스위핑(sweeping)하여 전압 변화에 따른 전류값을 측정하였으며, 그 결과를 도 11에 나타내었다.
도 11에 나타난 바와 같이, 실시예 1에 의해 제조된 멤리스터 소자는 외부전원이 공급되지 않은 상태에서도 고저항 상태(High-resistance state, HRS) 또는 저저항 상태(low-resistance state, LRS)가 안정적으로 유지되는 것을 알 수 있다.
초기에는, 열처리에 의해 형성된 많은 양의 산소 공공(oxygen vacancies)이 이산화티탄(TiO2) 박막층(TiO2 TF) 및 이산화티탄(TiO2) 나노입자층(TiO2 NPs) 사이에 존재할 수 있다.
전압이 (-)전압에서 (+) 전압으로 바뀔 때, 0.2V부근에서 전류는 약 3배이상 급격히 증가하며, 이는 전기저항상태가 고저항 상태(High-resistance state, HRS)인 OFF state에서 저저항상태(low-resistance state, LRS)인 On state상태로 바뀜을 나타낸다. 여기서 0.2V는 셋 전압(set voltage)로 볼 수 있다.
상기 전압을 0.2V 이상으로 증가시킨 결과, 인가전압이 5.07V가 될때까지 전압이 증가함에 따라 전류가 증가하는 저저항상태(low-resistance state, LRS) 및 On state상태가 유지되었다. 이후, 전압이 5.07V에 도달했을 때, 전류는 급격하게 감소하고, 저항은 증가하는 네거티브 차동 저항(Negative Differential Resistance, NDR) 거동을 나타내는 것을 알 수 있다. 이때, 상기 5.07는 리셋 전압(reset voltage)으로 볼 수 있다.
또한, 상기 전압이 5.07V를 초과하는 영역에서는 전류가 OFF state로 계속해서 나타났다. 상기 전압이 0.2V로 되돌아가는 동안, 저항은 중간 저항상태를 나타내다, 2V에서, 5 x 104 Ω의 고저항상태에 도달하였다.
I-V 특성을 측정할 때, 소자는 첫번째 루프(loop)와 대부부 동일한 전류 곡선을 나타내며, 이는 재기록 메모리 효과(rewritable memory effect)를 나타내는 것으로 볼 수 있다.
이에, 상기 소자는 전압을 셋 전압(set voltage)에서 약간 높은 전압을 인가함으로써, OFF상태에서 ON상태로 셋(set)할 수 있으며, 이를 통해 기록(writing)하고, 상기 전압을 네거티브 차동 저항(NDR)영역을 초과하는 전압을 인가함으로써 ON상태에서 OFF상태로 리셋(reset)할 수 있으며 이를 통해 지움(erasing)기능을 수행할 수 있다.
<실험 예 5> 저장 특성 평가
본 발명의 실시예에 따른 멤리스터 소자(Memristor device)의 저장 능력을 확인하기 위해, 하기와 같은 실험을 하고, 그 결과를 도 12에 나타내었다.
실시예 1에 따라 제조된 멤리스터 소자의 은 전극에 -2V를 인가한 상태에서, 백색광을 30초 간격으로 온-오프(On-off)하였다. 이때 상승시간(rise tige, Tr)은 2.5초, 하강시간(fall time, Tf)은 3초로 수신되었다.
도 12에 나타난 바와 같이, 측정결과, 보다 긴 감쇠 시간(decay time)은 과잉 캐리어의 수명에 의해 지배되며, 이는 나노입자층에 포함된 15nm크기의 나노 입자 내의 결함 또는 산소 공공에 의해 다양한 트래핑 상태가 발생하기 때문일 수 있다. 상기 결과를 통해, 본 발명의 실시예에 따른 멤리스터 소자(Memristor device)는 보다 향상된 저장 특성을 나타냄을 알 수 있다.
<실험 예 5> C-V(Capacitacnce-Voltage) 히스테리시스 특성평가
본 발명의 실시예에 따른 멤리스터 소자(Memristor device)의 C-V 히스테리시스 특성을 확인하기 위해, 실시예 1에 의해 제조된 멤리스터 소자에 대해, Agilent E4980A LCR meter를 이용하여, 100MHz 및 1 MHz의 주파수(frequency) 각각에 대하여, 상온에서, -10V 내지 10V의 게이트 전압에 따른 캐패시턴스(capacitance)를 측정하고 그 결과를 도 13에 나타내었다.
도 13에 나타난 바와 같이, 실시예 1에 의해 제조된 멤리스터 소자는 전압 변화에 따라 히스테리시스 거동을 나타내었다.
캐패시턴스 값은 100MHz 및 1 MHz에서 각각 26x10-11 F 6.17x10-11 F로 나타났으며, 이는 상기 멤리스터 소자의 이산화티탄 박막층 및 이산화티탄 나노입자층 사이의 계면에 전하가 트랩되어 우수한 전하저장능력이 나타난 것으로 볼 수 있다.
100: 멤리스터
110: 기판
120: 박막층
130: 나노입자층
140: 전극
200: 경사증착장치
210: 소스부
220: 기판홀더

Claims (11)

  1. 기판;
    상기 기판상에 배치된 제 1 금속산화물 박막층;
    상기 제1 금속산화물 박막층상에 배치된 제 2 금속산화물 나노입자층; 및
    상기 제 2 금속산화물 나노입자층 상에 배치된 전극;을 포함하는,
    멤리스터(Memristor) 소자.
  2. 제 1 항에 있어서,
    상기 제 1 금속산화물 박막층은 비정질인,
    멤리스터(Memristor) 소자.
  3. 제 1 항에 있어서,
    상기 제 2 금속산화물 나노입자층은 결정질인,
    멤리스터(Memristor) 소자.
  4. 제 1 항에 있어서,
    상기 제 1 금속산화물은 이산화티탄(TiO2)인,
    멤리스터(Memristor) 소자.
  5. 제 1 항에 있어서,
    상기 제 2 금속산화물은 이산화티탄(TiO2)인,
    멤리스터(Memristor) 소자.
  6. 제 1 항에 있어서,
    상기 멤리스터(Memristor) 소자는 상기 제 1 금속산화물 박막층 및 상기 제 2 금속산화물 나노입자층의 계면에 산소 공공(Oxygen vacancies)을 포함하는
    멤리스터(Memristor) 소자.
  7. 제1항에 있어서,
    상기 전극은 은(Ag) 전극인,
    멤리스터(Memristor) 소자.
  8. 기판상에 비정질 제 1 금속산화물 박막층을 형성하는 단계;
    상기 제 1 금속산화물 박막층이 형성된 기판을 열처리하는 단계;
    상기 제 1 금속산화물 박막층상에 결정질의 제 2 금속산화물 나노입자층을 형성하는 단계; 및
    마스크를 이용하여 상기 제 2 금속산화물 나노입자층상에 전극을 형성하는 단계;를 포함하는
    멤리스터(Memristor) 소자의 제조방법.
  9. 제8항에 있어서,
    상기 결정질의 제 2 금속산화물 나노입자층은 경사증착법(glancing angle deposition technique, GLAD)을 이용하여 형성되는 것을 특징으로 하는
    멤리스터(Memristor) 소자의 제조방법.
  10. 제 8 항에 있어서,
    상기 멤리스터(Memristor) 소자의 제조방법은 상기 열처리를 통해 상기 제 1 금속산화물 박막층상에 산소 공공(Oxygen vacancies)을 형성하는 것을 특징으로 하는
    멤리스터(Memristor) 소자의 제조방법.
  11. 제 8 항에 있어서,
    상기 열처리는 500 내지 1000℃의 온도에서 수행하는 것을 특징으로 하는
    멤리스터(Memristor) 소자의 제조방법.
KR1020190133338A 2019-10-25 2019-10-25 멤리스터 소자 및 이의 제조방법 KR20210050015A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190133338A KR20210050015A (ko) 2019-10-25 2019-10-25 멤리스터 소자 및 이의 제조방법
KR1020210085873A KR102395031B1 (ko) 2019-10-25 2021-06-30 멤리스터 소자 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190133338A KR20210050015A (ko) 2019-10-25 2019-10-25 멤리스터 소자 및 이의 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210085873A Division KR102395031B1 (ko) 2019-10-25 2021-06-30 멤리스터 소자 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20210050015A true KR20210050015A (ko) 2021-05-07

Family

ID=75916927

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190133338A KR20210050015A (ko) 2019-10-25 2019-10-25 멤리스터 소자 및 이의 제조방법
KR1020210085873A KR102395031B1 (ko) 2019-10-25 2021-06-30 멤리스터 소자 및 이의 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210085873A KR102395031B1 (ko) 2019-10-25 2021-06-30 멤리스터 소자 및 이의 제조방법

Country Status (1)

Country Link
KR (2) KR20210050015A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117877561B (zh) * 2024-01-18 2024-07-12 之江实验室 忆阻器件的测试方法、系统、装置及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101537433B1 (ko) 2011-08-24 2015-07-17 한양대학교 산학협력단 멤리스터 소자 및 이의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3989506B2 (ja) * 2005-12-27 2007-10-10 シャープ株式会社 可変抵抗素子とその製造方法ならびにそれを備えた半導体記憶装置
KR101437924B1 (ko) * 2010-01-22 2014-09-11 한국생명공학연구원 경사 증착을 이용한 리소그래피 방법
KR101401221B1 (ko) * 2012-08-10 2014-05-28 성균관대학교산학협력단 결정질 산화막을 포함한 저항 메모리 소자 및 이의 제조 방법
KR101562932B1 (ko) * 2014-11-28 2015-10-26 연세대학교 산학협력단 산화물 반도체 소자 및 이의 제조 방법
KR101809361B1 (ko) * 2016-04-04 2017-12-15 한양대학교 산학협력단 신경 소자 응용을 위한 플렉서블 멤리스터 및 이의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101537433B1 (ko) 2011-08-24 2015-07-17 한양대학교 산학협력단 멤리스터 소자 및 이의 제조방법

Also Published As

Publication number Publication date
KR102395031B1 (ko) 2022-05-06
KR20210084398A (ko) 2021-07-07

Similar Documents

Publication Publication Date Title
Zhao et al. Reversible alternation between bipolar and unipolar resistive switching in Ag/MoS 2/Au structure for multilevel flexible memory
US8441835B2 (en) Interface control for improved switching in RRAM
US8724369B2 (en) Composition of memory cell with resistance-switching layers
US7998804B2 (en) Nonvolatile memory device including nano dot and method of fabricating the same
KR101136870B1 (ko) 저항 기억 소자의 제조 방법
Goux et al. Optimized Ni oxidation in 80-nm contact holes for integration of forming-free and low-power Ni/NiO/Ni memory cells
Li et al. Improvement of resistive switching characteristics in ZrO2 film by embedding a thin TiOx layer
EP1858074A2 (en) Nonvolatile memory device using oxygen-deficient metal oxide layer and method of manufacturing the same
Panda et al. Nonvolatile Memristive Switching Characteristics of TiO $ _ {\bm 2} $ Films Embedded With Nickel Nanocrystals
EP3602561B1 (en) A switching resistor and method of making such a device
Park et al. Resistance switching characteristics for nonvolatile memory operation of binary metal oxides
KR20060083368A (ko) 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
Yun et al. A nonlinear resistive switching behaviors of Ni/HfO2/TiN memory structures for self-rectifying resistive switching memory
US20120085985A1 (en) Electrically actuated device
KR101675582B1 (ko) 저항 변화 메모리 소자
KR102395031B1 (ko) 멤리스터 소자 및 이의 제조방법
Lee et al. Bipolar resistive switching characteristics in flexible Pt/MZT/Al memory and Ni/NbO 2/Ni selector structure
Hsu et al. Modification of OFF-and ON-resistances of SrTiO x WORM memories by thermal annealing processes
Chen Electronic effect resistive switching memories
US20130234103A1 (en) Nanoscale switching device with an amorphous switching material
KR101735406B1 (ko) 저항변화메모리 및 그 제조방법
Nandi et al. Resistive switching behavior in HfO 2 with Nb as an oxygen exchange layer
Hamdiyah et al. Dataset for Electrodeposition of GeSbTe Based Resistive Switching Memory in Crossbar Arrays
Ng et al. Resistance switching in individual hydrogen silsesquioxane (HSQ) nanopillars
Abdullaev et al. NEGATIVE DIFFERENTIAL RESISTANCE EFFECT IN ZnMgO MEMRISTOR WITH SiO2 THIN OXIDE LAYER ON P-TYPE SILICON

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X601 Decision of rejection after re-examination
A107 Divisional application of patent