KR101356958B1 - 저항 메모리 소자 및 이의 제조방법 - Google Patents

저항 메모리 소자 및 이의 제조방법 Download PDF

Info

Publication number
KR101356958B1
KR101356958B1 KR1020120037158A KR20120037158A KR101356958B1 KR 101356958 B1 KR101356958 B1 KR 101356958B1 KR 1020120037158 A KR1020120037158 A KR 1020120037158A KR 20120037158 A KR20120037158 A KR 20120037158A KR 101356958 B1 KR101356958 B1 KR 101356958B1
Authority
KR
South Korea
Prior art keywords
variable resistance
resistance layer
thin film
cerium
electrode
Prior art date
Application number
KR1020120037158A
Other languages
English (en)
Other versions
KR20130114824A (ko
Inventor
김형섭
이명수
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020120037158A priority Critical patent/KR101356958B1/ko
Publication of KR20130114824A publication Critical patent/KR20130114824A/ko
Application granted granted Critical
Publication of KR101356958B1 publication Critical patent/KR101356958B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides

Landscapes

  • Semiconductor Memories (AREA)

Abstract

저항 메모리 소자가 개시된다. 저항 메모리 소자는 제1 전극, 제1 전극 상부에 배치되고, 세륨이 도핑된 지르코니아 산화물 박막으로 이루어진 가변 저항층 및 가변 저항층 상부에 배치된 제2 전극을 구비할 수 있다. 이러한 저항 메모리 소자는 세륨이 도핑된 지르코니아 산화물 박막으로 이루어진 가변 저항층을 구비함으로써, 우수한 전류 균일성 및 스위칭 동작 신뢰성을 갖는다.

Description

저항 메모리 소자 및 이의 제조방법{RESISTIVE RANDOM ACCESS MEMORY DEVICES AND METHODS OF MANUFACTURING THE RESISTIVE RANDOM ACCESS MEMORY DEVICES}
본 발명은 저항 메모리 소자 및 이의 제조방법에 관한 것으로, 보다 상세하게는 가변 저항을 구비하는 저항 메모리 소자 및 이의 제조방법에 관한 것이다.
정보화와 통신화가 급속도로 발전함에 따라 문자, 음성, 영상 등의 복합적 이용과 쌍방향 소통이 가능한 기기가 요구되고 있다. 이를 위해서는 더 많은 정보를 더욱 빠르게 처리할 수 있는 능력을 가진 반도체 소자가 필요하다. 또한, 정보를 더욱 빠르게 처리할 수 있는 반도체 소자를 구현하기 위해서는, 시스템의 향상이 필수적이며, 이러한 시스템의 향상은 시스템의 핵심부품인 메모리 소자의 초고속화, 초고집적화 및 초절전화를 요구한다. 기존의 디램(Dynamic random access memory, DRAM)은 하나의 트랜지스터와 하나의 캐패시터를 갖는 단위 셀(Cell)들로 구성되는데, 소자의 크기가 작아짐에 따라 캐패시터 공정의 난이도가 점점 더 올라가게 되어 높은 수율을 가지는 디램셀의 제작이 매우 어렵게 된다. 따라서, 기존 디램을 대체할 수 있고 비휘발성을 가지는 메모리의 필요성이 크게 요구되고 있다.
현재 개발되고 있는 차세대 메모리는 디램의 고집적성과 낮은 소비 전력, 플래시 메모리의 비휘발성, 에스램(SRAM)의 고속 동작을 모두 구현하기 위한 시도가 이루어지고 있다. 이러한 시도로서 연구되고 있는 차세대 메모리 소자중 하나가 저항 메모리 소자(Resistive Random Access Memory, ReRAM)이다.
저항 메모리 소자는 일반적으로 금속-절연체-금속(MIM) 구조로서 적당한 전기적 신호를 가하면 저항이 큰 비전도 상태(OFF state)에서 저항이 작은 전도 상태(On state)로 바뀌는 메모리 특성을 나타낸다. ON/OFF 메모리 특성을 구현하는 전기적 방식에 따라 저항 메모리 소자는 씨씨엔알(Current Controlled Negative Differential Resistance, CCNR)형 또는 브이씨엔알(Voltage Controlled Negative Differential Resistance, VCNR)형으로 구분될 수 있다. 브이씨엔알형의 경우, 전압이 증가함에 따라 전류가 큰 상태에서 작아지는 상태로 변화하는 특성을 보이는데 이 때 나타나는 상당히 큰 저항 변화를 이용하여 ON/OFF 메모리 특성을 구현할 수 있다.
본 발명의 일 목적은 세륨(Ce)이 도핑된 지르코니아(ZrO2) 산화물 박막을 가변 저항층으로 구비하여 균일성 및 신뢰도가 향상된 저항 메모리 소자를 제공하는 것이다.
본 발명의 다른 목적은 상기의 저항 메모리 소자를 제조하는 방법을 제공하는 것이다.
상술한 본 발명의 일 목적을 달성하기 위한 저항 메모리 소자는 제1 전극, 상기 제1 전극 상부에 배치되고 세륨이 도핑된 지르코니아 산화물 박막으로 이루어진 가변 저항층 및 상기 가변 저항층 상부에 배치된 제2 전극을 구비할 수 있다.
상기 세륨은 양이온들의 상대 농도로 10 내지 50 atomic% 도핑되는 것이 바람직하다. 이러한 상기 가변 저항층은 결정질일 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위한 저항 메모리 소자의 제조방법은 기판 상에 제1 전극을 형성하는 단계, 상기 제1 전극이 형성된 상기 기판 상에 세륨이 도핑된 지르코니아 산화물 박막으로 이루어진 가변 저항층을 형성하는 단계 및 상기 가변 저하층 상부에 제2 전극을 형성하는 단계를 구비할 수 있다.
상기 가변 저항층을 형성하기 위하여, 질산 지르코닐 수화물(zirconyl nitrate hydrate)을 2-메톡시에탄올(2-methoxyethanol)과 아세트산(acetic acid)의 혼합 용액에 용해시킨 후 혼합 용액에 질산 세륨 수화물(cerium nitrate hexahydrate)을 첨가하여 코팅 용액을 준비하고, 상기 코팅 용액을 상기 제1 전극이 형성된 상기 기판 상에 도포하여 박막을 형성하고, 상기 박막을 건조시키며, 상기 건조된 박막을 300 내지 450℃ 의 온도에서 열처리할 수 있다. 상기 질산 세륨 수화물(cerium nitrate hexahydrate)은 10 내지 50 atomic%만큼 첨가되는 것이 바람직하다.
본 발명의 실시예에 따른 저항 메모리 소자 및 이의 제조방법에 따르면, 세륨이 도핑된 지르코니아 산화물 박막을 가변 저항층으로 사용함으로써 OFF 전류와 ON 전류의 균일성을 향상시킬 수 있을 뿐만 아니라 스위칭 동작의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 저항 메모리 소자를 설명하기 위한 단면도이다.
도 2는 본 발명의 실시예에 따른 저항 메모리 소자의 제조방법을 설명하기 위한 순서도이다.
도 3은 세륨의 첨가량에 따른 지르코니아 산화물의 결정화 온도를 설명하기 위한 그래프이다.
도 4는 비교예 1('Pure ZrO2'), 비교예 2('Dy:ZrO2') 및 실시예 1('Ce:ZrO2')의 가변 저항층들에 대한 HRTEM(High-resolution transmission electron microscopy) 사진들이다.
도 5는 비교예 1('Pure ZrO2'), 비교예 2('Dy:ZrO2') 및 실시예 1('Ce:ZrO2')의 가변 저항층들에 대한 XRD 스펙트럼을 나타내는 그래프이다.
도 6은 비교예 1('Pure ZrO2'), 비교예 2('Dy:ZrO2') 및 실시예 1('Ce:ZrO2')의 가변 저항층들에 인가되는 전압을 주기적으로 변경하는 시험을 통해 측정한 'OFF 전류'와 'ON 전류'를 나타내는 그래프들이다.
도 7은 비교예 1('Pure ZrO2'), 비교예 2('Dy:ZrO2') 및 실시예 1('Ce:ZrO2')의 가변 저항층들의 'OFF 전류값'과 'ON 전류값'에 대한 누적확률(Cumulative probability)을 나타낸 그래프이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들에 대해서만 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 구성요소 등이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 구성요소 등이 존재하지 않거나 부가될 수 없음을 의미하는 것은 아니다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
<저항 메모리 소자>
도 1은 본 발명의 실시예에 따른 저항 메모리 소자를 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 저항 메모리 소자(100)는 제1 전극(110), 제2 전극(120) 및 가변 저항층(130)을 포함할 수 있다.
제1 및 제2 전극(110, 120)은 서로 이격되게 위치하고, 가변 저항층(130)에 전압을 인가할 수 있다. 제1 및 제2 전극(110, 120)은 전도성 물질로 형성될 수 있다. 예를 들면, 제1 및 제2 전극(110, 120)은 금속, 전도성 합금, 전도성 금속 산화물, 전도성 유기 재료 등으로 형성될 수 있다. 구체적으로, 제1 및 제2 전극(110, 120)은 백금(Pt), 은(Ag), 루테늄(Ru), 이리듐(Ir), 니켈(Ni), 코발트(Co), 크롬(Cr), 텅스텐(W), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 질화티타늄(TiN), 비스무스(Bi), 하프늄(Hf) 또는 이들의 합금으로 이루어지거나, 인듐주석산화물(ITO), 탄소나노튜브, 그라핀(Graphene), 전도성 유기재료 등으로 이루어질 수 있다.
가변 저항층(130)은 제1 전극(110)과 제2 전극(120) 사이에 위치하고, 제1 및 제2 전극(110, 120)에 인가되는 전압에 따라 저항 특성이 변하는 물질로 형성될 수 있다. 예를 들면, 가변 저항층(130)에 인가되는 전압이 소정 값 이하인 경우, 가변 저항층(130)은 상대적으로 높은 저항 특성을 가지나, 가변 저항층(130)에 인가되는 전압이 소정 값 이상인 경우에는 가변 저항층(130)의 저항이 급격이 저하되어 가변 저항층(130)은 상대적으로 낮은 저항 특성을 가질 수 있다. 이러한 가변 저항층(130)의 저항 변화는 가변 저항층(130)에 인가되는 전압에 따라 가변 저항층(130)내에 수 nm의 굵기를 가진 전도성 필라멘트가 가역적으로 생성 및 소멸되기 때문에 나타나는 것으로 보고되고 있다. 또한, 이러한 전도성 필라멘트의 생성 및 소멸은 가변 저항층(130) 내에 존재하는 산소 공극(Oxygen vacancy)과 관련 있는 것으로 보고되고 있다. 본 발명의 일 실시예에 있어서, 가변 저항층(130)은 4가 원자인 세륨(Ce)이 도핑된 지르코늄 산화물(ZrOx)로 이루어질 수 있다. 일례로, 지르코늄 산화물은 지르코니아(ZrO2) 산화물일 수 있다. 지르코늄 산화물(ZrOx)에 도핑되는 세륨의 양은 양이온들의 상대 농도로 약 10 내지 50 atomic%로 도핑되는 것이 바람직하다. 세륨(Ce)이 도핑된 지르코늄 산화물(ZrOx)로 형성된 가변 저항층(130)은 적어도 일부가 결정질인 것이 바람직하다. 보다 바람직하게는 가변 저항층(130)은 모두 결정질인 것이 바람직하다. 일례로, 가변 저항층(130)은 다결정 구조를 가질 수 있다. 비정절 구조의 가변 저항층과 비교하여 가변 저항층(130)이 다결정 구조를 가지는 경우, 가변 저항층의 밀도가 증가되어 가변 저항층 내의 전류 누설의 경로로 작용하는 결함들의 수를 감소시킬 수 있다. 또한, 가변 저항층(130) 내에 존재하는 결정립계(grain boundary)는 저항 메모리 소자(100)의 스위칭 동작시 가변 저항층(130) 내에 생성되는 전도성 필라멘트들이 균일하게 분포하도록 기능할 수 있다. 그 결과, 저항 메모리 소자(100)에 있어서, 'ON 전류' 및 'OFF 전류'의 균일성이 향상될 뿐만 아니라 'OFF 전류'에 대한 'ON 전류'의 비(ratio)를 상대적으로 크게 유지할 수 있다. 세륨이 도핑된 지르코니아 산화물 박막은 순수 지르코니아 산화물 박막보다 낮은 결정화 온도를 가진다. 가변 저항층(130)은 수 ㎚ 내지 수백 ㎚의 두께를 가질 수 있다.
<저항 메모리 소자의 제조방법>
도 2는 본 발명의 실시예에 따른 저항 메모리 소자의 제조방법을 설명하기 위한 순서도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 저항 메모리 소자(100)를 제조하기 위하여 우선 기판(미도시) 상에 제1 전극(110)을 형성할 수 있다.(S110)
기판은 실리콘과 같은 반도체 기판일 수도 있고, 폴리에테르술폰(polyethersulfone), 폴리(에틸렌 테레프탈레이트)(poly(ethyleneterephthalte)), 폴리카보네이트(Polycarbonate), 폴리이미드(Polyimide) 등과 같은 플라스틱 기판일 수도 있다.
제1 전극(110)은 전도성 물질로 형성될 수 있다. 구체적으로, 제1 전극(110)은 백금(Pt), 은(Ag), 루테늄(Ru), 이리듐(Ir), 니켈(Ni), 코발트(Co), 크롬(Cr), 텅스텐(W), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 티타늄나이트라이드(TiN), 비스무스(Bi), 하프늄(Hf) 또는 이들의 합금으로 형성되거나, 인듐주석산화물(ITO), 탄소나노튜브, 그라핀(Graphene), 전도성 유기재료 등으로 형성될 수 있다. 기판 상에 제1 전극(110)을 형성하는 방법은 특별히 제한되지 않는다. 예를 들면, 제1 전극(110)은 증착, 코팅, 프린팅 등의 방법으로 형성될 수 있다.
이어서, 제1 전극(110) 상부에 가변 저항층(130)을 형성할 수 있다.(S120) 가변 저항층(130)은 인가되는 전압에 따라 저항 특성이 변하는 물질로 형성될 수 있다. 본 발명의 일 실시예에 있어서, 가변 저항층(130)은 세륨(Ce)이 도핑된 지르코늄 산화물(ZrOx)로 형성될 수 있다. 지르코늄 산화물(ZrOx)은 지르코니아 산화물(ZrO2)일 수 있다.
세륨이 도핑된 지르코니아 산화물로 이루어진 가변 저항층(130)을 형성하기 위하여, 질산 지르코닐 수화물(zirconyl nitrate hydrate, ZrO(NO3)2ㅇ5H2O)을 2-메톡시에탄올(2-methoxyethanol)과 아세트산(acetic acid)의 혼합 용액에 용해시킨 후 혼합 용액에 질산 세륨 수화물(cerium nitrate hexahydrate)을 첨가하여 코팅 용액을 준비할 수 있다. 일례로, 질산 지르코닐 수화물(zirconyl nitrate hydrate, ZrO(NO3)2ㅇ5H2O)은 약 99%의 순도를 가질 수 있고, 약 0.3 M의 농도가 되도록 혼합 용액에 용해될 수 있다. 질산 세륨 수화물(cerium nitrate hexahydrate)은 도펀트(dopant)로 사용되는 것이며, 약 10 내지 50 atomic%의 농도로 첨가될 수 있다. 그 후, 코팅 용액을 제1 전극(110)이 형성된 기판 상에 도포하여 박막을 형성할 수 있다. 그 후, 박막을 소정의 온도로 건조시킬 수 있다. 예를 들면, 상기 박막이 형성된 기판을 핫플레이트(미도시) 위에 위치시킨 후 약 100℃의 온도에서 약 10분 동안 상기 박막을 건조시킬 수 있다. 그 후, 상기 건조된 박막을 공기 분위기에서 소정의 온도로 열처리하여 금속 산화물로 이루어진 가변 저항층(130)을 형성할 수 있다. 상기 열처리는 약 400℃ 이하의 온도에서 약 1시간 동안 수행될 수 있다. 이러한 열처리에 의하여, 세륨이 도핑된 지르코니아 산화물로 이루어진 가변 저항층(130)은 결정질 구조를 가질 수 있다.
도 3은 세륨의 첨가량에 따른 지르코니아 산화물의 결정화 온도를 설명하기 위한 그래프이다. 도 3의 그래프는 세륨 도핑된 지르코니아 산화물 박막을 형성하기 위한 코팅용액에 대해 DTA 분석을 실시하여 획득한 결과이다.
도 3을 참조하면, 세륨이 첨가되지 않은 코팅용액('Pure ZrO2')의 경우 약 372℃에서 결정화가 일어남을 알 수 있고, 세륨이 약 10 atomic% 첨가된 코팅용액('Ce 10%')의 경우 약 363℃에서 결정화가 일어남을 알 수 있다. 또한, 세륨이 약 30 atomic% 첨가된 코팅용액('Ce 30%')의 경우 약 318℃에서 결정화가 일어나고, 세륨이 약 50 atomic% 첨가된 코팅용액('Ce 50%')의 경우 약 302℃의 온도에서 결정화가 일어남을 알 수 있다. 이처럼 세륨의 도핑 농도가 증가함에 따라 코팅용액의 결정화 온도가 낮아짐을 알 수 있다. 저항 메모리 소자를 제조함에 있어서, 가변 저항층을 형성하기 위한 열처리 온도를 낮추는 것은 다양한 물질의 기판을 선택할 수 있게 할 뿐 아니라 기판에 형성된 다른 전기적 구성요소의 파손, 변형 등을 방지하여 저항 메모리 소자를 포함하는 반도체 소자의 성능 저하를 방지할 수 있게 한다.
이어서, 가변 저항층(130) 상부에 제2 전극(120)을 형성할 수 있다.(S130) 제2 전극(120)은 전도성 물질로 형성될 수 있고, 제1 전극(110)과 동일한 물질 또는 다른 물질로 형성될 있다. 제2 전극(120)을 형성하는 방법 역시 특별히 제한되지 않고, 일례로, 제2 전극(120)은 증착, 코팅, 프린팅 등의 방법으로 형성될 수 있다.
[실시예 1]
백금(Pt)으로 이루어진 제1 전극이 형성된 기판 상에 가변저항층을 형성하고, 가변 저항층 위에 질화탄탈륨(TaN)으로 이루어진 제2 전극을 형성하여 저항 메모리 소자를 제조하였다. 가변 저항층은 2-메톡시에탄올(2-methoxyethanol)과 아세트산(acetic acid)의 혼합 용액에 순도 약 99%의 질산 지르코닐 수화물(ZrO(NO3)2ㅇ5H2O)을 용해시킨 후 순도 약 99.99%의 질산 세륨 수화물(cerium nitrate hexahydrate)을 첨가한 코팅 용액을 이용하여 형성하였다. 구체적으로, 가변 저항층은 상기 코팅 용액을 스핀-코팅의 방법으로 도포한 후 약 400℃의 온도에서 약 1시간동안 열처리하여 형성되었다. 열처리 후의 가변 저항층의 두께는 약 13nm 이었다.
[비교예 1]
2-메톡시에탄올(2-methoxyethanol)과 아세트산(acetic acid)의 혼합 용액에 순도 약 99%의 질산 지르코닐 수화물(ZrO(NO3)2ㅇ5H2O)을 용해하고, 질산 세륨 수화물(cerium nitrate hexahydrate)을 첨가하지 않은 코팅 용액을 이용하여 가변 저항층을 형성하였다는 점을 제외하고는 실시예 1과 동일하게 저항 메모리 소자를 제조하였다. 즉, 비교예 1에 따른 저항 메모리 소자에는 가변 저항층이 순수 지르코니아 산화물로 형성되었다.
[비교예 2]
2-메톡시에탄올(2-methoxyethanol)과 아세트산(acetic acid)의 혼합 용액에 순도 약 99%의 질산 지르코닐 수화물(ZrO(NO3)2ㅇ5H2O)을 용해한 후 순도 약 99.99%의 질산 디스프로슘 수화물(dysprosium nitrate hexahydrate)을 첨가한 코팅 용액을 이용하여 가변 저항층을 형성하였다는 점을 제외하고는 실시예 1과 동일하게 저항 메모리 소자를 제조하였다. 즉, 비교예 2에 따른 저항 메모리 소자에서는 가변 저항층이 3가 원소인 디스프로슘(Dy)이 도핑된 지르코니아 산화물로 형성되었다.
[실험예: 특성 평가]
도 4는 비교예 1('Pure ZrO2'), 비교예 2('Dy:ZrO2') 및 실시예 1('Ce:ZrO2')의 가변 저항층들에 대한 HRTEM(High-resolution transmission electron microscopy) 사진들이고, 도 5는 비교예 1('ZrO2'), 비교예 2('Dy:ZrO2') 및 실시예 1('Ce:ZrO2')의 가변 저항층들에 대한 XRD 스펙트럼을 나타내는 그래프이다.
도 4 및 도 5를 참조하면, 비교예 1('Pure ZrO2' or 'ZrO2'), 비교예 2('Dy:ZrO2') 및 실시예 1('Ce:ZrO2')의 가변 저항층들을 동일하게 약 400℃의 온도에서 열처리하였음에도 불구하고, 실시예 1의 가변 저항층만이 결정화되었음을 확인할 수 있다. 즉, 4가 원소인 세륨(Ce)이 도핑된 지르코니아 산화물 박막은 순수 지르코니아 산화물 박막 및 3가 원소인 디스프로슘(Dy)이 도핑된 지르코니아 산화물 박막보다 낮은 결정화 온도를 가짐을 알 수 있다.
도 6은 비교예 1('ZrO2'), 비교예 2('Dy:ZrO2') 및 실시예 1('Ce:ZrO2')의 가변 저항층들에 인가되는 전압을 주기적으로 변경하는 시험을 통해 측정한 'OFF 전류'와 'ON 전류'를 나타내는 그래프들이다.
도 6을 참조하면, 가변 저항층에 인가되는 전압을 주기적으로 변경하는 경우, 실시예 1에서 측정된 'OFF 전류'및 'ON 전류'는 비교예 1에서 측정된 'OFF 전류'및 'ON 전류'보다 훨씬 균일하게 유지됨을 확인할 수 있다. 또한, 실시예 1에 측정된 'OFF 전류값에 대한 ON 전류값의 비(ratio)'는 비교예 2에서 측정된 'OFF 전류값에 대한 ON 전류값의 비(ratio)'보다 훨씬 크다는 것을 확인할 수 있다. 'OFF 전류값에 대한 ON 전류값의 비(ratio)'가 크다는 것은 전압변화에 대해 더 큰 저항 변화를 일으킨다는 것으로서, 실시예 1의 저항 메모리 소자가 비교예 2의 저항 메모리 소자보다 훨씬 신뢰성 있는 스위칭 동작을 수행할 수 있다는 것을 의미한다.
비교예 1의 가변 저항층의 경우, 측정 횟수가 증가함에 따라 특히 'OFF 전류'가 매우 불균일해짐을 확인할 수 있는데, 이는 비정질인 비교예 1의 가변 저항층 내부에 결함들이 많이 존재하고, 전도성 필라멘트의 형성과 관련된 산소 공극들이 매우 불규칙적으로 배열되어 있기 때문인 것으로 판단된다.
비교예 2의 가변 저항층의 경우, 'ON 전류값'은 실시예 1에서 측정된 'ON 전류값'과 유사하나, 'OFF 전류값'은 실시예 1에서 측정된 'OFF 전류값'보다 상대적으로 크다는 것을 확인할 수 있다. 이는 비교예 2의 가변 저항층 내부에는 실시예 1의 가변 저항층 내부보다 더 많은 산소 공극이 형성되고, 이와 같은 많은 산소 공극 형성이 전도성 필라멘트의 소멸을 방해하기 때문인 것으로 판단된다. 일반적으로, 3가 원소를 지르코니아 산화물에 도핑하는 경우 4가 원소를 지르코니아 산화물에 도핑하는 경우보다 산소 공극 형성 에너지가 낮아서 지르코니아 산화물 내에 더 많은 산소 공극(Oxygen vacancy)이 형성된다.
이에 반해, 실시예 1의 가변 저항층에서는 결정질화 되는 과정에서 내부 결함들이 많이 제거되고, 세륨의 도핑 과정에서 추가적인 산소 공극이 거의 형성되지 않는다. 또한, 실시예 1의 가변 저항층에 있어서, 가변 저항층 내부에 존재하는 결정립계(grain boundary)는 전도성 필라멘트가 균일하게 분포될 수 있는 씨드(seed)로 작용할 수 있다. 따라서, 실시예 1의 저항 메모리 소자는 우수한 전류 균일성 및 스위칭 신뢰성을 가질 수 있다.
도 7은 비교예 1('ZrO2'), 비교예 2('Dy:ZrO2') 및 실시예 1('Ce:ZrO2')의 가변 저항층들의 'OFF 전류값'과 'ON 전류값'에 대한 누적확률(cumulative probability)을 나타낸 그래프이다.
도 7을 참조하면, 실시예 1의 가변 저항층에 대응하는 빨강색 선들은 비교예 1의 가변 저항층에 대응하는 검은색 선들 및 비교예 2의 가변 저항층에 대응하는 파란색 선들보다 수직에 가깝다는 것을 확인할 수 있다. 즉, 실시예 1에 따른 가변 저항층의 'OFF 전류' 및 'ON 전류'의 신뢰도는 비교예 1 및 2에 따른 가변저항층의 'OFF 전류' 및 'ON 전류'의 신뢰도보다 높음을 알 수 있다. 또한, 실시예 1에 따른 가변 저항층의 'OFF 전류'와 'ON 전류'의 차는 비교예 2에 따른 가변 저항층의 'OFF 전류'와 'ON 전류'의 차보다 큼을 알 수 있다.
상술한 저항 메모리 소자 및 이의 제조방법에 따르면, 세륨이 도핑된 지르코니아 산화물 박막을 가변 저항층으로 사용함으로써 'OFF 전류'와 'ON 전류'의 균일성을 향상시킬 수 있을 뿐만 아니라 스위칭 동작의 신뢰성을 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (6)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 기판 상에 제1 전극을 형성하는 단계;
    상기 제1 전극이 형성된 상기 기판 상에 세륨이 도핑된 지르코니아 산화물 박막으로 이루어진 가변 저항층을 형성하는 단계;
    상기 가변 저항층 상부에 제2 전극을 형성하는 단계를 포함하고,
    상기 가변 저항층을 형성하는 단계는,
    질산 지르코닐 수화물(zirconyl nitrate hydrate)을 2-메톡시에탄올(2-methoxyethanol)과 아세트산(acetic acid)의 혼합 용액에 용해시킨 후 혼합 용액에 질산 세륨 수화물(cerium nitrate hexahydrate)을 첨가하여 코팅 용액을 준비하는 단계;
    상기 코팅 용액을 상기 제1 전극이 형성된 상기 기판 상에 도포하여 박막을 형성하는 단계;
    상기 박막을 건조시키는 단계; 및
    상기 건조된 박막을 열처리하여 상기 박막을 결정화시키는 단계를 포함하는 것을 특징으로 하는 저항 메모리 소자의 제조방법.
  5. 제4항에 있어서, 상기 박막을 결정화시키기 위한 열처리는 300 내지 450℃의 온도에서 수행되는 것을 특징으로 하는 저항 메모리 소자의 제조방법.
  6. 제4항에 있어서, 상기 질산 세륨 수화물(cerium nitrate hexahydrate)은 10 내지 50 atomic%만큼 첨가되는 것을 특징으로 하는 저항 메모리 소자의 제조방법.
KR1020120037158A 2012-04-10 2012-04-10 저항 메모리 소자 및 이의 제조방법 KR101356958B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120037158A KR101356958B1 (ko) 2012-04-10 2012-04-10 저항 메모리 소자 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120037158A KR101356958B1 (ko) 2012-04-10 2012-04-10 저항 메모리 소자 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20130114824A KR20130114824A (ko) 2013-10-21
KR101356958B1 true KR101356958B1 (ko) 2014-01-29

Family

ID=49634635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120037158A KR101356958B1 (ko) 2012-04-10 2012-04-10 저항 메모리 소자 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101356958B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293219A (zh) * 2020-02-28 2020-06-16 北京大学 阻变存储器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100004968A (ko) * 2007-03-01 2010-01-13 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
KR100983175B1 (ko) 2008-07-03 2010-09-20 광주과학기술원 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법
KR20100116793A (ko) * 2009-04-23 2010-11-02 광주과학기술원 비휘발성 저항 변화 메모리 소자 및 이의 제조방법
KR20110009207A (ko) * 2008-05-01 2011-01-27 인터몰레큘러 인코퍼레이티드 비휘발성 저항 변화 메모리

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100004968A (ko) * 2007-03-01 2010-01-13 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
KR20110009207A (ko) * 2008-05-01 2011-01-27 인터몰레큘러 인코퍼레이티드 비휘발성 저항 변화 메모리
KR100983175B1 (ko) 2008-07-03 2010-09-20 광주과학기술원 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법
KR20100116793A (ko) * 2009-04-23 2010-11-02 광주과학기술원 비휘발성 저항 변화 메모리 소자 및 이의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293219A (zh) * 2020-02-28 2020-06-16 北京大学 阻变存储器件
CN111293219B (zh) * 2020-02-28 2022-04-08 北京大学 阻变存储器件

Also Published As

Publication number Publication date
KR20130114824A (ko) 2013-10-21

Similar Documents

Publication Publication Date Title
Laurenti et al. Zinc oxide thin films for memristive devices: a review
Carlos et al. Recent progress in solution‐based metal oxide resistive switching devices
KR102415069B1 (ko) 강유전성 커패시터, 강유전성 전계 효과 트랜지스터, 및 전도성 재료와 강유전성 재료를 포함하는 전자 부품의 형성에 사용되는 방법
US8692223B2 (en) Resistance variable memory device including nano particles and method for fabricating the same
US9029187B1 (en) Using multi-layer MIMCAPs with defective barrier layers as selector element for a cross bar memory array
Huang et al. Self-selecting resistive switching scheme using TiO2 nanorod arrays
KR101199262B1 (ko) 저항 변화를 이용한 비휘발성 기억소자 및 그 제조방법
JP2007311798A (ja) 酸素欠乏金属酸化物を利用した不揮発性メモリ素子及びその製造方法
US9543516B2 (en) Method for forming a doped metal oxide for use in resistive switching memory elements
EP2927975B1 (en) Resistive random access memory and method of fabricating the same
US9691979B2 (en) Resistive random access memory and method of fabricating the same
US10163983B1 (en) Complementary resistance switchable filler and nonvolatile complementary resistance switchable memory comprising the same
Adiba et al. Multilevel resistive switching with negative differential resistance in Al/NiO/ZnFe2O4/ITO ReRAM device
CN102280577A (zh) 单极阻变器件、单极阻变存储器单元及制备方法
KR101356958B1 (ko) 저항 메모리 소자 및 이의 제조방법
KR101401221B1 (ko) 결정질 산화막을 포함한 저항 메모리 소자 및 이의 제조 방법
CN110783453B (zh) 一种双模阻变存储器件及其制备方法
TWI533409B (zh) 非揮發性記憶體及其製造方法
KR20130133395A (ko) 저항 메모리 소자 및 이의 제조방법
US20220173255A1 (en) Semiconductor device
US10615227B2 (en) Spherical complementary resistance switchable filler and nonvolatile complementary resistance switchable memory comprising the same
KR20120020557A (ko) 저온 고압 열처리를 이용한 저항변화메모리의 제조방법 및 이를 이용하여 제조된 저항변화메모리
Cao et al. Resistive switching characteristics in TiO2/LaAlO3 heterostructures sandwiched in Pt electrodes
Seong et al. Highly reliable ReRAM technology with encapsulation process for 20nm and beyond

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee