CN111293219B - 阻变存储器件 - Google Patents

阻变存储器件 Download PDF

Info

Publication number
CN111293219B
CN111293219B CN202010130112.4A CN202010130112A CN111293219B CN 111293219 B CN111293219 B CN 111293219B CN 202010130112 A CN202010130112 A CN 202010130112A CN 111293219 B CN111293219 B CN 111293219B
Authority
CN
China
Prior art keywords
layer
sub
resistive
resistance
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010130112.4A
Other languages
English (en)
Other versions
CN111293219A (zh
Inventor
刘力锋
王泽昊
马跃驰
于傲
丁向向
冯玉林
张兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202010130112.4A priority Critical patent/CN111293219B/zh
Publication of CN111293219A publication Critical patent/CN111293219A/zh
Application granted granted Critical
Publication of CN111293219B publication Critical patent/CN111293219B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明实施例提供一种阻变存储器件,包括依次层叠设置的第一电极层、绝缘介质层、阻变层、氧存储层和第二电极层,其中,所述阻变层包括多个子阻变层。本发明实施例提供的阻变存储器件,通过设置具有多个子阻变层的阻变层,在多个相互贴合的子阻变层之间形成局部导电细丝,能够提供均匀可靠的高低阻态,使得阻变存储器件拥有良好的均匀性和可靠性。

Description

阻变存储器件
技术领域
本发明涉及存储器技术领域,更具体地,涉及一种阻变存储器件。
背景技术
随着存储技术的发展,存储器广泛应用在各种电子产品上,但是已近极限的等比例缩小原则使得传统浮栅存储技术已经不能在低于40nm的工艺中应用。此外,快闪存储器存在擦写速度慢、擦写电压高和擦写次数少等问题,使得工业界和科研领域都在努力发展新型非易失性存储技术。
阻变存储器件是一种非挥发性的存储器件,具有结构简单、读写速度快、功耗低、器件集成度高等优点,成为了当前工业界和学术界的研究热点。现有的阻变存储器件主要采用金属——绝缘体——金属的结构,在外加电场的影响下,阻变材料内部的金属原子或者本征缺陷氧空位进行运动,在材料内部形成具有导电能力的细丝,随着电压方向的改变,细丝做着断开——连接的循环,从而材料电阻在高低电阻之间来回切换。
阻变存储器件中导电细丝的生长和断裂存在着波动性,导电细丝的分布不均匀,造成了阻变存储器件存在功耗高和一致性低的问题。
发明内容
本发明实施例提供一种克服上述问题或者至少部分地解决上述问题的阻变存储器件。
本发明实施例提供的阻变存储器件,包括依次层叠设置的第一电极层、绝缘介质层、阻变层、氧存储层和第二电极层,其中,所述阻变层包括多个子阻变层。
在一些实施例中,多个所述子阻变层包括第一子阻变层和第二子阻变层。所述第一子阻变层用于降低所述阻变存储器件氧化还原过程中需要的自由能;所述第二子阻变层用于氧缓冲功能;所述第一子阻变层位于所述绝缘介质层与所述第二子阻变层之间。
在一些实施例中,所述氧存储层为金属制成;所述第二子阻变层与所述氧存储层贴合,且所述第二子阻变层为所述氧存储层对应的金属氧化物制成。
在一些实施例中,所述氧存储层为Hf、Ta和Ti中的一种制成;所述第二子阻变层为HfO2、Ta2O5和TiO2中的一种制成。
在一些实施例中,所述第二子阻变层为包含掺杂元素的二元氧化物制成。
在一些实施例中,所述掺杂元素为三价金属元素。
在一些实施例中,所述第一子阻变层为具有氧缺陷的二元氧化物制成。
在一些实施例中,所述第一子阻变层为ZrOx、TaOx、FeOx、NiOx和CuOx中的一种制成。
在一些实施例中,所述绝缘介质层为Al2O3、SiO2和SiN中的一种制成。
在一些实施例中,所述第一电极层的厚度为20nm-200nm,所述绝缘介质层的厚度为1nm-2nm,所述第一子阻变层的厚度为2nm-20nm,所述第二子阻变层的厚度为2nm-20nm,所述氧存储层的厚度为3nm-20nm,所述第二电极层的厚度为20nm-200nm。
本发明实施例阻变存储器件,通过设置具有多个子阻变层的阻变层,在多个相互贴合的子阻变层之间形成局部导电细丝,能够提供均匀可靠的高低阻态,使得阻变存储器件拥有良好的均匀性和可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例的阻变存储器件的结构示意图;
图2为本发明实施例的另一阻变存储器件的结构示意图;
图3为本发明实施例的阻变存储器件的氧空位浓度变化示意图;
图4为本发明实施例的阻变存储器件的氧空位分布图;
图5为本发明实施例的氧空位的扩散运动及氧清除效应的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面参考图1描述本发明实施例的阻变存储器件。
如图1所示,本发明实施例的阻变存储器件包括依次层叠设置的第一电极层100、绝缘介质层200、阻变层300、氧存储层400和第二电极层500,其中,阻变层300包括多个子阻变层。
依次层叠设置是指第一电极层100的一面与绝缘介质层200的一面贴合,绝缘介质层200的另一面与阻变层300的一面贴合,阻变层300的另一面与氧存储层400的一面贴合,氧存储层400的另一面与第二电极层500的一面贴合。
可以理解的是,阻变存储器件是以非导性材料的电阻在外加电场作用下,在高阻态和低阻态之间实现可逆转换为基础的非易失性存储器。阻变存储器件采用类似电容的金属——绝缘体——金属的结构,由两层金属电极包夹着介电材料构成。介电材料虽然是绝缘体,但是材料中存在荷电粒子,尽管这些荷电粒子被束缚在固定的位置上,却可以发生微小移动,在电场作用下,存在电现象。本发明实施例提供的阻变存储器件由第一电极层100、绝缘介质层200、阻变层300、氧存储层400和第二电极层500依次层叠贴合而成。
第一电极层100和第二电极层500相互分离,它们分别设置在阻变存储器件两端,两者共同作用,为阻变存储器件提供内部电场。第一电极层100采用导电材料,可以是金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni,以及金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任一种导电材料,或者是金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni,以及金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任两种或两种以上导电材料的合金,本发明实施例不作具体限定,如图2所示,本发明实施例以第一电极层100采用TiN举例。第一电极层100采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积和磁控溅射方法中的一种沉积形成,本发明实施例不作具体限定。
绝缘介质层200为超薄绝缘介质制成,用于将第一电极层100和阻变层300隔开,可以抑制第一电极层100和阻变层300之间产生的氧清除效应。绝缘介质层200具有氧阻断功能,抑制氧清除效应,极大地降低氧空位的自主扩散,提升均匀性,获得更高阻态,降低操作电流。绝缘介质层200采用超薄绝缘介质材料,采用电子层沉积形成。电子层沉积是一种可以将物质以单原子膜形式一层一层的镀在基底表面的方法。原子层沉积与普通的化学沉积有相似之处,但在原子层沉积过程中,新一层原子膜的化学反应是直接与之前一层相关联的,这种方式使每次反应只沉积一层原子。相比于其他沉积方法,原子层沉积更适合用于超薄绝缘介质材料的沉积。
阻变层300用于为阻变存储器件提供高低不同的阻态。阻变层300包括多个子阻变层,当受到外加电场的作用时,每一个子阻变层内的金属原子或者本征缺陷氧空位进行运动,在子阻变层内部形成具有导电能力的细丝,随着电压方向的改变,细丝做着断开——连接的循环,从而阻变层300在高低电阻之间来回切换。同时,不同子阻变层贴合的界面处也会形成局部导电细丝,这使得阻变存储器件的置位/复位过程更为稳定,开关比更高,各阻态的离散程度更小,阻变存储器件的均匀性和可靠性都有一定的提升。阻变层300采用电子束蒸发、化学气相沉积、原子层沉积、溶胶——凝胶旋涂和磁控溅射方法中的一种沉积形成,本发明实施例不作具体限定。
氧存储层400为阻变层300提供氧存储,改变阻变层300的氧空位分布。氧存储层400能够使绝缘介质层200和阻变层300内的氧空位浓度提高,从而使得阻变层300内的氧空位均匀分布。引入氧存储层400后,阻变存储器件内部氧空位浓度变化如图3所示。氧存储层400采用磁控溅射、电子束蒸发和原子层沉积中的一种沉积形成,本发明实施例不作具体限定。
第二电极层500和第一电极层100相互分离,它们分别设置在阻变存储器件两端,两者共同作用,为阻变存储器件提供内部电场。第二电极层500采用导电材料,可以是金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni,以及金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任一种导电材料,或者是金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni,以及金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任两种或两种以上导电材料的合金,本发明实施例不作具体限定,如图2所示,本发明实施例以第二电极层500采用TiN举例。第二电极层500采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积和磁控溅射方法中的一种沉积形成,本发明实施例不作具体限定。
本发明实施例提供的阻变存储器件,通过设置具有多个子阻变层的阻变层300,在多个相互贴合的子阻变层之间形成局部导电细丝,能够提供均匀可靠的高低阻态,使得阻变存储器件拥有良好的均匀性和可靠性。
在一些实施例中,如图1所示,多个子阻变层包括第一子阻变层310和第二子阻变层320。
第一子阻变层310由二元氧化物制成,用于降低阻变存储器件氧化还原过程中需要的自由能。第一子阻变层310的材料内部在阻变过程中存在着氧化还原反应,通过选取合适的二元氧化物材料,在阻变过程中,可以使材料内部的氧化还原反应的吉布斯自由能的绝对值变小,从而使阻变存储器的稳定性提高。例如:2TaO2+O2-←→Ta2O5+2e,就是一种吉布斯自由能绝对值较低的氧化还原反应,因而使用该材料可以提升阻变存储器件的稳定性。
第二子阻变层320由二元氧化物制成,用于氧缓冲功能。在受到电场的作用时,第二子阻变层320的内部会形成导电细丝。将第一子阻变层310设置于绝缘介质层200与第二子阻变层320之间,那么第一子阻变层310和第二子阻变层320贴合的界面处,会形成局部导电细丝。这样设置,不仅使整个阻变层300的内部各层更容易形成导电细丝,而且形成的导电细丝更为均匀,也就解决了由于存在绝缘介质层200而引起的形成电压的升高问题,实现了氧缓冲功能。
本发明实施例提供的阻变存储器件,第一子阻变层310能够提升阻变存储器件的稳定性,第二子阻变层320能够解决由于存在绝缘介质200而引起的形成电压的升高问题。
在一些实施例中,氧存储层400为金属制成;第二子阻变层320与氧存储层400贴合,且第二子阻变层320为氧存储层400对应的金属氧化物制成。
可以理解的是,氧存储层400一般选用过渡金属元素。过渡金属具有能用于成键的空d轨道以及较高的电荷/半径比,很容易与各种配位体形成稳定的配位化合物。第二子阻变层320与氧存储层400贴合,结合氧存储层400的氧存储作用,使绝缘介质层200、第一子阻变层310、第二子阻变层320和氧存储层400之间的氧空位分布更为均匀。第二子阻变层320为氧存储层400对应的金属氧化物制成,这样可以防止阻变存储器件在长期使用过程中,相互贴合的第二子阻变层320与氧存储层400的原子相互渗透,避免造成不当掺杂。
本发明实施例提供的阻变存储器件,避免了层与层之间原子的不当掺杂,同时使阻变存储器件中的氧空位分布更为均匀。
在一些实施例中,氧存储层400为Hf、Ta和Ti中的一种制成;第二子阻变层320为HfO2、Ta2O5和TiO2中的一种制成。
可以理解的是,氧存储层400为Hf、Ta和Ti中的一种制成,本发明实施例不作具体限定,如图2所示,本发明实施例以氧存储层400采用Hf举例。第二子阻变层320为HfO2、Ta2O5和TiO2中的一种制成,本发明实施例不作具体限定,如图2所示,本发明实施例以第二子阻变层320采用HfO2举例。Hf基金属具备难熔、抗氧化和耐腐蚀等多方面的综合性能,HfO2的禁带宽度为5.68eV,具有卓越的阻变性能。
本发明实施例提供的阻变存储器件,它的氧空位分布更为均匀。这样可以显著降低操作电流并稳定开关电压,降低功耗,改善阻变存储器件的开关功能。
在一些实施例中,第二子阻变层320为包含掺杂元素的二元氧化物制成。
可以理解的是,将其他元素掺杂进二元氧化物中,该二元氧化物中的氧空位形成能可以明显下降,在该二元氧化物中更容易形成氧空位,可以有效地控制氧空位导电细丝沿掺杂位点的形成。
本发明实施例提供的阻变存储器件,能够改善氧化物基阻变存储器件的阻性开关行为,明显降低形成电压和提升阻变存储器件的均匀性。
在一些实施例中,掺杂元素为三价金属元素。
可以理解的是,第二子阻变层320一般为四价氧化物制成,将三价金属元素掺杂到四价氧化物中时,其氧空位形成能明显下降,在该材料中更容易形成氧空位,还可以有效地控制氧空位导电细丝沿掺杂位点的形成。三价金属元素可以是Al、La和Ga等元素,本发明实施例不作具体限定,如图2所示,本发明实施例以三价元素采用Al举例。Al是地壳中含量最丰富的金属元素,具有良好的延展性,在空气中能形成一层防止金属腐蚀的氧化膜,有着极为广泛的用途。
本发明实施例提供的阻变存储器件,明显降低形成电压,提升阻变存储器件的均匀性。
在一些实施例中,第一子阻变层310为具有氧缺陷的二元氧化物制成。可以理解的是,该材料中的氧缺陷能够降低材料中氧化还原反应的吉布斯自由能,继而提高阻变存储器件的稳定性。
本发明实施例提供的阻变存储器件,第一子阻变层310和第二子阻变层320共同作用,提高阻变存储器件的稳定性和均匀性。
在一些实施例中,第一子阻变层为ZrOx、TaOx、FeOx、NiOx和CuOx中的一种制成,本发明实施例不作具体限定,如图2所示,本发明实施例以第一子阻变层310采用ZrOx举例。
本发明实施例提供的阻变存储器件,降低阻变存储器件氧化还原过程所需的自由能,提高阻变存储器件局部细丝的均匀性。
在一些实施例中,绝缘介质层200为Al2O3、SiO2和SiN中的一种制成,本发明实施例不作具体限定,如图2所示,本发明实施例以绝缘介质层200采用Al2O3举例。Al2O3与第一电极层100的接触几乎不会使势垒高度发生变化,意味着Al2O3对氧清除效应产生了抑制效果,进而增强阻变存储器件的电化学不对称性。如图5所示,Al2O3引入的高势垒阻止了氧空位的扩散运动,抑制了氧清除效应。
本发明实施例提供的阻变存储器件,引入高势垒层材料,例如Al2O3,能够获得数值更高的电阻状态,有效防止电流过冲效应,在置位以及形成阻态的过程中起到电流缓冲作用,显著降低操作电流,稳定开关电压,降低功耗,从而保证阻变存储器件拥有良好的电阻转变特性,阻变存储器件的操作电流更低。
在一些实施例中,第一电极层的厚度为20nm-200nm,绝缘介质层的厚度为1nm-2nm,第一子阻变层的厚度为2nm-20nm,第二子阻变层的厚度为2nm-20nm,氧存储层的厚度为3nm-20nm,第二电极层的厚度为20nm-200nm。
如图2所示,本发明实施例的另一阻变存储器件包括依次层叠设置的第一电极层100,它采用TiN材质,厚度为30nm,绝缘介质层200,它采用Al2O3材质,厚度为1nm,第一子阻变层310,它采用ZrOx材质,厚度为5nm,第二子阻变层320,它采用HfO2材质,同时掺杂Al,厚度为4nm,氧存储层400,它采用Hf材质,厚度为6nm,第二电极层500,它采用TiN材质,厚度为30nm。第一电极层100的一面与绝缘介质层200的一面贴合,绝缘介质层200的另一面与第一子阻变层310的一面贴合,第一子阻变层310的另一面与第二子阻变层320的一面贴合,第二子阻变层320的另一面与氧存储层400的一面贴合,氧存储层400的另一面与第二电极层500的一面贴合。
本发明实施例提供的阻变存储器件,利用了界面控制、掺杂调控、电流限制的方式实现对氧空位导电细丝分布的调控,可得到一种低功耗和高稳定性的阻变存储器件。

Claims (7)

1.一种阻变存储器件,其特征在于,包括依次层叠设置的第一电极层、绝缘介质层、阻变层、氧存储层和第二电极层,其中,所述阻变层包括多个子阻变层;
多个所述子阻变层包括:
第一子阻变层,所述第一子阻变层用于降低所述阻变存储器件氧化还原过程中需要的自由能;
第二子阻变层,所述第二子阻变层用于氧缓冲功能;其中
所述第一子阻变层位于所述绝缘介质层与所述第二子阻变层之间;
所述第二子阻变层为二元氧化物制成,包含掺杂元素;
所述掺杂元素为三价金属元素,所述三价金属元素包括:Al、La和Ga中的任意一种;所述第二子阻变层为HfO2、Ta2O5和TiO2中的一种制成;所述第一子阻变层为ZrOx、TaOx、FeOx、NiOx和CuOx中的一种制成。
2.根据权利要求1所述的阻变存储器件,其特征在于,所述氧存储层为金属制成;
所述第二子阻变层与所述氧存储层贴合,且所述第二子阻变层为所述氧存储层对应的金属氧化物制成。
3.根据权利要求2所述的阻变存储器件,其特征在于,所述氧存储层为Hf、Ta和Ti中的一种制成;
所述第二子阻变层为HfO2、Ta2O5和TiO2中的一种制成。
4.根据权利要求1所述的阻变存储器件,其特征在于,所述第一子阻变层为具有氧缺陷的二元氧化物制成。
5.根据权利要求4所述的阻变存储器件,其特征在于,所述第一子阻变层为ZrOx、TaOx、FeOx、NiOx和CuOx中的一种制成。
6.根据权利要求1-5中任一项所述的阻变存储器件,其特征在于,所述绝缘介质层为Al2O3、SiO2和SiN中的一种制成。
7.根据权利要求1-5中任一项所述的阻变存储器件,其特征在于,所述第一电极层的厚度为20nm-200nm,所述绝缘介质层的厚度为1nm-2nm,所述第一子阻变层的厚度为2nm-20nm,所述第二子阻变层的厚度为2nm-20nm,所述氧存储层的厚度为3nm-20nm,所述第二电极层的厚度为20nm-200nm。
CN202010130112.4A 2020-02-28 2020-02-28 阻变存储器件 Active CN111293219B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010130112.4A CN111293219B (zh) 2020-02-28 2020-02-28 阻变存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010130112.4A CN111293219B (zh) 2020-02-28 2020-02-28 阻变存储器件

Publications (2)

Publication Number Publication Date
CN111293219A CN111293219A (zh) 2020-06-16
CN111293219B true CN111293219B (zh) 2022-04-08

Family

ID=71030128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010130112.4A Active CN111293219B (zh) 2020-02-28 2020-02-28 阻变存储器件

Country Status (1)

Country Link
CN (1) CN111293219B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909167B (zh) * 2021-03-10 2023-04-07 中国科学院微电子研究所 一种阻变存储器及其制备方法
US11770986B2 (en) 2021-04-22 2023-09-26 International Business Machines Corporation Etch-resistant doped scavenging carbide electrodes
CN114068808A (zh) * 2021-11-03 2022-02-18 厦门半导体工业技术研发有限公司 一种半导体集成电路器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683583A (zh) * 2011-03-15 2012-09-19 北京大学 单极阻变存储器及其制造方法
KR101356958B1 (ko) * 2012-04-10 2014-01-29 성균관대학교산학협력단 저항 메모리 소자 및 이의 제조방법
US9246094B2 (en) * 2013-12-26 2016-01-26 Intermolecular, Inc. Stacked bi-layer as the low power switchable RRAM
CN106953007A (zh) * 2017-03-17 2017-07-14 广东工业大学 一种阻变存储器及提高阻变存储器擦写电压稳定性的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683583A (zh) * 2011-03-15 2012-09-19 北京大学 单极阻变存储器及其制造方法
KR101356958B1 (ko) * 2012-04-10 2014-01-29 성균관대학교산학협력단 저항 메모리 소자 및 이의 제조방법
US9246094B2 (en) * 2013-12-26 2016-01-26 Intermolecular, Inc. Stacked bi-layer as the low power switchable RRAM
CN106953007A (zh) * 2017-03-17 2017-07-14 广东工业大学 一种阻变存储器及提高阻变存储器擦写电压稳定性的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ultralow sub-500nA operating current high-performance TiN\Al2O3\HfO2\Hf\TiN bipolar RRAM achieved through understanding-based stack-engineering;L. Goux等;《IEEE VLSI Technology》;20120601;第159-160页 *

Also Published As

Publication number Publication date
CN111293219A (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
CN111293219B (zh) 阻变存储器件
US9324944B2 (en) Selection device and nonvolatile memory cell including the same and method of fabricating the same
EP2561545B1 (en) Nanoscale switching devices with partially oxidized electrodes
US9373789B2 (en) Resistive random access memory and method for fabricating the same
CN102044631B (zh) 存储器及其制造方法
JP5213370B2 (ja) 可変抵抗物質を含む不揮発性メモリ素子
US7580276B2 (en) Nonvolatile memory element
US8264864B2 (en) Memory device with band gap control
US20120292587A1 (en) Nonvolatile memory device
CN103907192A (zh) 具有合金化电极的电阻切换器件及其形成方法
US10153431B2 (en) Resistive memory having confined filament formation
JP6517184B2 (ja) 半金属及び/又は半導体の電極を備える不揮発性メモリ
WO2013108593A1 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
TWI497693B (zh) 記憶胞及其製程
CN101577308A (zh) 一种掺杂ZrO2阻变存储器及其制作方法
US8866122B1 (en) Resistive switching devices having a buffer layer and methods of formation thereof
JPWO2012169195A1 (ja) 抵抗変化素子及びその製造方法
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
Chang et al. Bipolar resistive switching behavior in sol-gel MgTiNiO x memory device
RU149246U1 (ru) Элемент резистивной энергонезависимой памяти
KR101481920B1 (ko) 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀
US20220013721A1 (en) Conductive amorphous oxide contact layers
JP2013207131A (ja) 抵抗変化素子及びその製造方法
KR100647332B1 (ko) 저항 변환 물질을 포함하는 rram
Das et al. Effect of surface variations on resistive switching

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant