TWI497693B - 記憶胞及其製程 - Google Patents

記憶胞及其製程 Download PDF

Info

Publication number
TWI497693B
TWI497693B TW096136900A TW96136900A TWI497693B TW I497693 B TWI497693 B TW I497693B TW 096136900 A TW096136900 A TW 096136900A TW 96136900 A TW96136900 A TW 96136900A TW I497693 B TWI497693 B TW I497693B
Authority
TW
Taiwan
Prior art keywords
memory cell
layer
electrode
transition metal
dielectric
Prior art date
Application number
TW096136900A
Other languages
English (en)
Other versions
TW200818467A (en
Inventor
Ming Daou Lee
Chia Hua Ho
Erh Kun Lai
Kuang Yeu Hsieh
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW200818467A publication Critical patent/TW200818467A/zh
Application granted granted Critical
Publication of TWI497693B publication Critical patent/TWI497693B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors

Description

記憶胞及其製程
本發明是有關於一種記憶胞及其製程，且特別是有關於一種電阻式記憶體(resistance memory)的記憶胞及其製程。
隨著消費性電子產品的普及與系統產品的廣泛應用，對於具有低功率耗損、低成本、高讀取/寫入速度與多次程式化的記憶體之需求也越來越高。因此，來自不同市場的記憶體的新技術呈現出突破記憶體之目前的限制，且期望成為新世代記憶體的主流技術。
在目前的記憶體中，具有一種藉由改變資料儲存層(data storage layer)之電阻率來記錄資料的記憶體。一般來說，電阻式記憶體利用電氣脈衝(electrical pulse)，以及施加轉換電壓(switching voltage)以改變位於設定狀態(set state)與重置狀態(reset state)之間的簡單的二進位金屬氧化物薄膜(simple binary metal oxide thin film)或複雜的的鈣鈦礦氧化物薄膜(complex perovskite oxide thin film)的狀態，以在不同的狀態中基於不同的電阻率來儲存資料。此技術具有靜態隨機存取記憶體(static random access memory，SRAM)的高速度、動態隨機存取記憶體(dynamic random access memory，DRAM)的高密度、低成本、低功率耗損與非揮發性(non－volatility)之優點，且在半導體工業的發展中扮演重要的角色。此種記憶體的一個例子為非揮發性隨機存取記憶體(non－volatile random－access memory，NVRAM)。
通常，電阻式記憶體的資料儲存層是藉由沈積一層鐠鈣錳氧(PrCaMnO，PCMO)、氧化鎳(NiO)或氧化鈦(TiOx )而形成。然而，使用上述材料的電阻式記憶體具有製程複雜、高沈積溫度(約300℃)、高轉換電壓(約10 V)與資料保持時間短之缺點。
有鑑於此，本發明的目的就是在提供一種記憶胞及其製程。此記憶胞包括資料儲存層。資料儲存層為藉由對過渡金屬層(transition metal layer)進行電漿氧化步驟而形成的過渡金屬氧化物層。此記憶胞具有長的資料保持時間、低轉換電壓、高產品品質與節省製程開發成本之優點。
本發明提出一種記憶胞製程。首先，於位於基底上方的導體層上形成第一電極層。然後，於第一電極層上形成過渡金屬層。接著，對過渡金屬層進行電漿氧化步驟，以形成作為資料儲存層之前驅物(precursor)的過渡金屬氧化物層。之後，於過渡金屬氧化物層上形成第二電極層。
上述製程更可以包括分別將第二電極層、過渡金屬氧化物層與第一電極層圖案化成第二電極、資料儲存層與第一電極的步驟。接著，於導體層上形成介電層，此介電層覆蓋第二電極、資料儲存層與第一電極的側壁。在形成介電層之後，位元線可形成於介電層與第二電極上。
本發明另提出一種記憶胞，其包括第一電極、第二電極與作為資料儲存層的過渡金屬氧化物層。第一電極配置於位於基底上方的導體層上。過渡金屬氧化物層配置於第一電極上，且以電漿氧化步驟形成。第二電極配置於過渡金屬氧化物層上。
此記憶胞更可以包括配置於導體層上且覆蓋第一電極、過渡金屬氧化物層與第二電極之側壁的介電層，其中介電層的頂面與第二電極的頂面共平面。此外，記憶胞更可以包括配置於第二電極與介電層上的位元線。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。
圖1A至圖1G為依照本發明實施例所繪示的記憶胞之製程剖面示意圖，其中圖1G繪示為所形成的記憶胞。此記憶胞例如是NVRAM或類似記憶體的記憶胞。NVRAM記憶胞的資料儲存層必須能夠維持在某一保持時間中NVRAM記憶胞的不同儲存狀態之間的電阻差。
請參照圖1A，提供基底11。基底11例如由SiO2 所組成。然後，依序於基底11上形成作為記憶胞之金屬導線的導體層12、第一電極層13與過渡金屬層14。導體層12例如為銅或銀，其例如藉由濺鍍(sputtering)或電子蒸鍍(electron evaporation)形成。第一電極層13例如為TiN、Ti、Pt、Al或Cu，其例如藉由濺鍍或電子蒸鍍形成。過渡金屬層14例如為Ti、Cu、PrCaMn、Ni或W，其例如藉由如濺鍍或電子蒸鍍的物理氣相沈積法或化學氣相沈積法形成。此外，導體層12的厚度例如介於1000至10000之間。第一電極層13的厚度例如介於1000至10000之間。過渡金屬層14的厚度例如介於1000至10000之間。
請參照圖1B，對過渡金屬層14進行電漿氧化步驟，以形成過渡金屬氧化物層15。過渡金屬氧化物層15即將被圖案化成資料儲存層，並被視為資料儲存層的前驅物。電漿氧化步驟可以是吹式電漿氧化(down－stream(remote))步驟。在電漿氧化步驟中所使用的反應氣體包括如氧氣的氧化氣體，且較佳更包括選自氮氣和氬氣的所組成之族群的輔助氣體(assist gas)。在電漿氧化步驟中的壓力設定於1 mTorr至10000 mTorr之間，較佳為3000 mTorr。在電漿氧化步驟中的溫度設定於100℃至500℃之間。氧化氣體的流量介於10 sccm至10000 sccm之間。
在一較佳實施例中，在電漿氧化步驟中，使用氧氣作為氧化氣體，且使用氮氣作為輔助氣體，其中氧氣的流量介於10 sccm至10000 sccm之間，較佳為4000 sccm，而氮氣的流量介於10 sccm至10000 sccm之間，較佳為200 sccm。此外，當過渡金屬層14包括Ti、Cu、PrCaMn、Ni或W，則過渡金屬氧化物層15包括氧化鈦、氧化銅、PrCaMnO(PCMO)、氧化鎳或氧化鎢。作為NVRAM的資料儲存層的前驅物的過渡金屬氧化物層15可以維持在某一保持時間中記憶胞的不同儲存狀態之間的電阻差。
請參照圖1C，於過渡金屬氧化物層15上形成第二電極層16。第二電極層16例如包括TiN、Ti、Pt、Ta、Al或Cu，其藉由濺鍍或電子蒸鍍來形成。第二電極層16的厚度例如介於1000至10000之間。
請參照圖1D，分別將第二電極層16、過渡金屬氧化物層15與第一電極層13圖案化，以形成第二電極、資料儲存層與第一電極，並暴露出一部分位於下方的導體層12。
然後，於導體層12上形成介電層，以覆蓋第一電極(第一電極層13)、資料儲存層(過渡金屬氧化物層15)與第二電極(第二電極層16)的側壁。介電層例如包括氧化矽。介電層的形成方法例如包括以下步驟。首先，請參照圖1E，於基底12上沈積介電材料17，以覆蓋第一電極(第一電極層13)、資料儲存層(過渡金屬氧化物層15)與第二電極(第二電極層16)。然後，請參照圖1F，將介電材料17與第二電極(第二電極層16)的頂面16a平坦化，以使得介電材料17的頂面與第二電極(第二電極層16)的頂面16a共平面。經平坦化的介電材料17成為介電層17’，其覆蓋第一電極(第一電極層13)、過渡金屬氧化物層15與第二電極(第二電極層16)的側壁。
之後，請參照圖1G，於介電層17’與第二電極(第二電極層16)上形成位元線18。位元線18例如包括Cu、Al或Ag，其藉由濺鍍或電子蒸鍍來形成。當導體層12與位元線18皆包括金屬時，介電層17’則作為金屬間介電(inter－metal dielectric，IMD)層。
依照本發明實施例所形成的記憶胞結構如下所描述。請參照圖1G，記憶胞10包括導體層12、第一電極(第一電極層13)、作為資料儲存層的過渡金屬氧化物層15、第二電極(第二電極層16)、介電層17’與位元線18。在一實施例中，過渡金屬氧化物層15例如由氧化鈦所形成，其藉由當過渡金屬層形成於第一電極層上時電漿氧化鈦層來形成。此外，導體層12可作為記憶胞10的金屬導線，以串連連接多個記憶胞10。導體層12例如由Cu或Ag所形成。介電層17’為金屬間介電層，其將導體層12與位元線18隔離開，以避免產生短路。介電層17’例如由氧化矽所形成。
依照上述實施例所述的記憶胞及其製作方法，過渡金屬層14在電漿氧化步驟中被氧化成過渡金屬氧化物層15。因此，與習知技術相比，寫入資料時所需的轉換電壓可降低至10 V至1.5V，且增加了記憶胞10的導電率。此外，根據可多次程式化(multi－time programmable，MTP)測試的結果，亦增加了記憶胞10的資料保持時間。
此外，為了檢視作為資料儲存層的過渡金屬氧化物層之製作方法對其電氣特性的影響，對作為本發明之實例的NVRAM記憶胞以及習知技術中的NVRAM記憶胞進行電阻率測試。測試結果如圖2A與圖2B所示。圖2A為NVRAM記憶胞的電阻率－時間曲線圖，其中NVRAM記憶胞的過渡金屬氧化物層是依照習知技術而藉由沈積所形成。圖2B為NVRAM記憶胞的電阻率－時間曲線圖，其中NVRAM記憶胞的過渡金屬氧化物層是依照本發明實施例而藉由電漿氧化步驟所形成。
請參照圖2A，當過渡金屬氧化物層藉由沈積來形成時，在10秒之後，設定狀態與重置狀態中的NVRAM記憶胞的電阻率非常接近，使得NVRAM記憶胞不再能基於不同的電阻率來儲存資料。請參照圖2B，當過渡金屬氧化物層藉由電漿氧化來形成時，不同狀態中的NVRAM記憶胞的電阻率則不相同，其在至少1000秒的保持時間內幾乎相差了10倍。
綜上所述，在本發明的記憶胞中，藉由電漿氧化來形成過渡金屬氧化物層，使得記憶胞的資料保持時間可以延長，並使記憶胞的導電率增加，以及改善產品品質。此外，由於轉換電壓可以被將低至1.5 V，因此可以改善產品穩定性。另外，本發明之記憶胞的製作方法可相容於現行的製程，且因此可以節省製程發展成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10．．．記憶胞
11．．．基底
12．．．導體層
13．．．第一電極層
14．．．過渡金屬層
15．．．過渡金屬氧化物層
16．．．第二電極層
16a．．．頂面
17．．．介電材料
17’．．．介電層
18．．．位元線
圖1A至圖1G為依照本發明實施例所繪示的記憶胞之製程剖面示意圖，其中圖1G繪示為所形成的記憶胞。
圖2A為分別於NVRAM記憶胞的設定狀態與重置狀態中的電阻率－時間曲線圖，其中NVRAM記憶胞的過渡金屬氧化物層是依照習知技術而藉由沈積所形成。
圖2B為分別於NVRAM記憶胞的設定狀態與重置狀態中的電阻率－時間曲線圖，其中NVRAM記憶胞的過渡金屬氧化物層是依照本發明實施例而藉由電漿氧化步驟所形成。
10．．．記憶胞
11．．．基底
12．．．導體層
13．．．第一電極層
15．．．過渡金屬氧化物層
16．．．第二電極層
17’．．．介電層
18．．．位元線

Claims (25)

  1. 一種記憶胞的製程，包括：於位於一基底上方的一導體層上形成一第一電極層；於該第一電極層上形成一過渡金屬層，該過渡金屬層僅包含單一過渡金屬；對該過渡金屬層進行一電漿氧化步驟，以形成作為一資料儲存層之前驅物的一過渡金屬氧化物層；以及於該過渡金屬氧化物層上形成一第二電極層。
  2. 如申請專利範圍第1項所述之記憶胞的製程，更包括：將該第二電極層、該過渡金屬氧化物層與該第一電極層分別圖案化為一第二電極、該資料儲存層與一第一電極；以及於該導體層上形成一介電層，以覆蓋該第一電極、該資料儲存層與該第二電極的側壁。
  3. 如申請專利範圍第2項所述之記憶胞的製程，其中形成該介電層的方法包括：於該導體層上沈積一介電材料，以覆蓋該第一電極、該資料儲存層與該第二電極；以及將該介電材料與該第二電極的頂面平坦化，其中經平坦化的該介電材料成為該介電層。
  4. 如申請專利範圍第2項所述之記憶胞的製程，其中在該介電層形成之後，更包括於該介電層與該第二電極上形成一位元線。
  5. 如申請專利範圍第1項所述之記憶胞的製程，其中該過渡金屬層包括Ti、Cu、Ni或W，且該過渡金屬氧化物層包括氧化鈦、氧化銅、氧化鎳或氧化鎢。
  6. 如申請專利範圍第1項所述之記憶胞的製程，其中該過渡金屬層藉由化學氣相沈積或物理氣相沈積形成於該第一電極層上。
  7. 如申請專利範圍第1項所述之記憶胞的製程，其中該導體層作為該記憶胞的金屬導線。
  8. 如申請專利範圍第1項所述之記憶胞的製程，其中該電漿氧化步驟中的壓力介於1mTorr至10000mTorr之間。
  9. 如申請專利範圍第8項所述之記憶胞的製程，其中該電漿氧化步驟中的壓力為3000mTorr。
  10. 如申請專利範圍第1項所述之記憶胞的製程，其中該電漿氧化步驟中的氧氣流量介於10sccm至10000sccm之間。
  11. 如申請專利範圍第10項所述之記憶胞的製程，其中該電漿氧化步驟中的氧氣流量為4000sccm。
  12. 如申請專利範圍第1項所述之記憶胞的製程，其中該電漿氧化步驟為吹式電漿氧化(down-stream(remote))步驟。
  13. 如申請專利範圍第1項所述之記憶胞的製程，其中該記憶胞為非揮發性隨機存取記憶體的記憶胞。
  14. 如申請專利範圍第13項所述之記憶胞的製程，其 中該資料儲存層維持在一保持時間中該記憶胞的不同狀態之間的電阻差。
  15. 如申請專利範圍第14項所述之記憶胞的製程，其中該保持時間至少為1000秒。
  16. 一種記憶胞，根據申請專利範圍第1項所述的記憶胞的製程所製成。
  17. 如申請專利範圍第16項所述之記憶胞，更包括一介電層，配置於該導體層上，以覆蓋該第一電極層、該過渡金屬氧化物層與該第二電極層的側壁，其中該介電層的頂面與該第二電極層的頂面共平面。
  18. 如申請專利範圍第17項所述之記憶胞，更包括一位元線，配置於該第二電極層與該介電層上。
  19. 如申請專利範圍第18項所述之記憶胞，其中該介電層為金屬間介電層。
  20. 如申請專利範圍第17項所述之記憶胞，其中該介電層包括氧化矽。
  21. 如申請專利範圍第16項所述之記憶胞，其中該過渡金屬氧化物層包括氧化鈦、氧化銅、氧化鎳或氧化鎢。
  22. 如申請專利範圍第16項所述之記憶胞，其中該導體層作為該記憶胞的金屬導線。
  23. 如申請專利範圍第16項所述之記憶胞，其中該記憶胞為非揮發性隨機存取記憶體的記憶胞。
  24. 如申請專利範圍第23項所述之記憶胞，其中該資料儲存層維持在一保持時間中該記憶胞的不同狀態之間的 電阻差。
  25. 如申請專利範圍第24項所述之記憶胞，其中該保持時間至少為1000秒。
TW096136900A 2006-10-04 2007-10-02 記憶胞及其製程 TWI497693B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US82821106P 2006-10-04 2006-10-04

Publications (2)

Publication Number Publication Date
TW200818467A TW200818467A (en) 2008-04-16
TWI497693B true TWI497693B (zh) 2015-08-21

Family

ID=39423020

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096136900A TWI497693B (zh) 2006-10-04 2007-10-02 記憶胞及其製程

Country Status (3)

Country Link
US (1) US8722469B2 (zh)
CN (1) CN101174672A (zh)
TW (1) TWI497693B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830016B2 (en) * 2008-06-30 2010-11-09 Intel Corporation Seed layer for reduced resistance tungsten film
US7981742B2 (en) 2008-07-02 2011-07-19 Macronic International Co., Ltd. Semiconductor device, data element thereof and method of fabricating the same
TWI451608B (zh) * 2011-05-17 2014-09-01 Ind Tech Res Inst 電阻式隨機存取記憶體元件及其製作方法
CN103794718A (zh) * 2012-10-31 2014-05-14 上海华虹宏力半导体制造有限公司 阻变存储器中钨氧化物变阻材料的制备方法
CN104347799A (zh) * 2013-07-30 2015-02-11 华邦电子股份有限公司 电阻式存储器及其制造方法
CN106920876B (zh) * 2015-12-24 2019-06-14 旺宏电子股份有限公司 存储器结构及其制造方法
CN110311036A (zh) * 2018-03-20 2019-10-08 旺宏电子股份有限公司 电阻式存储器元件及其制作方法
US10847367B2 (en) 2018-12-28 2020-11-24 Micron Technology, Inc. Methods of forming tungsten structures
JP2021082653A (ja) * 2019-11-15 2021-05-27 富士通株式会社 スイッチ素子及びスイッチ素子の製造方法
US11244903B2 (en) 2019-12-30 2022-02-08 Micron Technology, Inc. Tungsten structures and methods of forming the structures

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050151277A1 (en) * 2004-01-14 2005-07-14 Sharp Kabushiki Kaisha Nonvolatile semiconductor memory device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806526B2 (en) 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
US6754108B2 (en) 2001-08-30 2004-06-22 Micron Technology, Inc. DRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US7135734B2 (en) * 2001-08-30 2006-11-14 Micron Technology, Inc. Graded composition metal oxide tunnel barrier interpoly insulators
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
DE10342026A1 (de) 2003-09-11 2005-04-28 Infineon Technologies Ag Speicherzelle mit Ionenleitungsspeichermechanismus und Verfahren zu deren Herstellung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050151277A1 (en) * 2004-01-14 2005-07-14 Sharp Kabushiki Kaisha Nonvolatile semiconductor memory device

Also Published As

Publication number Publication date
CN101174672A (zh) 2008-05-07
TW200818467A (en) 2008-04-16
US20080237798A1 (en) 2008-10-02
US8722469B2 (en) 2014-05-13

Similar Documents

Publication Publication Date Title
TWI497693B (zh) 記憶胞及其製程
US10923657B2 (en) Methods of forming memory cells and memory devices
US6849891B1 (en) RRAM memory cell electrodes
CN100481389C (zh) 可编程电阻随机存取存储器及其制造方法
US8084760B2 (en) Ring-shaped electrode and manufacturing method for same
CN100555653C (zh) 可编程电阻随机存取存储器及其制造方法
US7777215B2 (en) Resistive memory structure with buffer layer
US7023014B2 (en) Non-volatile memory and fabrication method thereof
CN100562985C (zh) 制造存储单元的自对准空洞及底电极的方法
CN100550462C (zh) 具有l型电极的电阻式随机存取存储器单元
JP5339716B2 (ja) 抵抗メモリ素子及びその製造方法
CN101771131B (zh) 制造电阻式存储器件的方法
TWI385790B (zh) 相變化記憶體之多晶矽栓塞雙極性電晶體
JP5110088B2 (ja) 抵抗変化素子とその製造方法、及び抵抗変化素子を用いた半導体記憶装置
US11659779B2 (en) Memory cell and method of forming the same
JP2007067415A (ja) 不揮発性メモリ素子及びその製造方法
CN101083298A (zh) 具有缩减活性面积及接触面积的电阻式随机存取存储单元
WO2007007608A1 (ja) 半導体記憶装置及びその製造方法
US20210408119A1 (en) Non-volatile storage device and method of manufacturing the same
US20140103281A1 (en) Resistive Memory Based on TaOx Containing Ru Doping and Method of Preparing the Same
CN114005851A (zh) 电阻式随机存取存储器及其制造方法