CN110311036A - 电阻式存储器元件及其制作方法 - Google Patents

电阻式存储器元件及其制作方法 Download PDF

Info

Publication number
CN110311036A
CN110311036A CN201810232230.9A CN201810232230A CN110311036A CN 110311036 A CN110311036 A CN 110311036A CN 201810232230 A CN201810232230 A CN 201810232230A CN 110311036 A CN110311036 A CN 110311036A
Authority
CN
China
Prior art keywords
layer
resistance
titanium
memory element
type memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810232230.9A
Other languages
English (en)
Inventor
曾柏皓
李峰旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN201810232230.9A priority Critical patent/CN110311036A/zh
Publication of CN110311036A publication Critical patent/CN110311036A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种电阻式存储器元件(resistive memory)包括:第一电极层、第一过渡金属氧化物层、第二过渡金属氧化物层以及第二电极层。其中,第一电极层包括钨(Tungsten,W)。第一过渡金属氧化物(transition metal oxides,TMO)层位于第一电极层上,且包括钛(Titanium,Ti)。第二过渡金属氧化物层,位于第一过渡金属氧化物层上,且包括硅(Silicon,Si)。第二电极层,位于第二过渡金属氧化物层上,且不包括钨。第一过渡金属氧化物层具有大于该第二过渡金属氧化物层的介电常数(dielectric constant)。

Description

电阻式存储器元件及其制作方法
技术领域
本揭露涉及一种非易失性存储器(non-volatile memory,NVM)及其制作方法。特别涉及一种电阻式存储器元件(resistive memory)及其制作方法。
背景技术
非易失性存储器元件,具有在移除电源时亦不丢失储存于记忆单元中信息的特性。目前较被广泛使用的是属于采用电荷储存式(charge trap)的电荷储存式快闪(ChargeTrap Flash,CTF)存储器元件。然而,随着存储器元件的积集密度增加,元件关键尺寸(critical size)和间隔(pitch)缩小,电荷储存式闪存元件面临其物理极限,而无法动作。
电阻式存储器元件,例如电阻式随机存取存储器(Resistive random-accessmemory,ReRAM),是透过向存储元件的金属氧化物薄膜施加脉冲电压,以产生电阻差值来作为信息储存状态例如“0”和“1”的判读依据。其不论在元件密度(device density)、电力消耗、编程/擦除速度或三维空间堆叠特性上,都优于闪存。因此,目前已成为倍受业界关注的存储器元件之一。
然而,典型的电阻式存储器元件通常具有比操作电压更高的生成电压(formingvoltage),不利于低压操作,无法提供低功率解决方案给需要使用低压操作的电子装置,例如物联网(Internet of Things,IoT)、可穿戴式装置或可携式电子装置,例如笔记本电脑、平板计算机、智能手表、手机等,以增加电池续航力。
因此,有需要提供一种先进的电阻式存储器元件及其制作方法,来解决现有技术所面临的问题。
发明内容
本说明书的一实施例揭露一种电阻式存储器元件包括:第一电极层、第一过渡金属氧化物(transition metal oxides,TMO)层、第二过渡金属氧化物层以及第二电极层。其中,第一电极层包括钨(Tungsten,W)。第一过渡金属氧化物层位于第一电极层上,且包括钛(Titanium,Ti)。第二过渡金属氧化物层,位于第一过渡金属氧化物层上,且包括硅(Silicon,Si)。第二电极层,位于第二过渡金属氧化物层上,且不包括钨。第一过渡金属氧化物层具有大于该第二过渡金属氧化物层的介电常数(dielectric constant)。
本说明书的另一实施例揭露一种电阻式存储器元件的制作方法,其包括下述步骤:首先提供包括钨的第一电极层。再于第一电极层上,提供包括钛的第一过渡金属氧化物层;并于第一过渡金属氧化物层上,提供包括硅的第二过渡金属氧化物层,使第一过渡金属氧化物层具有大于第二过渡金属氧化物层的介电常数。后续,于第二过渡金属氧化物层上,提供不包括钨的第二电极层。
根据上述实施例,本说明书是在提供一种电阻式存储器元件及其制作方法。其中电阻式存储器元件包括依序排列的含钨第一电极、含钛的第一过渡金属氧化物层、含硅的第二过渡金属氧化物层以及不含钨第一电极所构成的堆叠结构。
使用特定的材料与排列方式所建构的堆叠结构,不仅可以使电阻式存储器元件具有较低的形成电压,降低电力消耗,提供电子装置低功率的解决方案。且此种电阻式存储器元件可用于多阶层写入/复位(multiple-level programming/reset)操作。例如,当采用步进(stepping)方式,对电阻式存储器元件施加相同脉冲宽度(pluswidth),且电压阶层(voltage level)由小到大的多个不同脉冲(plus)时,电阻式存储器元件可以具有对应于每一个电压阶层的脉冲的多阶电阻组态(multiple-resistance state)。其中,每一个电阻组态可用于储存一个位信息,进而使单一电阻式存储器元件可同时储存多个位信息,以大幅增加电阻式存储器元件的位密度(bit density)。在本说明书的一些实施例中,具有多阶电阻组态的电阻式存储器元件,可以被用作模拟开关(analog switch),应用于神经形态计算(neuromorphic computing)之中。
附图说明
为了对本说明书的上述及其他方面有更佳的了解,下文特列举实施例,并配合所附附图详细说明如下:
图1A至图1E为根据本说明书的一实施例所绘示制作电阻式存储器元件的工艺结构剖面示意图;
图2A至图2B为根据本说明书的另一实施例所绘示制作电阻式存储器元件的部分工艺结构剖面示意图;
图3A至图3F为根据本说明书的又一实施例所绘示制作电阻式存储器元件的部分工艺结构剖面示意图;
图4为根据本说明书的一实施例,绘示采用图1A至第1图所述方法所制作的电阻式存储器元件的可变电阻式存储单元,在不同操作条件下的电阻值累积分布函数图;以及
图5为根据本说明书的另一实施例,绘示可变电阻式存储单元在施加不同复位脉冲之后的电阻值累积分布函数图。
【符号说明】
100:电阻式存储器元件 101:含硅材质层
101a:含硅材质层的表面 102:开口
103:第一电极 103a:第一电极的顶面
104:钛金属层 105:包含有氧气的等离子体
106:第一过渡金属层 107:含钛溅镀层
108:不含钨的导电层 109:第二过渡金属层
110:第二电极层 200:电阻式存储器元件
201:钛氧化物层 202:钛硅氧化物层
203:不含钨的导电层 206:第一过渡金属层
209:第二过渡金属层 210:第二电极层
300:电阻式存储器元件 301:金属沉积工艺
302:钛金属层 303:氧化工艺
304:钛氧化物层 305:沉积工艺
306:硅化钛层 307:氧化工艺
308:钛硅氧化物层 309:氧化工艺
310:氮化钛层 312:第一过渡金属层
313:第二过渡金属层 314:第二电极层
401:电阻式随机存取存储单元起始电阻值的累积分布函数
402:对电阻式随机存取存储单元施加一个形成电压之后所量测到的电阻值累积分布函数
403:对电阻式随机存取存储单元施加一个设定电压之后所量测到的电阻值累积分布函数
404:对电阻式随机存取存储单元施加一个复位电压之后所量测到的电阻值累积分布函数
405:临界电阻
501-506:先后以多个不同的脉冲对电阻式随机存取存储单元进行多次复位操作所量测到的电阻值累积分布函数
具体实施方式
本说明书是提供一种电阻式存储器元件及其制作方法,可降低存储器元件的形成电压,并增加电阻式存储器元件的位密度。为了对本说明书的上述实施例及其他目的、特征和优点能更明显易懂,下文特举一存储器元件及其制作方法作为较佳实施例,并配合所附附图作详细说明。
但必须注意的是,这些特定的实施案例与方法,并非用以限定本发明。本发明仍可采用其他特征、元件、方法及参数来加以实施。较佳实施例的提出,仅用以例示本发明的技术特征,并非用以限定本发明的申请专利范围。本领域技术人员将可根据以下说明书的描述,在不脱离本发明的精神范围内,作均等的修饰与变化。在不同实施例与附图之中,相同的元件,将以相同的元件符号加以表示。
请参照图1A至图1E,图1A至图1E为根据本说明书的一实施例所绘示制作电阻式存储器元件100的工艺结构剖面示意图。制作电阻式存储器元件100的方法包括下述步骤:首先,提供一个含硅材质层101。在本书明书的一些实施例之中,含硅材质层101可以是一种无掺杂或掺杂(例如n型或p型掺杂)的多晶硅基材,也可以是一种位于多晶硅基材(未绘示)上的含硅介电层。例如,在本实施例之中,含硅材质层101可以是一种包含硅氧化物(siliconoxide)的层间介电层(Interlayer Dielectric,ILD)。
接着,进行一图案化工艺,借以在含硅材质层101的表面101a上形成至少一个开口102;并以含有钨的导电材料填充开口102。再以含硅材质层101为停止层,进行平坦化工艺,例如化学机械研磨(Chemical-Mechanical Planarization,CMP),移除一部份含有钨的导电材料,以于开口102中形成第一电极103,并且使第一电极103的顶面103a与含硅材质层101的表面101a共平面(如图1A所绘示)。
在本说明书的一些实施例之中,开口102可以是一种贯穿含硅材质层101的贯穿孔。第一电极103为钨金属所构成。在本实施例中,第一电极103可以是一种贯穿层间介电层(含硅材质层101)的介层插塞(via plug)。
接着,在第一电极103的顶面103a上形成一个含有钛的第一过渡金属层106。在本说明书的一些实施例之中,第一过渡金属层106可以包含钛氧化物(TiOx)。在本实施例中,制作含有钛的第一过渡金属层106,包括下述步骤:
首先,在含硅材质层101的表面101a上沉积一个钛金属层104(如图1B所绘示)。并以蚀刻工艺移除一部份钛金属层104,将一部分含硅材质层101的表面101a暴露于外;并且使余留下来的一部份的钛金属层104覆盖于第一电极103的顶面103a以及一部分的含硅材质层101的表面101a上。后续,以包含有氧气的等离子体105轰击余留下来的钛金属层104,使余留下来的钛金属层104氧化,而形成实质由二氧化钛所构成的第一过渡金属层106(如图1C所绘示)。在本说明书的一些实施例中,第一过渡金属层106的厚度实质介于1纳米(nm)至12纳米之间。
在形成第一过渡金属层106的同时,含有氧气的等离子体105会同时轰击含硅材质层101的表面101a,而形成硅氧化物(例如二氧化硅)和钛氧化物(例如二氧化钛)离子,游离在包含有氧气的等离子体105之中。且这些钛氧化物和钛氧化物离子,后续将会再溅镀在含硅材质层101的表面101a以及第一过渡金属层106的顶面上,形成含钛溅镀层107(如图1D所绘示)。在本说明书的一些实施例中,含钛溅镀层107可以包括钛硅氧化物(TiSiOx)。
后续,在含钛溅镀层107上形成一个不含钨的导电层108,并以蚀刻工艺(未绘示)移除一部份不含钨的导电层108和一部份含钛溅镀层107。将一部分的含硅材质层101的表面101a暴露于外,并使余留下来的一部份不含钨的导电层108和一部份含钛溅镀层107与第一过渡金属层106对准。借以形成第二过渡金属层109和第二电极层110依序堆叠在第一过渡金属层106上方。
在本说明书的一些实施例之中,构成第二电极层110可以包括一种不含钨的导电材料。此导电材料选自于由氮化钛(Titanium Nitride,TiN)、铜(Copper,Cu)、铝(Aluminum,Al)、金(Gold,Au)、银(Silver,Ag)、铂(Platinum,Pt)、钛以及上述任意组合所组成的一族群。第二过渡金属层109的厚度实质介于1纳米至6纳米之间。
之后,进行一连串后段工艺,完成如图1E所绘示的电阻式存储器元件100的制作。在本实施例中,第一过渡金属层106可以分别和第一电极103以及第二过渡金属层109直接接触;且第二电极层110可以和第二过渡金属层109直接接触。
请参照图2A至图2B,图2A至图2B为根据本说明书的另一实施例所绘示,制作电阻式存储器元件200的部分工艺结构剖面示意图。制作电阻式存储器元件200的方法包括下述步骤:首先,提供一个含硅材质层101,并在含硅材质层101中形成一个第一电极103。在本实施例之中,提供含硅材质层101以及形成第一电极103的步骤,已详述于图1A中,在此不再赘述。
之后,在含硅材质层101的表面101a上进行多个沉积工艺(未绘示),依序形成一个钛氧化物层201、一个钛硅氧化物层202以及一个不含钨的导电层203(如图2A所绘示)。在本说明书的一些实施例中,钛氧化物层201的厚度实质介于1纳米至12纳米之间;且钛硅氧化物层202的厚度实质介于1纳米至6纳米之间。
接着,以至少一个蚀刻工艺(未绘示)移除一部份不含钨的导电层203、一部份的钛硅氧化物层202和一部份的钛氧化物层201,将一部分的含硅材质层101的表面101a暴露于外,借以使余留下来的一部分钛氧化物层201、一部分钛硅氧化物层202和一部分不含钨的导电层203,分别在第一电极103的顶面103a上形成第一过渡金属层206、第二过渡金属层209和第二电极层210。并在进行一连串后段工艺之后,完成如图2B所绘示的电阻式存储器元件200的制备。
请参照图3A至图3F,图3A至图3F为根据本说明书的又一实施例所绘示制作电阻式存储器元件300的部分工艺结构剖面示意图。制作电阻式存储器元件300的方法包括下述步骤:首先,提供一个含硅材质层101,并在含硅材质层101中形成一个第一电极103。在本实施例之中,提供含硅材质层101以及形成第一电极103的步骤,已详述于图1A中,在此不再赘述。
之后,在含硅材质层101的表面101a上进行一数个金属沉积工艺301,形成一个钛金属层302(如图3A所绘示)。接着,进行氧化工艺303,对钛金属层302进行氧化,借以在含硅材质层101的表面101a上形成钛氧化物层304(如图3B所绘示)。之后,再进行一次沉积工艺305,于钛氧化物层304上形成一硅化钛(titanium silicide)层306(如图3C所绘示)。接着,进行氧化工艺307,对硅化钛层306进行氧化,借以形成钛硅氧化物层308(如图3D所绘示)。再进行另一次沉积工艺309,于钛硅氧化物层308上形成一氮化钛层310(如图3E所绘示)。
后续,以至少一个蚀刻工艺(未绘示)移除一部份氮化钛层310、一部份钛硅氧化物层308和一部份钛氧化物层304,使一部份的含硅材质层101的表面101a暴露于外。并且使余留的一部份钛氧化物层304、一部份钛硅氧化物层308和一部份氮化钛层310分别形成依序堆叠的第一过渡金属层312、第二过渡金属层313和第二电极层314,覆盖在第一电极103的顶面103a上。并在进行一连串后段工艺之后,完成如图3F所绘示的电阻式存储器元件300的制备。
前述的电阻式存储器元件100、200和300可进一步与其他半导体元件组合形成一个存储单元单元。例如,在本说明书的一些实施例中,前述的电阻式存储器元件100、200和300可与晶体管元件串接,而形成具有一电阻器与一晶体管(1T1R)结构的电阻式随机存取存储单元(未绘示)。
请参照图4,图4为根据本说明书的一实施例,绘示采用图1A至第1图所述方法所制作的电阻式存储器元件100的电阻式式随机存取存储单元,在不同操作状态下的电阻值累积分布函数(Cumulative Distribution Function,CDF)图。横轴代表电阻值纵轴代表的电阻式随机存取存储单元的累积个数。其中,曲线401代表,电阻式随机存取存储单元起始电阻值的累积分布函数;曲线402代表,对电阻式随机存取存储单元施加一个形成电压之后,所量测到的电阻值累积分布函数。其中,曲线403代表,对电阻式随机存取存储单元施加一个设定电压之后,所量测到的电阻值累积分布函数;曲线404代表,对电阻式随机存取存储单元施加一个复位电压之后,所量测到的电阻值累积分布函数。
由图4可以看出,电阻式随机存取存储单元在设定状态下具有较低的电阻值分布区域(参见曲线403);而在复位状态下具有较高的电阻值分布区域(参见曲线404);且二者之间具有一个彼此不重迭的读取区间。借由比较电阻式随机存取存储单元的电阻值状态高于或低于位于读取区间中的临界电阻405,可决定储存于较电阻式随机存取存储单元中的数据储存状态(例如,决定储存位(bit)为“0”或“1”)。
在本说明书的一些实施例之中,电阻式随机存取存储单元的操作条件,可以包括通过位线分别对电阻式随机存取存储单元施加实质介于1V至2V之间,且脉冲宽度为1000纳秒(ns)的形成电压、设定电压和复位电压。其中,字线的电压实质为5V。在本实施例之中,电阻式随机存取存储单元的形成电压可以约为1.7V,而设定电压和复位电压皆可以大于形成电压,且小于2V。与现有电阻式随机存取存储单元相比,操作电压相对较低,因此操作时所需要的电流与电力损耗相对较少。
请参照图5,图5为根据本说明书的另一实施例,绘示电阻式随机存取存储单元在施加不同复位脉冲之后的电阻值累积分布函数图。其中,曲线501至506分别代表先后以多个不同的脉冲(plus)对电阻式随机存取存储单元进行多次复位操作,所量测到的电阻值累积分布函数。在本说明书的一些实施例中,可以借由改变施加在电阻式随机存取存储单元的字线电压和位线电压,来提供不同的脉冲。例如,在本实施例中,曲线501至506分别代表:分别采用约为2V、2.5V、3.5V、40.V和4.5V的字线电压,以及电压分布范围约由1V至2V的位线电压,以步进方式和相同脉冲宽度,对同一个电阻式随机存取存储单元进行多次复位操作之后,所量测而得的电阻值累积分布函数。
由图5可以看出,对电阻式随机存取存储单元施加相同脉冲宽度,且电压阶层由小到大的多个不同脉冲后,电阻式随机存取存储单元对应每一个电压阶层的平均电阻值,分别约为18K欧姆(Ohm)、30K欧姆、50K欧姆、70K欧姆、90K欧姆和110K欧姆,呈现出多阶电阻组态。且这些多阶电阻组态(曲线501至506)的平均电阻值,会随着所施加于可变电阻式存储器元件100脉冲的能量累积,而呈现逐步增加的趋势。在本说明书的一些实施例中,本说明书实施例所提供的电阻式随机存取存储单元,可以用来做为模拟式开关,并进一步整合以建构神经网络应用(neural network application)的硬件,来提供模拟行为模型(AnalogBehavior Model,ABM),以进行神经型态运算。
根据上述实施例,本说明书是在提供一种电阻式存储器元件及其制作方法。其中电阻式存储器元件包括依序排列的含钨第一电极、含钛的第一过渡金属氧化物层、含硅的第二过渡金属氧化物层以及不含钨第一电极所构成的堆叠结构。
使用特定的材料与排列方式所建构的堆叠结构,不仅可以使电阻式存储器元件具有较低的形成电压,降低电力消耗,提供电子装置低功率的解决方案。且此种电阻式存储器元件可用于多阶层写入/复位操作。例如,当采用步进方式,对电阻式存储器元件施加相同脉冲宽度,且默认电压阶层由小到大的多个不同脉冲时,电阻式存储器元件可以具有对应于每一个电压阶层脉冲的多阶电阻组态。其中,每一个电阻组态可用于储存一个位信息,进而使单一电阻式存储器元件可同时储存多个位信息,以大幅增加电阻式存储器元件的存储器容量。在本说明书的一些实施例中,具有多阶电阻组态的电阻式存储器元件,可以被用作模拟开关,并且被应用于神经形态计算中。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (14)

1.一种电阻式存储器元件(resistive memory)包括:
一第一电极层,包括钨(Tungsten,W);
一第一过渡金属氧化物(transition metal oxides,TMO)层,位于该第一电极层上,且包括钛(Titanium,Ti);
一第二过渡金属氧化物层,位于该第一过渡金属氧化物层上,且包括硅(Silicon,Si);以及
一第二电极层,位于该第二过渡金属氧化物层上,且不包括钨;
其中该第一过渡金属氧化物层具有大于该第二过渡金属氧化物层的一介电常数(dielectric constant)。
2.如权利要求1所述的电阻式存储器元件,其中该第一过渡金属氧化物层包括钛氧化物(Titanium Oxide,TiOx);且该第二过渡金属氧化物层包括钛硅氧化物(Titanium-Silicon Oxide,TiSiOx)。
3.如权利要求2所述的电阻式存储器元件,其中该第一过渡金属氧化物层具有介于1纳米(nm)至12纳米之间的一厚度;且该第二过渡金属氧化物层具有实质介于1纳米至6纳米之间的一厚度。
4.如权利要求1所述的电阻式存储器元件,其中该第二过渡金属氧化物层与该第一过渡金属氧化物层接触。
5.如权利要求1所述的电阻式存储器元件,其中该第二电极包括一导电材料,该导电材料选自于由氮化钛(Titanium Nitride,TiN)、铜(Copper,Cu)、铝(Aluminum,Al)、金(Gold,Au)、银(Silver,Ag)、铂(Platinum,Pt)、钛以及上述任意组合所组成的一族群。
6.如权利要求1所述的电阻式存储器元件,其中当对该电阻式存储器元件施加多个不同的脉冲(plus)时,该电阻式存储器元件具有一多阶电阻组态(multiple-resistancestate)。
7.一种电阻式存储器元件的制作方法,包括:
提供包括钨的一第一电极层;
于该第一电极层上,形成包括钛的一第一过渡金属氧化物层;
于该第一过渡金属氧化物层上,形成包括硅的一第二过渡金属氧化物层,使该第一过渡金属氧化物层具有大于该第二过渡金属氧化物层的一介电常数;以及
于该第二过渡金属氧化物层上,形成不包括钨的一第二电极层。
8.如权利要求7所述的电阻式存储器元件的制作方法,其中提供该第一电极层的步骤,包括:
于一含硅材料层中形成一开口;以及
于该开口中填充一含有钨的导电材料;以及
以该含硅材料层为一停止层,进行一平坦化工艺,以移除一部份该含有钨的导电材料。
9.如权利要求8所述的电阻式存储器元件的制作方法,其中提供该第一过渡金属氧化物层的步骤,包括:
形成一图案化钛金属层,覆盖于该第一电极层及一部份该含硅材料层上;以及
以一含氧等离子体轰击该图案化钛金属层。
10.如权利要求9所述的电阻式存储器元件的制作方法,其中形成该第二过渡金属氧化物层的步骤,包括:以该含氧等离子体轰击未被该第一过渡金属氧化物层覆盖的一部份该含硅材料层以及该第一过渡金属氧化物层。
11.如权利要求8所述的电阻式存储器元件的制作方法,形成该第一过渡金属氧化物层、该第二过渡金属氧化物层和该第二电极层的步骤,包括:
于该第一电极层和该含硅材料层上依序一钛氧化物层、一钛硅氧化物层以及一不含钨的导电层;以及
图案化该钛氧化物层、该钛硅氧化物层和该不含钨的导电层,将一部分该含硅材料层暴露于外。
12.如权利要求11所述的电阻式存储器元件的制作方法,形成该钛氧化物层、该钛硅氧化物层和该不含钨的导电层的步骤,包括:
进行一第一沉积工艺,以于该第一电极层和该含硅材料层上形成该钛氧化物层;
进行一第二沉积工艺,以于该钛氧化物层上形成该钛硅氧化物层;以及
进行一第二沉积工艺,以于该钛硅氧化物层上形成该不含钨的导电层。
13.如权利要求11所述的电阻式存储器元件的制作方法,形成该钛氧化物层的步骤,包括:
于该第一电极层和该含硅材料层上沉积一钛金属层;以及
氧化该钛金属层。
14.如权利要求13所述的电阻式存储器元件的制作方法,形成该钛硅氧化物层的步骤,包括:
于该钛氧化物层上沉积一硅化钛层;以及
氧化该硅化钛层。
CN201810232230.9A 2018-03-20 2018-03-20 电阻式存储器元件及其制作方法 Pending CN110311036A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810232230.9A CN110311036A (zh) 2018-03-20 2018-03-20 电阻式存储器元件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810232230.9A CN110311036A (zh) 2018-03-20 2018-03-20 电阻式存储器元件及其制作方法

Publications (1)

Publication Number Publication Date
CN110311036A true CN110311036A (zh) 2019-10-08

Family

ID=68073854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810232230.9A Pending CN110311036A (zh) 2018-03-20 2018-03-20 电阻式存储器元件及其制作方法

Country Status (1)

Country Link
CN (1) CN110311036A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174672A (zh) * 2006-10-04 2008-05-07 旺宏电子股份有限公司 存储单元及其制程
CN101192648A (zh) * 2006-11-28 2008-06-04 三星电子株式会社 电阻随机存取存储器及制造该电阻随机存取存储器的方法
CN102782846A (zh) * 2010-06-10 2012-11-14 松下电器产业株式会社 非易失性存储元件和具有其的非易失性存储装置
US20150333257A1 (en) * 2012-06-14 2015-11-19 Micron Technology, Inc. Resistive memory elements, resistive memory cells, and resistive memory devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174672A (zh) * 2006-10-04 2008-05-07 旺宏电子股份有限公司 存储单元及其制程
CN101192648A (zh) * 2006-11-28 2008-06-04 三星电子株式会社 电阻随机存取存储器及制造该电阻随机存取存储器的方法
CN102782846A (zh) * 2010-06-10 2012-11-14 松下电器产业株式会社 非易失性存储元件和具有其的非易失性存储装置
US20150333257A1 (en) * 2012-06-14 2015-11-19 Micron Technology, Inc. Resistive memory elements, resistive memory cells, and resistive memory devices

Similar Documents

Publication Publication Date Title
Munjal et al. Advances in resistive switching based memory devices
CN105118916B (zh) 电阻式存储器架构和装置
Gaba et al. Stochastic memristive devices for computing and neuromorphic applications
US7236388B2 (en) Driving method of variable resistance element and memory device
TWI434408B (zh) 電阻式記憶體及處理電阻式記憶體之方法
US7045840B2 (en) Nonvolatile semiconductor memory device comprising a variable resistive element containing a perovskite-type crystal structure
CN104966717B (zh) 一种存储器装置及提供该存储器装置的方法
CN102648522B (zh) 非易失性存储元件及其制造方法、以及非易失性存储装置
US7405167B2 (en) Method of manufacturing nonvolatile organic memory device and nonvolatile organic memory device manufactured by the same
KR101067582B1 (ko) 메모리 소자의 다중 상태 구동 방법
US9214629B2 (en) Resistive memory and method for fabricating the same
US9136472B2 (en) Resistive memory and methods of processing resistive memory
CN101271962A (zh) 有机存储装置及其制造方法
CN108155202A (zh) 半导体结构及其制造方法
TWI709166B (zh) 電阻式隨機存取記憶體陣列及其製造方法
CN101796640A (zh) 非易失性存储元件、非易失性存储装置、以及其制造方法
US9627442B2 (en) Horizontally oriented and vertically stacked memory cells
WO2007055071A1 (ja) 可変抵抗素子を備えた不揮発性半導体記憶装置の製造方法
CN110311036A (zh) 电阻式存储器元件及其制作方法
KR102226767B1 (ko) 에너지 고 효율이 가능한 ReRAM의 제조 방법
TWI699016B (zh) 電阻式記憶體元件及其製作方法
US20190287611A1 (en) Resistive memory device and method for fabricating the same
US20200058859A1 (en) Resistive memory device and method for fabricating the same
CN106299111A (zh) 一种免电激活互补阻变存储器及其制备方法
US11711987B2 (en) Memory electrodes and formation thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191008