KR100722853B1 - 절연막의 적층증착에 의한 저항 메모리 소자의 제조방법 - Google Patents
절연막의 적층증착에 의한 저항 메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR100722853B1 KR100722853B1 KR1020050054341A KR20050054341A KR100722853B1 KR 100722853 B1 KR100722853 B1 KR 100722853B1 KR 1020050054341 A KR1020050054341 A KR 1020050054341A KR 20050054341 A KR20050054341 A KR 20050054341A KR 100722853 B1 KR100722853 B1 KR 100722853B1
- Authority
- KR
- South Korea
- Prior art keywords
- heat treatment
- thin film
- depositing
- insulator thin
- treatment step
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 230000008021 deposition Effects 0.000 title claims description 7
- 238000009413 insulation Methods 0.000 title 1
- 239000012212 insulator Substances 0.000 claims abstract description 77
- 238000010438 heat treatment Methods 0.000 claims abstract description 64
- 239000010409 thin film Substances 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 49
- 238000000151 deposition Methods 0.000 claims abstract description 39
- 230000015654 memory Effects 0.000 claims abstract description 27
- 230000008569 process Effects 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000008859 change Effects 0.000 claims abstract description 15
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 229910044991 metal oxide Inorganic materials 0.000 claims description 13
- 150000004706 metal oxides Chemical class 0.000 claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 239000010408 film Substances 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 229910052718 tin Inorganic materials 0.000 claims description 7
- 229910000618 GeSbTe Inorganic materials 0.000 claims description 6
- -1 RuO Chemical class 0.000 claims description 5
- 229910004121 SrRuO Inorganic materials 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 5
- 229910052741 iridium Inorganic materials 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 229910052707 ruthenium Inorganic materials 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 229910002367 SrTiO Inorganic materials 0.000 claims description 3
- 239000012298 atmosphere Substances 0.000 claims description 3
- 150000004770 chalcogenides Chemical class 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 229910004491 TaAlN Inorganic materials 0.000 claims description 2
- 229910010038 TiAl Inorganic materials 0.000 claims description 2
- 229910010037 TiAlN Inorganic materials 0.000 claims description 2
- 229910008482 TiSiN Inorganic materials 0.000 claims description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 9
- 239000000203 mixture Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910015801 BaSrTiO Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 절연체 박막의 형성과 저온에서의 열처리를 복수회 반복하여 절연체 박막을 적층함으로써 포밍과정없이도 정상적인 스위칭 동작이 가능하면서도 낮은 동작전압을 가지는 저항 메모리 소자를 제공한다.
이를 위하여 본 발명에 의한 저항 메모리 소자의 제조방법은 먼저 기판을 준비하는 단계와, 상기 기판 상에 하부전극을 증착하는 단계와, 상기 하부전극 상에 절연체 박막을 증착하는 단계와, 제 1 열처리 단계로서 상기 절연체 박막에서 상변화가 일어나지 않을 범위의 온도에서 열처리하는 단계와, 상기 절연체 박막을 증착하는 단계 및 제 1 열처리 단계를 순차적으로 복수회 반복하여 원하는 두께의 절연체 박막을 적층하는 단계와, 제 2 열처리 단계로서 상기 절연체 박막에 있어서 상변화가 일어나는 범위의 온도에서 열처리하는 단계와, 상기 절연체 박막 상에 상부전극을 증착하는 단계로 이루어진다.
RRAM, 저항메모리, 포밍
Description
도 1은 절연체에 있어서 저항의 고저 변화현상(Switching)을 이용한 저항 메모리의 기본적인 동작 원리를 설명하기 위한 그래프.
도 2는 절연체를 증착하여 저항 메모리를 형성하는 종래의 제조방법을 설명하기 위한 흐름도.
도 3은 도 2에서 설명한 종래의 제조방법을 이용하여 제조된 Pt-TiO2-Pt 구조의 MIM 저항 메모리 소자의 스위칭 특성을 나타내는 그래프
도 4는 본 발명에 의한 저항 메모리 소자의 제조방법을 설명하는 흐름도.
도 5는 본 발명의 실시예에 있어서 제조된 MIM 저항 메모리 소자의 스위칭 특성을 나타내는 그래프.
본 발명은 저항 메모리 소자의 제조방법에 관한 것으로, 특히 절연체 박막의 형성과 저온에서의 열처리를 복수회 반복하여 절연체 박막을 적층함으로써 포밍과 정이 불필요하고 동작전압이 크게 감소된 저항 메모리 소자의 제조방법에 관한 것이다.
최근들어 휴대용 이동기기의 발달로 인하여 이에 사용되는 메모리에 대한 요구조건이 크게 높아지고 있다.
휘발성 메모리를 이동기기의 메모리로서 사용하는 경우 이동기기가 대기상태에 있을 때에는 메모리에 기억된 정보를 유지하기 위하여 계속적인 리프레쉬가 필요하다. 이러한 리프레쉬는 결국 이동기기의 전력소모로 이어져서 배터리의 수명을 단축시키고 열을 발생시켜 다른 소자의 수명까지도 단축시키는 문제가 생긴다.
그러나, 이러한 휘발성 메모리와는 달리 비휘발성 메모리는 대기상태에서도 리프레쉬를 필요로 하지 않으므로, 메모리에 전력을 공급할 필요가 없어 전력 소모를 줄일 수 있다는 장점을 가진다. 비휘발성 메모리로는 플래시 메모리, 강유전체 메모리(Ferroelestic RAM), 상변화 메모리(Phase change RAM) 등이 있다.
특히, 절연체의 저항 변화를 이용한 저항 메모리는 고속, 대용량, 낮은 전력 소모 등의 뛰어난 특징을 지니며, 최근들어 매우 활발히 연구되고 있는 비휘발성 메모리이다. 이는 금속-절연체-금속(Metal-Insulator-Metal)으로 구성된 MIM 커패시터 구조를 가지고, 전압에 따라서 절연체의 저항이 높은 상태와 낮은 상태로 바뀌는 저항의 고저 변화를 통해서 정보를 저장하며, 통상적으로 RRAM(Resistive Random Access Memory)이라고 불린다.
도 1은 절연체에 있어서 저항의 고저 변화현상(Switching)을 이용한 저항 메모리의 기본적인 동작 원리를 설명하기 위한 그래프이다.
먼저 절연체가 금속전극간에 샌드위치된 MIM 커패시터 구조의 저항 메모리 소자에 있어서, 이에 전압을 인가하여 특정 전압(Vf)에서 절연막의 Soft-Breakdown을 유발시킴으로써 상기 절연막을 통하여 전류가 잘 흐르는 저저항 상태로 만든다(포밍(Forming) 과정).
이 상태에서 다시 전압을 인가하면, 초기에는 전압에 따라서 전류가 증가하다가 특정 전압(Vr: Reset 전압) 이상에서는 전류가 감소하는 현상이 발생한다(Differential Negative Resistance: DNR).
상기 DNR 현상이 발생한 이후에도 계속하여 전압을 가하면, 다시 전류가 서서히 증가하다가 특정 전압(Vs: Set 전압)에서 전류가 급격히 증가하는 Breakdown이 일어난다. 이 때, Vr과 Vs의 중간에서 전압 인가를 멈추면 절연체가 고저항 상태로 바뀌게 된다(Reset 과정).
상기 Reset 이후에 다시 전압을 인가하여 Vs에서 Soft-Breakdown을 유발시키면 절연체는 다시 저저항 상태로 바뀌게 된다(Set 과정).
위와 같이 포밍 과정을 거친 저항 메모리에서는 Reset 과정과 Set 과정을 통하여 저저항 상태와 고저항 상태를 만들 수 있으므로, 메모리 소자에서 필요한 이진정보 체제를 형성하는 것이 가능해진다. 또한, 저항 메모리를 만들기 위해서는 포밍이 필수적이며, 스위칭을 가능케 하는 스위칭 전압인 Reset 전압(Vr)과 Set 전압(Vs)은 저항 메모리의 동작 전압을 결정하는 요인이 된다.
그런데, 저항 메모리의 특성을 결정하는 포밍 전압, Reset 전압, Set 전압, 고저항과 저저항의 비율 등을 결정하는 요인 중의 하나는 절연체의 특성이다. 사용되는 절연체 물질로서 TiO2, NiO 등의 2원계 금속산화물(Binary Metal Oxide)이나, BaTiO3, SrTiO3, LaMnO3, SrMnO3, PrTiO3, PbZrO3 등의 페롭스카이트(Perovskite) 구조의 페롭스카이트계 산화물, 또는 GeSbTe(GST)를 이용한 칼코겐화물(Chalcogenide) 계열, PrCaMnO3(PCMO) 등의 거대자기저항 특성을 지닌 물질 등이 연구되고 있다.
또한, 이들 절연체 물질을 증착하는 방법으로는 스퍼터(Sputter), 진공증발법(Evaporation) 등에 의한 물리적인 증착법과 원자층 증착법(ALD: Atomic Layer Deposition), 화학기상법(CVD: Chemical Vapor Deposition) 등에 의한 화학적인 증착법이 있다. 화학적인 증착법은 박막 성질은 우수하나 증착속도가 느리고 고온에서 증착해야 한다는 문제가 있어, 현재는 주로 물리적인 증착법에 의하여 절연체를 수 십 nm 정도의 두께로 증착하여 저항 메모리를 만들고 있다.
도 2는 절연체를 증착하여 저항 메모리를 형성하는 종래의 제조방법을 설명하기 위한 흐름도이다.
이에 의하면, 종래의 제조방법은 먼저 반도체 기판을 준비하는 단계(S201), 상기 반도체 기판 위에 금속 하부 전극을 증착하는 단계(S202), 상온에서 절연체 타켓을 이용하여 통상의 박막 증착 방법으로 절연체 박막을 원하는 두께로 1회 증착하는 단계(S203), 절연체의 상변화가 일어날 정도의 고온 열처리 단계(S204), 상 부전극을 증착하는 단계(S205)로 구성된다.
예를 들어, 절연체 박막의 재료로서 TiO2를 사용할 경우에는 기판 상에 하부전극을 증착하고, 상기 TiO2 박막을 상기 하부전극 상에 증착하여 형성한 후 이를 800℃의 고온에서 열처리하고, 이에 상부전극을 증착하여 저항 메모리 소자를 제조하게 된다. 도 3은 이러한 종래의 제조방법을 이용하여 제조된 Pt-TiO2-Pt 구조의 MIM 저항 메모리 소자의 스위칭 특성을 나타내는 그래프이다.
특히, 종래기술인 미국특허 제 6,664,117호(2003.12.16 등록), 제 6,774,054호(2004.8.10 등록), 미국특허공개 제 2004/0180507호(2004. 9.16 공개) 등에서는 절연체로서 거대자기저항 특성을 지니는 PCMO 조성의 박막층을 반도체 기판 상에 형성한 후 이를 고온에서 어닐링하는 단계를 반복하여 절연체를 적층함으로써 저항 메모리를 제조하는 기술을 개시하고 있다.
그러나, 이러한 종래 기술들은 앞서 설명하였듯이 모두 저항 메모리로서 동작시키기 위해서는 반드시 포밍과정을 거쳐야 하는 문제점을 가지고 있어 실용화에 장애가 되고 있다.
이에, 본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로, 본 발명의 목적은 절연체 박막의 형성과 저온에서의 열처리를 복수회 반복하여 절연체 박막을 적층함으로써 포밍과정없이도 정상적인 스위칭 동작이 가능하면서도 낮은 동작전압을 가지는 저항 메모리 소자를 제공하는데 있다.
이와 같은 목적을 달성하기 위하여, 본 발명에 의한 저항 메모리 소자의 제조방법은 먼저 기판을 준비하는 단계와, 상기 기판 상에 하부전극을 증착하는 단계와, 상기 하부전극 상에 절연체 박막을 증착하는 단계와, 제 1 열처리 단계로서 상기 절연체 박막에서 상변화가 일어나지 않을 범위의 온도에서 열처리하는 단계와, 상기 절연체 박막을 증착하는 단계 및 제 1 열처리 단계를 순차적으로 복수회 반복하여 원하는 두께의 절연체 박막을 적층하는 단계와, 제 2 열처리 단계로서 상기 절연체 박막에 있어서 상변화가 일어나는 범위의 온도에서 열처리하는 단계와, 상기 절연체 박막 상에 상부전극을 증착하는 단계로 이루어진다. 이 때, 상기 기판을 준비하는 단계와 상기 하부전극을 증착하는 단계 사이에는 상기 기판 상에 장벽층을 증착하는 단계가 더 포함될 수도 있다.
또한, 제 1 열처리 단계는 상기 절연체 박막의 증착온도 이상 상기 상변화의 발생온도 미만의 온도범위 내에서 실시된다.
또한, 제 2 열처리 단계는 1000℃ 이하의 온도에서 실시된다.
또한, 제 1 열처리 단계 및 제 2 열처리 단계의 적어도 어느 한 단계는 질소, 산소, 아르곤 또는 진공 등의 적어도 어느 하나 이상의 분위기에서 실시된다.
이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
도 4는 본 발명에 의한 저항 메모리 소자의 제조방법을 설명하는 흐름도이다.
먼저, 본 발명에 의한 저항 메모리 소자의 제조방법은 반도체 기판을 준비하 는 공정(S401)과, 상기 반도체 기판 위에 하부전극을 증착하는 공정(S402)과, 상기 하부전극 상에 절연체 박막을 형성하는 공정(S403)과, 상기 절연체 박막에서 상변화가 일어나지 않을 정도의 온도 범위 내의 저온에서 열처리하는 공정(S404)과, 상기 절연체 박막의 증착공정(S403)과 상기 저온 열처리 공정(S404)을 순차적으로 복수회 반복하여 원하는 두께의 절연체 박막을 적층하는 공정(S403 ~ S405)과, 상기 절연체 박막의 상변화가 일어나는 온도 범위 내의 고온에서 열처리하는 공정(S406)과, 상부전극을 증착하는 공정(S407)으로 구성된다.
이를 각 공정별로 상세히 설명하면, 먼저 상기 반도체 기판이 Si, SiO2, Poly-Si, Ge, SiGe, Strained Ge, Strained SiGe, SOI(Silicon on Insulator), GOI(SiGe on Insulator) 등과 같은 4족 반도체 기판으로 준비된다(S401).
그리고, 하부전극이 상기 반도체 기판 상에 형성되고(S402), 이 때 상기 하부전극은 Pt, Ru, Al, Ir 등의 금속 계열, 또는 TaN, TiN, HfN 등의 금속 질화막(Metal Nitride) 계열, 또는 RuO, SrRuO3 등의 금속산화물 중에서 적어도 어느 하나 이상의 적층 구조 또는 Alloy 구조로 됨이 바람직하다. 또한, 상기 반도체 기판과 상기 하부전극 간에는 장벽층이 증착되어 형성될 수도 있으며, 상기 장벽층으로서는 Ta, TaN, Ta2O5, Ti, TiN, TiAlN, TaAlN, TiSiN, TiAl의 적어도 어느 하나 이상의 물질로 구성됨이 바람직하다.
그리고, 상기 하부전극 상에 절연체 박막이 증착되어 형성되며(S403), 상기 절연체 박막으로서는 TiO2, NiO, HfO2, SiO2, ZrO2, Al2O3, Y2O3, Ta2O5, Nb2O5 등의 2 원계 금속산화물 계열, 또는 BaTiO3, SrTiO3, LaMnO3, SrMnO3, PrTiO3, PbZrO3, KNbO3, KTaO3나 이들 중에서 BaSrTiO3와 같이 둘 이상을 결합하거나 Cr-doped SrTi(Zr)O3와 같이 다른 금속이 도핑된 페롭스카이트계 산화물, 또는 GeSbTe(GST)를 포함하는 칼코겐화물 계열, 또는 PrCaMnO3, Cr-doped PrCaMnO 등의 거대자기저항 특성을 지닌 물질 등에서 선택된 적어도 어느 하나 이상의 적층박막이 사용된다. 특히, 상기 2원계 금속산화물 계열의 물질은 박막의 조성을 쉽게 이룰 수 있다는 장점이 있다.
그리고, 상기와 같이 절연체 박막을 형성한 후에는 상기 절연체 박막의 비정질상이 변하지 않는 온도범위에서 저온 열처리를 수행한다(S404). 상기 온도는 사용된 상기 절연체의 특성에 따라 달라진다. 즉, 상기 저온 열처리의 온도범위는 증착에 의한 절연막 형성공정(S403)을 고려하여 상기 증착온도보다 높고 상기 절연체 박막의 비정질상이 변하는 온도보다 작게 설정됨이 바람직하다. 또한, 상기 저온 열처리는 질소, 산소, 아르곤 또는 진공 등의 적어도 어느 하나 이상의 분위기에서 행함이 바람직하다. 특히, 절연체가 산화막으로 구성된 경우에는 산소 분위기의 열처리를 하면 산소가 상기 절연체 박막 속으로 주입되어 박막 내의 산소 함유량을 증가시키는 역할을 기대할 수 있다. 또한, 상기 저온 열처리 시간은 노(Furnace) 열처리인 경우에는 대략 10분 내지 60분으로 하고, RTP(Rapid Thermal Process)인 경우에는 대략 30초 내지 5분으로 함이 바람직하다.
그리고, 상기 절연체 박막을 원하는 두께로 얻을 때까지 상기 절연체 박막형 성 공정(S403) 및 상기 저온 열처리공정(S404)을 순차적으로 반복하여 상기 절연체 박막을 적층한다. 상기 반복횟수는 원하는 두께로 형성하기 위하여 필요한 횟수로서 최소한 2회 이상으로 되며, 예를 들어 2회 내지 10회 이하로 실시됨이 바람직하다.
그리고, 제조된 상기 절연체 박막을 비정질 상태에서 결정 상태로 바꿀 수 있는 온도에서 고온 열처리를 행한다(S406). 이 때, 상기 고온 열처리는 질소, 산소, 아르곤 또는 진공 등의 적어도 어느 하나 이상의 분위기에서 행함이 바람직하다. 또한, 상기 고온 열처리의 온도는 소자의 열적 안정성 등을 고려하여 1000℃ 이하에서 이루어지는 것이 바람직하고, 더욱 바람직하기로는 500℃ 내지 1000℃ 이하에서 이루어진다. 또한, 상기 고온 열처리 시간은 노 열처리인 경우에는 대략 10분 내지 3시간으로 하고, RTP인 경우에는 대략 30초 내지 5분으로 함이 바람직하다.
그리고, 원하는 두께로 형성된 상기 절연체 박막의 상부표면에 상부전극을 증착하여 형성한다(S407). 이 때, 상기 상부전극은 상기 하부전극과 마찬가지로 Pt, Ru, Al, Ir 등의 금속 계열, 또는 TaN, TiN, HfN 등의 금속 질화막(Metal Nitride) 계열, 또는 RuO, SrRuO3 등의 금속산화물 중에서 적어도 어느 하나 이상의 적층 구조 또는 Alloy 구조로 됨이 바람직하며, 상기 하부 전극과 동일 또는 다른 조성으로 되어도 무방하다.
또한, 제조되는 저항 메모리 소자를 원하는 크기로 패터닝하는 공정은 상기 하부전극 형성공정(S402) 이전 또는 상부전극 형성공정(S407) 이후에 습식 또는 건식 에칭공정 등을 이용하여 행해질 수 있다.
또한, 상기 상부전극 형성공정(S407)은 고온 열처리공정(S406) 이전에 행할 수도 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 더욱 상세히 설명한다. 다만, 본 발명이 하술하는 실시예는 본 발명의 전반적인 이해를 돕기 위하여 제공되는 것이며, 본 발명은 상기 실시예로만 한정되는 것은 아니다.
실시예
본 실시예에서는 Pt-TiO2-Pt 구조의 MIM 저항 메모리 소자를 제조하였다.
먼저, Si 기판을 준비하여 이의 상부에 Pt로 하부전극을 증착하였고, 상기 하부전극 상에 2원계 금속산화물인 TiO2 조성으로 되는 절연체 박막을 형성하였다. 이 때, 상기 TiO2 조성 외에 NiO, HfO2, SiO2, ZrO2, Al2O3, Y2O3, Ta2O5, Nb2O5 등의 기타 2원계 금속산화물을 선택하여도 가능하다. 그리고, 상기 TiO2 박막은 TiO2 타켓을 이용하여 상온에서 스퍼터 방식으로 10nm의 두께로 증착되었다. 그리고, 이를 100℃ 내지 700℃ 산소 분위기에서 10분 내지 1시간 동안 저온 노열처리하였다. 그리고, 제조되는 상기 TiO2 박막이 원하는 두께로 되도록 앞서 행한 상기 TiO2 박막의 증착공정(박막두께 10nm)과 상기 저온 열처리 공정을 3회 더 반복 실시하여 최종적으로 두께가 40nm인 TiO2 박막을 형성하였다. 그리고, 이를 700℃ 내지 1000℃ 질소 분위기에서 RTA(Rapid Thermal Anneal) 방식으로 30초 내지 5분간 고온 열처리하였다. 또한, 이외에도 상기 RTA 방식에 의한 고온 열처리 대신에 전기로를 사용하여 700℃ 내지 1000℃ 질소 분위기에서 10분 내지 3시간 동안 고온 열처리를 실시하는 것도 가능하다. 그리고, 그 상부에 Pt로 하부전극을 증착하였다. 단, 포밍과정은 행하지 아니하였다.
도 5는 본 발명의 실시예에 있어서 제조된 MIM 저항 메모리 소자의 스위칭 특성을 나타낸다.
이를 보면, 본 실시예에 의한 저항 메모리 소자는 포밍과정을 행하지 아니하였음에도 불구하고 이미 저저항 상태가 형성되었음을 알 수 있다. 또한, 저저항 상태에서 DNR 현상이 일어나며, Reset 과정을 통하여 고저항 상태로 바뀌게 된다. 또한, Set 과정으로 다시 저저항 상태를 형성할 수 있어 저항 스위칭 현상을 유발할 수 있다.
표 1은 본 실시예에 의한 저항 메모리 소자와 종래 기술에 의한 저항 메모리 소자의 스위칭 특성을 비교한 것이다. 이 때, 상기 종래 기술에 의한 저항 메모리 소자는 앞서 설명한 도 2의 공정(S201 ~ S205)을 통해 제조되었고, 본 실시예와 마찬가지로 절연체 막으로서 동일한 TiO2를 사용하였다.
표 1 종래 기술과 본 실시예에 의한 저항 메모리소자의 동작특성
| 종래 기술 | 본 실시예 | |
| 포밍과정 여부 | 필요 | 불필요 |
| Reset 전압값(V) | 3.4 | 0.5 |
| Set 전압값(V) | 5.1 | 1.6 |
즉, 종래 기술에 의하면 반드시 포밍과정을 거쳐야만 저항의 스위칭 현상이 일어나는데 반하여, 본 실시예에서는 포밍과정이 없이도 저항의 스위칭 현상을 유발할 수 있게 된다.
또한, 동작전압 특성으로서 종래 기술에서는 Reset 전압과 Set 전압이 각각 3.4V 및 5.1V인데 반하여, 본 실시예에서는 각각 0.5V 및 1.6V로서 종래 기술보다 훨씬 낮은 전압에서 스위칭 현상이 발생한다. 이로써 본 실시예에서는 종래 기술보다 저항 메모리의 동작 전압을 낮출 수 있게 된다.
이상에서 설명한 바와 같이, 본 발명에 의한 절연막의 적층증착에 의한 저항 메모리 소자의 제조방법은 저항 메모리 소자 제조공정에서 절연체 박막을 형성하는 데 있어 절연체 박막의 형성과 저온 열처리를 반복하여 원하는 두께로 적층한 후 최종 고온 열처리를 함으로써 종래 저항 메모리 소자를 구동하기 위해서 반드시 필요로 하였던 포밍과정을 생략하여도 저항의 스위칭 현상이 유발되어 저항 메모리 소자의 구동이 가능하다.
또한, 종래에 비하여 크게 낮아진 동작 전압과 높아진 저항비를 얻을 수 있어 저항 메모리 소자의 동작 특성이 크게 개선된다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이며, 해당 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이고, 이러한 수정, 변경, 부가 등은 특허청구범위에 속하는 것으로 보아야 한다.
Claims (20)
- 기판을 준비하는 단계와;상기 기판 상에 하부전극을 증착하는 단계와;상기 하부전극 상에 절연체 박막을 증착하는 단계와;제 1 열처리 단계로서 상기 절연체 박막에서 상변화가 일어나지 않을 범위의온도에서 열처리하는 단계와;상기 절연체 박막을 증착하는 단계 및 제 1 열처리 단계를 순차적으로 복수회 반복하여 원하는 두께의 절연체 박막을 적층하는 단계와;제 2 열처리 단계로서 상기 절연체 박막에 있어서 상변화가 일어나는 범위의온도에서 열처리하는 단계와;상기 절연체 박막 상에 상부전극을 증착하고 포밍공정 없이 저항 메모리 소자를 제조하는 단계를 포함하며, 상기 절연체 박막은 TiO2, NiO, HfO2, SiO2, ZrO2, Al2O3, Y2O3, Ta2O5, Nb2O5를 포함하는 2원계 금속산화물 계열, 또는 BaTiO3, SrTiO3, LaMnO3, SrMnO3, PrTiO3, PbZrO3, KNbO3, KTaO3나 이들 중에서 적어도 둘 이상을 결합하거나 다른 금속이 도핑된 페롭스카이트계 산화물, 또는 GeSbTe(GST)를 포함하는 칼코겐화물 계열 또는 Cr-doped PrCaMnO를 포함하는 거대자기저항 물질 중에서 선택된 적어도 어느 하나 이상의 적층박막으로 되는 것을 특징으로 하는 저항 메모리 소자의 제조방법.
- 제 1항에 있어서,상기 기판을 준비하는 단계와 상기 하부전극을 증착하는 단계 사이에는 상기 기판 상에 장벽층을 증착하는 단계를 더 포함하는 것을 특징으로 하는 저항 메모리 소자의 제조방법.
- 삭제
- 제 1항 또는 제 2항에 있어서,상기 기판을 준비하는 단계는 Si, SiO2, Poly-Si, Ge, SiGe, Strained Ge, Strained SiGe, SOI, GOI를 포함하는 그룹 중에서 선택된 적어도 어느 하나 이상으로 기판을 준비하는 단계를 포함하는 것을 특징으로 하는 저항 메모리 소자의 제조방법.
- 제 1항 또는 제 2항에 있어서,제 1 열처리 단계 및 제 2 열처리 단계의 적어도 어느 한 단계는 질소, 산소, 아르곤 또는 진공 중의 적어도 어느 하나 이상의 분위기에서 실시되는 것을 특징으로 하는 저항 메모리 소자의 제조방법.
- 제 1항 또는 제 2항에 있어서,상기 하부전극 및 상기 상부전극은 Pt, Ru, Al, Ir를 포함하는 금속 계열, 또는 TaN, TiN, HfN를 포함하는 금속 질화막 계열, 또는 RuO, SrRuO3를 포함하는 금속산화물 중에서 적어도 어느 하나 이상의 적층 구조 또는 Alloy 구조로 되는 것을 특징으로 하는 저항 메모리 소자의 제조방법.
- 제 2항에 있어서,상기 장벽층은 Ta, TaN, Ta2O5, Ti, TiN, TiAlN, TaAlN, TiSiN, TiAl의 적어도 어느 하나 이상으로 되는 것을 특징으로 하는 저항 메모리 소자의 제조방법.
- 제 1항 또는 제 2항에 있어서,제 1 열처리 단계는 상기 절연체 박막의 증착온도 이상 상기 상변화의 발생온도 미만의 온도범위 내에서 열처리하는 것을 특징으로 하는 저항 메모리 소자의 제조방법.
- 제 8항에 있어서,제 1 열처리 단계는 100℃ 내지 700℃의 온도 범위에서 실시되는 것을 특징으로 하는 저항 메모리 소자의 제조방법.
- 제 9항에 있어서,제 1 열처리 단계는 노 열처리인 경우에는 10분 내지 1시간 동안 실시하고, RTP인 경우에는 30초 내지 5분 동안 실시하는 것을 특징으로 하는 저항 메모리 소자의 제조방법.
- 제 1항 또는 제 2항에 있어서,제 2 열처리 단계는 500℃ 내지 1000℃의 온도 범위에서 실시되는 것을 특징으로 하는 저항 메모리 소자의 제조방법.
- 제 11항에 있어서,제 2 열처리 단계는 노 열처리인 경우에는 10분 내지 3시간 동안 실시하고, RTP인 경우에는 30초 내지 5분 동안 실시하는 것을 특징으로 하는 저항 메모리 소자의 제조방법.
- 제 1항 또는 제 2항에 있어서,제 2 열처리 단계는 상기 상부전극을 증착하는 단계 이후에 실시되는 것을 특징으로 하는 저항 메모리 소자의 제조방법.
- 제 1항 또는 제 2항에 있어서,상기 원하는 두께의 절연체 박막을 적층하는 단계는 상기 절연체 박막을 증착하는 단계 및 제 1 열처리 단계를 2회 내지 10회로 실시하는 것을 특징으로 하는 저항 메모리 소자의 제조방법.
- 제 1항 또는 제 2항에 있어서,제조되는 상기 저항 메모리 소자를 원하는 크기로 패터닝하는 단계는 상기 하부전극을 증착하는 단계 이전 또는 상기 상부전극을 증착하는 단계 이후에 더 포함되어 실시되는 것을 특징으로 하는 저항 메모리 소자의 제조방법.
- Si, SiO2, Poly-Si, Ge, SiGe, Strained Ge, Strained SiGe, SOI, GOI를 포함하는 그룹 중에서 선택된 적어도 어느 하나 이상으로 되는 기판을 준비하는 단계와;상기 기판 위에 Pt, Ru, Al, Ir을 포함하는 금속 계열, 또는 TaN, TiN, HfN 을 포함하는 금속 질화막 계열, 또는 RuO, SrRuO3를 포함하는 금속산화물 중에서 적어도 어느 하나 이상의 적층 구조 또는 Alloy 구조로 되는 하부전극을 증착하는 단계와;상기 하부전극 상에 TiO2, NiO, HfO2, SiO2, ZrO2, Al2O3, Y2O3, Ta2O5, Nb2O5 를 포함하는 2원계 금속산화물 중의 어느 하나 이상으로 되는 절연체 박막을 소정 두께로 증착하는 단계와;100℃ 내지 700℃에서 10분 내지 1시간 동안 노 열처리하거나 또는 100℃ 내지 700℃에서 RTP로 30초 내지 5분 동안 열처리하는 제 1 열처리 단계와;상기 절연체 박막을 소정 두께로 증착하는 단계 및 제 1 열처리 단계를 순차적으로 복수회 반복하여 원하는 두께의 절연체 박막을 적층하는 단계와;700℃ 내지 1000℃에서 RTP로 30초 내지 5분 동안 열처리하거나 또는 700℃ 내지 1000℃에서 10분 내지 3시간 동안 노 열처리하는 제 2 열처리 단계와;상기 절연체 박막 상에 Pt, Ru, Al, Ir을 포함하는 금속 계열, 또는 TaN, TiN, HfN을 포함하는 금속 질화막 계열, 또는 RuO, SrRuO3를 포함하는 금속산화물 중에서 적어도 어느 하나 이상의 적층 구조 또는 Alloy 구조로 되는 상부전극을 증착하고 포밍공정 없이 저항 메모리 소자를 제조하는 단계를 포함하는 것을 특징으로 하는 저항 메모리 소자의 제조방법.
- 제 16항에 있어서,제 1 열처리 단계는 산소 분위기에서 실시되는 것을 특징으로 하는 저항 메모리 소자의 제조방법.
- 제 16항 또는 제 17항에 있어서,제 2 열처리 단계는 질소 분위기에서 실시되는 것을 특징으로 하는 저항 메모리 소자의 제조방법.
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050054341A KR100722853B1 (ko) | 2005-06-23 | 2005-06-23 | 절연막의 적층증착에 의한 저항 메모리 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050054341A KR100722853B1 (ko) | 2005-06-23 | 2005-06-23 | 절연막의 적층증착에 의한 저항 메모리 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060134563A KR20060134563A (ko) | 2006-12-28 |
| KR100722853B1 true KR100722853B1 (ko) | 2007-05-30 |
Family
ID=37812923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050054341A KR100722853B1 (ko) | 2005-06-23 | 2005-06-23 | 절연막의 적층증착에 의한 저항 메모리 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100722853B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101307253B1 (ko) * | 2007-06-29 | 2013-09-11 | 재단법인서울대학교산학협력재단 | 저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자 |
| WO2009015298A2 (en) * | 2007-07-25 | 2009-01-29 | Intermolecular, Inc. | Nonvolatile memory elements |
| KR100947932B1 (ko) * | 2007-12-10 | 2010-03-15 | 주식회사 동부하이텍 | 저항성 메모리 소자 및 그 제조 방법 |
| KR101161505B1 (ko) * | 2010-06-11 | 2012-06-29 | 연세대학교 산학협력단 | 저항변화메모리 소자의 특성 분석 방법 및 제조방법 |
| KR101438580B1 (ko) * | 2014-03-24 | 2014-09-17 | 연세대학교 산학협력단 | 저항 메모리 소자 처리 방법 및 그를 이용한 저항 메모리 소자 제조 방법 |
| KR102210615B1 (ko) * | 2019-02-08 | 2021-02-02 | 한국화학연구원 | 멀티 비트 연산을 위해 최적화된 저항 스위칭 장치의 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050017394A (ko) * | 2003-08-13 | 2005-02-22 | 샤프 가부시키가이샤 | Ｒｒａｍ 애플리케이션을 위한 스핀코팅된 ｐｃｍｏ 박막의 고온 어닐링 |
-
2005
- 2005-06-23 KR KR1020050054341A patent/KR100722853B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050017394A (ko) * | 2003-08-13 | 2005-02-22 | 샤프 가부시키가이샤 | Ｒｒａｍ 애플리케이션을 위한 스핀코팅된 ｐｃｍｏ 박막의 고온 어닐링 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060134563A (ko) | 2006-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11856790B2 (en) | Ferroelectric capacitors | |
| US11502249B2 (en) | Memory element with a reactive metal layer | |
| US9818939B2 (en) | Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof | |
| US6965137B2 (en) | Multi-layer conductive memory device | |
| US7968419B2 (en) | Back-to-back metal/semiconductor/metal (MSM) Schottky diode | |
| US6153898A (en) | Ferroelectric capacitor, method of manufacturing same and memory cell using same | |
| US20040159828A1 (en) | Resistive memory device with a treated interface | |
| US20070257257A1 (en) | Nonvolatile memory device including amorphous alloy metal oxide layer and method of manufacturing the same | |
| US8749023B2 (en) | Resistance-variable memory device and a production method therefor | |
| KR100722853B1 (ko) | 절연막의 적층증착에 의한 저항 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20130410 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140401 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |